CN102881644A - 一种圆片级芯片封装方法 - Google Patents

一种圆片级芯片封装方法 Download PDF

Info

Publication number
CN102881644A
CN102881644A CN2012103856679A CN201210385667A CN102881644A CN 102881644 A CN102881644 A CN 102881644A CN 2012103856679 A CN2012103856679 A CN 2012103856679A CN 201210385667 A CN201210385667 A CN 201210385667A CN 102881644 A CN102881644 A CN 102881644A
Authority
CN
China
Prior art keywords
chip
hole
silicon
wafer
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103856679A
Other languages
English (en)
Other versions
CN102881644B (zh
Inventor
陈栋
张黎
胡正勋
陈锦辉
赖志明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangyin Changdian Advanced Packaging Co Ltd
Original Assignee
Jiangyin Changdian Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangyin Changdian Advanced Packaging Co Ltd filed Critical Jiangyin Changdian Advanced Packaging Co Ltd
Priority to CN201210385667.9A priority Critical patent/CN102881644B/zh
Publication of CN102881644A publication Critical patent/CN102881644A/zh
Application granted granted Critical
Publication of CN102881644B publication Critical patent/CN102881644B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Abstract

本发明涉及一种圆片级芯片封装方法，属于芯片封装技术领域。它包括设置有芯片电极（2）和芯片感应区（3）的芯片本体（1），所述芯片本体（1）上设置隔离层（4），所述隔离层（4）上设置盖板（5），在所述芯片本体（1）的芯片电极（2）下通过光刻、干法刻蚀、去除光刻胶、再次干法刻蚀，形成喇叭形硅通孔（11），硅通孔（11）处依次使用化学气相沉积（CVD）的方法形成绝缘层（12）、干法刻蚀的方法形成金属线路层（7）、线路保护层（8）和在线路保护层（8）上的焊球（9）。本发明的圆片级芯片封装方法的侧壁光滑度好、工艺兼容性好、工艺难度小、可靠性好。

Description

一种圆片级芯片封装方法
技术领域
本发明涉及一种圆片级芯片封装方法，属于半导体封装技术领域。
背景技术
随着半导体技术的发展，出现了硅通孔互联技术，即以填充金属的硅通孔在垂直方向（Z轴方向）重新分布电极或线路，实现互联从芯片或载片一侧转移到另一侧，结合平面上（X,Y平面）的重新布线技术，使得互联可以在整个X，Y，Z方向进行；通过硅通孔互联技术，极大增加了封装的灵活性，同时为三维堆叠封装创造了条件。
对于利用硅通孔作垂直互联通道的封装器件来说,往往会由于硅通孔侧壁粗燥或者孔底部侧向内凹（Notch）造成的绝缘层覆盖不足或者开裂而最终导致功能丧失或者可靠性失效；而且通常行业内使用的垂直孔在金属填充时会遇到化学溶液无法进入孔内，出现金属无法沉积导致填充不良，工艺兼容性差将导致器件不良或使用寿命降低。
发明内容
本发明的目的在于克服当前封装方法的不足，提供侧壁光滑度好、工艺兼容性好、工艺难度小、可靠性好的圆片级芯片封装方法。
本发明是这样实现的：
一种圆片级芯片封装方法，其工艺步骤如下：
步骤一：取集成了芯片电极及芯片感应区的芯片本体组成的晶圆； 
步骤二：通过健合工艺将盖板与晶圆T1通过隔离层粘接在一起；
步骤三：将上述结构上下翻转180°，通过磨片、干法刻蚀或湿法腐蚀方法，将晶圆减薄到设定厚度；
步骤四：对上述结构依次通过光刻、干法刻蚀、去除光刻胶、再次干法刻蚀的方法，形成喇叭形的硅通孔，所述硅通孔的顶部直达芯片电极的下表面；
步骤五：在硅通孔内部及芯片本体下表面通过化学气相沉积（CVD）的方法，形成绝缘层；
步骤六：通过干法刻蚀的方法，使芯片电极的下表面露出绝缘层；
步骤七：在芯片电极的下表面和在绝缘层上依次通过溅射、光刻、电镀、光刻胶剥离以及金属刻蚀工艺，或者通过溅射、光刻、金属刻蚀及化学镀工艺，形成选择性的金属线路层；
步骤八：在所述绝缘层和金属线路层上通过光刻工艺选择性地形成线路保护层，并在所述金属线路层的露出线路保护层的地方印刷焊料或电镀焊料或植放焊球，然后使焊料或焊球通过回流的方法形成与金属线路层连接的焊球；
步骤九：将上述晶圆进行切割，形成单颗的圆片级喇叭形孔芯片封装结构。
在步骤二中，所述隔离层通过涂胶或贴膜、曝光、显影、固化的方法，在玻璃或硅片制成的盖板或晶圆上成形。
本发明的有益效果是： 
（1）将喇叭形硅通孔应用于芯片封装结构，通过去除光刻胶后的再次干法刻蚀，使硅通孔侧壁被刻蚀的比较光滑，从而使绝缘层均匀地形成在孔壁上，避免了由于绝缘层沉积不均匀造成后续工艺中局部被刻蚀掉的风险，降低了工艺难度。同时，硅通孔侧壁在形成喇叭形时会被刻蚀的比较光滑，在沉积绝缘层及形成金属线路层后，减少了由于硅通孔侧壁粗糙造成绝缘层应力集中开裂而导致绝缘失效，提高了可靠性。
（2）将喇叭形硅通孔应用于芯片封装结构，硅通孔在形成喇叭形时，由于再次干法刻蚀，硅通孔侧壁受到额外径向刻蚀，有助于消除孔底部侧向内凹（notch），避免了绝缘层在孔底部覆盖不充分，降低了绝缘层的工艺难度，同时也提高了可靠性。
（3）将喇叭形硅通孔应用于芯片封装结构，由于硅通孔为喇叭形，后续电镀或化学镀溶液会比较容易进入，减少了由于溶液不能进入导致金属线路在硅通孔孔内部分沉积不完整，因此降低了金属线路层的工艺难度。
附图说明
图1为本发明一种圆片级芯片封装方法的示意图。
图2～图10为图1的工艺流程示意图。
其中：
芯片本体1
硅通孔11
绝缘层12
芯片电极2
芯片感应区3
隔离层4
盖板5
空腔6
金属线路层7
线路保护层8
焊球9。
具体实施方式
参见图1，本发明涉及一种圆片级芯片封装结构，它包括芯片本体1和嵌置于芯片本体1正面的芯片电极2、设置在芯片本体1正面上的芯片感应区3。所述芯片本体1上设置隔离层4，所述隔离层4不连续，隔离层4的间隙之间为芯片感应区3；或所述隔离层4连续，隔离层4覆盖芯片感应区3。
所述隔离层4上设置盖板5，所述盖板5为玻璃或硅片，所述盖板5与隔离层4的间隙形成空腔6，以便满足如光学、声学、射频等特殊器件的要求。在所述芯片本体1的芯片电极2下设置硅通孔11，所述硅通孔11呈外大内小、且侧壁光滑的喇叭形，所述硅通孔11的顶部为芯片电极2的下表面。所述硅通孔11内壁及芯片本体1下表面设置绝缘层12，所述芯片电极2的下表面和在绝缘层12上选择性地设置金属线路层7，所述绝缘层12和金属线路层7上选择性的设置线路保护层8，在所述金属线路层7的露出线路保护层8的地方设置焊球9。
本发明一种圆片级芯片封装方法，其工艺步骤如下：
步骤一：取集成了芯片电极2及芯片感应区3的芯片本体1组成的晶圆T1。 如图2所示。
步骤二：通过健合工艺将盖板5与晶圆T1通过隔离层4粘接在一起。如图3所示。所述隔离层4通过涂胶或贴膜、曝光、显影、固化的方法，在玻璃或硅片制成的盖板5或晶圆T1上成形。
步骤三：将上述结构上下翻转180°，通过磨片、干法刻蚀或湿法腐蚀方法，将晶圆T1减薄到设定厚度。如图4所示。
步骤四：对上述结构依次通过光刻、干法刻蚀、去除光刻胶、再次干法刻蚀的方法，形成喇叭形的硅通孔11，所述硅通孔11的顶部直达芯片电极2的下表面。 如图5所示。
步骤五：在硅通孔11内部及芯片本体1下表面通过化学气相沉积（CVD）的方法，形成绝缘层12。 如图6所示。
步骤六：通过干法刻蚀的方法，使芯片电极2的下表面露出绝缘层12。 如图7所示。
步骤七：在芯片电极2的下表面和在绝缘层12上依次通过溅射、光刻、电镀、光刻胶剥离以及金属刻蚀工艺，或者通过溅射、光刻、金属刻蚀及化学镀工艺，形成选择性的金属线路层7。 如图8所示。
步骤八：在所述绝缘层12和金属线路层7上通过光刻工艺选择性地形成线路保护层8，并在所述金属线路层7的露出线路保护层8的地方印刷焊料或电镀焊料或植放焊球，然后使焊料或焊球通过回流的方法形成与金属线路层7连接的焊球9。如图9所示。
步骤九：将上述晶圆T1进行切割，形成单颗的圆片级喇叭形孔芯片封装结构。如图10所示。

Claims (3)

1.一种圆片级芯片封装方法，其工艺步骤如下：
步骤一：取集成了芯片电极（2）及芯片感应区（3）的芯片本体（1）组成的晶圆（T1）； 
步骤二：通过健合工艺将盖板（5）与晶圆（T1）通过隔离层（4）粘接在一起；
步骤三：将上述结构上下翻转180°，通过磨片、干法刻蚀或湿法腐蚀方法，将晶圆（T1）减薄到设定厚度；
步骤四：对上述结构依次通过光刻、干法刻蚀、去除光刻胶、再次干法刻蚀的方法，形成喇叭形的硅通孔（11），所述硅通孔（11）的顶部直达芯片电极（2）的下表面；
步骤五：在硅通孔（11）内部及芯片本体（1）下表面通过化学气相沉积（CVD）的方法，形成绝缘层（12）；
步骤六：通过干法刻蚀的方法，使芯片电极（2）的下表面露出绝缘层（12）；
步骤七：在芯片电极（2）的下表面和在绝缘层（12）上依次通过溅射、光刻、电镀、光刻胶剥离以及金属刻蚀工艺，或者通过溅射、光刻、金属刻蚀及化学镀工艺，形成选择性的金属线路层（7）；
步骤八：在所述绝缘层（12）和金属线路层（7）上通过光刻工艺选择性地形成线路保护层（8），并在所述金属线路层（7）的露出线路保护层（8）的地方印刷焊料或电镀焊料或植放焊球，然后使焊料或焊球通过回流的方法形成与金属线路层（7）连接的焊球（9）；
步骤九：将上述晶圆（T1）进行切割，形成单颗的圆片级喇叭形孔芯片封装结构。
2.根据权利要求1所述的一种圆片级芯片封装方法，其特征在于：在步骤二中，所述隔离层（4）通过涂胶或贴膜、曝光、显影、固化的方法，在玻璃或硅片制成的盖板（5）上成形。
3.根据权利要求1所述的一种圆片级芯片封装方法，其特征在于：在步骤二中，所述隔离层（4）通过涂胶或贴膜、曝光、显影、固化的方法，在晶圆（T1）上成形。
CN201210385667.9A 2012-10-12 2012-10-12 一种圆片级芯片封装方法 Active CN102881644B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210385667.9A CN102881644B (zh) 2012-10-12 2012-10-12 一种圆片级芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210385667.9A CN102881644B (zh) 2012-10-12 2012-10-12 一种圆片级芯片封装方法

Publications (2)

Publication Number Publication Date
CN102881644A true CN102881644A (zh) 2013-01-16
CN102881644B CN102881644B (zh) 2014-09-03

Family

ID=47482922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210385667.9A Active CN102881644B (zh) 2012-10-12 2012-10-12 一种圆片级芯片封装方法

Country Status (1)

Country Link
CN (1) CN102881644B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104649218A (zh) * 2015-02-12 2015-05-27 上海集成电路研发中心有限公司 一种晶圆级真空封装方法
CN104743501A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种运动传感器的制备方法
CN110010482A (zh) * 2018-10-10 2019-07-12 浙江集迈科微电子有限公司 一种基于柔性电路板的密闭型射频芯片封装工艺
CN110379766A (zh) * 2019-06-26 2019-10-25 中国电子科技集团公司第三十八研究所 一种倒金字塔型硅通孔垂直互联结构及制备方法
CN111199889A (zh) * 2020-01-10 2020-05-26 张正 一种半导体封装结构及其制备方法
WO2022012422A1 (zh) * 2020-07-15 2022-01-20 珠海越亚半导体股份有限公司 封装基板制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040016942A1 (en) * 2002-04-24 2004-01-29 Seiko Epson Corporation Semiconductor device and a method of manufacturing the same, a circuit board and an electronic apparatus
US20080217715A1 (en) * 2005-10-11 2008-09-11 Park Tae-Seok Wafer Level Package Using Silicon Via Contacts for Cmos Image Sensor and Method of Fabricating the Same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040016942A1 (en) * 2002-04-24 2004-01-29 Seiko Epson Corporation Semiconductor device and a method of manufacturing the same, a circuit board and an electronic apparatus
US20080217715A1 (en) * 2005-10-11 2008-09-11 Park Tae-Seok Wafer Level Package Using Silicon Via Contacts for Cmos Image Sensor and Method of Fabricating the Same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104743501A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种运动传感器的制备方法
CN104649218A (zh) * 2015-02-12 2015-05-27 上海集成电路研发中心有限公司 一种晶圆级真空封装方法
CN104649218B (zh) * 2015-02-12 2018-08-10 上海集成电路研发中心有限公司 一种晶圆级真空封装方法
CN110010482A (zh) * 2018-10-10 2019-07-12 浙江集迈科微电子有限公司 一种基于柔性电路板的密闭型射频芯片封装工艺
CN110010482B (zh) * 2018-10-10 2020-10-27 浙江集迈科微电子有限公司 一种基于柔性电路板的密闭型射频芯片封装工艺
CN110379766A (zh) * 2019-06-26 2019-10-25 中国电子科技集团公司第三十八研究所 一种倒金字塔型硅通孔垂直互联结构及制备方法
CN110379766B (zh) * 2019-06-26 2023-05-09 中国电子科技集团公司第三十八研究所 一种倒金字塔型硅通孔垂直互联结构及制备方法
CN111199889A (zh) * 2020-01-10 2020-05-26 张正 一种半导体封装结构及其制备方法
WO2022012422A1 (zh) * 2020-07-15 2022-01-20 珠海越亚半导体股份有限公司 封装基板制作方法
GB2611941A (en) * 2020-07-15 2023-04-19 Zhuhai Access Semiconductor Co Ltd Package substrate manufacturing method

Also Published As

Publication number Publication date
CN102881644B (zh) 2014-09-03

Similar Documents

Publication Publication Date Title
CN104051337B (zh) 立体堆叠集成电路系统芯片封装的制造方法与测试方法
CN102881644B (zh) 一种圆片级芯片封装方法
US8421193B2 (en) Integrated circuit device having through via and method for preparing the same
CN103193193B (zh) Mems器件及其形成方法
US8987137B2 (en) Method of fabrication of through-substrate vias
CN103137583B (zh) 晶圆上芯片结构及其形成方法
US20120168935A1 (en) Integrated circuit device and method for preparing the same
CN102637713B (zh) 一种含有金属微凸点的图像传感器封装方法
CN104078414A (zh) 硅通孔及其形成方法
CN103077932B (zh) 高深宽比通孔的互连结构及制作方法
CN102479766A (zh) 半导体装置的制法、基材穿孔制程及其结构
WO2020029096A1 (zh) 芯片封装结构及其制造方法
US20130140688A1 (en) Through Silicon Via and Method of Manufacturing the Same
CN104167353A (zh) 键合衬底表面的处理方法
CN104733381A (zh) 一种晶圆硅穿孔互连工艺
CN104766806A (zh) 晶圆三维集成的方法
CN104009014B (zh) 集成无源器件晶圆级封装三维堆叠结构及制作方法
US20120193809A1 (en) Integrated circuit device and method for preparing the same
US20150179580A1 (en) Hybrid interconnect structure and method for fabricating the same
CN102496579B (zh) 一种在转接板上实现电绝缘的方法
CN106783801B (zh) 高密度soi封装基板及其制备方法
WO2022000438A1 (zh) 一种dram芯片三维集成系统及其制备方法
CN202905696U (zh) 一种圆片级芯片封装结构
CN114267662A (zh) 一种基于硅基的砷化镓射频芯片封装结构及其制备方法
CN103227158B (zh) 信号线tsv和地线tsv工艺集成的结构及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant