CN114267662A - 一种基于硅基的砷化镓射频芯片封装结构及其制备方法 - Google Patents

Abstract

本发明涉及集成电路封装技术领域，具体涉及一种基于硅基的砷化镓射频芯片封装结构及其制备方法，包括：第一硅基底：第一硅基底的上表面设有第一金属层；第二硅基底：第二硅基底上分别设有TSV结构、芯片腔体和砷化镓射频芯片，其第二硅基底的下表面设有第二金属层，砷化镓射频芯片有源面朝外埋入芯片腔体中；介质层：介质层覆盖在第二硅基底的上表面；特征通孔：特征通孔图形化设置在介质层中；布线层：布线层设置在介质层的上表面，砷化镓射频芯片背金接地面通过导电粘结层和金属键合层实现芯片背金接地面与外部TSV金属通孔的连接，通过外部TSV金属通孔将芯片背金面接地信号端引出到芯片有源面同一平面，再通过对晶圆再布线形成扇出型封装体。

Description

一种基于硅基的砷化镓射频芯片封装结构及其制备方法

技术领域

本发明涉及集成电路封装技术领域，具体涉及一种基于硅基的砷化镓射频芯片封装结构及其制备方法。

背景技术

随着半导体技术的发展，化合物半导体器件以其超高速、低功耗、多功能、抗辐射和高功率等优势逐渐成为半导体研究的热点。随着5G移动通信技术的到来，通信频段数目和射频链路的数量增多，元器件的数目也随之增多，因此市场对无线产品低成本、小尺寸、高性能、低功耗的基本要求驱动着射频系统向更高的集成度发展，从而使芯片的厚度越来越薄。随着芯片向更薄的方向发展，对于有背金接地要求的射频芯片，比如部分砷化镓衬底的射频芯片，背面镀金层的厚度需要相应的进行减薄，否则会因为应力的问题导致晶圆弯曲碎裂。为消除更高集成度带来的芯片尺寸增大的负面影响，需将芯片的各基本单元的尺寸进一步减小，导致芯片内接地通孔尺寸越来越小。随着通孔尺寸的缩小，孔内电镀难度增加，孔内的镀速远低于孔外，导致孔内镀层很薄，芯片的接地电阻变大，这对芯片的性能和可靠性都有一定的影响。同时，刻蚀通孔和孔内镀金等工艺制程对前道晶圆制造来说成本高且工艺难度大。因此解决背金的接地方式是提高射频芯片性能和可靠性的关键问题之一。

发明内容

针对现有技术的不足，本发明提供了一种基于硅基的砷化镓射频芯片封装结构及其制备方法，改变了射频芯片背金接地的方式，很好的解决了通孔内镀金的问题。在该封装结构中，砷化镓射频芯片背金接地面通过导电粘结层和金属键合层实现所述芯片背金接地面与外部TSV金属通孔的连接，通过外部TSV金属通孔将芯片背金面接地信号端引出到芯片有源面同一平面，再通过对晶圆再布线形成扇出型封装体。整个工艺过程在圆片级完成，不仅解决了前道晶圆厂砷化镓射频芯片通孔内镀金层薄且工艺难度大的问题，而且在降低封装成本的基础上具有较高的互连密度，同时，制作的互连结构具有较高的可靠性。

本发明通过以下技术方案予以实现：

一种基于硅基的砷化镓射频芯片扇出封装结构，包括：

第一硅基底：所述第一硅基底的上表面设有第一金属层；

第二硅基底：所述第二硅基底上分别设有TSV结构、芯片腔体和砷化镓射频芯片，其所述第二硅基底的下表面设有第二金属层，所述砷化镓射频芯片有源面朝外埋入所述芯片腔体中；

介质层：所述介质层覆盖在所述第二硅基底的上表面；

特征通孔：所述特征通孔图形化设置在所述介质层中；

布线层：所述布线层设置在所述介质层的上表面，并连接所述特征通孔。

优选的，还包括设置在所述砷化镓射频芯片与所述芯片腔体底面之间的粘结层，所述粘结层为导电胶，金属焊料或其他可以起到导电和粘结作用的材料。

优选的，还包括设置在所述第一硅基底和所述第二硅基底之间的金属键合层，所述第一硅基底和所述第二硅基底是通过晶圆与晶圆的金属键合连接在一起。

优选的，所述砷化镓射频芯片包括位于芯片背面的芯片背金接地面，通过导电的所述粘结层和所述金属键合层实现所述砷化镓射频芯片背金接地面与所述TSV结构的连接。

优选的，所述第一硅基底上表面的所述第一金属层，其金属层材质采用包括但不限于锡、银中的一种或多种低熔点金属。

优选的，所述第二硅基底下表面的所述第二金属层，其金属层材质采用包括但不限于铜、铝中的一种。

优选的，所述介质层为覆盖在所述第二硅基底的上表面的干膜，其干膜材质为树脂类和聚酰亚胺类在内的聚合物材质，形成所述干膜的方法采用包括压膜法、化学气相沉积法中的一种。

优选的，所述特征通孔包括连接至所述TSV结构的通孔和连接至所述芯片有源面焊盘的信号通孔。

优选的，所述布线层为一层或多层，其中最外层布线还包括连接的焊盘。

本发明还提供了如下技术方案：一种基于硅基的砷化镓射频芯片扇出封装结构的制备方法，采用上述所述的一种基于硅基的砷化镓射频芯片扇出封装结构，包括如下步骤：

（1）提供第一硅基底，在硅基底表面制作具有一定厚度的第一金属层，金属层材质包括但不限于锡、银中的一种或多种低熔点金属；

（2）提供第二硅基底，第二硅基底尺寸与第一硅基底需相同，在第二硅基底表面制作具有一定深宽比的TSV盲孔，通过金属填充盲孔并在基底表面进行平坦化处理，形成具有一定的厚度的第二金属层；

（3）将第一硅基底的金属面与第二硅基底的金属面进行对准，在一定的温度、压力条件下键合在一起；

（4）通过研磨的方法将第二硅基底背面减薄到TSV盲孔露出，并在减薄面制备出凹槽，所述凹槽刻蚀至所述金属截止层，所述凹槽的大小根据砷化镓射频芯片尺寸决定；

（5）砷化镓射频芯片通过粘结层粘接在凹槽底部，芯片埋入后形成的高度与第二硅基底表面齐平；

（6）通过真空压膜技术将砷化镓射频芯片与硅基间的空隙用干膜材料填充满，并将表面平整化，所述干膜材料包括但不限于树脂类和聚酰亚胺类在内的聚合物材质，在TSV盲孔和芯片有源面焊盘处开口处完成至少一层布线层，按需求制作焊盘和凸点，形成扇出型封装体，按需求进行减薄并划片形成单颗封装体。

本发明的有益效果为：

（1）本发明提出的通过外部TSV结构将砷化镓背金接地信号端引出到有源面，不仅解决了芯片通孔内镀金层薄且工艺难度大的问题，而且有利于降低前道晶圆厂的制造成本。

（2）本发明与芯片通孔内镀金相比，能够有效的在芯片表面节省空间，实现了芯片尺寸的小型化，从而大大提高砷化镓射频芯片的集成度和性能。

（3）本发明将砷化镓射频芯片埋入硅基底中，并通过TSV孔与外围电路互连，有效降低寄生效应和传输损耗，且可满足芯片背金要求。

（4）本发明通过埋入的砷化镓射频芯片硅基扇出型晶圆级封装结构，降低了由于CTE不匹配导致的圆片高翘曲的风险，大大降低了生产成本、难度和周期，生产效率提高，适合大规模量产使用。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是第一硅基底上金属层制作后示意图；

图2是第二硅基底上进行TSV盲孔刻蚀填充后示意图；

图3是第一硅基底与第二硅基底的金属间键合后示意图；

图4是研磨至TSV盲孔露出后示意图；

图5是进行芯片腔体制作后示意图；

图6是芯片粘结在腔体内的示意图；

图7是在表面覆盖干膜后再布线示意图。

图中：101-第一硅基底；102-第一金属层；201-第二硅基底；202-TSV结构；203-第二金属层；301-金属键合层；501-芯片腔体；601-粘结层；602-砷化镓射频芯片；603-芯片有源面焊盘；604-芯片背金接地面；701-介质层；702-特征通孔；703-布线层。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一：

请参阅图1~7所示，本实施例具体公开提供了一种基于硅基的砷化镓射频芯片扇出封装结构的技术方案，包括：

第一硅基底101：所述第一硅基底101的上表面设有第一金属层102；

第二硅基底201：所述第二硅基底201上分别设有TSV结构202、芯片腔体501和砷化镓射频芯片602，其所述第二硅基底201的下表面设有第二金属层203，所述砷化镓射频芯片602有源面朝外埋入所述芯片腔体501中；

介质层701：所述介质层701覆盖在所述第二硅基底201的上表面；

特征通孔702：所述特征通孔702图形化设置在所述介质层中；

布线层703：所述布线层703设置在所述介质层701的上表面，并连接所述特征通孔702。

具体的，还包括设置在所述砷化镓射频芯片602与所述芯片腔体501底面之间的粘结层601，所述粘结层601为导电胶，金属焊料或其他可以起到导电和粘结作用的材料。

具体的，还包括设置在所述第一硅基底101和所述第二硅基底201之间的金属键合层301，所述第一硅基底101和所述第二硅基底201是通过晶圆与晶圆的金属键合连接在一起。

具体的，所述砷化镓射频芯片602包括位于芯片背面的芯片背金接地面604，通过导电的所述粘结层601和所述金属键合层301实现所述砷化镓射频芯片602背金接地面604与所述TSV结构202的连接。

具体的，所述第一硅基底101上表面的所述第一金属层102，其金属层材质采用包括但不限于锡、银等中的一种或多种低熔点金属。

具体的，所述第二硅基底201下表面的所述第二金属层203，其金属层材质采用包括但不限于铜、铝中的一种。

具体的，所述介质层701为覆盖在所述第二硅基底201的上表面的干膜，其干膜材质为树脂类和聚酰亚胺类在内的聚合物材质，形成所述干膜的方法采用包括压膜法、化学气相沉积法中的一种。

具体的，所述特征通孔702包括连接至所述TSV结构202的通孔和连接至所述芯片有源面焊盘603的信号通孔。

具体的，所述布线层703为一层或多层，其中最外层布线还包括焊盘。

如图所示，本发明所述一种基于硅基的砷化镓射频芯片的扇出封装结构，该封装结构的制备方法，包括以下步骤：

（1）如图1所示，提供第一硅基底101，在第一硅基底101表面制作具有一定厚度的第一金属层102，金属层材质包括但不限于锡、银中的一种或多种低熔点金属；

（2）如图2所示，提供第二硅基底201，第二硅基底尺寸201与第一硅基底101需相同，在第二硅基底201表面制作具有一定深宽比的TSV盲孔202，通过金属填充盲孔并在基底表面进行平坦化处理，形成具有一定的厚度的第二金属层203；

（3）如图3所示，将第一硅基底101的金属面与第二硅基底201的金属面对准，在一定的温度、压力条件下键合在一起，形成中间位置的金属键合层301。

（4）如图4所示，通过研磨的方法将第二硅基底201背面减薄到TSV盲孔202露出，并在减薄面制备出凹槽501，所述凹槽501刻蚀至所述金属截止层，所述凹槽501的大小根据砷化镓射频芯片602尺寸决定；

（5）如图6所示，砷化镓射频芯片602通过粘结层601粘接在凹槽底部，芯片埋入后形成的高度与第二硅基底201表面齐平；

（6）如图7所示，通过真空压膜技术将砷化镓射频芯片602与硅基间的空隙用干膜701材料填充满，并将表面平整化，干膜701材料包括但不限于树脂类和聚酰亚胺类在内的聚合物材质。在TSV盲孔202和芯片有源面焊盘603处完成至少一层布线层703，可按需求制作焊盘和凸点，形成扇出型封装体，按需求进行减薄并划片形成单颗封装体。

本发明具有以下优点：

（1）本发明提出的通过外部TSV结构202将砷化镓背金接地信号端引出到有源面，不仅解决了芯片通孔内镀金层薄且工艺难度大的问题，而且有利于降低前道晶圆厂的制造成本。

（2）本发明与芯片通孔内镀金相比，能够有效的在芯片表面节省空间，实现了芯片尺寸的小型化，从而大大提高砷化镓射频芯片602的集成度和性能。

（3）本发明将砷化镓射频芯片602埋入硅基底中，并通过TSV孔与外围电路互连，有效降低寄生效应和传输损耗，且可满足芯片背金要求。

（4）本发明通过埋入的砷化镓射频芯片602硅基扇出型晶圆级封装结构，降低了由于CTE不匹配导致的圆片高翘曲的风险，大大降低了生产成本、难度和周期，生产效率提高，适合大规模量产使用。

以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种基于硅基的砷化镓射频芯片扇出封装结构，其特征在于，包括：

第一硅基底：所述第一硅基底的上表面设有第一金属层；

第二硅基底：所述第二硅基底上分别设有TSV结构、芯片腔体和砷化镓射频芯片，其所述第二硅基底的下表面设有第二金属层，所述砷化镓射频芯片有源面朝外埋入所述芯片腔体中；

介质层：所述介质层覆盖在所述第二硅基底的上表面；

特征通孔：所述特征通孔图形化设置在所述介质层中；

布线层：所述布线层设置在所述介质层的上表面，并连接所述特征通孔。

2.根据权利要求1所述的一种基于硅基的砷化镓射频芯片扇出封装结构，其特征在于，还包括设置在所述砷化镓射频芯片与所述芯片腔体底面之间的粘结层，所述粘结层为导电胶，金属焊料或其他可以起到导电和粘结作用的材料。

3.根据权利要求2所述的一种基于硅基的砷化镓射频芯片扇出封装结构，其特征在于，还包括设置在所述第一硅基底和所述第二硅基底之间的金属键合层，所述第一硅基底和所述第二硅基底是通过晶圆与晶圆金属键合连接在一起。

4.根据权利要求3所述的一种基于硅基的砷化镓射频芯片扇出封装结构，其特征在于，所述砷化镓射频芯片包括位于芯片背面的芯片背金接地面，通过导电的所述粘结层和所述金属键合层实现所述砷化镓射频芯片背金接地面与所述TSV结构的连接。

5.根据权利要求1所述的一种基于硅基的砷化镓射频芯片扇出封装结构，其特征在于，所述第一硅基底上表面的所述第一金属层，其金属层材质采用包括但不限于锡、银中的一种或多种低熔点金属。

6.根据权利要求1所述的一种基于硅基的砷化镓射频芯片扇出封装结构，其特征在于，所述第二硅基底下表面的所述第二金属层，其金属层材质采用包括但不限于铜、铝中的一种。

7.根据权利要求1所述的一种基于硅基的砷化镓射频芯片扇出封装结构，其特征在于，所述介质层为覆盖在所述第二硅基底的上表面的干膜，其干膜材质为树脂类和聚酰亚胺类在内的聚合物材质，形成所述干膜的方法采用包括压膜法、化学气相沉积法中的一种。

8.根据权利要求1所述的一种基于硅基的砷化镓射频芯片扇出封装结构，其特征在于，所述特征通孔包括连接至所述TSV结构的通孔和连接至所述芯片有源面焊盘的信号通孔。

9.根据权利要求1所述的一种基于硅基的砷化镓射频芯片扇出封装结构，其特征在于，所述布线层为一层或多层，其中最外层布线还可以包括焊盘。

10.一种基于硅基的砷化镓射频芯片扇出封装结构的制备方法，采用权利要求1-9任一项所述的一种基于硅基的砷化镓射频芯片扇出封装结构，其特征在于，包括如下步骤：

（1）提供第一硅基底，在硅基底表面制作具有一定厚度的第一金属层，金属层材质包括但不限于锡、银中的一种或多种低熔点金属；

（2）提供第二硅基底，第二硅基底尺寸与第一硅基底需相同，在第二硅基底表面制作具有一定深宽比的TSV盲孔，通过金属填充盲孔并在基底表面进行平坦化处理，形成具有一定的厚度的第二金属层；

（3）将第一硅基底的金属面与第二硅基底的金属面进行对准，在一定的温度、压力条件下键合在一起；

（4）通过研磨的方法将第二硅基底背面减薄到TSV盲孔露出，并在减薄面制备出凹槽，所述凹槽刻蚀至所述金属截止层，所述凹槽的大小根据砷化镓射频芯片尺寸决定；

（5）砷化镓射频芯片通过粘结层粘接在凹槽底部，芯片埋入后形成的高度与第二硅基底表面齐平；

（6）通过真空压膜技术将砷化镓射频芯片与硅基间的空隙用干膜材料填充满，并将表面平整化，所述干膜材料包括但不限于树脂类和聚酰亚胺类在内的聚合物材质，在TSV盲孔和芯片有源面焊盘处开口处完成至少一层布线层，按需求制作焊盘和凸点，形成扇出型封装体，按需求进行减薄并划片形成单颗封装体。

Images