CN216413054U - 一种多芯片晶圆级扇出封装结构 - Google Patents

一种多芯片晶圆级扇出封装结构 Download PDF

Info

Publication number
CN216413054U
CN216413054U CN202123438310.6U CN202123438310U CN216413054U CN 216413054 U CN216413054 U CN 216413054U CN 202123438310 U CN202123438310 U CN 202123438310U CN 216413054 U CN216413054 U CN 216413054U
Authority
CN
China
Prior art keywords
layer
metal
chip
packaging
wafer level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202123438310.6U
Other languages
English (en)
Inventor
李宗怿
罗富铭
郭良奎
潘波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changdian Integrated Circuit Shaoxing Co ltd
Original Assignee
Changdian Integrated Circuit Shaoxing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changdian Integrated Circuit Shaoxing Co ltd filed Critical Changdian Integrated Circuit Shaoxing Co ltd
Priority to CN202123438310.6U priority Critical patent/CN216413054U/zh
Application granted granted Critical
Publication of CN216413054U publication Critical patent/CN216413054U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Wire Bonding (AREA)

Abstract

本实用新型公开了一种多芯片晶圆级扇出封装结构，包括：转接结构、电连接在所述转接结构第一表面和第二表面上的芯片、电连接在所述转接结构第二表面上的电联接件、包覆所述第一表面上芯片的第一包封层以及包覆所述第二表面上芯片的第二包封层；所述电联接件包括位于所述的第二包封层中的陷入部和凸出于所述第二包封层的凸起部，所述陷入部包括与所述转接结构电联接的第一金属导电层以及位于所述第一金属导电层上的球台金属部。本实用新型通过制作由第一金属导电层和球台金属部组成的导电互联结构作为对外的电联接件的陷入部，其制程工艺简单，成本低廉，还降低了与外界电路联接的传输阻抗，有利于芯片散热。

Description

一种多芯片晶圆级扇出封装结构
技术领域
本实用新型属于半导体封装技术领域，具体涉及一种多芯片晶圆级扇出封装结构。
背景技术
晶圆级扇出封装结构可实现多个芯片集成在一个芯片封装体中，可实现多个芯片的功能集成；采用扇出的封装结构可提高芯片与封装基板间的I/O的分布密度，随着市场上对芯片工作频率和芯片信号传输速率不断提高的需求，晶圆级扇出封装结构具有非常广阔的市场应用前景。
在集成有多个芯片的芯片封装体中，多个芯片之间的信号传输线非常密集，单纯的靠硅载板和/或金属再布线层(Redistribution layer，RDL)来实现信号的传输互联，无法满足对信号密集传输的需求，需要引入桥接芯片并利用其内部的高密度互联结构来弥补硅转接板在信号传输上的缺陷。
对于实现多个芯片与桥接芯片在芯片封装体内的互联结构，特别是要在塑封有芯片的一侧制作对外的电联接结构时，现有技术中，要么采用在塑封层上打孔并填充金属后植球的方式来制作电联接结构；要么如图1所示，采用在转接结构10上先制作导电柱14再塑封并减薄后植球的方式来制作电联接结构。无论是打孔填充还是制作导电柱，在制程工艺上较为复杂，成本也较高。
实用新型内容
针对现有技术中所存在的不足，本实用新型提供了一种制程工艺简单、成本更低的多芯片晶圆级扇出封装结构。
一种多芯片晶圆级扇出封装结构，包括：转接结构、电连接在所述转接结构第一表面和第二表面上的芯片、电连接在所述转接结构第二表面上的电联接件、包覆所述第一表面上芯片的第一包封层以及包覆所述第二表面上芯片的第二包封层；所述电联接件包括位于所述的第二包封层中的陷入部和凸出于所述第二包封层的凸起部，所述陷入部包括与所述转接结构电联接的第一金属导电层以及位于所述第一金属导电层上的球台金属部。
作为优选，所述第一金属导电层包括UBM层。
作为优选，所述芯片与所述转接结构之间还填充有底填胶。
作为优选，所述转接结构包括硅转接板和/或重布线层。
作为优选，所述球台金属部是被削去了顶部的焊球，其顶面与所述第二包封层表面持平。
作为优选，所述凸起部包括第二金属导电层以及其上的焊球。
作为优选，所述第二金属导电层包括UBM层。
作为优选，所述UBM层为单层金属或具有粘合层、阻挡层和种子层的多层金属叠层。
相比于现有技术，本实用新型具有如下有益效果：
通过制作陷入部以取代传统的打孔填充工艺，去掉了打孔及清洗等工序，工艺上大大简化，成本也有所降低。通过制作焊球并经过减薄形成球台金属部来代替现有技术中的导电柱，不仅其工序更为简单，而且由于所述第一金属导电层和球台金属部组合的导电互联结构具有更大的导电互联横截面积，可降低多芯片封装结构与外界电路联接的传输阻抗，从而减少功率损耗，并降低信号的衰减和/或失真。所述横截面积在增大后导热效果更好，更有利于芯片散热，尤其适用于高速芯片的封装。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中多芯片晶圆级扇出封装结构的结构示意图；
图2为本实用新型中一种多芯片晶圆级扇出封装结构的结构示意图；
图3～图8为本实用新型中一种多芯片晶圆级扇出封装结构的对应于制作步骤S1～S6的结构示意图。
其中，10转接结构；10a导电金属层；10b绝缘层；
11底填胶；
12a第一包封层；12b第二包封层；
13第一金属导电层；
14导电柱；
15第二金属导电层；
16焊球；
17a焊球；17b球台金属部；
100桥接芯片；
101载片；
102剥离层；
103第一导电部件；
104第二导电部件；
200第一芯片封装体；
300第二芯片封装体；
400第三芯片封装体。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
一种多芯片晶圆级扇出封装结构，如图2所示，包括：
转接结构10、电连接在所述转接结构10第一表面和第二表面上的芯片、电连接在所述转接结构10第二表面上的电联接件、包覆所述第一表面上芯片的第一包封层12a以及包覆所述第二表面上芯片的第二包封层12b；所述电联接件包括位于所述的第二包封层12b中的陷入部和凸出于所述第二包封层12b的凸起部，所述陷入部包括与所述转接结构10电联接的第一金属导电层13以及位于所述第一金属导电层13上的球台金属部17b。所述凸起部可包括第二金属导电层15以及焊球16。
其中，所述转接结构10可以是硅转接板、重布线层(RDL)或两者的组合。所述转接结构10包括导电金属层10a和绝缘层10b。包封层，包括所述第一包封层12a和第二包封层12b，可采用环氧树脂，其中可封装有各类芯片，比如桥接芯片100、第一芯片封装体200、第二芯片封装体300和第三芯片封装体400。所述电联接件的陷入部包括与转接结构10电连接的第一金属导电层13，在所述第一金属导电层13上制作有球台金属部17b，所述球台金属部17b可通过在所述第一金属导电层13上制作焊球17a并经减薄工艺得到，即所述球台金属部17b为被减薄工艺削去了顶部的焊球17a。所述球台金属部17b的顶部与所述第二包封层12b表面持平。所述球台金属部17b之上是凸起部，其可通过在所述球台金属部17b上制作第二金属导电层15并植球得到。
本实施例中，所述一种多芯片晶圆级扇出封装结构与现有技术中的打孔填充工艺相比，通过制作陷入部以取代传统的打孔填充工艺，去掉了打孔及清洗等工序，工艺上大大简化，成本也有所降低；与现有技术中制作导电柱的工艺相比，通过制作焊球并经过减薄形成球台金属部来代替现有技术中的导电柱，不仅其工序更为简单，而且由于所述第一金属导电层和球台金属部组合的导电互联结构具有更大的导电互联横截面积，可降低多芯片封装结构与外界电路联接的传输阻抗，从而减少功率损耗，并降低信号的衰减和/或失真。所述横截面积在增大后，由于金属材料的散热性比塑封材料的散热性更好，导热效果更好，更有利于芯片散热，尤其适用于高速芯片的封装。
一种实施例中，所述第一金属导电层13和/或第二金属导电层15中包括UBM层。
其中，所述UBM层可以是单层金属，也可以是具有粘合层、阻挡层和种子或润湿层的多层金属叠层。
一种实施例中，所述芯片与所述转接结构10之间还填充有底填胶11。
其中，所述底填胶11可缓解芯片基材与转接结构10和第一、第二包封层之间由于热膨胀系数不匹配导致的热应力问题。
具体地，本实用新型中一种多芯片晶圆级扇出封装结构，可通过如下的制作步骤实现：
S1：在载片101上形成第一剥离层102，并在其上制备转接结构10，在所述转接结构10上还设有用于与芯片导电互联的多个第一导电互联部件103。
在步骤S1中，如图3所示，所述转接结构10包括绝缘层10b以及位于所述绝缘层10b中用于电联接的导电金属层10a。所述转接结构10可以是硅转接板或重布线层(RDL)或两者的组合。所述第一导电互联部件103可以是焊盘。
S2：在所述第一导电互联部件103上焊接多个芯片，并形成第一包封层12a以包覆所述芯片。
在步骤S2中，如图4所示，所述芯片可以有多种，如第一芯片封装体200、第二芯片封装体300和第三芯片封装体400。其中，所述第一芯片封装体200的焊垫与位于转接结构10上的第一导电互联部件103形成导电联接，从而实现第一芯片封装体200与转接结构10的导电互联。所述第二芯片封装体300和第三芯片封装体400与转接结构10的导电互联制备工艺和实现原理同上述的第一芯片封装体200。所述形成第一包封层12a可采用塑封工艺。
此外，在焊接多个芯片后，形成所述第一包封层12a之前，还可包括在所述芯片与所述转接结构10之间填充底填胶11的步骤，通过底填胶11用以缓解芯片基材与转接结构10和第一包封层12a之间由于热膨胀系数不匹配导致的热应力问题。
S3：对所述第一包封层12a进行减薄处理，并通过去除剥离层102将芯片封装体与载片101进行分离；翻转芯片封装体，在转接结构10的表面制备第二导电互联部件104以及第一金属导电层13。
在步骤S3中，如图5所示，所述减薄处理可采用研磨工艺。所述第二导电互联部件104包括用于与桥接芯片100进行导电互联的焊盘。所述第一金属导电层13包括UBM层，还可包括制作在所述UBM层上的金属导电结构。
S4：将桥接芯片100焊接到第二导电互联部件104上，实现桥接芯片100与转接结构10之间的互连；在所述第一金属导电层13上制作焊球17a。
在步骤S4中，如图6所示，所述桥接芯片100的焊接，可通过倒装工艺或热压焊等方式，将焊垫100a焊接到所述第二导电互联部件104上。所述焊球17a的制备，可通过在第一金属导电层13上电镀或沉积或溅射等方式制作金属凸块，并在后续的回流工艺中通过高温处理熔化所述金属凸块，使得熔化的液态金属在毛细作用力下实现表面的自动收缩而呈圆球状。所述焊球17a的顶部高度要高于同侧的芯片(如桥接芯片100)。
S5：在所述转接结构10上形成第二包封层12b以包覆所述桥接芯片100。
在步骤S5中，如图7所示，所述形成第二包封层12b可采用塑封工艺。此外，在焊接多个芯片后，形成所述第二包封层12b之前，还可包括在所述桥接芯片100与所述转接结构10之间填充底填胶11的步骤。
S6：对所述第二包封层12b进行减薄处理，直至露出所述桥接芯片100的无源背面，此时所述焊球17a被削去顶部，形成球台金属部17b。
在步骤S6中，如图8所示，在形成第二包封层12b后，可对所述第二包封层12b通过研磨工艺进行减薄；所述减薄处理可将第二包封层12b减薄至露出桥接芯片100的无源背面17的同时削去所述焊球17a的顶部，有利于后续凸起部的制作。
S7：在所述球台金属部17b上制作凸起部。之后经切割可得到如图2所示的一种多芯片晶圆级扇出封装结构。
在步骤S7中，如图2所示，所述凸起部可包括第二金属导电层15以及焊球16。所述第二金属导电层15包括UBM层，还可包括制作在所述UBM层上的金属导电结构。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型的保护范围应以所附权利要求为准。

Claims (8)

1.一种多芯片晶圆级扇出封装结构，包括：转接结构、电连接在所述转接结构第一表面和第二表面上的芯片、电连接在所述转接结构第二表面上的电联接件、包覆所述第一表面上芯片的第一包封层以及包覆所述第二表面上芯片的第二包封层；其特征在于，所述电联接件包括位于所述的第二包封层中的陷入部和凸出于所述第二包封层的凸起部，所述陷入部包括与所述转接结构电联接的第一金属导电层以及位于所述第一金属导电层上的球台金属部。
2.根据权利要求1所述的一种多芯片晶圆级扇出封装结构，其特征在于：
所述第一金属导电层包括UBM层。
3.根据权利要求1所述的一种多芯片晶圆级扇出封装结构，其特征在于：
所述芯片与所述转接结构之间还填充有底填胶。
4.根据权利要求1所述的一种多芯片晶圆级扇出封装结构，其特征在于：
所述转接结构包括硅转接板和/或重布线层。
5.根据权利要求1所述的一种多芯片晶圆级扇出封装结构，其特征在于：
所述球台金属部是被削去了顶部的焊球，其顶面与所述第二包封层表面持平。
6.根据权利要求1所述的一种多芯片晶圆级扇出封装结构，其特征在于：
所述凸起部包括第二金属导电层以及其上的焊球。
7.根据权利要求6所述的一种多芯片晶圆级扇出封装结构，其特征在于：
所述第二金属导电层包括UBM层。
8.根据权利要求2或7所述的一种多芯片晶圆级扇出封装结构，其特征在于：
所述UBM层为单层金属或具有粘合层、阻挡层和种子层的多层金属叠层。
CN202123438310.6U 2021-12-30 2021-12-30 一种多芯片晶圆级扇出封装结构 Active CN216413054U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202123438310.6U CN216413054U (zh) 2021-12-30 2021-12-30 一种多芯片晶圆级扇出封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202123438310.6U CN216413054U (zh) 2021-12-30 2021-12-30 一种多芯片晶圆级扇出封装结构

Publications (1)

Publication Number Publication Date
CN216413054U true CN216413054U (zh) 2022-04-29

Family

ID=81287199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202123438310.6U Active CN216413054U (zh) 2021-12-30 2021-12-30 一种多芯片晶圆级扇出封装结构

Country Status (1)

Country Link
CN (1) CN216413054U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115101519A (zh) * 2022-08-29 2022-09-23 盛合晶微半导体(江阴)有限公司 一种三维堆叠的扇出型封装结构及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115101519A (zh) * 2022-08-29 2022-09-23 盛合晶微半导体(江阴)有限公司 一种三维堆叠的扇出型封装结构及其制备方法
WO2024045758A1 (zh) * 2022-08-29 2024-03-07 盛合晶微半导体(江阴)有限公司 一种三维堆叠的扇出型封装结构及其制备方法

Similar Documents

Publication Publication Date Title
US11276645B2 (en) Encapsulation of a substrate electrically connected to a plurality of pin arrays
US11848310B2 (en) Semiconductor device and method of manufacturing thereof
US10867897B2 (en) PoP device
KR102637279B1 (ko) 매립된 인덕터 또는 패키지를 갖는 집적 sip 모듈을 형성하는 반도체 소자 및 방법
US8492201B2 (en) Semiconductor device and method of forming through vias with reflowed conductive material
KR102126586B1 (ko) 반도체 디바이스 및 그 제조 방법
US9245772B2 (en) Stackable package by using internal stacking modules
US6294406B1 (en) Highly integrated chip-on-chip packaging
TWI573236B (zh) 以晶圓等級接合不同尺寸的半導體晶粒之半導體元件及方法
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
US8647924B2 (en) Semiconductor package and method of packaging semiconductor devices
CN105374693A (zh) 半导体封装件及其形成方法
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
US20220392884A1 (en) Integrated Circuit Package and Method
CN114496960A (zh) 基于tsv硅转接基板堆叠的集成封装结构及制造方法
CN114171469A (zh) 晶圆级扇出的多芯片封装结构及其制备方法
CN216413054U (zh) 一种多芯片晶圆级扇出封装结构
CN115132675A (zh) 集成电路封装件和方法
CN113451258A (zh) 半导体封装结构及其制备方法
CN110634832A (zh) 一种基于硅通孔转接板的封装结构及其制作方法
CN220934063U (zh) 集成电路封装
KR102666023B1 (ko) 패키지 형성 방법 및 패키지
CN221080005U (zh) 一种高铜柱堆叠的面对面芯片封装结构
US20230378017A1 (en) Integrated circuit packages and methods of forming the same
CN213546309U (zh) 芯片封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant