CN114496960A - 基于tsv硅转接基板堆叠的集成封装结构及制造方法 - Google Patents

基于tsv硅转接基板堆叠的集成封装结构及制造方法 Download PDF

Info

Publication number
CN114496960A
CN114496960A CN202210116516.7A CN202210116516A CN114496960A CN 114496960 A CN114496960 A CN 114496960A CN 202210116516 A CN202210116516 A CN 202210116516A CN 114496960 A CN114496960 A CN 114496960A
Authority
CN
China
Prior art keywords
substrate
silicon
tsv silicon
tsv
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210116516.7A
Other languages
English (en)
Inventor
张辽辽
吴道伟
唐磊
刘建军
姚华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Tiancheng Advanced Semiconductor Technology Co.,Ltd.
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN202210116516.7A priority Critical patent/CN114496960A/zh
Publication of CN114496960A publication Critical patent/CN114496960A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种基于TSV硅转接基板堆叠的集成封装结构及制造方法，属于集成电路封装技术领域，包括：TSV硅转接基板、TSV硅基腔体转接基板、转接基板间互连结构、TSV硅转接基板外接焊球、第一底部填充结构、第二底部填充结构、微电子芯片和芯片与转接板互连结构；TSV硅基腔体转接基板通过转接基板间互连结构与TSV硅转接基板连接，且微电子芯片通过芯片与转接板互连结构分别与二者连接，第一底部填充结构位于TSV微电子芯片与TSV硅转接基板中间，第二底部填充结构位于两基板中间，该多芯片集成封装结构，缩小了系统封装尺寸、提高了互联密度、缩短了互连距离、降低了传输延时、提高了带宽、提升了电源效率。

Description

基于TSV硅转接基板堆叠的集成封装结构及制造方法
技术领域
本发明属于集成电路封装技术领域，具体涉及一种基于TSV硅转接基板堆叠的集成封装结构及制造方法。
背景技术
PoP，Packaging on Packaging，即堆叠组装，又称叠层封装。PoP采用两个或两个以上的BGA，球栅阵列封装堆叠而成的一种封装方式。一般PoP叠层封装结构采用BGA焊球结构，将数字或混合信号逻辑器件集成在PoP封装底部，满足逻辑器件多引脚的特点。PoP封装可实现多层堆叠，节省了基板面积，实现了在垂直方向上多芯片集成。
国内专利“堆叠封装器件及其制造方法”专利号CN201310549390.3，公开了一种堆叠封装器件，包括堆叠安装在一起的多个封装组件。首先制作基板，然后对基板上表面开设凹槽，将半导体芯片安装于所述凹槽内，芯片上表面低于基板上表面，与此同时基板下表面也安装有半导体芯片，接着用密封材料将安装有芯片的凹槽进行填充密封，最后通过热压的方式将两个封装体堆叠在一起。该专利的缺点是显而易见的：(1)因为需要埋置芯片，基板的凹槽深度需要做的较深，由此带来的负面作用是严重影响基板结构强度，而且同样面积区域凹槽数量越多换言之埋置芯片数量越多，对基板结构的强度影响越大，使得基板上集成芯片的数量及密度受限，与堆叠从而增加集成芯片数量密度的初衷不符。而对于已挖槽基板而言，其槽体底部机械强度较小加之底部的特殊结构使得芯片的WB或焊球FC等主流键合形式难以实现。同时，由于埋置芯片需要更深的凹槽，导致基板上下表面间互连通孔的深度进一步增加，通孔越深意味着通孔加工及填充难度越大，导致通孔互连加工难度增加。(2)采用密封材料将芯片密封于基板凹槽内，密封材料与基板材质的热膨胀系数存在较大差异，所以不仅密封这步工序完成后，回到室温的基板有一定的翘曲，在随后的基板堆叠工序中，翘曲将增加堆叠工艺的工艺实施难度。(3)由于封装体的堆叠基于热压，而压膜模具对于开孔精度要求非常高，一旦开孔精度不足，就会使得上下基板无法实现电连接。而高精度的开孔常采用光刻工艺实现，对于已经用密封材料填充后翘曲过大的基板，增加了光刻的工艺实施难度，如曝光离焦等。与此同时翘曲脆弱的基板要平整贴合的贴膜，存在较大的基板损坏的风险。
发明内容
为了克服上述现有技术的缺点，本发明的目的在于提供基于TSV硅转接基板堆叠的多芯片集成封装结构及制造方法，以解决现有技术中TSV硅转接基板尺寸小、集成芯片数量有限、基板Z轴方向集成密度低等问题。
为了达到上述目的，本发明采用以下技术方案予以实现：
本发明公开的一种基于TSV硅转接基板堆叠的集成封装结构，包括：TSV硅转接基板、TSV硅基腔体转接基板、转接基板间互连结构、TSV硅转接基板外接焊球、第一底部填充结构、第二底部填充结构、若干个微电子芯片和若干个芯片与转接板互连结构；
TSV硅基腔体转接基板通过转接基板间互连结构设置在TSV硅转接基板上方，若干个微电子芯片通过若干个芯片与转接板互连结构分别连接在TSV硅转接基板和TSV硅基腔体转接基板的上端，TSV硅转接基板外接焊球设置在TSV硅转接基板底端，TSV硅基腔体转接基板上端的微电子芯片与TSV硅基腔体转接基板中间填充有第一底部填充结构，位于TSV硅基腔体转接基板下端TSV硅转接基板上端间填充有第二底部填充结构。
优选地，所述TSV硅转接基板包括：转接基板、第一再布线金属层、第一导电硅通孔和第二再布线金属层；第二再布线金属层和第一再布线金属层分别包裹转接基板上、下表面，第一导电硅通孔开设在转接基板内部并与第一再布线金属层和第二再布线金属层电连接。
优选地，微电子芯片固定并电连接至TSV硅转接基板的第二再布线金属层上的互连焊盘处；芯片与转接板互连结构设置在微电子芯片与TSV硅转接基板的第二再布线金属层的互连焊盘之间。
优选地，所述TSV硅基腔体转接基板包括：腔体转接基板、第三再布线金属层、第二导电硅通孔、第四再布线金属层和芯片套合腔体；腔体转接基板下端开设有芯片套合腔体，第四再布线金属层和第三再布线金属层分别包裹腔体转接基板的上、下表面，第二导电硅通孔开设在腔体转接基板上。
优选地，转接基板间的互连结构设置在TSV硅转接基板与TSV硅基腔体转接基板的第三再布线金属层的互连焊盘之间。
本发明还公开了一种基于TSV硅转接基板堆叠的集成封装结构的制造方法，包括：
步骤一：制备TSV硅转接基板；
步骤二：制备TSV硅基腔体转接基板；
步骤三：在TSV硅转接基板及TSV硅基腔体转接基板上进行微电子芯片的倒装集成，形成芯片与转接板互连结构；
步骤四：在TSV硅转接基板、TSV硅基腔体转接基板与微电子芯片焊接区域芯片底部形成第一底部填充结构；
步骤五：在TSV硅转接基板上表面或者TSV硅基腔体转接基板下表面进行植球，形成TSV硅转接基板外接焊球；
步骤六：TSV硅转接基板的上表面与TSV硅基腔体转接基板的下表面进行键合，形成转接基板间的互连结构；
步骤七：在TSV硅转接基板和TSV硅基腔体转接基板互连区域转接基板间形成第二底部填充结构；
步骤八：在TSV硅转接基板下表面进行植球形成外接焊球，形成最终的一种基于TSV硅转接基板堆叠的多芯片高密度集成封装结构。
优选地，步骤一中，TSV硅转接基板包括：转接基板、第一再布线金属层、第一导电硅通孔和第二再布线金属层；转接基板的上表面设有第二再布线金属层，下表面设有第一再布线金属层，转接基板内部形成有电连接第二再布线金属层和第一再布线金属层的第一导电硅通孔。
优选地，步骤四中，在微电子芯片与第二再布线金属层以及与TSV硅基腔体转接基板上电连接区域芯片底部填充胶水，并固化胶水，形成保护和支撑结构的第一底部填充结构。
优选地，步骤二中，TSV硅基腔体转接基板包括：腔体转接基板、第三再布线金属层、第二导电硅通孔、第四再布线金属层和芯片套合腔体；腔体转接基板的上表面设有第四再布线金属层，下表面设有第三再布线金属层，芯片套合腔体开设在腔体转接基板上，且腔体转接基板内部形成有电连接第四再布线金属层和第三再布线金属层的第二导电硅通孔。
优选地，步骤七中在TSV硅转接基板与TSV硅基腔体转接基板键合区域之间填充胶水，并固化胶水，形成保护和支撑结构的第二底部填充结构。
与现有技术相比，本发明具有以下有益效果：
本发明提供一种基于TSV硅转接基板堆叠的集成封装结构，基于TSV硅转接基板、TSV硅基腔体基板、若干微电子芯片、TSV硅转接基板外接焊球、转接基板间互连结构、芯片与转接板互连结构、第一底部填充结构和第二底部填充结构，一起构成高密度芯片集成封装结构。第一底部填充结构和第二底部填充结构一起形成对封装结构的支撑和保护，在TSV硅转接基板及TSV硅基腔体转接基板上进行微电子芯片的倒装集成，形成芯片与转接板互连结构；采用硅通孔的互连方式，使得芯片在三维方向堆叠的密度更大，进而缩短了芯片间的互连距离，降低了传输延时，改善了芯片传输速率和低功耗性能；倒装芯片互连技术在单位面积内具有的更高I/O集成密度，实现了芯片与转接基板、转接基板与转接基板的高密度互连，由于是将芯片功能区朝下以倒扣的方式背对着基板通过凸点与基板进行互连，因此缩短了互连结构尺寸，减少了寄生效应，提高了信号完整性。底部填充结构应用于倒装芯片及2.5D、3D封装的补强，对芯片和基板、基板和基板之间的空隙进行底部胶填充和固化，进而提高封装的机械性能和可靠性。通过对单颗TSV硅转接基板上的多芯片集成，以及集成多芯片的TSV硅转接基板的多层堆叠，使得在同样面积大小的封装内集成芯片数量呈几何倍数增加，缩小了系统封装尺寸。与此同时，上下层硅转接基板间的芯片套合其中，进一步压缩了Z轴方向的堆叠高度，提高集成芯片密度。该多芯片高密度集成封装结构，缩小了系统封装尺寸、提高互联密度、缩短了互连距离、降低了传输延时、提高了带宽、提升了电源效率。
进一步地，TSV硅转接基板衬底材料为硅或者玻璃，在其基底上可以集成一些无源组件，如电阻、电容及电感等。TSV是转接板的核心结构，实现了基板正背面的电气互连。再布线层RDL，提供TSV及衬底上已有电路或器件的电学再分布，为TSV提供更多的连接自由度。与传统的2D封装相比，基于TSV硅转接基板的2.5D封装使多个芯片在转接板上实现互连，大大缩短了走线长度，降低了信号延迟与损耗，提高了带宽。TSV硅转接基板可以制作更小线宽的互连线，再布线RDL密度大大提高，使其满足高性能芯片的需求。硅转接基板与微电子芯片均采用硅作为基底材料，具有更好的热适配性能，芯片所承受的热应力大幅降低，可靠性得以提高。TSV硅通孔使得芯片间传输路径缩短，进而传输延迟大幅降低。
进一步地，TSV硅转接基板的第二再布线金属层上的焊盘与微电子芯片上的金属微凸点互连，实现转接基板与芯片和基板的直接的电学连接。
进一步地，TSV硅基腔体转接基板底部具备腔体结构，解决了堆叠基板间纵向高度或空间不足的问题，堆叠基板间难以容纳下倒装芯片及其互连结构，采用腔体结构可以很好地解决这一问题。与此同时，腔体结构将TSV硅转接基板110上倒装焊接芯片130嵌套其中，实现了转接基板堆叠后在“Z”轴方向上的堆叠更加紧凑，封装模块集成密度进一步提高。
本发明还公开了一种基于TSV硅转接基板堆叠的集成封装结构的制造方法，在硅晶圆上制作TSV互连结构，正背面再布线层RDL，实现转接基板正背面互连导通，缩短了芯片间传输路径，降低了芯片间传输延迟。TSV硅转接基板可以制作更小线宽的互连线，再布线RDL密度大大提高，满足更高性能芯片的需求。在硅晶圆上制作TSV互连结构，正背面再布线层RDL，实现转接基板正背面互连导通，缩短了芯片间传输路径，降低了芯片间传输延迟。同时腔体结构使得转接基板堆叠在Z轴方向上的空间进一步减小，封装尺寸缩小，封装密度进一步提高。倒装芯片互连技术在单位面积内具有的更高I/O集成密度，实现了芯片与转接基板、转接基板与转接基板的高密度互连，由于是将芯片功能区朝下以倒扣的方式背对着基板通过凸点与基板进行互连，因此缩短了互连结构尺寸，减少了寄生效应，提高了信号完整性。底部填充结构应用于倒装芯片及2.5D、3D封装的补强，对芯片和基板、基板和基板之间的空隙进行底部胶填充和固化，增强了微电子芯片与硅转接基板间的结构强度，进而提高封装的机械性能和可靠性。采用电镀、印刷或者激光植球等方式，在TSV硅转接基板上表面或者TSV硅基腔体转接基板下表面进行植球，形成TSV硅转接基板外接焊球，该外接焊球实现了集成芯片后基板的度对外引出及基板间互连结构。转接基板间的互连结构实现了基板间的电气连接即多芯片的电气互连，同时形成了转接基板间间隙，满足微电子芯片与TSV硅转接基板的倒装集成放置。底部填充结构应用于倒装芯片及2.5D、3D封装的补强，对芯片和基板、基板和基板之间的空隙进行底部胶填充和固化，增强了微电子芯片与硅转接基板间的结构强度，进而提高封装的机械性能和可靠性。在TSV硅转接基板下表面进行植球形成外接焊球，该外接焊球实现了集成芯片后封装模组的对外引出。
附图说明
图1为本发明的封装结构的剖面示意图；
图2A为本发明的封装结构的过程剖面示意图；
图2B为本发明的封装结构的过程剖面示意图；
图2C为本发明的封装结构的过程剖面示意图；
图2D为本发明的封装结构的过程剖面示意图；
图2E为本发明的封装结构的过程剖面示意图；
图2F为本发明的封装结构的过程剖面示意图；
图2G为本发明的封装结构的过程剖面示意图；
图2H为本发明的封装结构的过程剖面示意图；
图3为本发明的封装结构的流程图。
其中：110-TSV硅转接基板；111-转接基板；112-第一再布线金属层；113-第一导电硅通孔；114-第二再布线金属层；120-TSV硅基腔体转接基板；121-腔体转接基板；122-第三再布线金属层；123-第二导电硅通孔；124-第四再布线金属层；125-芯片套合腔体；130-微电子芯片；140-芯片与转接板互连结构；150-转接基板间互连结构；160-TSV硅转接基板外接焊球；170-第一底部填充结构；180-第二底部填充结构。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
下面结合附图对本发明做进一步详细描述：
本发明提供一种基于TSV硅转接基板堆叠的多芯片高密度集成组件的封装结构及其制造方法，如附图1所示，该封装结构包括TSV硅转接基板110、TSV硅基腔体转接基板120、微电子芯片130、芯片与转接板互连结构140、转接基板间互连结构150、TSV硅转接基板外接焊球160、第一底部填充结构170和第二底部填充结构180。TSV硅基腔体转接基板120与TSV硅转接基板110通过金属焊盘和金属焊球电连接；微电子芯片130通过金属焊盘和金属焊球电连接至TSV硅转接基板110上表面，且与TSV硅基腔体转接基板120的芯片套合腔体125套合；微电子芯片130通过金属焊盘和金属焊球电连接至TSV硅基腔体转接基板120上表面；芯片与转接板互连结构140由所述微电子芯片焊盘、金属导电焊球及转接板上端焊盘的部分焊盘构成；所述转接基板间互连结构150由所述TSV硅转接基板110上端焊盘的部分焊盘、金属导电焊球及所述TSV硅基腔体转接基板120背面焊盘构成；TSV硅转接基板外接焊球160电连接至TSV硅转接基板110底部的外接焊盘；第一底部填充结构170设置在微电子芯片底部与TSV硅转接基板110及TSV硅基腔体转接基板120上表面层之间；第二底部填充结构180设置在TSV硅转接基板110与TSV硅基腔体转接基板120之间。
TSV硅转接基板110设置在封装结构100的底部，进一步包括转接基板111、第一再布线金属层112、第一导电硅通孔113即TSV、第二再布线金属层114；第一再布线金属层112设置在转接基板111的下表面；第二再布线金属层114设置在转接基板111的上表面；第一导电硅通孔113设置在贯穿TSV硅转接基板110内部，电连接至第一再布线金属层112和第二再布线金属层114。
在本发明中一个实施例中，转接基板111为硅转接基板；第一再布线金属层112和/或第二再布线金属层114为单层或多层导电金属层，并具有设置在同层金属层间和相邻金属层间的绝缘介质层，其中最外层金属层进一步包括多个焊盘。第一导电硅通孔113即TSV内的导电金属为铜，也可以选择金属铝、钨等。
TSV硅基腔体转接基板120设置在TSV硅转接基板110的上方，进一步包括腔体转接基板121、第三再布线金属层122、第二导电硅通孔123即TSV、第四再布线金属层124及芯片套合腔体125。第三再布线金属层122设置在TSV硅基腔体转接基板120的下表面；第四再布线金属层124设置在TSV硅基腔体转接基板120的上表面；第二导电硅通孔123设置在TSV硅基腔体转接基板120内部，电连接至第三再布线金属层122和第四再布线金属层124；芯片套合空腔125设置在TSV硅基腔体转接基板120底部且未贯穿TSV硅基腔体转接基板120；在本发明中一个实施例中，腔体转接基板121为硅转接基板；第三再布线金属层122和/或第四再布线金属层124为单层或多层导电金属层，并具有设置在同层金属层间和相邻金属层间的绝缘介质层，其中最外层金属层进一步包括多个焊盘。第二导电硅通孔123即TSV内的导电金属为铜，也可以选择金属铝、钨等；芯片套合空腔125通过干法刻蚀形成。
进一步地，微电子芯片130通过贴装/倒装焊等方式固定并电连接至TSV硅转接基板110的第二再布线金属层114上的互连焊盘处。
进一步地，芯片与转接板互连结构140设置在微电子芯片130与TSV硅转接基板110的第二再布线金属层114的互连焊盘之间。
进一步地，转接基板间的互连结构150设置在TSV硅转接基板110的第二再布线金属层114的互连焊盘与TSV硅基腔体转接基板120的第三再布线金属层122的互连焊盘之间。
进一步地，外接焊球160设置在TSV硅转接基板110的第一再布线金属层112的外接焊盘处，可以通过电镀、回流，或者通过植球等工艺形成。在本发明的一个实施例中，外接焊球160还可以为导电铜柱即Copper pillar。
进一步地，第一底部填充结构170设置在微电子芯片130与TSV硅转接基板110/第二TSV硅基腔体转接基板120上方电连接处，起到对芯片倒装焊接结构的保护和支撑作用。
进一步地，第二底部填充结构180设置在TSV硅转接基板110与TSV硅基腔体转接基板120之间，起到对转接基板及其电连接结构的保护和支撑作用。
第一表面介质层，所述第一表面介质层设置在所述硅转接基板底面/顶部金属层面的表面介质层；第二表面介质层，所述第一表面介质层设置在所述硅基腔体转接基板底面/顶部金属层面的表面介质层；
下面结合图2A至图2H以及图3来详细描述形成该种基于TSV硅转接基板堆叠的集成封装结构的过程。图2A至图2H示出根据本发明的一个实施例形成该种基于TSV硅转接基板堆叠的集成封装结构的过程剖面示意图。图3示出的是根据本发明的一个实施例形成该种基于TSV硅转接基板堆叠的集成封装结构的流程图。
首先，步骤310，如图2A所示，制备TSV硅转接基板110。在本发明的一个实施例中，TSV硅转接基板110为硅转接基板，TSV硅转接基板110上下表面覆盖有钝化层，如氧化硅；在TSV硅转接基板的转接基板111的上端有第二再布线金属层114，第二再布线金属层114包括单层或多层导电金属重新布局布线层即RDL，并具有设置在同层金属层间和相邻金属层间的绝缘介质层，其中最外层金属层进一步包括多个芯片焊盘。在TSV硅转接基板110的转接基板111的背面有第一再布线金属层112，第一再布线金属层112包括单层或多层导电金属重新布局布线层即RDL，并具有设置在同层金属层间和相邻金属层间的绝缘介质层，其中最外层金属层进一步包括多个芯片焊盘；在转接基板111的内部形成有电连接第二再布线金属层114和第一再布线金属层112的第一导电硅通孔113。具体形成方法可以通过光刻、刻蚀、电镀等工艺形成上述第二再布线金属层114、第一再布线金属层112和第一导电硅通孔113。
其次，在步骤320，如图2B所示，制备TSV硅基腔体转接基板120。TSV硅基腔体转接基板120进一步包括基板主体121、第三再布线金属层122、第四再布线金属层124、第二导电硅通孔123以及芯片套合腔体125；其具体制备方法与步骤310类似，基板主体121的上端有第四再布线金属层124，第四再布线金属层124包括单层或多层导电金属重新布局布线层即RDL，并具有设置在同层金属层间和相邻金属层间的绝缘介质层，其中最外层金属层进一步包括多个芯片焊盘。在基板主体121的背面有第三再布线金属层122，第三再布线金属层122包括单层或多层导电金属重新布局布线层即RDL，并具有设置在同层金属层间和相邻金属层间的绝缘介质层，其中最外层金属层进一步包括多个芯片焊盘；在基板主体121的内部形成有电连接第四再布线金属层124和第三再布线金属层122的第二导电硅通孔123。具体形成方法可以通过光刻、刻蚀、电镀等工艺形成上述第四再布线金属层124、第三再布线金属层122和第二导电硅通孔123。
接着，在步骤330，如图2C所示，在TSV硅转接基板110及TSV硅基腔体转接基板120上进行微电子芯片130的倒装集成，形成芯片与转接板互连结构140。在本发明的一个实施例中，微电子芯片130通过位于芯片上的BGA焊球(如芯片焊球、铜柱等)倒装焊接在TSV硅转接基板110的第二再布线金属层114及TSV硅基腔体转接基板的第四再布线金属层124上的连接焊盘上。
接下来，在步骤340，如图2D所示，在TSV硅转接基板110、TSV硅基腔体转接基板120与微电子芯片130焊接区域芯片底部形成第一底部填充结构170。在本发明的一个实施例中，在微电子芯片130与TSV硅转接基板110的第二再布线金属层114以及与TSV硅基腔体转接基板120的第四再布线金属层124上电连接区域芯片底部填充胶水，并固化胶水，形成保护和支撑结构的第一底部填充结构170。
然后，在步骤350，如图2E所示，在TSV硅转接基板110上端或者TSV硅基腔体转接基板120背面进行植球，在本发明的一个实施例中，通过植球的方式在TSV硅转接基板110的第二再布线金属层114互连焊盘或者TSV硅基腔体转接基板120的第三再布线金属层122互连焊盘上形成凸点/金属焊球。
接着，在步骤360，如图2F所示，形成转接基板间的互连结构150，在本发明的一个实施例中将TSV硅转接基板110的上端与TSV硅基腔体转接基板120的背面进行键合，通过转接板或晶圆级键合实现该步骤，键合后TSV硅基腔体转接基板120的腔体125与TSV硅转接基板110上端焊接的微电子芯片130套合，实现转接板的多层堆叠。
然后，在步骤370，如图2G所示，在TSV硅转接基板110和TSV硅基腔体转接基板120互连区域转接基板间形成第二底部填充结构180。在本发明的一个实施例中，在TSV硅转接基板110与TSV硅基腔体转接基板120键合区域之间填充胶水，并固化胶水，形成保护和支撑结构的第二底部填充结构180。
最后，在步骤380，如图2H所示，在TSV硅转接基板背面第一再布线金属层外接焊盘上进行植球形成外接焊球160，形成最终的一种基于TSV硅转接基板堆叠的多芯片高密度集成封装结构。
上述步骤310、320、330、340、350、360、370、380的顺序并不造成对本方法的唯一限定。
以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。

Claims (10)

1.一种基于TSV硅转接基板堆叠的集成封装结构，其特征在于，包括：TSV硅转接基板(110)、TSV硅基腔体转接基板(120)、转接基板间互连结构(150)、TSV硅转接基板外接焊球(160)、第一底部填充结构(170)、第二底部填充结构(180)、若干个微电子芯片(130)和若干个芯片与转接板互连结构(140)；
TSV硅基腔体转接基板(120)通过转接基板间互连结构(150)设置在TSV硅转接基板(110)上方，若干个微电子芯片(130)通过若干个芯片与转接板互连结构(140)分别连接在TSV硅转接基板(110)和TSV硅基腔体转接基板(120)的上端，TSV硅转接基板外接焊球(160)设置在TSV硅转接基板(110)底端，在TSV硅转接基板(110)及TSV硅基腔体转接基板(120)上端的微电子芯片(130)焊接区域芯片底部设置有第一底部填充结构(170)；在TSV硅转接基板(110)和TSV硅基腔体转接基板(120)之间设置有第二底部填充结构(180)。
2.根据权利要求1所述的一种基于TSV硅转接基板堆叠的集成封装结构，其特征在于，所述TSV硅转接基板(110)包括：转接基板(111)、第一再布线金属层(112)、第一导电硅通孔(113)和第二再布线金属层(114)；第二再布线金属层(114)和第一再布线金属层(112)分别包裹转接基板(111)上、下表面，第一导电硅通孔(113)开设在转接基板(111)内部并与第一再布线金属层(112)和第二再布线金属层(114)电连接。
3.根据权利要求2所述的一种基于TSV硅转接基板堆叠的集成封装结构，其特征在于，微电子芯片(130)固定并电连接至TSV硅转接基板(110)的第二再布线金属层(114)上的互连焊盘处；芯片与转接板互连结构(140)设置在微电子芯片(130)与TSV硅转接基板(110)的第二再布线金属层(114)的互连焊盘之间。
4.根据权利要求1所述的一种基于TSV硅转接基板堆叠的集成封装结构，其特征在于，所述TSV硅基腔体转接基板(120)包括：腔体转接基板(121)、第三再布线金属层(122)、第二导电硅通孔(123)、第四再布线金属层(124)和芯片套合腔体(125)；腔体转接基板(121)下端开设有芯片套合腔体(125)，第四再布线金属层(124)和第三再布线金属层(122)分别包裹腔体转接基板(121)的上、下表面，第二导电硅通孔(123)开设在腔体转接基板(121)上。
5.根据权利要求4所述的一种基于TSV硅转接基板堆叠的集成封装结构，其特征在于，转接基板间的互连结构(150)设置在TSV硅转接基板(110)与TSV硅基腔体转接基板(120)的第三再布线金属层(122)的互连焊盘之间。
6.权利要求1～5任意一项所述的一种基于TSV硅转接基板堆叠的集成封装结构的制造方法，其特征在于，包括：
步骤一：制备TSV硅转接基板(110)；
步骤二：制备TSV硅基腔体转接基板(120)；
步骤三：在TSV硅转接基板(110)及TSV硅基腔体转接基板(120)上进行微电子芯片(130)的倒装集成，形成芯片与转接板互连结构(140)；
步骤四：在TSV硅转接基板(110)、TSV硅基腔体转接基板(120)与微电子芯片(130)焊接区域芯片底部形成第一底部填充结构(170)；
步骤五：在TSV硅转接基板(110)上表面或者TSV硅基腔体转接基板(120)下表面进行植球，形成TSV硅转接基板外接焊球(160)；
步骤六：TSV硅转接基板(110)的上表面与TSV硅基腔体转接基板(120)的下表面进行键合，形成转接基板间的互连结构(150)；
步骤七：在TSV硅转接基板(110)和TSV硅基腔体转接基板(120)互连区域转接基板间形成第二底部填充结构(180)；
步骤八：在TSV硅转接基板(110)下表面进行植球形成外接焊球(160)，形成最终的一种基于TSV硅转接基板堆叠的多芯片高密度集成封装结构。
7.根据权利要求6所述的一种基于TSV硅转接基板堆叠的集成封装结构的制造方法，其特征在于，步骤一中，TSV硅转接基板(110)包括：转接基板(111)、第一再布线金属层(112)、第一导电硅通孔(113)和第二再布线金属层(114)；转接基板(111)的上表面设有第二再布线金属层(114)，下表面设有第一再布线金属层(112)，转接基板(111)内部形成有电连接第二再布线金属层(114)和第一再布线金属层(112)的第一导电硅通孔(113)。
8.根据权利要求7所述的一种基于TSV硅转接基板堆叠的集成封装结构的制造方法，其特征在于，步骤四中，在微电子芯片(130)与第二再布线金属层(114)以及与TSV硅基腔体转接基板(120)上电连接区域芯片底部填充胶水，并固化胶水，形成保护和支撑结构的第一底部填充结构(170)。
9.根据权利要求6所述的一种基于TSV硅转接基板堆叠的集成封装结构的制造方法，其特征在于，步骤二中，TSV硅基腔体转接基板(120)包括：腔体转接基板(121)、第三再布线金属层(122)、第二导电硅通孔(123)、第四再布线金属层(124)和芯片套合腔体(125)；腔体转接基板(121)的上表面设有第四再布线金属层(124)，下表面设有第三再布线金属层(122)，芯片套合腔体(125)开设在腔体转接基板(121)上，且腔体转接基板(121)内部形成有电连接第四再布线金属层(124)和第三再布线金属层(122)的第二导电硅通孔(123)。
10.根据权利要求6所述的一种基于TSV硅转接基板堆叠的集成封装结构的制造方法，其特征在于，步骤七中在TSV硅转接基板(110)与TSV硅基腔体转接基板(120)键合区域之间填充胶水，并固化胶水，形成保护和支撑结构的第二底部填充结构(180)。
CN202210116516.7A 2022-02-07 2022-02-07 基于tsv硅转接基板堆叠的集成封装结构及制造方法 Pending CN114496960A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210116516.7A CN114496960A (zh) 2022-02-07 2022-02-07 基于tsv硅转接基板堆叠的集成封装结构及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210116516.7A CN114496960A (zh) 2022-02-07 2022-02-07 基于tsv硅转接基板堆叠的集成封装结构及制造方法

Publications (1)

Publication Number Publication Date
CN114496960A true CN114496960A (zh) 2022-05-13

Family

ID=81477902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210116516.7A Pending CN114496960A (zh) 2022-02-07 2022-02-07 基于tsv硅转接基板堆叠的集成封装结构及制造方法

Country Status (1)

Country Link
CN (1) CN114496960A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI826339B (zh) * 2022-09-01 2023-12-11 大陸商盛合晶微半導體（江陰）有限公司 2.5d封裝結構及製備方法
CN117673039A (zh) * 2023-12-01 2024-03-08 苏州异格技术有限公司 一种fpga三维芯粒封装结构
WO2024060318A1 (zh) * 2022-09-19 2024-03-28 长鑫存储技术有限公司 一种半导体结构及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI826339B (zh) * 2022-09-01 2023-12-11 大陸商盛合晶微半導體（江陰）有限公司 2.5d封裝結構及製備方法
WO2024060318A1 (zh) * 2022-09-19 2024-03-28 长鑫存储技术有限公司 一种半导体结构及其制备方法
CN117673039A (zh) * 2023-12-01 2024-03-08 苏州异格技术有限公司 一种fpga三维芯粒封装结构

Similar Documents

Publication Publication Date Title
Lau Recent advances and trends in advanced packaging
US10777502B2 (en) Semiconductor chip, package structure, and pacakge-on-package structure
US11217563B2 (en) Fully interconnected heterogeneous multi-layer reconstructed silicon device
US10867897B2 (en) PoP device
TWI720801B (zh) 具有封裝面積縮減的高頻寬晶粒對晶粒互連
EP2596531B1 (en) Embedded structures and methods of manufacture thereof
US9040359B2 (en) Molded interposer package and method for fabricating the same
TW201911476A (zh) 半導體封裝及其形成方法
CN116169110A (zh) 一种芯片及封装方法
CN114496960A (zh) 基于tsv硅转接基板堆叠的集成封装结构及制造方法
CN112038330B (zh) 一种多芯片堆叠的三维扇出型封装结构及其封装方法
KR101532816B1 (ko) 반도체 패키지 및 반도체 소자 패키징 방법
CN104538375A (zh) 一种扇出PoP封装结构及其制造方法
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
CN111128914A (zh) 一种低翘曲的多芯片封装结构及其制造方法
CN115547961A (zh) 高密度集成式三维立体芯片封装结构及其制造方法
CN115513182A (zh) 一种半导体封装结构及其制备方法
CN212084995U (zh) 晶圆级封装结构
JP2022023830A (ja) 半導体パッケージにおける放熱及びその形成方法
KR20220142922A (ko) 집적회로 패키지 및 그 형성 방법
CN113410215B (zh) 半导体封装结构及其制备方法
CN110010589B (zh) 堆叠型半导体封装方法及封装结构
TW202218069A (zh) 半導體封裝及製造半導體封裝的方法
TW202347662A (zh) 積體電路封裝及其形成方法
CN216413054U (zh) 一种多芯片晶圆级扇出封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230607

Address after: Room 628, 1st Floor, Zone C, Building 24, Science and Technology Innovation Park, Gangwan 1, Jintang Road, Tangjiawan Town, High tech Zone, Zhuhai City, Guangdong Province, 519080 (centralized office area)

Applicant after: Zhuhai Tiancheng Advanced Semiconductor Technology Co.,Ltd.

Address before: No. 198, Taibai South Road, Yanta District, Xi'an City, Shaanxi Province

Applicant before: XI'AN MICROELECTRONICS TECHNOLOGY INSTITUTE

TA01 Transfer of patent application right