CN114171469A - 晶圆级扇出的多芯片封装结构及其制备方法 - Google Patents

晶圆级扇出的多芯片封装结构及其制备方法 Download PDF

Info

Publication number
CN114171469A
CN114171469A CN202111669397.XA CN202111669397A CN114171469A CN 114171469 A CN114171469 A CN 114171469A CN 202111669397 A CN202111669397 A CN 202111669397A CN 114171469 A CN114171469 A CN 114171469A
Authority
CN
China
Prior art keywords
layer
chip
packaging
ubm
level fan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111669397.XA
Other languages
English (en)
Inventor
李宗怿
罗富铭
郭良奎
潘波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changdian Integrated Circuit Shaoxing Co ltd
Original Assignee
Changdian Integrated Circuit Shaoxing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changdian Integrated Circuit Shaoxing Co ltd filed Critical Changdian Integrated Circuit Shaoxing Co ltd
Priority to CN202111669397.XA priority Critical patent/CN114171469A/zh
Publication of CN114171469A publication Critical patent/CN114171469A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种晶圆级扇出的多芯片封装结构，包括：转接结构，以及分别位于所述转接结构下侧和上侧的封装有芯片的第一包封层和第二包封层；所述第二包封层上设有外大内小的多个开口，以及覆盖所述开口且与所述转接结构中的导电金属层电连接的UBM层；在所述UBM层上还设有覆盖所述UBM层的凸起焊料结构。本发明还公开了一种晶圆级扇出的多芯片封装结构制备方法。本发明在包封层上开口并用UBM层覆盖及焊料填充，大大简化了现有技术中用于与外部电路连接的互连结构的制程工艺，节省了成本。

Description

晶圆级扇出的多芯片封装结构及其制备方法
技术领域
本发明属于半导体封装技术领域，具体涉及一种晶圆级扇出的多芯片封装结构及其制备方法。
背景技术
晶圆级扇出封装结构可实现多个芯片集成在一个芯片封装体中，可实现多个芯片的功能集成；采用扇出的封装结构可提高芯片与封装基板间的I/O的分布密度，随着市场上对芯片工作频率和芯片信号传输速率不断提高的需求，晶圆级扇出封装结构具有非常广阔的市场应用前景。
在集成有多个芯片的芯片封装体中，多个芯片之间的信号传输线非常密集，单纯的靠硅载板和/或金属再布线层(Redistribution layer，RDL)来实现信号的传输互联，无法满足对信号密集传输的需求，需要引入桥接芯片并利用其内部的高密度互联结构来弥补硅转接板在信号传输上的缺陷。
现有技术中对于实现多个芯片与桥接芯片在芯片封装体内的互联结构，在制程工艺上较为复杂，成本也较高。
发明内容
针对现有技术中所存在的不足，本发明提供了一种制程工艺简单、成本低廉的晶圆级扇出的多芯片封装结构及其制备方法。
一种晶圆级扇出的多芯片封装结构，包括：转接结构，以及分别位于所述转接结构下侧和上侧的封装有芯片的第一包封层和第二包封层；所述第二包封层上设有外大内小的多个开口，以及覆盖所述开口且与所述转接结构中的导电金属层电连接的UBM层；在所述UBM层上还设有覆盖所述UBM层的凸起焊料结构。
作为优选，所述多个开口上的UBM层的截面采用V型结构和/或W型结构。
作为优选，若所述多个开口上的UBM层的截面既有V型结构也有W型结构，则所述输出引脚较少的芯片优先通过具有V型结构的UBM层与凸起焊料结构互联，所述输出引脚较多的芯片优先通过具有W型结构的UBM层与凸起焊料结构互联。
作为优选，所述UBM层的厚度不大于1μm。
作为优选，所述第二包封层的表面与其中最高的芯片的背面齐平。
一种晶圆级扇出的多芯片封装结构制备方法，包括如下步骤：
在载片的剥离层上形成转接结构；
在所述转接结构上焊接多个芯片，并形成第一包封层以包覆所述芯片；
去除剥离层以分离所述载片；
在所述转接结构上焊接桥接芯片，并形成第二包封层以包覆所述桥接芯片；对所述第二包封层进行减薄处理；
在所述第二包封层上形成外大内小的多个开口，并沉积UBM层以与所述转接结构电连接；
在所述UBM层上制作覆盖所述UBM层的凸起焊料结构；
分割得到所述晶圆级扇出的多芯片封装结构。
作为优选，所述转接结构为硅转接板或重布线层。
作为优选，所述UBM层的截面为V型结构或W型结构。
作为优选，在所述转接结构上焊接多个芯片之后，和/或在所述转接结构上焊接桥接芯片之后，还包括如下步骤：
在所述芯片与所述转接结构之间填充底填胶。
作为优选，在所述形成第一包封层以包覆所述芯片后，还包括如下步骤：
对所述第一包封层进行减薄处理。
相比于现有技术，本发明具有如下有益效果：
1、通过在包覆有芯片的包封层上开口并用UBM层覆盖，再直接利用焊料一次性实现用于与外部电路连接的互联结构，与现有技术中先制作导电立柱再制作焊球相比，工艺大大简化，节省了时间和物料成本；
2、通过增大UBM层与包封层基材之间的接触面积，一定程度上缓解因包封层基材与UBM层中金属之间因CTE(Coefficient of Thermal Expansion,CTE)不匹配导致的回流应力及产品服役过程中产生的应力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一种晶圆级扇出的多芯片封装结构的结构示意图；
图2为本发明一种晶圆级扇出的多芯片封装结构制备方法的步骤S1对应结构示意图；
图3为本发明一种晶圆级扇出的多芯片封装结构制备方法的步骤S2对应结构示意图；
图4为本发明一种晶圆级扇出的多芯片封装结构制备方法的步骤S3对应结构示意图；
图5为本发明一种晶圆级扇出的多芯片封装结构制备方法的步骤S4对应结构示意图；
图6为本发明一种晶圆级扇出的多芯片封装结构制备方法的步骤S5对应结构示意图；
图7为本发明一种晶圆级扇出的多芯片封装结构制备方法的步骤S6对应结构示意图；
图8为本发明一种晶圆级扇出的多芯片封装结构制备方法的步骤S7对应结构示意图；
图9为本发明一种晶圆级扇出的多芯片封装结构制备方法的流程示意图；
图10为采用现有技术制备工艺过程中的晶圆级扇出的多芯片封装结构的示意图；
图11为采用现有技术制备得到的晶圆级扇出的多芯片封装结构的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
第一方面，如图1所示，一种晶圆级扇出的多芯片封装结构1，包括：转接结构10，以及分别位于所述转接结构10下侧和上侧的封装有芯片的第一包封层12a和第二包封层12b；所述第二包封层12b上设有外大内小的多个开口，以及覆盖所述开口且与所述转接结构10中的导电金属层10a电联接的UBM层；在所述UBM层上还设有覆盖所述UBM层的凸起焊料结构。特别地，所述多个开口上的UBM层的截面采用V型结构和/或W型结构。
其中，所述转接结构可以是硅转接板或重布线层(RDL)。所述转接结构10包括导电金属层10a和绝缘层10b。包封层，包括所述第一包封层12a和第二包封层12b，可采用环氧树脂，其中可封装有各类芯片，比如桥接芯片100、第一芯片封装体200、第二芯片封装体300和第三芯片封装体400。所述UBM层可以是V型-UBM层18a，也可以是W型-UBM层18b；就所述多个开口来说，可部分采用V型-UBM层18a，另一部分采用W型-UBM层18b。所述凸起焊料结构，是在UBM层上沉积锡基合金或锡单质焊料凸块，其不仅填充了所述开口还凸起在所述第二包封层12b上，其可以是经高温回流制备得到的焊球19。
作为示例，所述图1中的所述第一芯片封装体200可通过转接结构10中的导电金属层10a、V型-UBM层18a、焊球19形成互联；所述第二芯片封装体300可通过转接结构10中的导电金属层10a、W型-UBM层40a、焊球19形成互联；所述第一芯片封装体200和第三芯片封装体400之间的信号传输通过转接结构10中的导电金属层10a、桥接芯片100形成互联；所述第三芯片封装体400可依次通过硅转接板10中的导电金属层10a、桥接芯片100、硅转接板10中的导电金属层10a、V型-UBM层18a和/或W型-UBM层18b、焊球形成互联。所述图1中的第一芯片封装体200、第二芯片封装体300和第三芯片封装体400，可以采用实现不同功能的芯片结构设计，实现在同一芯片封装体中将具有不同功能的多个芯片之间的异构集成，从而提高不同芯片之间的协同工作，提高芯片的运算速率和/或芯片的存储密度。
在所述第二包封层12b上设置的开口具有倾斜向下的侧壁，所述侧壁顶端具有较大的直径或截面宽度，所述侧壁的底端(对应所述转接结构露出的导电金属部分)具有较小的直径或截面宽度。所述开口可以是倒置圆台形状的凹坑(可通过多次干法刻蚀得到)，多个所述开口可以是阵列式排布。作为优选，所述第二包封层12b的表面高度齐平于所述桥接芯片100的背面。
所述焊球19中的导电锡基金属在高温回流中以液态的形式浸润到所述V型-UBM层18a和所述W型-UBM层18b，从而实现焊球19与UBM层之间更大的接触面积，并且，包封层的CTE可控制在20*10-6/℃左右，铜的CTE为17.5*10-6/℃，锡的CTE为2.0*10-6/℃，锡的体积远远大于铜的体积，但锡在第二包封层12b上的开口区内，在回流的高温过程中，包封层和铜的热应力对锡产生挤压，有助于熔融态的锡在高温回流中沿纵向向上挤出；而在回流的低温过程中，且在重力的作用下，也有助于锡的回落形成焊球；因此可在一定程度上缓解因包封层12基材(如环氧树脂)与UBM层中金属之间因CTE不匹配导致的回流应力及产品服役过程中产生的应力。
相较于V型-UBM层18a，W型-UBM层18b具有与包封层基材更大的接触面积；在包封层12中，金属与包封层基材之间的体积比会更高，因此，W型-UBM层18b与包封层基材之间因CTE不匹配造成的热应力会更低。
现有技术中对于要在焊接有芯片的一侧制作向外部电路电连接的互联结构时，通常采用制作比芯片更高的导电立柱或等价于导电立柱的结构，再在其上制作焊球。但是这样的制程工艺过于复杂，成本较高。本发明通过在包覆有芯片的包封层上开口并用UBM层覆盖，再直接利用焊料一次性实现用于与外部电路连接的互联结构，与现有技术相比，其工艺大大简化，节省了时间和物料成本。
一种优选实施例，如图1所示，所述V型-UBM层18a和W型-UBM层18b采用厚度不大于1μm的薄层金属。所述薄层金属优选为铜。
本实施例中，以UBM层采用铜、焊球采用锡为例，由于UBM层采用非常薄的铜金属层，在后续的高温回流焊接工序中，焊球中的Sn金属原子可充分扩散到Cu原子薄层中，形成铜基铜锡金属间化合物，可提高焊球19与铜基铜锡金属间化合物之间的粘结性；此外，由于采用较薄的铜金属层，因此形成的铜锡金属间化合物的含量较少，由此导致的柯肯达尔空洞的分布也极微小，可缓解因铜锡金属间化合物带来的焊点机械可靠性降低的概率。
一种优选实施例，若所述多个开口上的UBM层的截面既有V型结构也有W型结构，所述输出引脚较少的芯片通过具有V型结构的UBM层与凸起焊料结构互联，所述输出引脚较多的芯片通过具有W型结构的UBM层与凸起焊料结构互联。其机理：虽然本发明中可通过转接结构10来实现芯片焊垫与UBM层和凸起焊料结构的互联布线的灵活布置，但将芯片设置在UBM的正下方可减少芯片与外界电路之间的传输线的路径，减少信号传输损耗及信号延迟，尤其适用于高速信号的传输中。
本实施例中，如图1所示，输出引脚较少的第一芯片封装体芯片200，可通过转接结构10中的导电金属层10a连接到V型-UBM层18a，进而与焊球19互联。相似的，输出引脚较多的第三芯片封装体芯片400，可通过硅转接板10中的导电金属层10a连接到W型-UBM层18b，进而与焊球19互联。
第二方面，一种晶圆级扇出的多芯片封装结构制备方法，如图9所示，包括如下步骤：
S1：在载片13上形成第一剥离层，并在其上制备转接结构10，在所述转接结构10上还设有用于与芯片导电互联的多个第一导电互联部件15。
在步骤S1中，如图2所示，所述转接结构10包括绝缘层10b以及位于所述绝缘层10b中用于电联接的导电金属层10a。所述转接结构10可以是硅转接板或重布线层(RDL)。所述第一导电互联部件15可以是焊盘。
S2：在所述第一导电互联部件15上焊接多个芯片，并形成第一包封层12a以包覆所述芯片。
在步骤S2中，如图3所示，所述芯片可以有多种，如第一芯片封装体200、第二芯片封装体300和第三芯片封装体400。其中，所述第一芯片封装体200可包括焊垫200a、导电联接部件200b、芯片保护层200c和基底200d；所述焊垫200a与位于转接结构10上的第一导电互联部件15形成导电联接，从而实现第一芯片封装体200与转接结构10的导电互联。所述第二芯片封装体300和第三芯片封装体400与转接结构10的导电互联制备工艺和实现原理同上述的第一芯片封装体200。所述形成第一包封层12a可采用塑封工艺。
此外，在焊接多个芯片后，形成所述第一包封层12a之前，还可包括在所述芯片与所述转接结构10之间填充底填胶11的步骤，通过底填胶11用以缓解芯片基材与转接结构10和第一包封层12a之间由于热膨胀系数不匹配导致的热应力问题。
S3：对所述第一包封层12a进行减薄处理，并通过去除第一剥离层14将芯片封装体与载片13进行分离；翻转芯片封装体，在转接结构10的表面制备第二导电互联部件16。
在步骤S3中，如图4所示，所述减薄处理可采用研磨工艺。所述第二导电互联部件16用于与桥接芯片100进行导电互联。
S4：将桥接芯片100焊接到第二导电互联部件16上，实现桥接芯片100与转接结构10之间的互连，并形成第二包封层12b以包覆所述桥接芯片100；对所述第二包封层12b进行减薄处理。
在步骤S4中，如图5所示，所述桥接芯片100的焊接，可通过倒装工艺或热压焊等方式，将焊垫100a焊接到所述第二导电互联部件16上。所述形成第二包封层12b可采用塑封工艺。此外，在焊接多个芯片后，形成所述第二包封层12b之前，还可包括在所述桥接芯片100与所述转接结构10之间填充底填胶11的步骤。在形成第二包封层12b后，可对所述第二包封层12b通过研磨工艺进行减薄；可将第二包封层12b减薄至露出桥接芯片100的无源背面17，得到如图5所示的封装结构。对第二包封层12b进行减薄处理有利于后续植球工艺的实施。
S5：对图5所示的封装结构的第二包封层12b进行刻蚀处理，在第二包封层12b上形成外大内小的开口，并在所述开口上沉积V型-UBM层18a和W型-UBM层18b。
在步骤S5中，所述开口的形成可以采用多次干法刻蚀工艺。如图6所示，所述开口呈从外侧到内侧逐渐由大变小的形状，可以是倒圆台形或其他类似的形状，这样有利于后续植球工艺的实施。在这样的开口上沉积UBM层，从侧面来看所述UBM层可呈V型。如果有两个或以上的开口对应于同一个焊球，那么在该开口上沉积的UBM层，其从侧面来看可呈W型。所述UBM层是V型结构还是W型结构，可根据实际要封装的芯片以及对应的转接结构进行选择；作为优选，输出引脚较多的芯片可优先选择与W型-UBM层18b互联。
S6：在所述V型-UBM层18a和W型-UBM层18b上制作焊球11，制备得到如图7所示的封装结构。
在步骤S6中，如图7所示，在UBM层上沉积锡基合金或锡单质焊料凸块，经高温回流制备得到焊球19。所述焊球19覆盖在所述UBM层上以填充第二包封层12b上的开口，其顶部凸出于所述第二包封层12b，可形成球珊阵列焊球，以实现与封装基板和/或PCB板的互联。
S7：分割如图7所示的封装结构得到晶圆级扇出的多芯片封装结构1。
在步骤S7中，如图8所示，对所述封装结构进行切割，得到对应的封装有多芯片的单个模块，即如图1所示的晶圆级扇出的多芯片封装结构1。
现有技术的晶圆级扇出封装工艺中，如图10和图11所示，为了在具有芯片(如桥接芯片)的一侧制作与外部电路电连接的电联接件，通常需要制作高于所述芯片厚度的导电立柱20并在其上制作焊球，制作焊球的工艺包括：电镀焊垫21、电镀导电铜柱22、锡基合金球23，这样会导致工艺较为复杂；而本申请中的晶圆级扇出的多芯片封装结构1采用了在包封层上制作外大内小的开口，并通过沉积UBM层和植球工艺以替代现有技术中的导电立柱的制作，其制备工艺复杂度大为简化，可有效降低成本。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明的保护范围应以所附权利要求为准。

Claims (10)

1.一种晶圆级扇出的多芯片封装结构，其特征在于，包括：转接结构，以及分别位于所述转接结构下侧和上侧的封装有芯片的第一包封层和第二包封层；所述第二包封层上设有外大内小的多个开口，以及覆盖所述开口且与所述转接结构中的导电金属层电连接的UBM层；在所述UBM层上还设有覆盖所述UBM层的凸起焊料结构。
2.根据权利要求1所述的一种晶圆级扇出的多芯片封装结构，其特征在于：
所述多个开口上的UBM层的截面采用V型结构和/或W型结构。
3.根据权利要求2所述的一种晶圆级扇出的多芯片封装结构，其特征在于：
若所述多个开口上的UBM层的截面既有V型结构也有W型结构，则所述输出引脚较少的芯片优先通过具有V型结构的UBM层与凸起焊料结构互联，所述输出引脚较多的芯片优先通过具有W型结构的UBM层与凸起焊料结构互联。
4.根据权利要求1所述的一种晶圆级扇出的多芯片封装结构，其特征在于：
所述UBM层的厚度不大于1μm。
5.根据权利要求1所述的一种晶圆级扇出的多芯片封装结构，其特征在于：
所述第二包封层的表面与其中最高的芯片的背面齐平。
6.一种晶圆级扇出的多芯片封装结构制备方法，包括如下步骤：
在载片的剥离层上形成转接结构；
在所述转接结构上焊接多个芯片，并形成第一包封层以包覆所述芯片；
去除剥离层以分离所述载片；
在所述转接结构上焊接桥接芯片，并形成第二包封层以包覆所述桥接芯片；对所述第二包封层进行减薄处理；
在所述第二包封层上形成外大内小的多个开口，并沉积UBM层以与所述转接结构电连接；
在所述UBM层上制作覆盖所述UBM层的凸起焊料结构；
分割得到所述晶圆级扇出的多芯片封装结构。
7.如权利要求1-5任一项所述的一种晶圆级扇出的多芯片封装结构或权利要求6所述的一种晶圆级扇出的多芯片封装结构制备方法，其特征在于：
所述转接结构为硅转接板或重布线层。
8.如权利要求6所述的一种晶圆级扇出的多芯片封装结构制备方法，其特征在于：
所述UBM层的截面为V型结构或W型结构。
9.如权利要求6所述的一种晶圆级扇出的多芯片封装结构制备方法，其特征在于：
在所述转接结构上焊接多个芯片之后，和/或在所述转接结构上焊接桥接芯片之后，还包括如下步骤：
在所述芯片与所述转接结构之间填充底填胶。
10.如权利要求6所述的一种晶圆级扇出的多芯片封装结构制备方法，其特征在于：
在所述形成第一包封层以包覆所述芯片后，还包括如下步骤：
对所述第一包封层进行减薄处理。
CN202111669397.XA 2021-12-30 2021-12-30 晶圆级扇出的多芯片封装结构及其制备方法 Pending CN114171469A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111669397.XA CN114171469A (zh) 2021-12-30 2021-12-30 晶圆级扇出的多芯片封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111669397.XA CN114171469A (zh) 2021-12-30 2021-12-30 晶圆级扇出的多芯片封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN114171469A true CN114171469A (zh) 2022-03-11

Family

ID=80488803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111669397.XA Pending CN114171469A (zh) 2021-12-30 2021-12-30 晶圆级扇出的多芯片封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN114171469A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI825790B (zh) * 2022-06-17 2023-12-11 矽品精密工業股份有限公司 電子封裝件及其製法
WO2024045758A1 (zh) * 2022-08-29 2024-03-07 盛合晶微半导体(江阴)有限公司 一种三维堆叠的扇出型封装结构及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI825790B (zh) * 2022-06-17 2023-12-11 矽品精密工業股份有限公司 電子封裝件及其製法
WO2024045758A1 (zh) * 2022-08-29 2024-03-07 盛合晶微半导体(江阴)有限公司 一种三维堆叠的扇出型封装结构及其制备方法

Similar Documents

Publication Publication Date Title
US11158588B2 (en) Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US11996401B2 (en) Packaged die and RDL with bonding structures therebetween
US20230282560A1 (en) Semiconductor package and fabricating method thereof
US11848310B2 (en) Semiconductor device and method of manufacturing thereof
CN101593734B (zh) 倒装芯片封装及半导体芯片封装
US9263412B2 (en) Packaging methods and packaged semiconductor devices
CN114171469A (zh) 晶圆级扇出的多芯片封装结构及其制备方法
US20230091513A1 (en) Wafer-level chip structure, multiple-chip stacked and interconnected structure and fabricating method thereof
CN113725153B (zh) 多层多芯片扇出型三维集成封装方法及结构
CN104051383A (zh) 封装的半导体器件、封装半导体器件的方法以及PoP器件
KR101982905B1 (ko) 반도체 패키지 및 그 제조 방법
US20200020634A1 (en) Package and method of manufacturing the same
US9576888B2 (en) Package on-package joint structure with molding open bumps
CN216413054U (zh) 一种多芯片晶圆级扇出封装结构
US10755993B2 (en) Electrical connection structure, semiconductor package and method of forming the same
KR101013548B1 (ko) 스택 패키지
CN217468336U (zh) 一种电子封装结构
CN220934063U (zh) 集成电路封装
US20230378017A1 (en) Integrated circuit packages and methods of forming the same
CN107910310B (zh) 一种多芯片扇出型封装结构及其封装方法
US20240105702A1 (en) 3D Package with Chip-on-Reconstituted Wafer or Reconstituted Wafer-on-Reconstituted Wafer Bonding
CN118073321A (zh) 封装结构以及封装方法
CN117059493A (zh) 一种电子封装结构及其制备方法
CN104733411A (zh) 一种三维堆叠圆片级扇出PoP封装结构及其制造方法
CN118073317A (zh) 封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination