CN103227158B - 信号线tsv和地线tsv工艺集成的结构及方法 - Google Patents
信号线tsv和地线tsv工艺集成的结构及方法 Download PDFInfo
- Publication number
- CN103227158B CN103227158B CN201310105620.7A CN201310105620A CN103227158B CN 103227158 B CN103227158 B CN 103227158B CN 201310105620 A CN201310105620 A CN 201310105620A CN 103227158 B CN103227158 B CN 103227158B
- Authority
- CN
- China
- Prior art keywords
- substrate
- interarea
- groove
- holding wire
- tsv
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 229910052710 silicon Inorganic materials 0.000 title claims description 13
- 239000010703 silicon Substances 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 166
- 239000004020 conductor Substances 0.000 claims abstract description 39
- 230000004888 barrier function Effects 0.000 claims description 38
- 238000005530 etching Methods 0.000 claims description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 239000007769 metal material Substances 0.000 claims description 5
- 239000003292 glue Substances 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 2
- 241000724291 Tobacco streak virus Species 0.000 abstract 6
- 238000005516 engineering process Methods 0.000 description 11
- 238000004806 packaging method and process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种信号线TSV和地线TSV工艺集成的结构及方法，其包括衬底；衬底内设有贯通衬底的信号线通孔及地线通孔，地线通孔内设置地线连接导体，所述地线连接导体与地线通孔形成地线TSV，且地线连接导体与衬底连接接触；信号线通孔内设置信号线连接导体，所述信号线连接导体与信号线通孔形成信号线TSV，且信号线连接导体通过设置在信号线通孔内壁的绝缘层与衬底绝缘隔离。本发明在衬底内设置第一沟槽及第二沟槽，通过第一沟槽形成信号线通孔，通过第二沟槽形成地线通孔，从而使得地线通孔内的地线连接导体与衬底直接接触连接，信号线通孔内的信号线连接导体通过绝缘层与衬底绝缘隔离，实现信号线TSV和地线TSV的集成，加工集成成本低，安全可靠。
Description
技术领域
本发明涉及一种封装结构及方法，尤其是一种信号线TSV和地线TSV工艺集成的结构及方法，属于半导体工艺集成技术领域。
背景技术
随着人们对电子产品的要求向小型化、多功能、环保型等方向的发展，人们努力寻求将电子系统越做越小，集成度越来越高，功能越做越多、越来越强，由此产生了许多新技术、新材料和新设计，其中叠层芯片封装技术以及系统级封装（System-in-Package，SiP）技术就是这些技术的典型代表。
三维封装技术，是指在将封装结构由二维布局拓展到三维布局，在相同封装体积内实现更高密度、更高性能的系统集成。而硅穿孔（Through Silicon Via，TSV）是实现三维封装中的关键技术之一。这归因于TSV在现有的硅基工艺基础上实现了三维堆叠结构，增大元器件密度，减小互连延时问题，实现高速互联。
硅穿孔工艺是一种新兴的集成电路制作工艺，适合用作多方面性能提升，在高频高速以及大功率应用中，能极大的提高电路的频率特性和功率特性。硅穿孔工艺将制作在硅片表面的电路通过硅通孔中填充的金属连接至硅片背面，结合三维封装工艺，使得IC（集成电路）芯片布局从传统二维分布发展到更先进三维结构，使封装结构更为紧凑，芯片引线距离更短，从而可以极大的提高电路的频率特性和功率特性。
但是，传统的TSV工艺解决方案无法实现对TSV孔内绝缘层的选择性处理，从而在同一片圆片（wafer）上无法完成信号线TSV和地线TSV的工艺集成，大大限制了TSV技术应用的进步，尤其是在模拟射频等对信号完整性和电源完整性要求较高的领域中的应用。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种信号线TSV和地线TSV工艺集成的结构及方法，其实现信号线TSV和地线TSV的集成，加工集成成本低，安全可靠。
按照本发明提供的技术方案，所述信号线TSV和地线TSV工艺集成的结构，包括衬底；所述衬底内设有贯通衬底的信号线通孔及地线通孔，所述地线通孔内设置地线连接导体，所述地线连接导体与地线通孔形成地线TSV，且地线连接导体与衬底连接接触；信号线通孔内设置信号线连接导体，所述信号线连接导体与信号线通孔形成信号线TSV，且信号线连接导体通过设置在信号线通孔内壁的绝缘层与衬底绝缘隔离。
所述衬底包括硅衬底。所述绝缘层覆盖信号线通孔的内壁，且覆盖信号线通孔及地线通孔一端外侧的衬底表面。
一种信号线TSV和地线TSV工艺集成的方法，所述集成的方法包括如下步骤：
a、提供衬底，所述衬底具有两个相对应的主面，所述主面包括第一主面及与所述第一主面对应的第二主面；在衬底的第一主面上设置掩膜层，选择性地掩蔽和刻蚀掩膜层，以在衬底的第一主面上方得到贯通掩膜层的第一刻蚀窗口及第二刻蚀窗口；
b、利用所述第一刻蚀窗口及第二刻蚀窗口对衬底进行刻蚀，以在衬底内得到第一沟槽及第二沟槽，其中，第二沟槽位于第二刻蚀窗口的正下方，第一沟槽位于第一刻蚀窗口的正下方，第二沟槽在衬底内的深度大于第一沟槽在衬底的深度；
c、去除衬底第一主面上的掩膜层；
d、在上述衬底的第一主面上设置绝缘层，所述绝缘层覆盖衬底的第一主面，同时覆盖第一沟槽及第二沟槽对应的侧壁及底壁；
e、在衬底的第一主面上设置保护膜，且保护膜封盖第一沟槽的槽口及第二沟槽的槽口；
f、利用保护膜对衬底的第二主面进行减薄，以使得第二沟槽减薄后贯通衬底，以在衬底内形成地线通孔，所述地线通孔的侧壁覆盖绝缘层；
g、去除上述地线通孔的绝缘层；
h、对上述衬底的第二主面进行再次减薄，以使得第一沟槽减薄后贯通衬底，以在衬底内形成信号线通孔，所述信号线通孔的侧壁覆盖绝缘层；
i、去除上述衬底第一主面的保护膜；
j、在上述衬底的第一主面上键合基板；
k、在上述衬底的信号线通孔与地线通孔内设置金属材料，以在地线通孔内得到地线连接导体，在信号线通孔内得到信号线连接导体；
l、将基板与衬底解键合，以去除衬底上的基板。
所述步骤b中，第一沟槽与第二沟槽在衬底内的高度差为2~10μm。
所述掩膜层为光刻胶。所述第一刻蚀窗口的开口宽度小于第二刻蚀窗口的开口宽度。
所述步骤j中，基板通过键合胶与衬底的第一主面键合固定。所述基板为玻璃基板。所述衬底包括硅衬底。
本发明的优点：在衬底内设置第一沟槽及第二沟槽，通过第一沟槽形成信号线通孔，通过第二沟槽形成地线通孔，去除地线通孔内的绝缘层，从而使得地线通孔内的地线连接导体与衬底直接接触连接，信号线通孔内的信号线连接导体通过绝缘层与衬底绝缘隔离，实现信号线TSV和地线TSV的集成，加工集成成本低，安全可靠。
附图说明
图1~图12为本发明具体实施工艺步骤剖视图，其中
图1为本发明在衬底第一主面上方得到第一刻蚀窗口及第二刻蚀窗口后的剖视图。
图2为本发明在衬底内得到第一沟槽与第二沟槽后的剖视图。
图3为本发明去除衬底第一主面上掩膜层后的剖视图。
图4为本发明在衬底的第一主面上设置绝缘层后的剖视图。
图5为本发明在衬底的第一主面上设置保护膜后的剖视图。
图6为本发明在衬底内得到地线通孔后的剖视图。
图7为本发明去除地线通孔内的绝缘层后的剖视图。
图8为本发明在衬底内得到信号线通孔后的剖视图。
图9为本发明去除保护膜后的剖视图。
图10为本发明在衬底的第一主面键合基板后的剖视图。
图11为本发明在衬底内得到信号线连接导体与地线连接导体后的剖视图。
图12为本发明去除基板后的剖视图。
附图标记说明：1-衬底、2-掩膜层、3-第一刻蚀窗口、4-第二刻蚀窗口、5-第一沟槽、6-第二沟槽、7-绝缘层、8-保护膜、9-地线通孔、10-信号线通孔、11-键合胶、12-基板、13-地线连接导体及14-信号线连接导体。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图12所示：在三维封装的应用中，信号线TSV需要与衬底1用绝缘层隔离，从而实现信号传输的功能；而地线TSV需保证TSV内导体与衬底1的直接接触，从而实现良好的接地效果；为了实现上述目的，本发明包括衬底1；所述衬底1内设有贯通衬底1的信号线通孔10及地线通孔9，所述地线通孔9内设置地线连接导体13，所述地线连接导体13与地线通孔9形成地线TSV，且地线连接导体13与衬底1连接接触；信号线通孔10内设置信号线连接导体14，所述信号线连接导体14与信号线通孔10形成信号线TSV，且信号线连接导体14通过设置在信号线通孔10内壁的绝缘层7与衬底1绝缘隔离。
具体地，本发明实施例中，衬底1可以采用硅衬底，地线通孔9位于信号线通孔10的外圈，绝缘层7除覆盖信号线通孔10内壁外，还覆盖衬底1一侧的表面，即绝缘层7还分布在信号线通孔10与地线通孔9的外侧。上述结构中，由于地线TSV中，地线连接导体13与衬底1直接接触，能够保证良好的接地效果，而信号线TSV中，信号线连接导体14与衬底1通过绝缘层7绝缘隔离，能够实现信号传输的功能。
如图1~图12所示：上述结构的集成结构，可以通过下述具体工艺步骤制备得到，所述工艺步骤具体包括：
a、提供衬底1，所述衬底1具有两个相对应的主面，所述主面包括第一主面及与所述第一主面对应的第二主面；在衬底1的第一主面上设置掩膜层2，选择性地掩蔽和刻蚀掩膜层2，以在衬底1的第一主面上方得到贯通掩膜层2的第一刻蚀窗口3及第二刻蚀窗口4；
如图1所示：所述衬底1的材料可以采用硅；掩膜层2可以采用光刻胶；通过第一刻蚀窗口3和第二刻蚀窗口4对衬底1进行刻蚀，第二刻蚀窗口4的开口宽度大于第一刻蚀窗口3；通过第一刻蚀窗口3能够在衬底1内得到第一沟槽5，通过第二刻蚀窗口4能在衬底1内得到第二沟槽6；
b、利用所述第一刻蚀窗口3及第二刻蚀窗口4对衬底1进行刻蚀，以在衬底1内得到第一沟槽5及第二沟槽6，其中，第二沟槽6位于第二刻蚀窗口4的正下方，第一沟槽5位于第一刻蚀窗口3的正下方，第二沟槽6在衬底1内的深度大于第一沟槽5在衬底1的深度；
如图2所示：第一沟槽5的宽度与第一刻蚀窗口3对应，第二沟槽6的宽度与第二刻蚀窗口4对应；利用刻蚀速率与窗口尺寸和形貌的相关性，从而能够在衬底1内得到第一沟槽5及第二沟槽6；本发明实施例中，第二沟槽6与第二沟槽5在衬底1的深度差为2~20μm。本发明实施例中，第二沟槽6位于第一沟槽5的外圈。
c、去除衬底1第一主面上的掩膜层2；
如图3所示：根据掩膜层2的性质去除衬底1第一主面的掩膜层2；同时，要清洗整个刻蚀过程中的残留物。
d、在上述衬底1的第一主面上设置绝缘层7，所述绝缘层7覆盖衬底1的第一主面，同时覆盖第一沟槽5及第二沟槽6对应的侧壁及底壁；
如图4所示：将绝缘层7淀积在衬底1的第一主面上，由于绝缘层7的淀积工艺没有选择性，因此，衬底1的第一主面、第一沟槽5及第二沟槽6对应的侧壁及底部均会覆盖绝缘层7；所述绝缘层7可以选用半导体工艺中常用的绝缘材料。
e、在衬底1的第一主面上设置保护膜8，且保护膜8封盖第一沟槽5的槽口及第二沟槽6的槽口；
如图5所示：保护膜8为背面减薄膜，所述保护膜8可以作为衬底1第二主面减薄的保护膜和后续处理的保护膜；
f、利用保护膜8对衬底1的第二主面进行减薄，以使得第二沟槽6减薄后贯通衬底1，以在衬底1内形成地线通孔9，所述地线通孔9的侧壁覆盖绝缘层7；
如图6所示：利用保护膜8对衬底1的第二主面进行研磨，以对衬底1的第二主面进行减薄，其中，减薄的厚度以使第二沟槽6贯通衬底1为止，当第二沟槽6贯通后形成地线通孔9，由于第二沟槽6的侧壁覆盖有绝缘层7，因此，地线通孔9的侧壁也覆盖有绝缘层。
g、去除上述地线通孔9的绝缘层7；
如图7所示：由于需要形成的地线TSV结构中，地线TSV中的导体需要与衬底1接触以形成良好的接地效果，本发明实施例中，利用湿法工艺将地线通孔9内的绝缘层7去除；由于第一沟槽5的底壁及侧壁由衬底1的第二主面进行保护，因此第一沟槽5内的绝缘层7依然存在；实现选择性处理绝缘层7的目的。
h、对上述衬底1的第二主面进行再次减薄，以使得第一沟槽5减薄后贯通衬底1，以在衬底1内形成信号线通孔10，所述信号线通孔10的侧壁覆盖绝缘层7；
如图8所示：利用保护膜8对衬底1的第二主面进行二次减薄，以在衬底1内形成信号线通孔10，即第一沟槽5贯通衬底1；
i、去除上述衬底1第一主面的保护膜8；
如图9所示：采用常规的工艺步骤去除保护膜8，以便进行后续的工艺；
j、在上述衬底1的第一主面上键合基板12；
如图10所示：本发明实施例中，基板12通过键合胶11与衬底1的第一主面键合固定，基板12采用玻璃基板，基板12键合固定在衬底1的第一主面后，地线通孔9及信号线通孔10的一端被封堵。
k、在上述衬底1的信号线通孔10与地线通孔9内设置金属材料，以在地线通孔9内得到地线连接导体13，在信号线通孔10内得到信号线连接导体14；
如图11所示：采用常规的阻挡工艺和填充工艺在信号线通孔10及地线通孔9内设置金属材料，得到地线连接导体13与信号线连接导体14，所述金属材料可以为铜等金属。
l、将基板12与衬底1解键合，以去除衬底1上的基板12。
如图12所示：得到地线连接导体13及信号线连接导体14后，通过解键合工艺去除基板12，以便利用衬底1、地线连接导体13及信号线连接导体14进行后续的封装连接。
如图1~图12所示：在衬底1内设置第一沟槽5及第二沟槽6，通过第一沟槽5形成信号线通孔10，通过第二沟槽6形成地线通孔9，去除地线通孔9内的绝缘层7，从而使得地线通孔9内的地线连接导体13与衬底1直接接触连接，信号线通孔10内的信号线连接导体14通过绝缘层7与衬底1绝缘隔离，实现信号线TSV和地线TSV的集成，加工集成成本低，安全可靠。
Claims (8)
1. 一种信号线TSV和地线TSV工艺集成的方法，其特征是：所述集成的方法包括如下步骤：
（a）、提供衬底（1），所述衬底（1）具有两个相对应的主面，所述主面包括第一主面及与所述第一主面对应的第二主面；在衬底（1）的第一主面上设置掩膜层（2），选择性地掩蔽和刻蚀掩膜层（2），以在衬底（1）的第一主面上方得到贯通掩膜层（2）的第一刻蚀窗口（3）及第二刻蚀窗口（4）；
（b）、利用所述第一刻蚀窗口（3）及第二刻蚀窗口（4）对衬底（1）进行刻蚀，以在衬底（1）内得到第一沟槽（5）及第二沟槽（6），其中，第二沟槽（6）位于第二刻蚀窗口（4）的正下方，第一沟槽（5）位于第一刻蚀窗口（3）的正下方，第二沟槽（6）在衬底（1）内的深度大于第一沟槽（5）在衬底（1）的深度；
（c）、去除衬底（1）第一主面上的掩膜层（2）；
（d）、在上述衬底（1）的第一主面上设置绝缘层（7），所述绝缘层（7）覆盖衬底（1）的第一主面，同时覆盖第一沟槽（5）及第二沟槽（6）对应的侧壁及底壁；
（e）、在衬底（1）的第一主面上设置保护膜（8），且保护膜（8）封盖第一沟槽（5）的槽口及第二沟槽（6）的槽口；
（f）、利用保护膜（8）对衬底（1）的第二主面进行减薄，以使得第二沟槽（6）减薄后贯通衬底（1），以在衬底（1）内形成地线通孔（9），所述地线通孔（9）的侧壁覆盖绝缘层（7）；
（g）、去除上述地线通孔（9）的绝缘层（7）；
（h）、对上述衬底（1）的第二主面进行再次减薄，以使得第一沟槽（5）减薄后贯通衬底（1），以在衬底（1）内形成信号线通孔（10），所述信号线通孔（10）的侧壁覆盖绝缘层（7）；
（i）、去除上述衬底（1）第一主面的保护膜（8）；
（j）、在上述衬底（1）的第一主面上键合基板（12）；
（k）、在上述衬底（1）的信号线通孔（10）与地线通孔（9）内设置金属材料，以在地线通孔（9）内得到地线连接导体（13），在信号线通孔（10）内得到信号线连接导体（14）；
（l）、将基板（12）与衬底（1）解键合，以去除衬底（1）上的基板（12）。
2.根据权利要求1所述信号线TSV和地线TSV工艺集成的方法，其特征是：所述步骤（b）中，第一沟槽（5）与第二沟槽（6）在衬底（1）内的高度差为2~10μm。
3.根据权利要求1所述信号线TSV和地线TSV工艺集成的方法，其特征是：所述掩膜层（2）为光刻胶。
4.根据权利要求1所述信号线TSV和地线TSV工艺集成的方法，其特征是：所述第一刻蚀窗口（3）的开口宽度小于第二刻蚀窗口（4）的开口宽度。
5.根据权利要求1所述信号线TSV和地线TSV工艺集成的方法，其特征是：所述步骤（j）中，基板（12）通过键合胶（11）与衬底（1）的第一主面键合固定。
6.根据权利要求1所述信号线TSV和地线TSV工艺集成的方法，其特征是：所述基板（12）为玻璃基板。
7.根据权利要求1所述信号线TSV和地线TSV工艺集成的方法，其特征是：所述衬底（1）包括硅衬底。
8.根据权利要求1所述信号线TSV和地线TSV工艺集成的方法，其特征是：所述绝缘层（7）覆盖信号线通孔（10）的内壁，且覆盖信号线通孔（10）及地线通孔（9）一端外侧的衬底（1）表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310105620.7A CN103227158B (zh) | 2013-03-28 | 2013-03-28 | 信号线tsv和地线tsv工艺集成的结构及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310105620.7A CN103227158B (zh) | 2013-03-28 | 2013-03-28 | 信号线tsv和地线tsv工艺集成的结构及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103227158A CN103227158A (zh) | 2013-07-31 |
| CN103227158B true CN103227158B (zh) | 2015-07-08 |
Family
ID=48837541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310105620.7A Active CN103227158B (zh) | 2013-03-28 | 2013-03-28 | 信号线tsv和地线tsv工艺集成的结构及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103227158B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104485288B (zh) * | 2014-12-05 | 2017-05-24 | 华进半导体封装先导技术研发中心有限公司 | 一种超薄玻璃转接板的制作方法 |
| CN112164625B (zh) * | 2020-10-13 | 2022-11-29 | 中北大学 | 一种基于单刀四掷开关的4×4全交换矩阵开关 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101828302A (zh) * | 2007-10-08 | 2010-09-08 | 三星电子株式会社 | 多层金属结构的波导及其制造方法 |
| CN102856303A (zh) * | 2011-06-27 | 2013-01-02 | 中国科学院微电子研究所 | 一种半导体芯片 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8264067B2 (en) * | 2009-10-09 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via (TSV) wire bond architecture |
-
2013
- 2013-03-28 CN CN201310105620.7A patent/CN103227158B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101828302A (zh) * | 2007-10-08 | 2010-09-08 | 三星电子株式会社 | 多层金属结构的波导及其制造方法 |
| CN102856303A (zh) * | 2011-06-27 | 2013-01-02 | 中国科学院微电子研究所 | 一种半导体芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103227158A (zh) | 2013-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101483149B (zh) | 一种硅通孔互连结构的制备方法 | |
| CN103193193B (zh) | Mems器件及其形成方法 | |
| CN105023917B (zh) | 晶圆上芯片封装件及其形成方法 | |
| CN105047651B (zh) | 3d堆叠芯片封装件 | |
| US8742535B2 (en) | Integration of shallow trench isolation and through-substrate vias into integrated circuit designs | |
| CN101483150B (zh) | 一种加工硅通孔互连结构的工艺方法 | |
| EP2436031B1 (en) | Method of forming through-substrate vias | |
| CN102364671B (zh) | 制造硅通孔的方法 | |
| CN104078414B (zh) | 硅通孔及其形成方法 | |
| US20200144244A1 (en) | Semiconductor device structure and method for manufacturing the same | |
| KR20130114000A (ko) | 상호연결된 스택형 디바이스 웨이퍼들을 구비한 집적회로 시스템을 제공하는 방법 및 장치 | |
| CN105097736A (zh) | 利用后通孔工艺的3d衬底上晶圆上芯片结构 | |
| CN103219303B (zh) | 一种tsv背面漏孔的封装结构及方法 | |
| US9666507B2 (en) | Through-substrate structure and method for fabricating the same | |
| CN103077932B (zh) | 高深宽比通孔的互连结构及制作方法 | |
| EP3306654B1 (en) | Method for etching through-silicon vias and corresponding semiconductor device | |
| CN102760710B (zh) | 硅穿孔结构及其形成方法 | |
| CN111968953A (zh) | 硅通孔结构及其制备方法 | |
| CN102881644A (zh) | 一种圆片级芯片封装方法 | |
| CN103227158B (zh) | 信号线tsv和地线tsv工艺集成的结构及方法 | |
| CN106057757A (zh) | 一种硅通孔结构及其制作方法 | |
| CN110911370A (zh) | 硅穿孔结构及其形成方法、半导体器件 | |
| CN103236417A (zh) | 一种高深宽比tsv的填充方法 | |
| CN105405821A (zh) | 一种晶圆级tsv封装结构及封装工艺 | |
| EP2648214B1 (en) | Methods of producing a semiconductor device with a through-substrate via |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: JIANGSU CAS INTERNET-OF-THING TECHNOLOGY VENTURE C Free format text: FORMER OWNER: JIANGSU INTERNET OF THINGS RESEARCH + DEVELOMENT CO., LTD. Effective date: 20130909 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20130909 Address after: 214135 Jiangsu New District of Wuxi City Linghu Road No. 200 China Sensor Network International Innovation Park building C Applicant after: Jiangsu CAS Internet-Of-Thing Technology Venture Capital Co., Ltd. Address before: 214135 Jiangsu New District of Wuxi City Linghu Road No. 200 China Sensor Network International Innovation Park C building 4 floor Applicant before: Jiangsu Internet of Things Research & Develoment Co., Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: NATIONAL CENTER FOR ADVANCED PACKAGING Free format text: FORMER OWNER: JIANGSU CAS INTERNET-OF-THING TECHNOLOGY VENTURE CAPITAL CO., LTD. Effective date: 20140409 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140409 Address after: 214135 Jiangsu Province, Wuxi City Linghu Wuxi national hi tech Industrial Development Zone, Road No. 200 Chinese Sensor Network International Innovation Park building D1 Applicant after: National Center for Advanced Packaging Co., Ltd. Address before: 214135 Jiangsu New District of Wuxi City Linghu Road No. 200 China Sensor Network International Innovation Park building C Applicant before: Jiangsu CAS Internet-Of-Thing Technology Venture Capital Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170811 Address after: 200331 room 155-2, ginkgo Road, Shanghai, Putuo District, China, 4 Patentee after: Shanghai State Intellectual Property Services Co., Ltd. Address before: 214135 Jiangsu Province, Wuxi City Linghu Wuxi national hi tech Industrial Development Zone, Road No. 200 Chinese Sensor Network International Innovation Park building D1 Patentee before: National Center for Advanced Packaging Co., Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191119 Address after: 214028 Jiangsu New District of Wuxi City Linghu Road No. 200 Chinese Sensor Network International Innovation Park building D1 Patentee after: National Center for Advanced Packaging Co., Ltd. Address before: 200331 room 155-2, ginkgo Road, Shanghai, Putuo District, China, 4 Patentee before: Shanghai State Intellectual Property Services Co., Ltd. |
|
| TR01 | Transfer of patent right |