CN102760710B - 硅穿孔结构及其形成方法 - Google Patents
硅穿孔结构及其形成方法 Download PDFInfo
- Publication number
- CN102760710B CN102760710B CN201110105754.XA CN201110105754A CN102760710B CN 102760710 B CN102760710 B CN 102760710B CN 201110105754 A CN201110105754 A CN 201110105754A CN 102760710 B CN102760710 B CN 102760710B
- Authority
- CN
- China
- Prior art keywords
- silicon perforation
- ring
- extension
- conductive
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开一种硅穿孔结构及其形成方法,该硅穿孔结构包括连通晶片的第一面与第二面的穿孔洞、填满穿孔洞的导电层、直接接触并围绕导电层的穿孔洞介电环、直接接触并围绕穿孔洞介电环的第一导电环、以及直接接触并围绕第一导电环又为晶片所围绕的第一介电环。
Description
技术领域
本发明涉及一种硅穿孔结构,以及形成硅穿孔结构的方法。本发明特别是涉及一种具有双层环的硅穿孔结构,用来降低晶片中的导电基底与硅穿孔结构中导电材料间不良的电耦合问题。
背景技术
硅穿孔技术(TSV)是一种新颖的半导体技术。硅贯通电极技术主要在于解决芯片间互连的问题,属于一种新的三维空间立体封装技术。当红的硅穿孔技术通过三维空间的堆叠、经由硅穿孔创造出更符合轻、薄、短、小的市场需求产品,提供微机电系统(MEMS)、光电及电子元件等晶片级封装所需的封装工艺技术。
硅穿孔技术是在晶片上以蚀刻或激光的方式钻孔,再将导电材料如铜、多晶硅、钨等填入导孔(Via)形成导电的沟道(即连接内、外部的接合线路)。最后则将晶片或管芯(die)薄化再加以堆叠、结合(bonding),而成为三维空间的堆叠集成电路(3DIC)。如此一来,就可以去除引线连结(wirebonding)方式。改以蚀刻或激光的方式钻孔(Via)并导通电极,不仅可以省去引线空间,也可以缩小了电路板的使用面积与封装件的体积。
由于采用硅穿孔技术的构装内部接合距离,即为薄化后的晶片或管芯的厚度,相较于采取引线连结的传统堆叠封装,三维空间堆叠集成电路的内部连接路径更短,相对可使芯片间的传输电阻更小、速度更快、噪声更小、效能更佳。尤其在中央处理器(CPU)与快取存储器,以及存储卡应用中的数据传输上,更能突显硅穿孔技术的短距离内部接合路径所带来的效能优势。此外,三维空间堆叠集成电路封装后的尺寸等同于管芯尺寸。在强调多功能、小尺寸的可携式电子产品领域,三维空间堆叠集成电路的小型化特性更是市场导入的首要因素。
以目前开发的技术及工艺的先后顺序而言,硅穿孔技术可以分为先钻孔(viafirst)与后钻孔(vialast)两大示例。其中先钻孔工艺又可分为在金属氧化物半导体前(beforeCMOS)与在金属氧化物半导体后(afterCMOS)两种变化。在金属氧化物半导体前的先钻孔工艺步骤,是在进行金属氧化物半导体工艺前,先行在硅晶片基底上形成硅穿孔沟道,并填入导电材料。为顾及后续金属氧化物半导体步骤中的高温工艺,导电材料的选择目前以较可承受后续金属氧化物半导体高温工艺的多晶硅为主。而导电性更佳的铜等金属,则会因为导电金属在反复接受高温工艺后(thermalprocess)会影响其电阻,而造成电阻劣化(pumping)的问题。就整体而言,在考虑到填入导电材料后晶片薄化工艺的困难度时,此等在金属氧化物半导体前进行的先钻孔工艺步骤,与传统半导体工艺技术的整合度与相容度较高,但是会有铜污染与导电材料必需承受后续金属氧化物半导体高温工艺的不足。
而在金属氧化物半导体后的先钻孔工艺步骤,则是在完成金属氧化物半导体工艺后,才开始进行导孔的成形工艺并填入导电金属。目前采用的导电金属材料以导电特性优良的铜为多。而由于铜在填孔时容易产生底部未填满但顶部已封口的现象,导致沟道内出现空洞(void)而失效,因此亦有部分制造商以钨(W)金属为导电材料。总体来说,在金属氧化物半导体后的先钻孔工艺步骤,由于金属氧化物半导体已经完成,将铜填入导孔后的平坦化工艺会特别困难,而且也有铜污染的问题,这样会增加此等工艺步骤与传统半导体工艺技术整合与相容的困难度。
另外,硅穿孔结构中的核心导电层与基底因为都是导体,所以在元件操作中时,核心导电层会与基底产生不良的电偶合反应,而影响元件的性能。因此,仍然需要一种新颖的硅穿孔结构,以及制作硅穿孔结构的方法,可以降低或是消除核心导电层与基底产生不良的电偶合反应的问题。
发明内容
本发明于是提出一种新颖的硅穿孔结构,以及制作硅穿孔结构的方法。本发明新颖的硅穿孔结构具有特殊设计的复合环,可以降低或是消除核心导电层与基底产生不良的电偶合反应的问题。
本发明首先提供一种新颖的硅穿孔结构。本发明的硅穿孔结构包括晶片、穿孔洞、导电层、穿孔洞介电环、第一导电环或第一基底环、与第一介电环。晶片包括第一面与第二面,而穿孔洞即用来连通第一面与第二面。导电层填满穿孔洞中,而穿孔洞介电环则围绕并直接接触导电层。第一导电环或第一基底环其中之一围绕并直接接触穿孔洞介电环。第一介电环围绕并直接接触第一导电环,又为晶片所围绕。
本发明其次提出一种形成硅穿孔结构的方法。首先,提供晶片,其包括基底、第一面与第二面。其次,在晶片中形成复合环状结构。复合环状结构包括核心基底柱、穿孔洞介电环、第一基底环以及第一介电环。穿孔洞介电环包括介电材料、围绕并直接接触核心基底柱。第一基底环围绕并直接接触穿孔洞介电环。第一介电环围绕并直接接触第一基底环,又为晶片所围绕。之后,经由第二面薄化晶片而暴露出复合环状结构。继续,形成第二面介电层,用来覆盖第二面并暴露复合环状结构。再来,完全移除复合环状结构内的基底,使得核心基底柱成为穿孔洞,而连通第一面与第二面。然后,使用核心导电材料填满穿孔洞而得到硅穿孔结构。
在本发明实施例中,还可以同时完全移除第一基底环而成为第一空心环,再使用第一导电材料填满第一空心环,使得第一基底环成为第一导电环。在本发明另一实施示例中,可以在形成硅穿孔结构之前或是之后进行半导体工艺。(在本发明再一实施例中,还可以形成多层金属结构,其位于第一面上并包括第一导电结构、第二导电结构与第三导电结构。第一导电环下延伸部由第一导电结构所构成、第一导电环上延伸部由第三导电结构所构成,而导电层延伸部则由第二导电结构所构成。如此一来,使得第一导电环下延伸部与第一导电环上延伸部一起,将导电层延伸部夹置其中,用以屏蔽导电层延伸部与晶片间的交互作用。在本发明又一实施示例中,导电层延伸部还可以具有弯折结构。
附图说明
图1-6绘示本发明形成硅穿孔结构方法的示意图。
图7-10C与图12例示本发明的硅穿孔结构多种不同的实施示例。
图11例示减低甚至阻绝核心导电材料与基底间的耦合效应。
附图标记说明
100硅穿孔结构101第一面
102第二面103晶片/半导体基底
110复合环状结构111核心基底柱
112穿孔洞介电环、介电材料柱113第一基底环
114第一介电环116第一空心环
117第二介电环120半导体元件
121源极122漏极
123栅极124层间介电层
125内连线结构126接触插塞
140第二介电层150核心导电材料
151第一导电材料/第一导电环152第二导电环
160多层金属结构161第一导电结构
162第二导电结构163第三导电结构
164第一导电环下延伸部165导电层第二延伸部
166第一导电环上延伸部167弯折结构
具体实施方式
本发明首先提供一种形成硅穿孔结构的新颖方法。本发明的新颖方法,会特别形成复合环结构,用来降低或是消除核心导电层与基底间产生不良的电偶合反应的问题。
请参考图1-10,绘示本发明形成硅穿孔结构方法的示意图。首先,请参考图1,首先提供晶片103。晶片103将用于形成硅穿孔结构,本身包括半导体基底103,并具有相对的第一面101与第二面102,其中第一面101为半导体基底103的正面,用来制备各式半导体元件与金属内连线,而第二面102则为半导体基底103的底面。半导体基底103可以为硅。
其次,要在晶片103中形成复合环状结构110。复合环状结构110至少包括核心基底柱111、穿孔洞介电环112、第一基底环113与第一介电环114。穿孔洞介电环112包括介电材料、围绕并直接接触核心基底柱111。第一基底环113位于穿孔洞介电环112的外侧,所以会围绕并直接接触穿孔洞介电环112。第一介电环114位于第一基底环113的外侧,所以会围绕并直接接触第一基底环113,同时还会被晶片103中的半导体基底103所围绕。
复合环状结构110可以在已知的浅沟槽隔离(图未示)的形成步骤时一并完成。例如,可以使用光刻与蚀刻步骤,在晶片103中分别形成凹穴(图未示),而用来分别定义复合环状结构中的穿孔洞介电环112、第一介电环114与浅沟槽(图未示)。可以利用掩模的开口大小与蚀刻条件来控制凹穴与浅沟槽的深度,优选者,凹穴的深度大于浅沟槽的深度。随后,使用一种介电材料,例如氧化硅,填入凹穴(图未示)与浅沟槽(图未示)之中再加以平坦化,而分别得到所需的穿孔洞介电环112、第一介电环114与浅沟槽隔离(图未示)。视情况需要,环状介电层110中的穿孔洞介电环112与第一介电环114的厚度可以为2微米-3微米。
然后,请参考图2,进行视情况需要的半导体工艺。此等半导体工艺可以为任何适当的半导体工艺,例如,经由此半导体工艺而在第一面101上形成半导体元件120,并在半导体元件120上形成覆盖半导体元件120的层间介电层124,以及位于层间介电层124之上、而与半导体元件120电连接的内连线结构125。视情况需要的半导体工艺,可以在得到硅穿孔结构之前或之后进行,图2例示半导体工艺在得到硅穿孔结构之前进行。
在本实施例中,半导体元件120可包括栅极123与位于栅极123两侧的源极121与漏极122等。视情况需要,还可以在半导体元件120上形成蚀刻停止层或是应力层,然后再形成层间介电层124。内连线结构125即经由接触插塞126,穿过层间介电层124而分别与位于第一面101上相对应的栅极123、源极121与漏极122电连接。层间介电层124可以包括一种至多种介电材料,例如氧化硅、氮化硅、低介电常数介电材料、氮氧化硅、碳化硅等或其任意组合。内连线结构125可以为经由镶嵌步骤所形成的铜镶嵌导电结构,包括阻障层、铜晶种层及铜层。接触插塞126通常会包括钨及用作为阻障层的钛与氮化钛。
接下来,请参考图3,待第一面101完成所需的各式半导体元件与金属内连线(图3中以内连线结构125与接触插塞126作为整体金属内连线的代表)之后,接着进行晶片薄化工艺,以经由第二面102薄化晶片103而暴露出复合环状结构110中的核心基底柱111、穿孔洞介电环112、第一基底环113与第一介电环114。其可以使用研磨等的方式,移除部分的晶片103而暴露出复合环状结构110。例如,可以使用有机材料,像是粘胶(图未示),将晶片103的第一面101与载体(图未示)贴合,再进行研磨步骤,来移除部分的晶片103而暴露出复合环状结构110。核心基底柱111、穿孔洞介电环112、第一基底环113与第一介电环114。可以都为同心结构。
随后,请参考图4,形成第二介电层140。第二介电层140不但会覆盖第二面102,并同时暴露出复合环状结构110。形成第二介电层140的步骤可以是,先使用介电材料,例如氮化硅或是氧化硅,全面性地覆盖第二面102,然后再使用光刻配合蚀刻步骤选择性移除部分的介电材料,目的是精准地暴露出复合环状结构110。图4例示半导体工艺尚未进行。
再来,要完全移除复合环状结构110中核心基底柱111的基底103,使得核心基底柱111成为穿孔洞115。而且,穿孔洞115会连通第一面101与第二面102。可以使用适当的蚀刻法,例如干蚀刻及/或湿蚀刻,配合光致抗蚀剂来移除核心基底柱111的基底103。
然后,请参考图5,使用核心导电材料150填满穿孔洞115而得到硅穿孔结构100。例如,使用沉积的方式,将核心导电材料150填满穿孔洞115之中,并且与内连线结构125直接或间接电连接。核心导电材料150通常包括低电阻的导电材料,例如铜。构成硅穿孔结构100的核心导电材料150可以为直径约为5-20微米的柱形结构。
视情况需要,在核心导电材料150填满穿孔洞115之前,可以在穿孔洞介电环112的内壁上先形成障壁层(图未示)与晶种层(图未示)其中的至少一者,而覆盖穿孔洞介电环112的表面。当核心导电材料150为铜时,障壁层(图未示)可以避免铜原子不良的扩散。晶种层(图未示)则是可以诱导核心导电材料150的沉积。
视情况需要,请参考图6,在移除复合环状结构110中核心基底柱111的基底103的同时,还可以一并完全移除第一基底环113中的基底103,而成为第一空心环116。之后,请参考图7,如同核心导电材料150填满穿孔洞115一般,使用第一导电材料151填满第一空心环116,成为第一导电环151。核心导电材料150与第一导电材料151可以相同,也可以不同。若是核心基底柱111第一基底环113同时移除,可使用相同导电材料回填。若是核心基底柱111第一基底环113分别移除,则可使用不同导电材料分开回填。
视情况需要,请参考图8,还可以在第一介电环114的外围形成同心的至少一组导电环与介电环。例如,形成第二导电环152与第二介电环117。第二导电环152会围绕并直接接触第一介电环114。第二介电环117则会围绕并直接接触第二导电环152,又为晶片113所围绕。形成同心的导电环与介电环的方法,可以参考前述的说明,在此故不多加赘述。
在本发明实施方式中,硅穿孔结构100中心的核心导电材料150与外层的导电环(例如图8中所例示者为第二导电环152)可以在同一面(例如第一面101或第二面102)一起制作。或是,先在第一面101制作硅穿孔结构100中心的核心导电材料150,但在第二面102制作外层导电环。或是,先在第一面101制作外层导电环,但是在第二面102制作硅穿孔结构100中心的核心导电材料150。
在本发明另一实施方式中,核心导电材料150与外层导电环制作的时间点还可以不同。例如,其可以在半导体元件120前制作、其可以在半导体元件120后但在第一层金属内连线前制作。或是,其可以在金属内连线后制作…等等。
在本发明又一实施方式中,核心导电材料150或导电环在第一面101上的延伸范围也会不同。例如,在半导体元件120前制作出的核心导电材料150或导电环只位于半导体基底103中。在半导体元件120后但在第一层金属内连线前制作出的核心导电材料150或导电环,会以一体成型的方式从半导体基底103中延伸到接触插塞126。在金属内连线后制作出的核心导电材料150或导电环,则会以一体成型的方式从半导体基底103中延伸到金属内连线的最上层。因此,当核心导电材料150与外层的导电环是在不同时间点制作时,两者的长度会有所不同。
视情况需要,请参考图9,视情况需要的半导体工艺中的内连线结构125还可以是一种多层金属结构160。多层金属结构160位于第一面101上,并包括第一导电结构161、第二导电结构162与第三导电结构163。第一导电结构161与第三导电结构163可以是环形金属结构110的一部分,或两者实质上不相连。在本发明实施例中,第二导电结构162与第三导电结构163可以分别有缺口。例如,请参考图10A,第三导电结构163可以是有缺口的环,而允许第二导电结构162从缺口中穿过。或是,请参考图10B,第二导电结构162可以是有缺口的圆,而允许第一导电结构161从缺口中穿过。如此一来,就可以形成所需的多层金属结构160。
另外,请参考图9,第一导电环151还可以分别与第一导电结构161以及第三导电结构163形成第一导电环第一延伸部164与第一导电环第三延伸部166,使得第一导电环第一延伸部164是由第一导电结构161所构成,而第一导电环第三延伸部166则由第三层166所构成。另外,多层金属结构160中的第二导电结构162又构成了导电层第二延伸部165。如此一来,第一导电环第一延伸部164与第一导电环第三延伸部166即会一起将导电层第二延伸部165夹置其中,以屏蔽导电层第二延伸部165与晶片103间的交互作用。
图10A、图10B、图10C绘示多层金属结构160中不同层的俯视图。图10A绘示图9中A-A’平面的俯视图、图10B绘示图9中B-B’平面的俯视图、图10C绘示图9中C-C’平面的俯视图。第二导电结构162与第三导电结构163的形状不限,只要能产生有效的电连接与屏蔽效果即可。
多层金属结构160中的第一导电结构161、第二导电结构162与第三导电结构163可以分别包括多层。例如,第二导电结构162的层数时会多于第一导电结构161的层数,但是又少于而第三导电结构的层数。视情况需要,请参考图10,导电层第二延伸部165还可以具有弯折结构167,使得导电层第二延伸部165一定会延伸到最顶层而将信号接出去。
在经过以上方法步骤之后,即可以得到本发明的硅穿孔结构100,如图7-10所示。晶片103包括有基底103、第一面101与第二面102,而穿孔洞115即位于晶片103中,而连通第一面101与第二面102。本发明的硅穿孔结构100的特征在于,其中的复合环状结构110。复合环状结构110至少包括核心导电材料150、穿孔洞介电环112、第一基底环113或是第一导电环151、与第一介电环114。第一导电环151包括第一导电材料151。
复合环状结构110可以为同心的结构。核心导电材料150通常包括低电阻的导电材料,例如铜。核心导电材料150还可以为填满穿孔洞115、直径约为5-20微米的柱形结构。较小的柱形结构有利于增加晶片的元件密度。穿孔洞介电环112包括介电材料,例如氧化硅,其围绕并直接接触核心基底柱111。第一基底环113或是第一导电环151位于穿孔洞介电环112的外侧,所以会围绕并直接接触穿孔洞介电环112。第一介电环114包括介电材料,例如氧化硅,而位于第一基底环113或是第一导电环151的外侧,所以也会围绕并直接接触第一基底环113或是第一导电环151。另外,第一介电环114还会被晶片103中的半导体基底103所围绕。核心导电材料150与第一导电材料151可以相同,也可以不同。视情况需要,穿孔洞介电环112或是第一介电环114的厚度可以为2微米-3微米。
视情况需要,请参考图8,在第一介电环114的外围还可以有同心的至少一组导电环与介电环。例如,第二导电环152与第二介电环117。第二导电环152会围绕并直接接触第一介电环114。第二介电环117则会围绕并直接接触第二导电环152,又为晶片113所围绕。
在晶片103的第一面101上,可以有视情况需要半导体元件120、覆盖半导体元件120的层间介电层124,以及位于层间介电层124之上、而与半导体元件120电连接的内连线结构125。半导体元件120通常包括栅极123与位于栅极123两侧的源极121与漏极122等。内连线结构125即经由接触插塞126,穿过层间介电层124而分别与位于第一面101上的栅极123、源极121与漏极122电连接。
视情况需要,请参考图9,内连线结构125可以是一种多层金属结构160。多层金属结构160位于第一面101上并包括第一导电结构161、第二导电结构162与第三导电结构163。在本发明实施例中,第二导电结构162与第三导电结构163可以分别有缺口。例如,请参考图10A,第三导电结构163可以是有缺口的环,而允许第二导电结构162从缺口中穿过。或是,请参考图10B,第二导电结构162可以是有缺口的圆,而允许第一导电结构161从缺口中穿过。如此一来,就可以形成所需的多层金属结构160。
另外,请参考图9,第一导电环151还可以分别与第一导电结构161以及第三导电结构163形成第一导电环第一延伸部164与第一导电环第三延伸部166,使得第一导电环第一延伸部164由第一导电结构161所构成,而第一导电环第三延伸部166由第三层166所构成。另外,多层金属结构160中的第二导电结构162又构成了导电层第二延伸部165。如此一来,第一导电环第一延伸部164与第一导电环第三延伸部166即会一起将导电层第二延伸部165夹置其中,以屏蔽导电层第二延伸部165与晶片103间的交互作用。
多层金属结构160中的第一导电结构161、第二导电结构162与第三导电结构163可以分别包括多层。例如,当第二导电结构162包括第1至第m层时,第一导电结构161最多可以包括第1至第m-1层,而第三导电结构163最少要包括第1至第m+1层。视情况需要,请参考图9,导电层第二延伸部165还可以具有弯折结构167,同时延伸到最顶层而将信号接出去。
图10A、图10B、图10C绘示多层金属结构160中不同层的俯视图。图10A绘示图9中A-A’平面的俯视图、图10B绘示图9中B-B’平面的俯视图、图10C绘示图9中C-C’平面的俯视图。第二导电结构162与第三导电结构163的形状不限,只要能产生有效的电连接与屏蔽效果即可。
请参考图11,根据本发明的另一实施例,想要减低甚至阻绝核心导电材料150与基底103间不良的耦合效应时,核心导电材料150,与第一基底环113或是第一导电环151可以分别利用内连线电连接至适当的电压。第一基底环113或是第一导电环151即用于屏蔽核心导电材料150与晶片101间不良的交互作用。例如,核心导电材料150电连接至核心电压Vc,而第一基底环113或是第一导电环151则电连接至第一电压Vf。视情况需要,核心电压Vc与第一电压Vf可以相同或是接近,或是核心电压Vc与第一电压Vf可以不同。例如,第一电压Vf可以为核心电压Vc的一半。适当的核心电压Vc与第一电压Vf可以依据本发明实施时所需而决定。将第一基底环113或是第一导电环151电连接至适当电压的内连线结构可以是围绕核心导电材料150但却不与其实体接触的环形结构。
请参考图12,本发明的复合环状结构110的中心柱不限于是导电材料,亦可以为具有绝缘性质的介电材料柱112。因此,介电材料柱112被第一基底环113或导电环所环绕、第一基底环或导电环113被第一介电环114所环绕、第一介电环114被第二基底环或第二导电环152所环绕、第二基底环或第二导电环152又被第二介电环117所环绕,最后第二介电环117又被半导体基底103所环绕,使得第二导电环152经由第二介电环117而与半导体基底103绝缘。
以上所述仅为本发明的优选实施例,凡依本发明权利要求所做的等同变化与修饰,皆应属本发明的涵盖范围。
Claims (20)
1.一种硅穿孔结构,包括:
晶片,包括第一面与第二面;
穿孔洞,连通该第一面与该第二面;
导电层,填满该穿孔洞中;
穿孔洞介电环,直接接触并围绕该导电层;
第一导电环,直接接触并围绕该穿孔洞介电环;
第一介电环,直接接触并围绕该第一导电环,并为该晶片所围绕;
多层金属结构,位于该第一面上并包括第一导电结构、第二导电结构与第三导电结构;
第一导电环第一延伸部,由该第一导电结构所构成;
第一导电环第三延伸部,由该第三导电结构所构成;以及
导电层第二延伸部,由该第二导电结构所构成,其中该第一导电环第一延伸部与该第一导电环第三延伸部一起将该导电层第二延伸部夹置其中,以屏蔽该导电层第二延伸部。
2.如权利要求1的硅穿孔结构,其中该导电层电连接至核心电压且该第一导电环电连接至第一电压,其中该核心电压与该第一电压相同。
3.如权利要求1的硅穿孔结构,其中该导电层电连接至核心电压且该第一导电环电连接至第一电压,其中该核心电压与该第一电压不同。
4.如权利要求1的硅穿孔结构,其中该第一导电环用于屏蔽该导电层与该晶片间的交互作用。
5.如权利要求1的硅穿孔结构,其中该导电层具有核心导电材料且该第一导电环具有第一导电材料,其中该核心导电材料与该第一导电材料相同。
6.如权利要求1的硅穿孔结构,其中该导电层具有核心导电材料且该第一导电环具有第一导电材料,其中该核心导电材料与该第一导电材料不同。
7.如权利要求1的硅穿孔结构,还包括:
第二导电环,直接接触并围绕该第一介电环;以及
第二介电环,直接接触并围绕该第二导电环,并为该晶片所围绕。
8.如权利要求1的硅穿孔结构,其中该导电层为具有直径为5-20微米的柱形结构。
9.如权利要求1的硅穿孔结构,其中该导电层第二延伸部具有弯折结构。
10.一种形成硅穿孔结构的方法,包括:
提供晶片,该晶片包括基底、第一面与第二面;
在该晶片中形成复合环状结构,该复合环状结构包括:
核心基底柱;
穿孔洞介电环,包括介电材料并直接接触并围绕该核心基底柱;
第一基底环,直接接触并围绕该穿孔洞介电环;以及
第一介电环,直接接触并围绕该第一基底环,并为该晶片所围绕;
经由该第二面薄化该晶片而暴露出该复合环状结构;
形成第二面介电层,覆盖该第二面并暴露该复合环状结构;
完全移除该核心基底柱内的该基底,使得该核心基底柱成为穿孔洞,其中该穿孔洞连通该第一面与该第二面;以及
使用核心导电材料填满该穿孔洞而得到该硅穿孔结构。
11.如权利要求10形成硅穿孔结构的方法,其中还包括:
在得到该硅穿孔结构后进行半导体工艺。
12.如权利要求10形成硅穿孔结构的方法,其中还包括:
在得到该硅穿孔结构前进行半导体工艺。
13.如权利要求10形成硅穿孔结构的方法,还包括:
完全移除该第一基底环而成为第一空心环;以及
并使用第一导电材料填满该第一空心环。
14.如权利要求13形成硅穿孔结构的方法,其中该核心导电材料与该第一导电材料相同。
15.如权利要求13形成硅穿孔结构的方法,其中该核心导电材料与该第一导电材料不同。
16.如权利要求10形成硅穿孔结构的方法,还包括:
形成第二导电环,直接接触并围绕该第一介电环;以及
形成第二介电环,直接接触并围绕该第二导电环,并为该晶片所围绕。
17.如权利要求10形成硅穿孔结构的方法,其中该核心导电材料为具有直径为5-20微米的柱形结构。
18.如权利要求10形成硅穿孔结构的方法,还包括:
形成多层金属结构,位于该第一面上并包括第一导电结构、第二导电结构与第三导电结构,第一导电环第一延伸部由该第一导电结构所构成,第一导电环第三延伸部,由该第三导电结构所构成,而导电层第二延伸部,由该第二导电结构所构成。
19.如权利要求18形成硅穿孔结构的方法,其中该第一导电环第一延伸部与该第一导电环第三延伸部一起将该导电层第二延伸部夹置其中,以屏蔽该导电层第二延伸部。
20.如权利要求19形成硅穿孔结构的方法,其中该导电层第二延伸部具有弯折结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110105754.XA CN102760710B (zh) | 2011-04-27 | 2011-04-27 | 硅穿孔结构及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110105754.XA CN102760710B (zh) | 2011-04-27 | 2011-04-27 | 硅穿孔结构及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102760710A CN102760710A (zh) | 2012-10-31 |
CN102760710B true CN102760710B (zh) | 2016-02-10 |
Family
ID=47055106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110105754.XA Active CN102760710B (zh) | 2011-04-27 | 2011-04-27 | 硅穿孔结构及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102760710B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10950689B2 (en) | 2015-09-23 | 2021-03-16 | Nanyang Technological University | Semiconductor device with a through-substrate via hole having therein a capacitor and a through-substrate via conductor |
CN107293513B (zh) * | 2016-04-11 | 2020-12-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
US9805951B1 (en) * | 2016-04-15 | 2017-10-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of integration process for metal CMP |
KR102554692B1 (ko) | 2019-02-18 | 2023-07-12 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 집적 구조체 및 형성 방법 |
CN110277348B (zh) * | 2019-06-05 | 2021-09-28 | 浙江芯动科技有限公司 | 一种半导体tsv结构的制造工艺方法及半导体tsv结构 |
US11031348B2 (en) * | 2019-07-24 | 2021-06-08 | Nanya Technology Corporation | Semiconductor structure |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101789390A (zh) * | 2009-01-23 | 2010-07-28 | 财团法人工业技术研究院 | 硅导通孔的制造方法与硅导通孔结构 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006019455A (ja) * | 2004-06-30 | 2006-01-19 | Nec Electronics Corp | 半導体装置およびその製造方法 |
KR100826979B1 (ko) * | 2006-09-30 | 2008-05-02 | 주식회사 하이닉스반도체 | 스택 패키지 및 그 제조방법 |
-
2011
- 2011-04-27 CN CN201110105754.XA patent/CN102760710B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101789390A (zh) * | 2009-01-23 | 2010-07-28 | 财团法人工业技术研究院 | 硅导通孔的制造方法与硅导通孔结构 |
Also Published As
Publication number | Publication date |
---|---|
CN102760710A (zh) | 2012-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10522525B2 (en) | Semiconductor device structure | |
TWI503981B (zh) | 半導體裝置 | |
CN102760710B (zh) | 硅穿孔结构及其形成方法 | |
US8519515B2 (en) | TSV structure and method for forming the same | |
CN102446830B (zh) | 形成低成本的tsv | |
US20110057321A1 (en) | 3-d multi-wafer stacked semiconductor structure and method for manufacturing the same | |
EP3118892A1 (en) | Laminated semiconductor integrated circuit device | |
CN203085525U (zh) | 可用于堆叠的集成电路 | |
CN103515302B (zh) | 半导体元件与制作方法 | |
US9257322B2 (en) | Method for manufacturing through substrate via (TSV), structure and control method of TSV capacitance | |
CN103367281B (zh) | 具有穿硅通孔与测试电路的半导体结构与其制作方法 | |
TWI497677B (zh) | 具有側邊矽貫通電極之半導體結構與其形成方法 | |
CN104332464A (zh) | 一种功率器件与控制器件的集成工艺 | |
CN106653682A (zh) | 集成电路结构及其形成方法 | |
TW201304104A (zh) | 矽穿孔結構以及形成矽穿孔結構的方法 | |
CN103681605B (zh) | low-k芯片的封装结构及其制造方法 | |
CN103227158B (zh) | 信号线tsv和地线tsv工艺集成的结构及方法 | |
TWI518861B (zh) | 矽穿孔結構及其製法 | |
JP2016048743A (ja) | 半導体装置及びその製造方法 | |
CN103367307B (zh) | 穿硅通孔与其形成方法 | |
TW201401507A (zh) | 半導體元件與其製作方法 | |
TWI546866B (zh) | 半導體元件與製作方法 | |
CN103579087B (zh) | 一种三维集成电路结构的制作方法和三维集成电路结构 | |
KR101928421B1 (ko) | 수직 적층용 칩 제작 및 멀티 칩 패키지 제작 방법 및 멀티 칩 패키지 | |
CN104183571A (zh) | 直通硅晶穿孔及其制作工艺 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |