CN106653682A - 集成电路结构及其形成方法 - Google Patents

集成电路结构及其形成方法 Download PDF

Info

Publication number
CN106653682A
CN106653682A CN201610768469.9A CN201610768469A CN106653682A CN 106653682 A CN106653682 A CN 106653682A CN 201610768469 A CN201610768469 A CN 201610768469A CN 106653682 A CN106653682 A CN 106653682A
Authority
CN
China
Prior art keywords
tsv
hole
substrate
dorsal part
silicon hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610768469.9A
Other languages
English (en)
Inventor
林政贤
杨敦年
林杏芝
刘人诚
高敏峰
黄薰莹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106653682A publication Critical patent/CN106653682A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了在其中具有背侧硅通孔(B/S TSV)的集成电路结构及其形成方法。该方法包括的步骤为：接收包括衬底的晶圆，该衬底具有前侧和背侧，所述前侧具有在其上的导体；从衬底的背侧形成背侧硅通孔(B/S TSV)以穿透衬底；并且用导电材料填充背侧硅通孔(B/S TSV)以形成与导体的电连接。因此，背侧硅通孔穿透衬底的背侧并且形成至衬底的前侧上的导体的电连接。

Description

集成电路结构及其形成方法
技术领域
本发明的实施例总体涉及半导体领域，更具体地，涉及集成电路结构及其形成方法。
背景技术
随着对半导体制造微型化的需求增大，封装技术已经从二维(2D)发展到三维(3D)晶圆级封装，以进一步改进集成电路器件中的电路的密度和性能。
在3D晶圆级封装中，多个晶圆堆叠。通常使用硅通孔(TSV)将晶圆连接至另一晶圆。然而，形成TSV的常规方法会将缺陷引入晶圆，因此需要将其解决。
发明内容
根据本发明的一个方面，提供了一种形成集成电路结构的方法，所述方法包括：接收衬底，所述衬底具有前侧和背侧，所述前侧包括位于其上的导体；从所述衬底的背侧形成通孔；以及用导电材料填充所述通孔以电连接至所述导体。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了根据实施例的通过1-掩模工艺和2-掩模工艺的背侧硅通孔的制造工艺的流程图。
图2示出了根据实施例的其中具有接合界面的接合晶圆的结构的截面图。
图3A至图3F示出了根据实施例的处于1-掩模工艺的不同阶段的集成电路器件的结构的各个截面图。
图4A至图4B示出了根据实施例的处于2-掩模工艺的不同阶段的集成电路器件的结构的截面图。
图5示出了根据实施例的集成电路器件的结构的截面图。
图6示出了根据实施例的集成电路器件的结构的截面图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
除非上下文另有明确规定，否则单数形式的“一”、“一个”和“这”包括复数形式。因此，除非上下文另有明确规定，否则，例如，提到的导电插塞包括具有两个或多个这样的插塞的方面。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。
在半导体的制造中，在多个晶圆的三维(3D)封装中，对于集成电路器件，减薄其中的晶圆(即，硅衬底)是非常重要的。为了封装多个晶圆，在半导体结构中形成硅通孔(TSV)以将晶圆连接至诸如接合焊盘、中介片、再分布层和晶圆的电子元件。众所周知，传统的前侧TSV(F/S TSV)提供了将晶圆接合或连接至电子元件的方式。然而，传统的前侧TSV(F/STSV)的尺寸和厚度过大而不能减薄晶圆的厚度。在制造前侧硅通孔(F/S TSV)结构的典型的方法中，前侧硅通孔(F/S TSV)从其上具有半导体元件的晶圆的前侧延伸并且终止在晶圆的衬底内。之后，通过去除衬底的一部分来减薄晶圆以暴露前侧硅通孔(F/S TSV)，使得前侧硅通孔(F/S TSV)随后连接至诸如接合焊盘、中介片、再分布层、第二衬底等的电子元件。然而，在晶圆的减薄工艺期间，可能在其中形成裂缝或缺陷。这些缺陷对于不在相同高度处的前侧硅通孔(F/S TSV)更易产生。这样的缺陷导致了对晶圆通过减薄所能达到的厚度的限制。因此，对晶圆的厚度的限制引起了三维(3D)封装件中的半导体器件中的电路的密度的限制。在这方面，根据各个实施例，公开了背侧TSV(B/S TSV)及其制造方法。
在图1中总结了背侧硅通孔(B/S TSV)电极的制造工艺，其中，包括1-掩模工艺80和2-掩模工艺90的两个不同的步骤。在1-掩模工艺80中，在蚀刻工艺期间，仅在衬底的背侧上形成光刻胶掩模以形成背侧硅通孔(B/S TSV)。之后，随后通过侧壁膜的沉积工艺和毯式蚀刻工艺在背侧硅通孔(B/S TSV)下方形成第二通孔，其中，第二通孔的侧壁与背侧硅通孔(B/S TSV)的侧壁相连续。与1-掩模工艺80相比，2-掩模工艺90还包括在上述毯式蚀刻工艺之前，在背侧硅通孔(B/S TSV)中形成第二光刻胶掩模。因此，根据第二光刻胶掩模中的开口的尺寸，通过2-掩模工艺90形成的第二通孔的尺寸可以小于背侧硅通孔(B/S TSV)的尺寸。在随后的实施例中，1-掩模工艺80用于制造如图3D、图5和图6所示的集成电路结构中的背侧硅通孔(B/S TSV)，而2-掩模工艺90仅用于图4。
参照图3A至图3F，示出了根据本发明的实施例的在形成背侧硅通孔(B/S TSV)电极的1-掩模工艺80的不同阶段的集成电路器件的结构的不同截面图。现在参照图2，示出了具有以相反方向接合在一起的两个晶圆110以及介于其中的接合中介层120的结构的截面图。在一些实施例中，晶圆110可以通过合适的工艺(诸如直接接合工艺、等离子体激活接合工艺、阳极接合工艺、共晶接合工艺、玻璃熔块接合工艺、粘合接合工艺、热压缩(thermoscompression)接合工艺、反应接合工艺和瞬时液相扩散接合工艺)彼此接合。此外，两个晶圆也可以通过传统前侧硅通孔(F/S TSV)工艺的前端制程(front end)接合在一起，其中，前侧硅通孔(F/S TSV)电极终止在衬底中而没有突出于晶圆的背侧。即，两个晶圆通过前侧硅通孔(F/S TSV)电极来接合而没有蚀刻衬底以暴露前侧硅通孔(F/S TSV)。应该注意，在接合晶圆110之后，根据实施例执行在晶圆中制造背侧硅通孔(B/S TSV)电极的方法。
下一步，参照图3A，其示出了图2中所示的接合晶圆的晶圆的结构的截面图。为简单起见，仅在随后的图中示出相同元件的一个或两个物体内的一个晶圆，但其代表可以在现实中以连续结构重复的多个元件。涉及制造背侧硅通孔(B/S TSV)电极的制造工艺从晶圆110开始。晶圆110包括衬底140和邻近于衬底140的介电层130。此外，在工艺10中，衬底140具有两侧，背侧141和前侧143，其中，背侧141被限定为构成衬底140的外侧的表面，而前侧143被限定为衬底140以及邻近的介电层130之间的界面。衬底140包括任何合适的材料，诸如，具体为但不限于硅(Si)。对衬底140实施包括硅的热氧化工艺、光刻工艺、光刻胶层的涂布工艺、蚀刻工艺、化学机械工艺(CMP)以及P离子和B离子的离子注入工艺的多个制造工艺。因此，该晶圆包括氧化物沟槽(例如，浅沟槽隔离)144并且有源区148其中可以包括栅电极、源极/漏极区域、轻掺杂漏极(LDD)区域、N-阱、P-阱和双阱。为简单起见，在随后的图中未示出有源区148中的多个结构。
通过诸如化学汽相沉积(CVD)、大气压CVD(APCVD)、低压CVD(LPCVD)、等离子体增强CVD(PECVD)、金属有机CVD(MOCVD)、物理汽相沉积(PVD)、原子层沉积(ALD)、化学溶液沉积、溅射以及它们的组合的合适的工艺来形成或沉积邻近于衬底140的介电层130。介电层130是低k层并且起间隔件和介质滤波器(dielectric filter)的作用以减小其中的两个导体或导电元件之间的寄生电容。如此处使用的，术语“低k”指介电常数k低于3.9(SiO2的k值)的材料。在实施例中，介电层130的材料可以是含碳介电材料，并且还可以包含氮、氢、氧和它们的组合。介电层130的材料的实例包括但不限于掺氮碳化硅(N-SiC)、氮化铝(AlN)、氧化铝(Al2O3)、富硅氮化物。
此外，介电层130其中包括导体132。在实施例中，导体132包括半导体器件中任何合适的导电元件。例如，该导体可以是但不限于互连件、多晶硅栅极、金属栅极、接触件、前侧硅通孔(F/S TSV)电极以及它们的组合。导体132的材料随着其功能而改变。一般地，导电132的材料从由多晶硅、铜、银、钨和它们的组合组成的组中选择。
仍参照图3A，根据实施例，将晶圆110的衬底140减薄至在约1.5μm至约3.0μm范围内的厚度。该晶圆的减薄工艺可以是诸如化学机械抛光(CMP)工艺的和蚀刻工艺的任何合适的工艺。应该注意，由于衬底140的厚度非常小，从而可以实现多个集成电路器件的更高的封装密度。因此，可以大大增大封装集成电路器件的电路的密度。
下一步，参照图3B，对衬底140的背侧141实施光刻工艺和蚀刻工艺以形成背侧硅通孔(B/S TSV)150。在工艺20中，光刻工艺可以包括在衬底上方形成光刻胶层(未示出)、曝光光刻胶层以形成图案、实施曝光后烘烤工艺并且使图案显影以形成光刻胶掩模190。在通过如工艺30的蚀刻工艺在衬底140中形成背侧硅通孔(B/S TSV)150时，上述光刻胶掩模190用于保护衬底140的各部分。在如图3B所示的实施例中，背侧硅通孔(B/S TSV)150穿透衬底140并且穿过沟槽144。在一些实施例中，背侧硅通孔(B/S TSV)150没有穿透衬底140。在以后的其它实施例中，背侧硅通孔(B/S TSV)150可以穿过有源区而不是沟槽144。
参照图3C，在形成背侧硅通孔(B/S TSV)150之后，去除图3B中的光刻胶掩模190。之后，在工艺40中，在背侧硅通孔(B/S TSV)150的内壁的至少一侧上形成或沉积侧壁膜160。侧壁膜160用作衬底140和之后在背侧硅通孔(B/S TSV)150中形成的背侧硅通孔(B/STSV)电极之间的隔离层。因此，背侧硅通孔(B/S TSV)电极将不会与衬底140直接接触。更重要地，侧壁膜160可以防止背侧硅通孔(B/S TSV)电极的金属离子迁移至周围的衬底140，因此，可以避免化学反应。在实施例中，侧壁膜160可以由绝缘材料或阻挡材料制成的单层或多层组成。这样的绝缘材料包括但不限于氧化物、氮化物和它们的组合。而阻挡材料包括但不限于钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)和它们的组合。此外，该沉积工艺可以是包括等离子体增强化学汽相沉积(PECVD)工艺、低压化学汽相沉积(LPCVD)工艺、大气压化学汽相沉积(APCVD)工艺、旋涂工艺或溅射工艺的任何合适的工艺。之后，实施烘烤工艺以从侧壁膜160去除水蒸气，使得之后的背侧硅通孔(B/S TSV)电极材料可以有效地附着至侧壁膜。在其它实施例中，在以下讨论的毯式蚀刻工艺之后，可以形成侧壁膜。在其它实施例中，可以省去形成侧壁膜的步骤。
参照图3D，在工艺50中，在沉积侧壁膜160之后，根据实施例实施毯式蚀刻工艺。毯式蚀刻用于进一步去除介电层的在背侧硅通孔(B/S TSV)150和导体132之间的部分152。在毯式蚀刻工艺期间，侧壁膜160用作保护掩模以保护衬底140不被去除。因此，通过毯式蚀刻工艺仅去除介电层的一部分152以暴露导体132。应该注意，背侧硅通孔(B/S TSV)150的侧壁和介电层的去除部分152的侧壁是连续的，使得背侧硅通孔(B/S TSV)150和介电层的去除部分152可被视为单个通孔。也就是说，在毯式蚀刻工艺之后，背侧硅通孔(B/S TSV)150变得更大并且进一步延伸至导体132。此外，介电层的去除部分152的侧壁未由上述提及的侧壁膜覆盖。应该注意，背侧硅通孔(B/S TSV)具有在约0.1μm至约10μm范围内的尺寸以及在约1.6μm至约3.2μm范围内的厚度，该厚度略大于衬底的厚度。在之后的其它实施例中，介电层的去除部分152小于背侧硅通孔(B/S TSV)150，使得介电层的去除部分152和背侧硅通孔(B/S TSV)150是两个独立部分，而不是单个通孔。
参照图3E，根据工艺60，之后，例如，通过诸如溅射工艺的任何合适的工艺用背侧硅通孔(B/S TSV)电极材料填充背侧硅通孔(B/S TSV)150以及介电层的去除部分152以形成背侧硅通孔(B/S TSV)电极180。因此，背侧硅通孔(B/S TSV)电极180形成在衬底140中并且直接连接至导体132。背侧硅通孔(B/S TSV)电极材料可以是但不限于诸如例如多晶硅、铜、银、钨以及它们的组合的任何导电材料。在实施例中，在形成背侧硅通孔(B/S TSV)电极180之后，对衬底140的背侧141的表面实施诸如化学机械工艺(CMP)的平坦化工艺。
参照图3F，在形成背侧硅通孔(B/S TSV)电极180之后，根据工艺70对衬底140的背侧141实施一系列封装工艺。首先，在衬底140的背侧141上沉积有第一钝化层172。例如，第一钝化层172可以包括诸如氮化硅、碳化硅、氮氧化硅、氧化硅、聚合物材料以及它们的组合的介电材料。此外，第一钝化层172可以具有单层结构或具有由不同材料制成的多层的复合层结构。例如，可以通过但不限于诸如等离子体增强化学汽相沉积(PECVD)工艺的任何合适的工艺来形成第一钝化层。
其次，在第一钝化层172上沉积聚酰亚胺介电层174。在沉积聚酰亚胺介电层174之后，实施光刻工艺和蚀刻工艺以暴露背侧硅通孔(B/S TSV)电极180。再次，再分布层(RDL)190形成或沉积在聚酰亚胺介电层174上并且与背侧硅通孔(B/S TSV)电极180接触。再分布层190用作晶圆110上的附加布线层，使得在晶圆110中的不同位置处的导电元件可以向外接合并且使晶圆至晶圆接合更简单。在实施例中，例如，可以通过诸如溅射工艺的任何合适的工艺来沉积再分布层190。此外，再分布层190可以由任何合适的材料制成，这些材料包括由钛(Ti)、铝(Al)、铜(Cu)以及它们的组合的组成的组。
下一步，在再分布层190以及聚酰亚胺介电层174上形成第二钝化层176。例如，第二钝化层176可以包括类似于第一钝化层174的材料，诸如氮化硅、碳化硅、氮氧化硅、氧化硅、聚合物材料以及它们的组合。此外，类似于第一钝化层172，第二钝化层176可以由单层结构或具有由不同材料制成的多层的复合层结构组成。例如，可以通过但不限于诸如等离子体增强化学汽相沉积(PECVD)工艺的任何合适的工艺形成第二钝化层176。之后，进一步图案化和蚀刻形成的第二钝化层176以暴露再分布层190。
之后，凸块下金属化(UBM)层192溅射或镀在第二钝化层176上并且连接至再分布层190。凸块下金属化(UBM)层192由单层或从由铬(Cr)、铜(Cu)、银(Ag)和它们的组合组成的组中选择的不同金属材料层的堆叠而组成。最后，通过包括蒸发工艺、溅射工艺、电镀工艺和印刷工艺的任何合适的工艺在凸块下金属化(UBM)层192上形成焊料凸块196。现在，直接连接至导体132以及焊料凸块196的背侧硅通孔(B/S TSV)电极180已经制成。以下描述涉及不同结构的其它实施例。然而，为了简化以及避免重复描述相同的制造工艺，仅用一个实施例中的一幅或两幅图来说明结构的差异。
在参照图4A的其它实施例中，当与图3D中的第二通孔152相比时，第二通孔252通过2-掩模工艺90进一步变窄。在2-掩模工艺90中，根据工艺46，通过光刻工艺(包括在衬底240的背侧241上方形成光刻胶层(未示出)，曝光光刻胶层以形成图案并且实施曝光后烘烤工艺)来形成光刻胶掩模290。应该注意，光刻胶掩模290覆盖背侧硅通孔(B/S TSV)250的一部分并且留下尺寸小于背侧硅通孔(B/S TSV)250的尺寸的开口。之后，根据图3D中描述的工艺50对衬底240实施毯式蚀刻工艺，因此形成第二通孔252。形成的第二通孔252的尺寸小于背侧硅通孔(B/S TSV)250的尺寸并且连接至下面的导体232。如上所述，该导体可以是但不限于互连件、多晶硅栅极、金属栅极、接触件、前侧硅通孔(F/S TSV)电极以及它们的组合。
仍参照图4A，在形成第二通孔252之后，导电材料通过诸如溅射工艺的合适的工艺依次填充至第二通孔252和背侧硅通孔(B/S TSV)250以形成复合电极。在实施例中，填充至第二通孔252和背侧硅通孔(B/S TSV)250的导电材料独立地从由多晶硅、铜(Cu)、银(Ag)、钨(W)以及它们的组合组成的组中选择。在实施例中，第二通孔252的导电材料与背侧硅通孔(B/S TSV)250的材料相同，位于两个电极之间的界面将会消失并且因此形成图4B中所示的具有较窄部分的单个背侧硅通孔(B/S TSV)280。
参照图4B，除了背侧硅通孔(B/S TSV)电极280之外，诸如介电层230、导体232、衬底240、沟槽244、有源区域248和侧壁膜260的其它元件，均可以通过之前提及的如图3A至图3E所示的工艺和材料制造。
在参照图5的其它实施例中，背侧硅通孔(B/S TSV)电极380终止在衬底340内，没有接触沟槽344但是接触前侧硅通孔(F/S TSV)电极384。前侧硅通孔(F/S TSV)电极384从导体332的顶面处延伸并且穿过介电层330和沟槽344。形成前侧硅通孔(F/S TSV)电极384的方法对于本领域的技术人员是公共的，因此，这里不详细描述该方法。应该注意，前侧硅通孔(F/S TSV)电极384的厚度小于衬底340的厚度，从而使得前侧硅通孔(F/S TSV)电极384终止在衬底340中。因此，制造背侧硅通孔(B/S TSV)电极380的方法也可以是将没有突出于衬底340的背侧341的前侧硅通孔(F/S TSV)电极384向外接合的方式。如上所述，该导体可以是但不限于互连件、多晶硅栅极、金属栅极、接触件、前侧硅通孔(F/S TSV)电极以及它们的组合。
仍参照图5，根据实施例，前侧硅通孔(F/S TSV)电极384可以包括位于前侧硅通孔(F/S TSV)电极384与衬底340以及介电层330之间的侧壁膜364。前侧硅通孔(F/S TSV)电极384和邻近的侧壁膜364的材料分别类似于背侧硅通孔(B/S TSV)电极380和邻近的侧壁膜360的材料；或独立地地从任何其他合适的材料中选择。例如，前侧硅通孔(F/S TSV)电极384的材料可以包括多晶硅、铜、银、钨以及它们的组合。侧壁膜364的材料的实例可以包括但不限于氧化物、氮化物、钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)以及它们的组合。
仍参照图5，除了背侧硅通孔(B/S TSV)电极380和前侧硅通孔(F/S TSV)电极384之外，诸如介电层330、导体332、衬底340、沟槽344和有源区348的其它元件均可以通过之前提及的如图3A至图3E中所示的工艺和材料制造。
在参照图6的其它实施例中，当与图3D相比时，背侧硅通孔(B/S TSV)电极480穿过有源区448，而不是沟槽444。在有源区448中，从导体432延伸的接触件486接触背侧硅通孔(B/S TSV)电极480。如上所述，该导体可以是但不限于互连件、多晶硅栅极、金属栅极、接触件、前侧硅通孔(F/S TSV)电极以及它们的组合。在实施例中，例如，接触件486由铝(Al)和硅(Si)制成并且通过包括沉积工艺和退火工艺的工艺形成。接触件486的功能是从有源区中的元件引出信号和电流。应该注意，背侧硅通孔(B/S TSV)电极480可以终止在衬底440、介电层430或衬底440的前侧443中。应该注意，由于背侧硅通孔(B/S TSV)电极480的较小的尺寸，背侧硅通孔(B/S TSV)电极480可以落在接触件486上并且穿过有源区448。在传统的前侧硅通孔(F/S TSV)方法中，前侧硅通孔(F/S TSV)的尺寸大于有源区的尺寸，使得前侧硅通孔(F/S TSV)不能够穿过有源区。
仍参照图6，除了背侧硅通孔(B/S TSV)电极480和接触件486之外，诸如介电层430、导体432、衬底440、沟槽444、有源区448和侧壁膜460的其它元件均可以通过之前提及的图3A至图3E所示的工艺和材料制造。
如上所述，增大集成电路器件的三维(3D)封装密度的方法对于改进半导体器件的性能是非常重要的。应该明白，前侧硅通孔(F/S)是传统的封装半导体器件的方法。然而，封装密度以及电路的密度受前侧硅通孔(F/S TSV)的尺寸和厚度的限制，其中，该尺寸为约50μm并且该厚度为约80μm。这样大尺寸的前侧硅通孔(F/S TSV)将减小在晶圆中形成的电路的可用空间，同时这样的前侧硅通孔(F/S TSV)的较大的厚度将增加晶圆的厚度。
根据实施例，本发明提供的解决由传统的前侧硅通孔(F/S TSV)结构引起的以上描述的低封装密度以及半导体器件中电路的低密度问题是使用新型的背侧硅通孔(B/STSV)结构。当晶圆具有在约1.5μm至约3μm范围内的厚度时，背侧硅通孔(B/S TSV)具有在约0.1μm至约10μm范围内的尺寸和在约1.6μm至约3.2μm范围内的厚度。随着背侧硅通孔(B/STSV)的尺寸和厚度的减小，允许在晶圆中具有放入电路的更多的空间并且更多的晶圆能够被封装在单位体积中。因此，由传统的前侧硅通孔(F/S TSV)结构引起的半导体器件中的电路的密度的限制被较小的背侧硅通孔(B/S TSV)打破并且增加至新的水平。此外，由于背侧硅通孔(B/S TSV)的较小的尺寸，背侧硅通孔(B/S TSV)可以穿过晶圆中的有源区以电连接至电子元件。因此，通过使用背侧硅通孔(B/S TSV)可以实现电路的更多样化和复杂的设计。此外，背侧硅通孔(B/S TSV)电极的底部可以通过2-掩模工艺变窄以在布线工艺中提供金属布线的更好的性能。
根据本发明的一些实施例，制造具有自衬底背侧形成的通孔的集成电路结构的方法包括以下步骤。首先，接收具有衬底的晶圆以及该衬底具有前侧和背侧，前侧上具有导体。之后，通过蚀刻工艺从衬底的背侧形成通孔。并且将导电材料填充至通孔，使得导电材料电连接至导体。
在一些实施例中，从所述衬底的背侧形成所述通孔是从所述衬底的背侧蚀刻所述衬底直至所述衬底内部以形成所述通孔。
在一些实施例中，该方法还包括：在所述通孔的侧壁上形成侧壁膜。
在一些实施例中，该方法还包括：在所述通孔下方形成第二通孔。
在一些实施例中，在所述通孔下方形成所述第二通孔是形成光刻胶掩模并且从所述通孔的底部蚀刻所述第二通孔以穿透所述衬底。
在一些实施例中，形成所述光刻胶掩模是将光刻胶层沉积至所述通孔内并且图案化所述光刻胶层以形成尺寸小于所述通孔的尺寸的开口。
在一些实施例中，从所述衬底的背侧形成所述通孔是从所述衬底的背侧蚀刻所述衬底以穿透所述衬底。
在一些实施例中，该方法还包括：在从所述衬底的背侧至穿透所述衬底的所述通孔的侧壁上形成侧壁膜。根据本发明的一些实施例，集成电路器件由其中具有沟槽和有源区的衬底、背侧硅通孔、导电材料和互连件组成。有源区其中还具有接触件。背侧硅通孔穿透衬底，并且导电材料填充在硅通孔中以形成至互连件的电连接。
在一些实施例中，所述硅通孔穿透所述浅隔离沟槽。
在一些实施例中，所述硅通孔直接连接至所述互连件。
在一些实施例中，所述硅通孔穿透所述有源区。
在一些实施例中，所述硅通孔直接连接至所述接触件。
在一些实施例中，所述接触件电连接至所述互连件。
在一些实施例中，所述互连件包括多晶硅栅极、金属栅极、接触件、导电层、前侧硅通孔电极以及它们的组合。
根据本发明的一些实施例，集成电路结构由包括前侧(其上具有导体)和背侧的衬底、其中的沟槽、用第一导电材料填充的第一通孔、用第二导电材料填充的第二通孔以及导体组成。第一通孔接触衬底的背侧并且终止于衬底，而第二通孔连接至第一通孔并且突出于衬底的前侧。填充在第一通孔中的第一导电材料直接连接至填充在第二通孔中的第二导电材料。并且填充在第二通孔中的第二导电材料电连接至导体。
在一些实施例中，所述第一通孔直接穿透或终止在所述沟槽中。
在一些实施例中，该集成电路结构还包括：侧壁膜，位于所述第一通孔的侧壁上。
在一些实施例中，所述第一通孔终止在所述衬底中而没有接触所述沟槽。
在一些实施例中，该集成电路结构还包括：侧壁膜，位于所述第一通孔的侧壁上和所述第二通孔的侧壁上。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本人所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (1)

1.一种形成集成电路结构的方法，所述方法包括：
接收衬底，所述衬底具有前侧和背侧，所述前侧包括位于其上的导体；
从所述衬底的背侧形成通孔；以及
用导电材料填充所述通孔以电连接至所述导体。
CN201610768469.9A 2015-10-30 2016-08-30 集成电路结构及其形成方法 Pending CN106653682A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/929,040 2015-10-30
US14/929,040 US9786592B2 (en) 2015-10-30 2015-10-30 Integrated circuit structure and method of forming the same

Publications (1)

Publication Number Publication Date
CN106653682A true CN106653682A (zh) 2017-05-10

Family

ID=58635109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610768469.9A Pending CN106653682A (zh) 2015-10-30 2016-08-30 集成电路结构及其形成方法

Country Status (3)

Country Link
US (1) US9786592B2 (zh)
CN (1) CN106653682A (zh)
TW (1) TWI705527B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102450580B1 (ko) 2017-12-22 2022-10-07 삼성전자주식회사 금속 배선 하부의 절연층 구조를 갖는 반도체 장치
CN115172339B (zh) * 2022-09-01 2022-12-02 合肥晶合集成电路股份有限公司 一种电容器及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383879B1 (en) * 1999-12-03 2002-05-07 Agere Systems Guardian Corp. Semiconductor device having a metal gate with a work function compatible with a semiconductor device
TW492100B (en) * 2000-03-13 2002-06-21 Disco Corp Semiconductor wafer processing apparatus
TW584950B (en) * 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
JP4439976B2 (ja) * 2004-03-31 2010-03-24 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
DE102005050782B4 (de) * 2005-10-24 2015-10-22 Robert Bosch Gmbh Verfahren zur Herstellung einer Mikrodüsenplatte
US7902643B2 (en) * 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
EP3032578B1 (en) * 2008-03-19 2021-01-13 IMEC vzw Method for fabricating through-substrate vias and corresponding semiconductor device
US9219032B2 (en) * 2012-07-09 2015-12-22 Qualcomm Incorporated Integrating through substrate vias from wafer backside layers of integrated circuits
US9293392B2 (en) * 2013-09-06 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
KR102177702B1 (ko) * 2014-02-03 2020-11-11 삼성전자주식회사 비아 플러그를 갖는 비아 구조체 및 반도체 소자

Also Published As

Publication number Publication date
TW201727825A (zh) 2017-08-01
TWI705527B (zh) 2020-09-21
US20170125341A1 (en) 2017-05-04
US9786592B2 (en) 2017-10-10

Similar Documents

Publication Publication Date Title
TWI708328B (zh) 半導體結構、積體晶片及形成溝渠電容器的方法
CN106170858B (zh) 电容器结构
US8421238B2 (en) Stacked semiconductor device with through via
TWI503981B (zh) 半導體裝置
JP5497756B2 (ja) 半導体素子の製造方法および半導体素子
CN100468712C (zh) 穿通电极、设有穿通电极的隔片及其制造方法
CN101465332B (zh) 半导体芯片及其制造方法和半导体芯片堆叠封装
US10574209B2 (en) Wafer level packaging approach for semiconductor devices
JP2012124484A (ja) 分離トレンチの形成方法
CN106653848B (zh) 半导体器件结构的结构和形成方法
JP2003282573A (ja) 半導体装置のボンディングパッド構造とその製造法
KR20220037093A (ko) Tsv를 포함하는 반도체 소자 및 이의 제조 방법
CN102856247B (zh) 一种背面硅通孔制作方法
TWI441281B (zh) 具有矽穿孔之雙重鑲嵌結構及其製造方法
KR101972969B1 (ko) 반도체 소자 및 그 제조 방법
CN112447641A (zh) 半导体器件
TW202107662A (zh) 半導體裝置的互連件佈局
TW201917091A (zh) Ｍｅｍｓ與ｉｃ裝置之單石整合
US9875959B2 (en) Forming a stacked capacitor
CN106653682A (zh) 集成电路结构及其形成方法
US11127711B2 (en) Semiconductor device
CN104900543A (zh) 一种半导体器件及其制备方法
CN109712953B (zh) 一种半导体器件的制造方法和半导体器件
US11127626B2 (en) Method of manufacturing a semiconductor device
KR101422387B1 (ko) 차세대 cmos 이미지센서 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170510