JP2003282573A - 半導体装置のボンディングパッド構造とその製造法 - Google Patents

半導体装置のボンディングパッド構造とその製造法

Info

Publication number
JP2003282573A
JP2003282573A JP2002334281A JP2002334281A JP2003282573A JP 2003282573 A JP2003282573 A JP 2003282573A JP 2002334281 A JP2002334281 A JP 2002334281A JP 2002334281 A JP2002334281 A JP 2002334281A JP 2003282573 A JP2003282573 A JP 2003282573A
Authority
JP
Japan
Prior art keywords
bonding pad
semiconductor device
forming
film
pad structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002334281A
Other languages
English (en)
Other versions
JP4414131B2 (ja
Inventor
Tai-Heui Cho
太煕 趙
Hyuck-Jin Kang
赫鎮 姜
Min-Chul Kim
▲ミン▼▲チュル▼ 金
Byung-Yoon Kim
炳▲ユン▼ 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2003282573A publication Critical patent/JP2003282573A/ja
Application granted granted Critical
Publication of JP4414131B2 publication Critical patent/JP4414131B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 集積回路でのボンディングパッド構造とその
製造法を提供する。 【解決手段】 集積回路の下層に蒸着されて複数の相補
的な上皮ボンディングパッドまで金属連結を介して連結
したダミーパターンを含むのであるが、かかるダミーパ
ターンと金属連結とは、追加されたり特別の工程段階が
なく、集積回路内に含まれた回路成分を形成するために
使われる工程段階が進められる間に同時に形成される。
このように埋没固定されたボンディングパッドは、ボン
ディングパッドに存在する引張りストレス影響下で層離
脱や剥離現象を防止する方法として集積回路の連結のた
めに使われる導電性及び非導電性パッドどちらにもコン
タクト信頼性を提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造に
係り、特に半導体装置にて剥離現象を防止できるボンデ
ィングパッドの構造及びそれを形成する方法に関する。
【０００２】
【従来の技術】ボンディングパッドは半導体チップにあ
る集積回路を半導体チップの外部にある集積回路に連結
される。図１は従来の半導体装置の断面図を示したもの
であり、半導体装置は素子分離領域１１０と、信号を半
導体チップ外部に交換できるように設けられたボンディ
ングパッド３５０と、積層型キャパシタとトランジスタ
より構成されたＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏ
ｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）セルを含む。図１に
て、Ａ１はメモリセル領域を示し、Ａ２はボンディング
パッド領域を示す。参照番号１２０はメモリセル領域内
のトランジスタを示し、１３０，１４０，１７０及び２
８０は層間絶縁膜を示す。１５０と１６０とはそれぞれ
ＤＣコンタクトとビットラインとを示す。２１０は積層
型キャパシタの下部電極を示し、２４０は積層型キャパ
シタの上部電極を示す。キャパシタ用誘電膜（図示せ
ず）は積層型キャパシタの上部電極２４０と下部電極２
１０間に形成される。
【０００３】図１に示された如く従来のボンディングパ
ッド構造は、コンタクトホール３２０は金属間絶縁膜３
１０により電気的に連結された第１アルミニウム配線３
００と第２アルミニウム配線３３０間に形成される。第
１アルミニウム配線３００はコンタクトホール３２０の
下方に位置すべく大きさが調節され、後続段階にて第２
アルミニウム配線と金属結合される時にボンディングパ
ッドの位置にて３つの層が機械的に結合されて剥離特性
を改善できる構造を提供する。
【０００４】メモリ装置のチップが小型化されるにつ
れ、ボンディングパッドも小さくなる。最近、ボンディ
ングパッドの大きさは、半導体メモリ装置の集積度が高
まるにつれ、約１００μｍ×１００μｍから８０μｍ×
８０μｍ以下にまで小型化した。従って、壁層のボンデ
ィングパッド３５０の下部構造を形成する第１アルミニ
ウム配線３００と第４層間絶縁膜との間のコンタクト表
面積が狭まり、従って第１アルミニウム配線３００が境
界部分にて第４層間絶縁膜から分離されやすい。
【０００５】かかる剥離現象を克服するための従来の方
法は、後続する製造工程が進められる間にボンディング
パッドが剥離することを防止するために、ボンディング
パッド下部にポリシリコンパターンを形成する。金属ボ
ンドパッドと層間絶縁膜間にポリシリコン界面の適用は
化学的に整合された層間表面を有するためにボンドパッ
ドピーリング（剥離現象）や浮き上り（ｌｉｆｔｉｎ
ｇ）を防止でき、向上した接着特性を得られる。しかし
重要な短所は、ポリシリコン層は一般的に金属材料によ
り形成された膜上でというより絶縁膜上で直接蒸着さ
れ、接着及び固定特性が適切ではないということであ
る。
【０００６】その上、従来の改善されたボンディングパ
ッド形成技術の超過工程段階を短縮するために、キャパ
シタを形成するための新しい技術は一般的に下部ボンデ
ィングパッドと同時に下部キャパシタ電極を形成する段
階と、その間に単一の誘電体膜を介在させて上部ボンデ
ィングパッドと同時に上部キャパシタ電極を形成する段
階とを含む。工程段階の削除は、３つの蒸着膜を利用す
ることによりボンディングパッドを改善すると同時に、
集積回路（ＩＣ）の生産能力を向上させる一方で、改善
された生産能力は信頼性あるボンディングパッド構造を
犧牲にし、剥離抵抗のための固定器具を準備するため
に、前述の埋没及び充填されたビアホールを利用して得
られる特別な構造的な長所を犧牲にする。
【０００７】層間膜の固定技術に関するさまざまな方法
が金属／誘電膜表面に付加されて固定される深さの程度
を変化させるために提示される。かかる方法の重要な短
所は、完成のためにむしろ他の回路要素を形成するため
の工程段階と同時にボンディングパッド固定構造を進め
ることよりさらに多くの追加工程が必要となることであ
る。
【０００８】
【発明が解決しようとする課題】本発明のなすべき課題
は、ＩＣでのボンディングパッド構造及びその製造法は
ＩＣの下部層に積層された複数のダミーパターンを含
み、それらダミーパターンはＩＣの回路成分を形成しつ
つ進められる工程段階と共に上部表面のボンディングパ
ッドと金属連結を介して連結されることにより、従来に
て追加的なまたは特別の工程を省略して工程を最小化で
きるようにすることである。
【０００９】
【課題を解決するための手段】前述の課題をなすため
に、複数の電気的装置と複数の蒸着層とを有した半導体
集積回路での固定構造は、相互積層された第１及び第２
層間連結膜とそれら層間連結膜の中間に一つまたは複数
の層間介在された蒸着膜の少なくとも一部分を垂直に横
断する少なくとも一つのクサビを含むことが望ましい。
固定構造はボンディングパッド上の物理的ストレス分布
を改善させるだけではなく、蒸着膜間の結合力を向上さ
せる。クサビは電気的に導電性でもよく、非導電性でも
よく、あるいは金属材でもよい。本発明の態様にて金属
がボンディングパッドとして使われるならば、その金属
はタングステン、アルミニウム、銅及びニッケルのうち
いずれか一つであることが望ましい。
【００１０】その構造はボンディングパッドの下部表面
積と、１）半導体集積回路の物理的な信頼性を保持し、
２）半導体集積回路からボンディングパッドの剥離現象
を防止できる程度に十分な面積を含んでいる少なくとも
一つのクサビを含みうる。ボンディングパッドと共に結
合されたメッシュタイプのパターンでは複数のクサビが
形成されうる。
【００１１】その構造は下部に形成された膜を保護する
ためにエッチング停止層として作用するためにクサビの
下部に配された金属配線層をさらに含みうる。エッチン
グ停止層は接着層にもなり、金属、金属窒化膜、シリサ
イド、ポリシリコン及びシリコン窒化膜のグループのう
ちいずれか一つより形成されうる。
【００１２】埋没された固定構造を有したボンディング
パッドを製造するための方法は、次のような段階を含
む。 １）下部層の回路中間連結のための金属蒸着のような工
程が進められる間に同時に半導体基板上に金属固定膜を
蒸着する段階と、 ２）回路成分のための絶縁膜蒸着と同時に前記金属蒸着
膜を絶縁膜として覆う段階と、 ３）絶縁膜をエッチングして下部の金属固定層を露出さ
せ、後続する金属充填工程にて中間層連結ホールがエッ
チングされて回路装置成分のために充填される時、同じ
工程が進められる間に同時に金属固定層まで充填される
ビアホールを有する表面を生成する段階と、 ４）金属固定層を絶縁膜まで平坦化する段階と、 ５）パターンが形成された導電性の金属層を回路装置成
分を側方に連結されるために蒸着すると共にボンディン
グパッドの下部表面を形成するためにパターンが形成さ
れた金属層を蒸着する段階と、 ６）保護用絶縁膜をアセンブリ上に蒸着する段階と、 ７）回路装置成分を側方に連結されるために他のパター
ンが形成された導電性の金属膜を形成しつつ同時に上部
金属配線膜を形成する段階と、 ８）集積回路上に不動態膜を形成し、選択的にエッチン
グしてボンディングパッドと異なる部分の回路用コンタ
クトを露出させる段階とを含むことを特徴とする。
【００１３】複数の電気回路と複数の蒸着層とを有した
半導体集積回路にてボンディングパッド構造の望ましい
態様は、少なくとも一つの第１及び第２層間連結膜を含
んでおり、それらは間に介在された少なくとも一つまた
は複数の蒸着層の一部分を垂直に横切って形成されたク
サビにより互いに結合され、複数の蒸着層と層間連結層
間の結合力を向上させてボンディングパッド上における
物理的ストレスの分布を改善する。金属はタングステ
ン、アルミニウム、銅及びニッケルなどの電気導電体で
あることが望ましい。より望ましい態様は、複数のクサ
ビがボンディングパッドとメッシュ状に結合されるべく
形成される。
【００１４】ボンディングパッド構造の他の態様は、望
ましい態様の構成要素に加えて追加的に介在されてクサ
ビと結合されたダミーパターンをさらに含む。上記の望
ましい態様におけるようにクサビは電気的に導電性であ
り、タングステン、アルミニウム、銅及びニッケルなど
の金属により形成されている。その上、複数のクサビが
ボンディングパッドと結合されたメッシュ状より形成さ
れうる。
【００１５】ボンディングパッド構造の第３の態様は、
望ましい態様の構成要素とクサビと結合された上昇ダミ
ーパターンとを含みうる、ここで、上昇ダミーパターン
は複数の電気装置のうち少なくとも一つの高さと同じで
ある。望ましい態様でのように、クサビは電気的に導電
性を有し、タングステン、アルミニウム、銅及びニッケ
ルなどの金属により形成されうる。加えて、複数のクサ
ビがボンディングパッドと結合されたメッシュ状のパタ
ーンを形成できる。上昇ダミーパターンは金属、金属窒
化膜、シリサイド、ポリシリコン及びシリコン窒化膜よ
り構成されたグループのうちいずれか一つの物質より形
成された接着層を含みうる。電気装置は１μｍないし３
μｍの高さを有したキャパシタを含み、上昇接着ダミー
パターンは少なくとも一つのキャパシタ構造を含みう
る。
【００１６】前記実施例のボンディングパッド構造を形
成する望ましい方法は、 Ａ）集積回路のボンディングパッド領域にエッチング停
止パターンを形成する段階と、 Ｂ）エッチング停止パターン上に層間絶縁膜を形成する
段階と、 Ｃ）エッチング停止パターン上の層間絶縁膜にコンタク
トホールを形成する段階と、 Ｄ）導電性物質を蒸着してコンタクトホールを充填する
段階と、 Ｅ）層間絶縁膜上の導電性物質を除去する段階と、 Ｆ）コンタクトホール上に第１層間連結膜パターンを形
成する段階と、 Ｇ）第１層間連結膜パターン上に金属間絶縁膜を蒸着す
る段階と、 Ｈ）金属間絶縁膜に複数のビアホールを形成する段階
と、 Ｉ）ボンディングパッドを形成する複数のビアホール内
部とビアホール上に第２層間連結膜パターンを形成する
段階と、 Ｊ）第２層間連結膜パターン上に不動態膜を蒸着する段
階と、 Ｋ）ボンディングパッド領域上部の不動態膜の一部を除
去してボンディングパッドを露出させる段階とを含む。
【００１７】かかる方法は、Ｂ）段階以後コンタクトホ
ールを形成する前に、層間絶縁膜を平坦化する段階をさ
らに含みうる。Ｉ）段階以前に、第２層間連結膜パター
ンが複数のビアホール上に形成されるために複数のビア
ホールが導電性物質で充填される段階とをさらに含みう
る。
【００１８】ボンディングパッド構造を形成する他の方
法は、 Ａ）集積回路のボンディングパッド領域にトレンチを形
成する段階と、 Ｂ）トレンチ上に層間絶縁膜を蒸着する段階と、 Ｃ）トレンチ上の層間絶縁膜に陥没領域を形成する段階
と、 Ｄ）陥没領域にダミーパターンを形成する段階と、 Ｅ）ダミーパターン上に他の層間絶縁膜を蒸着する段階
と、 Ｆ）ダミーパターン上の層間絶縁膜にクサビを形成する
段階と、 Ｇ）クサビ上に第１層間連結膜パターンを形成する段階
と、 Ｈ）金属間絶縁膜を蒸着する段階と、 Ｉ）第１層間連結膜パターン上の金属間絶縁膜に複数の
ビアホールを形成する段階と、 Ｊ）ボンディングパッドを形成するために複数のビアホ
ールの内部と上部とに第２層間連結膜パターンを形成す
る段階と、 Ｋ）第２層間連結膜パターン上に不動態膜を形成する段
階と、 Ｌ）ボンディングパッド領域上の不動態膜を除去してボ
ンディングパッドを露出させる段階とを含む。
【００１９】前述した方法にて、ダミーパターンは複数
のダミー層すなわち、例えば３つのダミー層を利用して
形成されうる。また、トレンチはＩＣのセル領域にコン
タクトホールを形成したり、少なくとも一つの電気的成
分を形成する時に同時に形成されることもある。
【００２０】
【発明の実施の形態】以下、添付図面を参照して本発明
の一実施形態を詳細に説明する。しかし、次に例示する
本発明の実施形態はさまざまな他の形態に変形でき、本
発明の範囲が後述の実施形態に限定されるものではな
い。本発明の実施形態は当業者に本発明をより完全に説
明するために提供される。
【００２１】本発明によれば、集積回路のボンディング
パッドが工程途中に剥離することを防止するために、中
間に介在された層を横切って充填されたビアホールを介
して下部層ダミーパターンと複数の上部層ボンディング
パッドのそれぞれと機械的に連結されたボンディングパ
ッド固定構造が形成される。その連結構造はＩＣの他の
回路成分を製造すると同時に形成されて特殊なあるいは
追加の生産工程が必要ではない。固定構造の組合わせと
接着調和的な性質を有した層間物質を選択することは、
従来のボンディングパッドと比較して一層改善されたボ
ンディングパッドを提供する。
【００２２】図２は本発明の第１実施形態によるボンデ
ィングパッド構造を示した断面図である。電極２１０及
び２４０を有したキャパシタ２０８を含む集積回路メモ
リセルＡ１はそれぞれ第１，第２，第３及び第４絶縁膜
１３０，１４０，１７０，２８０に含まれうる。
【００２３】ボンディングパッド構造はメモリセルＡ１
のキャパシタ２０８の工程と共に同時にボンディングパ
ッドの下部に連結される。ボンディングパッド構造の固
定成分は第３層間絶縁膜１７０上に形成されたダミーパ
ターン２４５を含み、層間絶縁膜２８０を介して複数の
クサビ２９０により複層のボンディングパッド３５０、
一層詳細には第１アルミニウム層間連結膜３００と電気
的に機械的に連結されている。ダミーパターン２４５に
第１アルミニウム層間連結膜３００を連結するために
は、コンタクトホールがボンディングパッド領域Ａ２’
の層間絶縁膜２８０に形成され、この時ダミーパターン
２４５はコンタクトホールを形成するためのエッチング
停止層としての役割を果たす。この時、コンタクトホー
ルは化学気相蒸着法を利用してタングステンのような金
属で充填されてプラグ２９０を形成する。この時、第１
アルミニウム層間連結膜３００はスパッタリング工程を
利用してプラグ２９０上に選択的に蒸着され、続いて金
属間絶縁膜３１０が蒸着される。コンタクトホールを形
成するために金属間絶縁膜３１０がボンディングパッド
領域で選択的にエッチングされ、第１アルミニウム層間
連結膜３００に続いて蒸着されるボンディングパッド３
５０に連結されるためにコンタクトホールが適当な金属
で充填される。プラグ２９０によりダミーパターン２４
５が連結した結果として、第１アルミニウム層間連結膜
３００と層間絶縁膜２８０間の境界面にて剥離と浮き上
りに対する抵抗が大きく向上される。併せて、かかるボ
ンディングパッド構造は外部の連結ワイヤがボンディン
グパッド３５０にボンディングされる時に加えられる機
械的な衝撃と圧力とにより起因するストレスを再分散で
きる。ボンディングパッド構造を形成した後で、ＩＣの
表れた表面に不動態膜３４０が蒸着される。その後、不
動態膜３４０が全面エッチングされてボンディングパッ
ド３５０のコンタクト金属を露出させる。かかるエッチ
ングはプラズマエッチングを利用することが望ましい。
【００２４】図３は本発明の第２実施形態によるボンデ
ィングパッド構造を示した断面図である。第２実施形態
の主要な特徴は図２の第１実施形態にて示した如く、コ
ーン状のコンタクトホールとプラグ２９０の深さの最小
化である。かかる深さの最小化を実現するために、図２
のダミーパターン２４５がキャパシタ２０８の上部表面
レベルまで上昇している。図３に示した如く、２２０，
２３０及び２４０の構成要素を含む上昇ダミーパターン
は、プラグ２９５をさらに短くする。かかるさらに短い
プラグ２９５は、特別に高密度のＩＣにて深くエッチン
グされたコンタクトホールの自然なテーパ現象によりコ
ンタクトホールに存在しうる不純物と結合されたり、コ
ンタクトホールの狭い底にて不完全な金属蒸着により生
じたりする不連続性を防止できる。
【００２５】図４Ａないし図４Ｒは、メモリスイッチン
グトランジスタ１２０を形成した後でメモリセル領域Ａ
１のキャパシタ２０８とボンディングパッド領域である
Ａ２’またはＡ２”でのボンディングパッドを同時に製
造する段階を順次示したボンディングパッドの断面図で
ある。図４Ａないし図４Ｒにて、ボンディングパッド領
域Ａ２’とＡ２”とは、図面に対して本発明の範囲を限
定せずに本発明の相異なる実施形態を提供する目的で同
一図面にて同時に示されている。従って、ボンディング
パッド領域Ａ２’は本発明による一つの実施形態を示
し、ボンディングパッド領域Ａ２”は本発明の他の実施
形態を示す。しかし、図４Ａないし図４Ｒにて示された
実施形態は、それらが本発明の特許請求範囲を制限する
ことなく本発明の望ましい実施形態として提供される如
く、本発明の範囲を制限するものではない。
【００２６】図４Ａないし図４Ｇを参照すれば、浅いト
レンチ素子分離領域が半導体基板１００に形成され、各
素子分離領域１１０間に設けられてトランジスタ１２０
が形成された活性化領域と素子分離領域１１０とにより
定められる。第１層間絶縁膜１３０は半導体基板１００
とトランジスタ１２０全面に蒸着される。この時、後続
する蒸着膜のために均一の表面を提供できるように、第
１層間絶縁膜は化学的機械研磨工程により平坦化される
ことが望ましい。
【００２７】次に、コンタクトパッド１３５が形成さ
れ、第２層間絶縁膜１４０が半導体基板１００の全面に
蒸着される。エッチング工程は第２層間絶縁膜１４０上
で進められ、図４Ｃに示した如く、セル領域のビットラ
インとソース／ドレーン領域が電気的に連結されるよう
に典型的なコンタクトホール（ＤＣコンタクトホール）
１５０を形成すると共にトレンチ１５５を形成する。ト
レンチ１５５の大きさは、図１ないし図３のボンディン
グパッド３５０のように後続して重複されるボンディン
グパッドと類似の大きさであることが望ましい。
【００２８】図４Ｄにて示された如く、ＤＣコンタクト
ホール１５０は化学気相蒸着法により蒸着されたタング
ステンのような導電性物質で充填されることが望まし
い。導電性物質は第２層間絶縁膜１４０全面に蒸着さ
れ、全面エッチングを利用してトレンチから除去するこ
とが望ましい。それにより、ビットライン１６０のよう
な導電性配線が形成され、第３層間絶縁膜１７０が、図
４Ｅに示す如く、アセンブリ（半導体基板）上に蒸着さ
れる。
【００２９】図４Ｆを参照すれば、その次の工程では、
図１ないし図３にて示した如く、キャパシタの下部電極
２１０とトランジスタ１２０のソース／ドレーン領域間
に典型的な連結を提供するために、第３層間絶縁膜１７
０にコンタクトホール１８０を形成する。この時、ＢＣ
コンタクトホール１８０を不純物がドーピングされたポ
リシリコンのような導電性物質で充填する。図４Ｇに示
す如く、アセンブリ（半導体基板）の全面にエッチング
停止層１８５を形成する。図４Ｇの右側部分に示した如
く、第３層間絶縁膜１７０とエッチング停止層１８５と
を形成した後でも、図４Ｃに示したトレンチの深さだけ
ステップ差を有した陥没部がアセンブリの表面に残る。
【００３０】エッチング停止層１８５はシリコン窒化膜
（Ｓｉ３Ｎ４）を含み、第１，第２及び第３層間絶縁膜
１３０，１４０，１７０はそれぞれシリコン酸化物質よ
り形成されうる。トレンチ１５５の大きさ（側方への大
きさ、すなわち幅または直径）はボンディングパッド３
５０の大きさに依存する。例えば、トレンチ１５５は代
表的なボンディングパッド３５０の面積と同一の１００
μｍ×１００μｍを超えない表面積を有することが望ま
しく、トレンチの深さは０．２μｍないし０．５μｍで
あることが望ましい。第１，第２及び第３層間絶縁膜１
３０，１４０，１７０はそれぞれ０．３μｍないし１．
０μｍの厚さより形成されうる。エッチング停止層１８
５は５０Åないし５００Åの厚さより形成されうる。
【００３１】図４Ｈを参照すれば、エッチング停止膜１
８５上にシリンダ状のキャパシタ下部電極を形成するた
めに、モールド酸化膜１９０がアセンブリ（半導体基
板）全面に形成される。モールド酸化膜１９０はＣＶＤ
工程を利用したシリコン酸化膜より形成されることが望
ましい。モールド酸化膜１９０の厚さはキャパシタ下部
電極の高さに依存して決定され、ほとんどの場合に１．
０μｍないし２．０μｍである。ボンディングパッド領
域Ａ２”にてトレンチにより占有される面積が非常に大
きいために、前述した表面ステップ差により生じる陥没
部はモールド酸化膜１９０の表面に相変らず存在する。
【００３２】図４Ｉないし図４Ｊを参照すれば、キャパ
シタ２０８の下部電極（図１ないし図３の２１０）を形
成するために、モールド酸化膜１９０に１対のコンタク
トホール１９５，１９６を形成する。２５７メガバイト
程度の高集積化されたメモリ装置では、コンタクトホー
ルの大きさが直径で０．５μｍ程度となる。モールド酸
化膜１９０にてそのように微細なサイズとピッチとを有
したコンタクトホールをパターニングし難いことから、
従来のフォトレジストマスクを使用する場合には、ポリ
シリコン膜を含むハードマスク２００を使用してホール
１９５，１９６を形成することが望ましい。ハードマス
ク２００は、Ａ２’領域のモールド酸化膜１９０がコン
タクトエッチング時にエッチングされることを防止する
ために、ボンディングパッド領域Ａ２’上に延長形成さ
れることが望ましい。
【００３３】モールド酸化膜１９０にコンタクトホール
パターン１９５，１９６を形成した後、アセンブリ（半
導体基板）全面に１０００Åないし５０００Å厚さのポ
リシリコンを蒸着する。ポリシリコンに導電性を持たせ
るためにポリシリコン膜を高濃度の不純物でドーピング
する。蒸着された膜２０１は図４Ｊに示している。
【００３４】図４Ｋを参照すれば、セル領域Ａ１に下部
電極を分離させるために半導体基板全面に化学的機械研
磨法のようなエッチング工程を実施する。この工程が進
められる間、モールド酸化膜１９０上のハードマスク２
００とポリシリコン膜２０１とが除去される。
【００３５】エッチング工程が完了した後、ポリシリコ
ンはコンタクトホール１９５，１９６の側壁と底面そし
て前述の如くボンディングパッド領域Ａ２”にある陥没
部に残留する。かかる残留ポリシリコンはダミーパター
ン２２０を形成するのであるが、これはボンディングパ
ッド構造を形成するために使われる。第１ダミーパター
ン２２０が完全に除去されうる過度のエッチングを防止
するために、エッチングされるポリシリコンの量はモー
ルド酸化膜１９０の陥没領域内に所定のポリシリコンが
残るべく適切に調節されるべきである。
【００３６】図４Ｌを参照すれば、一般的に１．０μｍ
ないし２．０μｍの厚さを有するモールド酸化膜１９０
はフッ酸（ＨＦ）のような湿式エッチング液を利用して
除去できる。エッチング停止膜１８５はＨＦにより除去
されないために、モールド酸化膜１９０の下部に位置し
た物質はＨＦエッチング工程から保護される。ＨＦエッ
チング工程が完了したならば、下部電極２１０はセル領
域Ａ１で完全に露出され、図４Ｌに示した第１ダミーパ
ターン２２０のマスキング効果によりボンディングパッ
ド領域Ａ２”のモールド酸化膜１９０には第２ダミーパ
ターンが生成される。湿式エッチングは等方性であるが
ゆえに、第２ダミーパターン２３０の側壁は部分的にエ
ッチングされ、第１ダミーパターン２２０部分はアンダ
カットされる。しかし、第２ダミーパターンの側壁は
１．０μｍないし２．０μｍ程度が薄くなり、かかる値
は第２ダミーパターン２３０の１００μｍ×１００μｍ
大の面積に比較して無視できるほどである。この時、キ
ャパシタ誘電膜（図示せず）がキャパシタの下部電極２
１０上に形成される。
【００３７】図４Ｍを参照すれば、キャパシタの上部電
極２４０を形成するために半導体基板全面にポリシリコ
ン膜を蒸着する。ボンディングパッド領域Ａ２”には、
ポリシリコンが第１ダミーパターン２２０と第２ダミー
パターン２３０とを完全に覆えるように形成される。
【００３８】図４Ｎを参照すれば、フォト工程を利用し
て上部電極をパターニングする．この工程にて、第３ダ
ミーパターン２５０がボンディングパッド領域Ａ２”に
形成される。半導体基板全面にＣＶＤ技法で第４層間絶
縁膜が蒸着され、ＣＭＰやエッチバックを利用して平坦
化される。
【００３９】この時、図４Ｏに示す如く、金属層間連結
膜とコンタクトプラグ（図示せず）のためのホールがセ
ル領域Ａ１に形成される。ボンディングパッド領域
Ａ２”にてボンディングパッドのためのボンディングパ
ッド構造を形成するために、複数のボンディングパッド
コンタクトプラグ２９５のためのホールが形成される。
ボンディングパッドコンタクトプラグ２９５のためのホ
ールはリング状やメッシュ状を有することが望ましい。
しかし、ボンディングパッドコンタクトホールが深くな
るほどメッシュ状にホールパターンを形成することはさ
らに困難である。
【００４０】図４Ｐないし図４Ｒに示す如く、ボンディ
ングパッドコンタクトプラグのためのホールが浅くな
る、後続製造工程によるボンディングパッド領域Ａ２’
にホールとタングステンプラグ２９０とを形成すること
より、ボンディングパッドＡ２”にホールとタングステ
ンプラグ２９０とはさらに形成しやすくなる。ボンディ
ングパッドコンタクトプラグ２９０，２９５のためのホ
ールは、エッチング工程がポリシリコン膜にて終了すべ
くポリシリコンに対するシリコン酸化膜のエッチング選
択比が高い条件でエッチングされることが望ましい。エ
ッチング工程後にボンディングパッドコンタクトプラグ
２９０，２９５用ホールはＣＶＤ工程を利用して充填さ
れる。半導体基板全面に化学的機械的研磨をするか、全
面エッチングをしてタングステンプラグを形成する。先
行した工程段階の結果は丈夫なボンディングパッド構造
のための固定構造を生成する。
【００４１】図４Ｐを参照すれば、タングステンプラグ
２９０，２９５を形成した後、第１アルミニウム層間連
結膜３００が形成される。この時、図４Ｇに示す如く、
後続して第１アルミニウム層間連結膜３００上に金属間
絶縁膜３１０が蒸着される。そして、金属間絶縁膜３１
０にコンタクトホール３２０が形成され、第２アルミニ
ウム層間連結膜３３０を形成して完全な砂時計構造のボ
ンディングパッド３５０を作る。
【００４２】図４Ｒに示す如く、ＩＣを保護するために
半導体基板全面に不動態膜３４０を蒸着する。最後の段
階にて、ボンディングパッド３５０はボンディングパッ
ド位置にて選択的にエッチングされて露出しつつ剥離抵
抗性にすぐれるボンディングパッド３５０を形成する。
【００４３】第２実施形態によれば、図４Ａないし図４
Ｒにてボンディングパッド領域Ａ２”の工程にて示した
如く、ボンディングパッドコンタクトホールがさらに浅
いならば、ボンディングパッドコンタクトホール２９５
とタングステン充填プラグ２９０とがさらに容易に均一
に形成されうる。ボンディングパッド領域Ａ２’のため
の工程段階にて示した如く、ボンディングパッド下部の
ダミーパターンはキャパシタを形成するために使われる
工程が進められる間に同時に容易に形成され、例えば追
加工程の必要なくまたは追加工程を最小化して進められ
る。
【００４４】図５は本発明の第３実施形態によるボンデ
ィングパッド構造を示した断面図である。図５に示した
実施形態にて、第２実施形態とは異なり第２層間絶縁膜
１４０にはトレンチが形成されない。この実施形態では
図４Ｃのトレンチ内にダミーパターンを形成するという
のではなく、むしろダミーパターンとして使用するため
にキャパシタパターンをボンディングパッド３５０の下
部に形成し、これと関連した後続陥没工程を省略できる
効果がある。その上、この実施形態ではキャパシタの上
下部電極２１０，２４０それぞれがセル領域Ａ１とボン
ディングパッド領域Ａ２とに同時に形成されている。下
部電極２１０が形成された後、キャパシタの上部電極２
４０を形成する以前にキャパシタ誘電膜が形成される。
ボンディングパッド領域Ａ２に形成されたキャパシタパ
ターンはダミーパターンであるだけであってキャパシタ
としては作用しない。一つのボンディングパッドと二つ
のダミーパターンとが図５のボンディングパッド領域Ａ
２に示されている。しかし、かかるキャパシタの典型的
な大きさは０、２μｍないし０．５μｍである一方、ボ
ンディングパッドは１００μｍ×１００μｍの広さを有
している。かかる条件のもとでは、所望の固定効果をお
さめるためにボンディングパッド下部に多数のダミーキ
ャパシタパターンが必要である。
【００４５】本発明は後続する製造工程にて浮きや剥離
現象を防止するボンディングパッドを提供する。これに
加えて、ボンディングパッド３５０の下部に位置した複
層のダミーパターンはワイヤボンディング工程中に導入
されるストレスを解消できる構造を形成できる。従っ
て、本発明の実施形態を利用すれば、強力なボンディン
グパッド構造を形成でき、製造工程を単純化して製造コ
ストを節減できる。
【００４６】図６は本発明の第４実施形態によるボンデ
ィングパッド構造を示した断面図である。この実施形態
では、タングステンプラグ（またはプラグ）３５５が四
角形やクサビ状及び／又は正六角柱状の特性を有する。
特殊な形態の選択やプラグ３５５の深さは得られる長所
と対応して製造の複雑性と材料と密接なデザイン選択と
関係がある。かかる長所は構造の信頼性と、電流運搬能
力と機械的柔軟性などのような電気的、機械的実行パラ
メータと関係がありうる。
【００４７】本発明の望ましい実施形態がここに開示さ
れているが、特定用語が適用されていると言っても、そ
れらは単に一般的に詳細な理解のために利用されて解釈
されるだけであって限定を目的に使われるのではない。
従って、特許請求の範囲と概念とを外れないのであれ
ば、形態においてさまざまな変形と詳細な内容とは設け
られれうることは当業者に理解されるであろう。
【００４８】
【発明の効果】本発明の実施形態によれば、ＩＣでのボ
ンディングパッド構造及びその製造法はＩＣの下部層に
積層された複数のダミーパターンを含み、それらダミー
パターンはＩＣの回路成分を形成しつつ進められる工程
段階と共に上部表面のボンディングパッドと金属連結を
介して連結されている。それにより、従来の技術にて追
加的なまたは特別の工程を省略して工程を最小化でき
る。かかる埋没された固定構造は従来のワイヤボンディ
ング作業に伴う引張りストレスによる膜の剥離現象に対
する抵抗性と、チップオンチップ技術に付随する機械的
な圧縮ストレスに対する抵抗性とを提供できる。
【図面の簡単な説明】
【図１】 従来の半導体装置を示した横断面図である。
【図２】 本発明の第１実施形態によるボンディングパ
ッド構造を示した断面図である。
【図３】 本発明の第２実施形態によるボンディングパ
ッド構造を示した断面図である。
【図４Ａ】 図２と図３とに示されたボンディングパッ
ドを製造する方法を示した断面図である。Ａ２’と
Ａ２”領域は本発明の他の実施形態のために設けられた
ものである。
【図４Ｂ】 図４Ａに続くボンディングパッドを製造す
る方法を示した断面図である。
【図４Ｃ】 図４Ｂに続くボンディングパッドを製造す
る方法を示した断面図である。
【図４Ｄ】 図４Ｃに続くボンディングパッドを製造す
る方法を示した断面図である。
【図４Ｅ】 図４Ｄに続くボンディングパッドを製造す
る方法を示した断面図である。
【図４Ｆ】 図４Ｅに続くボンディングパッドを製造す
る方法を示した断面図である。
【図４Ｇ】 図４Ｆに続くボンディングパッドを製造す
る方法を示した断面図である。
【図４Ｈ】 図４Ｇに続くボンディングパッドを製造す
る方法を示した断面図である。
【図４Ｉ】 図４Ｈに続くボンディングパッドを製造す
る方法を示した断面図である。
【図４Ｊ】 図４Ｉに続くボンディングパッドを製造す
る方法を示した断面図である。
【図４Ｋ】 図４Ｊに続くボンディングパッドを製造す
る方法を示した断面図である。
【図４Ｌ】 図４Ｋに続くボンディングパッドを製造す
る方法を示した断面図である。
【図４Ｍ】 図４Ｌに続くボンディングパッドを製造す
る方法を示した断面図である。
【図４Ｎ】 図４Ｍに続くボンディングパッドを製造す
る方法を示した断面図である。
【図４Ｏ】 図４Ｎに続くボンディングパッドを製造す
る方法を示した断面図である。
【図４Ｐ】 図４Ｏに続くボンディングパッドを製造す
る方法を示した断面図である。
【図４Ｑ】 図４Ｐに続くボンディングパッドを製造す
る方法を示した断面図である。
【図４Ｒ】 図４Ｑに続くボンディングパッドを製造す
る方法を示した断面図である。
【図５】 本発明の第３実施形態によるボンディングパ
ッド構造を示した断面図である。
【図６】 本発明の第４実施形態によるボンディングパ
ッド構造を示した断面図である。
【符号の説明】
１００ 半導体基板 １１０ 素子分離領域 １２０ メモリスイッチングトランジスタ １３０，１４０，１７０，２８０ 第１，第２，第３，
第４層間絶縁膜 １５０ ＤＣコンタクトホール １６０ ビットライン ２０８ キャパシタ ２１０ キャパシタの下部電極 ２４０ キャパシタの上部電極 ２４５ ダミーパターン ２９０ プラッグ ３００ 第１アルミニウム層間連結膜 ３１０ 金属間絶縁膜 ３２０ コンタクトホール ３３０ 第２アルミニウム層間連結膜 ３４０ 不動態膜 ３５０ ボンディングパッド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金 ▲ミン▼▲チュル▼ 大韓民国京畿道水原市長安区棗園洞（番地 なし） 双龍アパート107棟505号 (72)発明者 金 炳▲ユン▼ 大韓民国ソウル特別市銅雀区舎堂２洞（番 地なし） 新東亜アパート402棟1504号 Ｆターム(参考） 5F033 HH08 JJ07 JJ08 JJ11 JJ19 KK04 KK08 NN33 NN34 PP06 QQ09 QQ19 QQ31 QQ33 QQ48 VV07 VV16 XX19 5F044 EE04 EE06 EE11 EE12 EE21 5F083 AD24 AD48 JA39 MA06 MA16 MA17 MA19 NA01 NA08 ZA28 ZA29

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】 複数の電気装置と複数の蒸着層とを有す
    る半導体集積回路のボンディングパッド構造において、 相互結合された少なくとも一つの第１層間連結層と第２
    層間連結層とを有するボンディングパッドと、 前記構造がボンディングパッド上で物理的ストレスの分
    布を改善するだけではなく複数の蒸着層間での結合力を
    向上可能とするように、前記ボンディングパッドと結合
    され、かつ前記ボンディングパッド下部に配された半導
    体装置の一つまたは二つ以上の蒸着層の少なくとも一部
    を垂直に横切る少なくとも一つのクサビを含むことを特
    徴とする半導体装置のボンディングパッド構造。
  2. 【請求項２】 前記少なくとも一つのクサビは電気的に
    導電性であることを特徴とする請求項１に記載の半導体
    装置のボンディングパッド構造。
  3. 【請求項３】 前記少なくとも一つのクサビは金属より
    形成されたことを特徴とする請求項２に記載の半導体装
    置のボンディングパッド構造。
  4. 【請求項４】 前記金属はタングステン、アルミニウ
    ム、銅及びニッケルより構成されたグループのうちいず
    れか一つであることを特徴とする請求項３に記載の半導
    体装置のボンディングパッド構造。
  5. 【請求項５】 前記複数のクサビはメッシュ状より形成
    されてボンディングパッドと結合されていることを特徴
    とする請求項１に記載の半導体装置のボンディングパッ
    ド構造。
  6. 【請求項６】 複数の電気装置と複数の蒸着層とを有す
    る半導体装置のボンディングパッド構造において、 相互結合されている少なくとも一つの第１層間連結膜と
    第２層間連結膜とを有するボンディングパッドと、 前記ボンディングパッドと結合され、半導体装置の一つ
    または二つ以上の蒸着層を垂直に横切って形成された少
    なくとも一つのクサビと、 前記ボンディングパッド上で物理的ストレスの分散を改
    善するだけではなく複数の蒸着層間の結合を改善できる
    ように、前記少なくとも一つのクサビと結合されたダミ
    ーパターンとを含むことを特徴とする半導体装置のボン
    ディングパッド構造。
  7. 【請求項７】 前記少なくとも一つのクサビは電気的に
    導電性であることを特徴とする請求項６に記載の半導体
    装置のボンディングパッド構造。
  8. 【請求項８】 前記少なくとも一つのクサビは金属より
    形成されたことを特徴とする請求項７に記載の半導体装
    置のボンディングパッド構造。
  9. 【請求項９】 前記金属はタングステン、アルミニウ
    ム、銅及びニッケルより構成されたグループのうちいず
    れか一つが選択されることを特徴とする請求項８に記載
    の半導体装置のボンディングパッド構造。
  10. 【請求項１０】 前記複数のクサビはメッシュ状より形
    成され、前記ボンディングパッドと結合されていること
    を特徴とする請求項６に記載の半導体装置のボンディン
    グパッド構造。
  11. 【請求項１１】 複数の電気装置と複数の蒸着層とを有
    する半導体装置のボンディングパッド構造において、 相互それぞれに結合された少なくとも一つの第１層間連
    結膜と第２層間連結膜とを有したボンディングパッド
    と、 前記ボンディングパッドと結合され、半導体装置の一つ
    または二つ以上の蒸着層を垂直に横切って形成された少
    なくとも一つのクサビと、 前記ボンディングパッド上で物理的ストレスの分布を改
    善するだけではなく複数の蒸着層間の結合力を改善でき
    るように、前記少なくとも一つのクサビと結合されて複
    数の電気的装置のうち少なくともいずれか一つと同じ高
    さを有する上昇ダミーパターンとを含むことを特徴とす
    る半導体装置のボンディングパッド構造。
  12. 【請求項１２】 前記少なくとも一つのクサビは電気的
    に導電性であることを特徴とする請求項１１に記載の半
    導体装置のボンディングパッド構造。
  13. 【請求項１３】 前記少なくとも一つのクサビは金属よ
    り形成されたことを特徴とする請求項１１に記載の半導
    体装置のボンディングパッド構造。
  14. 【請求項１４】 前記金属はタングステン、アルミニウ
    ム、銅及びニッケルのうちいずれか一つであることを特
    徴とする請求項１３に記載の半導体装置のボンディング
    パッド構造。
  15. 【請求項１５】 前記複数のクサビはメッシュ状より形
    成されて前記ボンディングパッドと結合されることを特
    徴とする請求項１１に記載の半導体装置のボンディング
    パッド構造。
  16. 【請求項１６】 前記上昇ダミーパターンは金属、金属
    窒化膜、シリサイド、ポリシリコン及びシリコン窒化膜
    より構成されたグループから選択されたいずれか一つの
    物質より形成された上昇接着層であることを特徴とする
    請求項１１に記載の半導体装置のボンディングパッド構
    造。
  17. 【請求項１７】 前記少なくとも一つの電気的装置はキ
    ャパシタであることを特徴とする請求項１１に記載の半
    導体装置のボンディングパッド構造。
  18. 【請求項１８】 前記少なくとも一つのキャパシタの高
    さは約１μｍないし３μｍであることを特徴とする請求
    項１７に記載の半導体装置のボンディングパッド構造。
  19. 【請求項１９】 前記上昇ダミーパターンは少なくとも
    一つのキャパシタ構造を含むことを特徴とする請求項１
    １に記載の半導体装置のボンディングパッド構造。
  20. 【請求項２０】 複数の電気的回路成分と複数の導電性
    膜とを有する集積回路にて蒸着膜を結合させる半導体装
    置のボンディングパッド構造を形成する方法において、 Ａ）集積回路のボンディングパッド領域にエッチング停
    止パターンを形成する段階と、 Ｂ）前記エッチング停止パターン上に層間絶縁膜を形成
    する段階と、 Ｃ）前記エッチング停止パターン上の前記層間絶縁膜に
    少なくとも一つのコンタクトホールを形成する段階と、 Ｄ）前記少なくとも一つのコンタクトホールを導電性物
    質で充填する段階と、 Ｅ）前記層間絶縁膜上の前記導電性物質を除去する段階
    と、 Ｆ）前記コンタクトホール上に第１層間連結膜パターン
    を形成する段階と、 Ｇ）金属間絶縁膜を形成する段階と、 Ｈ）前記第１層間連結膜パターン上の前記金属間絶縁膜
    に複数のビアホールを形成する段階と、 Ｉ）ボンディングパッドを形成するために複数のビアホ
    ールの内部と上部とに第２層間連結膜パターンを形成す
    る段階と、 Ｊ）前記第２層間連結膜パターン上に不動態膜を形成す
    る段階と、 Ｋ）前記ボンディングパッド領域上の不動態膜の一部を
    除去してボンディングパッドを露出させる段階とを含む
    ことを特徴とする半導体装置のボンディングパッド構造
    を形成する方法。
  21. 【請求項２１】 前記層間絶縁膜は前記少なくとも一つ
    のコンタクトホールを形成する前に平坦化されることを
    特徴とする請求項２０に記載の半導体装置のボンディン
    グパッド構造を形成する方法。
  22. 【請求項２２】 Ｉ段階以前に前記第２層間連結膜パタ
    ーンを前記複数のビアホール上に形成するために前記複
    数のビアホールを導電性物質で充填することを特徴とす
    る請求項２０に記載の半導体装置のボンディングパッド
    構造を形成する方法。
  23. 【請求項２３】 複数の電気的回路成分と複数の導電性
    膜とを有する集積回路にて蒸着膜を結合させる半導体装
    置のボンディングパッド構造を形成する方法において、 Ａ）集積回路のボンディングパッド領域にトレンチを形
    成する段階と、 Ｂ）前記トレンチ上に層間絶縁膜を形成する段階と、 Ｃ）前記トレンチ上の前記層間絶縁膜に陥没領域を形成
    する段階と、 Ｄ）前記陥没領域上にダミーパターンを形成する段階
    と、 Ｅ）ダミーパターン上に他の層間絶縁膜を形成する段階
    と、 Ｆ）前記ダミーパターン上の前記層間絶縁膜に少なくと
    も一つのクサビを形成する段階と、 Ｇ）前記少なくとも一つのクサビ上に第１層間連結膜パ
    ターンを形成する段階と、 Ｈ）金属間絶縁膜を蒸着する段階と、 Ｉ）前記第１層間連結膜パターン上の前記金属間絶縁膜
    に複数のビアホールを形成する段階と、 Ｊ）ボンディングパッドを形成するために複数のビアホ
    ールの内部と上部とに第２層間連結膜パターンを形成す
    る段階と、 Ｋ）前記第２層間連結膜パターン上に不動態膜を形成す
    る段階と、 Ｌ）ボンディングパッド領域上の不動態膜の一部を除去
    してボンディングパッドを露出させる段階とを含むこと
    を特徴とする半導体装置のボンディングパッド構造を形
    成する方法。
  24. 【請求項２４】 前記ダミーパターンは複数のダミー層
    を形成して形成されることを特徴とする請求項２３に記
    載の半導体装置のボンディングパッド構造を形成する方
    法。
  25. 【請求項２５】 前記ダミーパターンは３つのダミー層
    を形成することにより形成されることを特徴とする請求
    項２４に記載の半導体装置のボンディングパッド構造を
    形成する方法。
  26. 【請求項２６】 前記トレンチは前記集積回路のセル領
    域にコンタクトホールを形成すると同時に形成されるこ
    とを特徴とする請求項２３に記載の半導体装置のボンデ
    ィングパッド構造を形成する方法。
  27. 【請求項２７】 前記ダミーパターンは少なくとも一つ
    の電気回路成分が形成されると同時に形成されることを
    特徴とする請求項２３に記載の半導体装置のボンディン
    グパッド構造を形成する方法。
JP2002334281A 2001-11-19 2002-11-18 半導体装置のボンディングパッド構造とその製造法 Expired - Fee Related JP4414131B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-071828 2001-11-19
KR10-2001-0071828A KR100400047B1 (ko) 2001-11-19 2001-11-19 반도체 소자의 본딩패드 구조 및 그 형성방법

Publications (2)

Publication Number Publication Date
JP2003282573A true JP2003282573A (ja) 2003-10-03
JP4414131B2 JP4414131B2 (ja) 2010-02-10

Family

ID=19716091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002334281A Expired - Fee Related JP4414131B2 (ja) 2001-11-19 2002-11-18 半導体装置のボンディングパッド構造とその製造法

Country Status (5)

Country Link
US (2) US6984895B2 (ja)
JP (1) JP4414131B2 (ja)
KR (1) KR100400047B1 (ja)
DE (1) DE10253938B4 (ja)
TW (1) TW574740B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093705A (ja) * 2004-09-20 2006-04-06 Samsung Electronics Co Ltd 半導体メモリ装置及びこの装置のパワーライン配置方法
KR100650764B1 (ko) 2005-10-31 2006-11-27 주식회사 하이닉스반도체 반도체 소자의 패드부
KR100873019B1 (ko) * 2007-07-13 2008-12-10 주식회사 하이닉스반도체 필링 방지를 위한 본딩패드 및 그 형성 방법
JPWO2007004295A1 (ja) * 2005-07-05 2009-01-22 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JPWO2007102214A1 (ja) * 2006-03-08 2009-07-23 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP2009194338A (ja) * 2008-02-18 2009-08-27 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
KR101778361B1 (ko) 2015-06-10 2017-09-26 성균관대학교산학협력단 커패시터 구조체 및 이를 포함하는 전자 장치
JP2020102613A (ja) * 2018-12-21 2020-07-02 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体装置
JP2020150037A (ja) * 2019-03-11 2020-09-17 キオクシア株式会社 半導体装置およびその製造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US7271489B2 (en) * 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7274108B2 (en) * 2004-11-15 2007-09-25 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
US7767570B2 (en) * 2006-03-22 2010-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy vias for damascene process
US7427550B2 (en) 2006-06-29 2008-09-23 International Business Machines Corporation Methods of fabricating passive element without planarizing
KR101325198B1 (ko) * 2006-08-29 2013-11-04 삼성디스플레이 주식회사 쇼트 패드와 이를 구비한 박막 트랜지스터 기판 및액정표시패널
US7863743B1 (en) * 2009-06-30 2011-01-04 Oracle America, Inc. Capactive connectors with enhanced capacitive coupling
US8502335B2 (en) * 2009-07-29 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor big via bonding pad application for AlCu Process
US8030776B2 (en) * 2009-10-07 2011-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with protective structure
DE102013105721B4 (de) * 2013-03-15 2024-01-11 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung mit einer Nach-Passivierung-Verbindungs-Struktur und Verfahren zu dessen Herstellung
US9013038B2 (en) 2013-03-15 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with post-passivation interconnect structure and method of forming the same
KR102076305B1 (ko) * 2013-05-13 2020-04-02 에스케이하이닉스 주식회사 반도체 소자 및 그 형성 방법
US9508722B2 (en) * 2013-11-22 2016-11-29 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangment with capacitor
KR102246277B1 (ko) * 2014-03-14 2021-04-29 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
DE102014115815B4 (de) * 2014-10-30 2022-11-17 Infineon Technologies Ag Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls
KR101676810B1 (ko) * 2014-10-30 2016-11-16 삼성전자주식회사 반도체 소자, 이를 포함하는 디스플레이 드라이버 집적 회로 및 디스플레이 장치
KR102204387B1 (ko) * 2014-12-17 2021-01-18 삼성전자주식회사 매립형 게이트 구조체를 갖는 반도체 소자 및 그 제조 방법
KR102541563B1 (ko) * 2016-04-27 2023-06-08 삼성전자주식회사 반도체 장치, 반도체 칩 및 반도체 장치의 제조 방법
KR102633112B1 (ko) 2016-08-05 2024-02-06 삼성전자주식회사 반도체 소자
CN108269776A (zh) * 2016-12-30 2018-07-10 应广科技股份有限公司 焊垫下电路结构及其制造方法
KR102406583B1 (ko) 2017-07-12 2022-06-09 삼성전자주식회사 반도체 장치
KR102698785B1 (ko) 2019-02-21 2024-08-27 삼성전자주식회사 Mim 커패시터 및 반도체 소자
US10998293B2 (en) * 2019-06-14 2021-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating semiconductor structure
US11251186B2 (en) * 2020-03-23 2022-02-15 Intel Corporation Compute near memory with backend memory
CN112908183B (zh) * 2021-03-19 2022-04-26 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法、显示装置
CN113410214B (zh) * 2021-05-27 2022-04-19 深圳市时代速信科技有限公司 一种半导体器件结构及其制造方法
CN113644084B (zh) * 2021-08-06 2023-12-01 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10407A (en) * 1854-01-10 Machine for pegging boots and shoes
US4495222A (en) 1983-11-07 1985-01-22 Motorola, Inc. Metallization means and method for high temperature applications
KR960003864B1 (ko) * 1992-01-06 1996-03-23 삼성전자주식회사 반도체 메모리장치 및 그 제조방법
JPH05291343A (ja) 1992-04-10 1993-11-05 Miyagi Oki Denki Kk 半導体装置
US5248903A (en) 1992-09-18 1993-09-28 Lsi Logic Corporation Composite bond pads for semiconductor devices
US5309025A (en) 1992-07-27 1994-05-03 Sgs-Thomson Microelectronics, Inc. Semiconductor bond pad structure and method
JP3432284B2 (ja) 1994-07-04 2003-08-04 三菱電機株式会社 半導体装置
US6300688B1 (en) * 1994-12-07 2001-10-09 Quicklogic Corporation Bond pad having vias usable with antifuse process technology
JPH08213422A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
US5571746A (en) 1995-10-19 1996-11-05 Chartered Semiconductor Manufacturing Pte Ltd. Method of forming a back end capacitor with high unit capacitance
US5707894A (en) 1995-10-27 1998-01-13 United Microelectronics Corporation Bonding pad structure and method thereof
US5700735A (en) * 1996-08-22 1997-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bond pad structure for the via plug process
JPH10247664A (ja) * 1997-03-04 1998-09-14 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH10321623A (ja) * 1997-05-19 1998-12-04 Ricoh Co Ltd 半導体装置及びその製造方法
JP3632725B2 (ja) * 1997-12-05 2005-03-23 ソニー株式会社 半導体装置
US6163074A (en) 1998-06-24 2000-12-19 Samsung Electronics Co., Ltd. Integrated circuit bonding pads including intermediate closed conductive layers having spaced apart insulating islands therein
US6232662B1 (en) * 1998-07-14 2001-05-15 Texas Instruments Incorporated System and method for bonding over active integrated circuits
KR100294449B1 (ko) * 1998-07-15 2001-07-12 윤종용 본딩패드하부에형성되는커패시터를구비한반도체집적회로장치
JP2974022B1 (ja) * 1998-10-01 1999-11-08 ヤマハ株式会社 半導体装置のボンディングパッド構造
US6037668A (en) 1998-11-13 2000-03-14 Motorola, Inc. Integrated circuit having a support structure
TW430935B (en) 1999-03-19 2001-04-21 Ind Tech Res Inst Frame type bonding pad structure having a low parasitic capacitance
US6144099A (en) 1999-03-30 2000-11-07 Advanced Micro Devices, Inc. Semiconductor metalization barrier
JP2001185552A (ja) * 1999-12-27 2001-07-06 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR100373346B1 (ko) * 2000-12-22 2003-02-25 주식회사 하이닉스반도체 반도체소자의 본딩패드 제조 방법

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093705A (ja) * 2004-09-20 2006-04-06 Samsung Electronics Co Ltd 半導体メモリ装置及びこの装置のパワーライン配置方法
US8541893B2 (en) 2004-09-20 2013-09-24 Samsung Electronics Co., Ltd. Semiconductor memory device and power line arrangement method thereof
JPWO2007004295A1 (ja) * 2005-07-05 2009-01-22 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP4998262B2 (ja) * 2005-07-05 2012-08-15 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR100650764B1 (ko) 2005-10-31 2006-11-27 주식회사 하이닉스반도체 반도체 소자의 패드부
US8148798B2 (en) 2006-03-08 2012-04-03 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same
JPWO2007102214A1 (ja) * 2006-03-08 2009-07-23 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP5141550B2 (ja) * 2006-03-08 2013-02-13 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7807559B2 (en) 2007-07-13 2010-10-05 Hynix Semiconductor Inc. Bonding pad for preventing pad peeling and method for fabricating the same
US7989962B2 (en) 2007-07-13 2011-08-02 Hynix Semiconductor Inc. Bonding pad for preventing pad peeling
KR100873019B1 (ko) * 2007-07-13 2008-12-10 주식회사 하이닉스반도체 필링 방지를 위한 본딩패드 및 그 형성 방법
JP2009194338A (ja) * 2008-02-18 2009-08-27 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
KR101778361B1 (ko) 2015-06-10 2017-09-26 성균관대학교산학협력단 커패시터 구조체 및 이를 포함하는 전자 장치
JP2020102613A (ja) * 2018-12-21 2020-07-02 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体装置
JP7513385B2 (ja) 2018-12-21 2024-07-09 三星電子株式会社 半導体装置
JP2020150037A (ja) * 2019-03-11 2020-09-17 キオクシア株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US6867070B2 (en) 2005-03-15
KR100400047B1 (ko) 2003-09-29
JP4414131B2 (ja) 2010-02-10
US20030136979A1 (en) 2003-07-24
KR20030041192A (ko) 2003-05-27
US20030094634A1 (en) 2003-05-22
US6984895B2 (en) 2006-01-10
DE10253938A1 (de) 2003-05-28
TW574740B (en) 2004-02-01
DE10253938B4 (de) 2007-01-04

Similar Documents

Publication Publication Date Title
JP2003282573A (ja) 半導体装置のボンディングパッド構造とその製造法
US20200126953A1 (en) System, Structure, and Method of Manufacturing a Semiconductor Substrate Stack
TWI473247B (zh) 具有高ｑ晶圓背面電容之半導體積體電路裝置
US8519515B2 (en) TSV structure and method for forming the same
TWI479554B (zh) 晶圓穿孔及其製造方法
US8748308B2 (en) Through wafer vias and method of making same
US8421238B2 (en) Stacked semiconductor device with through via
TWI525776B (zh) 最佳化之環型銅直通基板穿孔
US7678696B2 (en) Method of making through wafer vias
US7560795B2 (en) Semiconductor device with a capacitor
CN109390305B (zh) 一种键合晶圆及其制备方法
US20100032810A1 (en) Through wafer vias and method of making same
CN111834285B (zh) 半导体器件及其制造方法
CN109994444B (zh) 晶片键合结构及其制作方法
TWI691454B (zh) Ｍｅｍｓ與ｉｃ裝置之單石整合及其形成方法
US20200075552A1 (en) Multi-wafer stack structure and forming method thereof
KR100553679B1 (ko) 아날로그 커패시터를 갖는 반도체 소자 및 그 제조방법
KR100691051B1 (ko) 반도체 디바이스 및 본드 패드 형성 프로세스
JP2007059826A (ja) 半導体集積回路装置およびその製造方法
KR100445506B1 (ko) 반도체장치의 제조방법
TWI705527B (zh) 形成積體電路結構之方法、積體電路裝置、和積體電路結構
US11315904B2 (en) Semiconductor assembly and method of manufacturing the same
KR100351058B1 (ko) 반도체 소자의 금속 배선 및 그 제조방법
CN102361019A (zh) 一种半导体器件制作方法
KR100720518B1 (ko) 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees