TWI691454B - Ｍｅｍｓ與ｉｃ裝置之單石整合及其形成方法 - Google Patents

Ｍｅｍｓ與ｉｃ裝置之單石整合及其形成方法 Download PDF

Info

Publication number
TWI691454B
TWI691454B TW107109071A TW107109071A TWI691454B TW I691454 B TWI691454 B TW I691454B TW 107109071 A TW107109071 A TW 107109071A TW 107109071 A TW107109071 A TW 107109071A TW I691454 B TWI691454 B TW I691454B
Authority
TW
Taiwan
Prior art keywords
mems
contact
layer
hole
interposer
Prior art date
Application number
TW107109071A
Other languages
English (en)
Other versions
TW201917091A (zh
Inventor
彼尼達 愛彼特 卡帕尼拉
安東尼 肯塔爾 史塔佩爾
錢優
沙斯希 史哈拉斯 波卡亞爾
傑夫Ｃ 馬利恩
拉凱許 庫馬
Original Assignee
新加坡商世界先進積體電路私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商世界先進積體電路私人有限公司 filed Critical 新加坡商世界先進積體電路私人有限公司
Publication of TW201917091A publication Critical patent/TW201917091A/zh
Application granted granted Critical
Publication of TWI691454B publication Critical patent/TWI691454B/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/04—Electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0735—Post-CMOS, i.e. forming the micromechanical structure after the CMOS circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0757—Topology for facilitating the monolithic integration
    • B81C2203/0778—Topology for facilitating the monolithic integration not provided for in B81C2203/0764 - B81C2203/0771
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本揭露揭示一種具有微機電系統(MEMS)與積體電路(IC)之整合型單石裝置及其形成方法。該單石裝置包括在該IC上方形成有IC組件及MEMS之基板。該基板上方形成在接墊階中具有IC互連墊之後段(BEOL)介電質。具有該等IC互連墊之該BEOL介電質上方形成MEMS。該MEMS包括MEMS堆疊，該MEMS堆疊具有主動MEMS層、及在該主動MEMS層之頂端與底端表面上形成之圖案化頂端與底端MEMS電極。形成至少部分地穿過該主動MEMS層之IC MEMS接觸貫孔。IC MEMS接觸係形成於該主動MEMS層中之該等IC MEMS接觸貫孔中，並且係組配成耦接至該等IC互連墊。

Description

MEMS與IC裝置之單石整合及其形成方法
本揭露大體上係關於半導體裝置。特別的是，本揭露係關於具有微機電系統(MEMS)與積體電路(IC)之整合型單石(monolithic)裝置。
諸如濾波器之整合型微機電系統(micro-electromechanical system；MEMS)裝置、及諸如互補式金屬氧化物半導體(complementary metal oxide semiconductor；CMOS)裝置之積體電路(integrated circuit；IC)裝置具有諸如行動通訊應用等各種應用。此類應用係如系統級封裝(system-in-package；SiP)而予以提供。然而，具有整合型MEMS裝置與IC裝置之習知SiP遭逢各種問題。舉例而言，由於MEMS裝置與IC之水平混成整合，習知的SiP具有大佔位面積(footprint)。另外，由於MEMS裝置與IC裝置之間有阻抗匹配的要求，習知的SiP缺少靈活性。
本揭露係針對有靈活性且促使佔位面積更小之整合型單石MEMS裝置與IC裝置。
具體實施例大體上係關於一種具有微機電系統(MEMS)與積體電路(IC)之整合型單石裝置及其形成方法。該單石裝置包括在該IC上方形成有IC組件及MEMS裝置之基板(substrate)。在一項具體實施例中，提供一種用於在該IC上方形成該MEMS裝置之方法。提供具有電路組件之基板。該基板上方形成在接墊階(level)中具有IC互連墊之後段(back-end-of-line；BEOL)介電質。具有該等IC互連墊之該BEOL介電質上方形成MEMS。該MEMS包括MEMS堆疊，該MEMS堆疊具有主動MEMS層、及在該主動MEMS層之頂端與底端表面上形成之圖案化頂端與底端MEMS電極。形成至少部分地穿過該主動MEMS層之IC MEMS接觸貫孔。IC MEMS接觸(contact)係形成於該主動MEMS層中之該等IC MEMS接觸貫孔中，並且係組配成耦接至該等IC互連墊。
在另一項具體實施例中，揭示布置於IC上方之MEMS裝置。提供具有電路組件之基板。該基板上方布置在接墊階中具有IC互連墊之後段(BEOL)介電質。具有該等IC互連墊之該BEOL介電質之頂端上方布置MEMS。該MEMS包括MEMS堆疊，該MEMS堆疊具有主動MEMS層、及在該主動MEMS層之頂端與底端表面上布置之圖案化頂端與底端MEMS電極。該MEMS堆疊中布置IC MEMS接觸。該等IC MEMS接觸內襯(line)至少部分地穿過該主動MEMS層而布置、並且組配成耦接至該等IC 互連墊之IC MEMS接觸貫孔。
本文中所揭示之具體實施例的這些及其它優點及特徵，透過參考以下說明及附圖會變為顯而易見。再者，要了解的是，本文中所述之各項具體實施例的特徵並不互斥，並且可用各種組合及排列呈現。
100、200、300、400‧‧‧單石裝置
101、501‧‧‧基板
102‧‧‧薄表面基板
103、503‧‧‧主體基板
105、505‧‧‧絕緣體層
110‧‧‧IC(積體電路)
111、507‧‧‧電路組件
120、510‧‧‧BEOL(後段)區
132‧‧‧接墊貫孔介電階
134、524、534‧‧‧貫孔接觸
140、540‧‧‧接墊階
141、541‧‧‧鈍化層
142、542‧‧‧接觸墊或IC互連墊
150、547‧‧‧對準結構
160‧‧‧MEMS(微機電系統)區
162、550‧‧‧MEMS中介物介電層
170、570‧‧‧主動MEMS層
173‧‧‧圖案化下電極
175‧‧‧圖案化上電極
177、589、689、789、889‧‧‧MEMS接觸
178、597‧‧‧第一包封層
179、598‧‧‧第二包封層
182、482‧‧‧下MEMS腔
183、483‧‧‧上MEMS腔
190、290‧‧‧陣列接觸
197、297、397、497‧‧‧IC MEMS接觸
198、298、398、494‧‧‧IC MEMS接觸貫孔
199、399、499、599、699、799、899‧‧‧接觸凸塊
291、292‧‧‧貫孔襯墊
299‧‧‧焊料凸塊
500、600、700、800‧‧‧程序
502‧‧‧表面基板
512‧‧‧金屬介電階
514‧‧‧接觸介電階
522‧‧‧導體或金屬線
530‧‧‧接墊貫孔介電階
555、630、852、855‧‧‧犧牲島
557‧‧‧頂端表面
560‧‧‧貫孔開口陣列
562、620‧‧‧導電材料
563‧‧‧貫孔間柱
573‧‧‧底端電極或圖案化底端電極
574、874‧‧‧MEMS接觸貫孔
575‧‧‧頂端電極或圖案化頂端電極
580、862‧‧‧介電層
585、685、785、885‧‧‧IC MEMS接觸貫孔
587、687、787、887‧‧‧IC MEMS接觸
590‧‧‧釋離槽
610‧‧‧貫孔開口
615‧‧‧犧牲島開口
625‧‧‧貫孔接觸陣列
675‧‧‧電極層
850‧‧‧開口
873‧‧‧底端電極
875‧‧‧圖案化頂端電極
在圖式中，不同視圖中相稱的參考字符大體上係指相同的零件。此外，圖式不必然有依照比例繪示，而是在繪示本發明的原理時，大體上可能會出現重點描述的情況。在以下說明中，本發明之各項具體實施例係參照以下作說明：第1至4圖展示裝置之具體實施例的簡化截面圖；第5a至5k圖展示用於形成裝置之程序之一具體實施例；第6a至6g圖展示用於形成裝置之程序之另一具體實施例；第7a至7d圖展示用於形成裝置之程序之又另一具體實施例；以及第8a至8d圖展示用於形成裝置之程序之再另一具體實施例。
具體實施例大體上係關於半導體裝置。更特別的是，具體實施例係關於單石裝置，諸如與微機電系 統(MEMS)及積體電路(IC)整合之系統晶片(system-on-chip；SoC)。舉例而言，相同基板或晶圓上布置該等MEMS及IC。在一項具體實施例中，該基板上布置該IC且該IC上布置該MEMS。將該等MEMS及IC電連接以形成單石SoC。布置於該基板上之該IC可以是特定應用IC(ASIC)，而該MEMS則可包括MEMS組件，諸如濾波器。該濾波器舉例而言，可以是體聲波(bulk acoustic wave；BAW)濾波器。在相同晶圓上提供其它類IC及MEMS組件也可有作用。可將IC SoC上之單石整合型MEMS併入諸如行動電話之射頻(RF)應用或與之配合使用。其它應用中亦可使用位在IC裝置上之單石整合型MEMS。
第1圖展示單石裝置100之一部分之一具體實施例的簡化截面圖。在一項具體實施例中，該單石裝置包括位在MEMS區160中之MEMS裝置、及IC 110。該MEMS裝置可包括諸如濾波器之一或多個MEMS組件，而該IC可包括諸如電晶體之電路組件。該等電晶體可以是CMOS電晶體，而該等濾波器可以是BAW濾波器。其它類電路組件及MEMS組件也可有作用。如圖所示，該裝置包括基板101。該基板包括第一主表面與第二主表面。該第一主表面可稱為頂端表面，該頂端表面可作用為上有形成電路組件之主動面，而該第二主表面可稱為底端表面，該底端表面可以是非主動面。
該基板可以是絕緣體上晶體(crystal-on-insulator；COI)基板。COI基板包括藉由諸如埋 置型氧化物層(buried oxide layer；BOX)之絕緣體層105所分開之薄表面基板102與主體(bulk)基板103。該COI基板可以是絕緣層上覆矽(silicon-on-insulator；SOI)基板。至於SOI，該表面與主體為矽基板。替代地，基板101可以是主體半導體基板，諸如矽(Si)基板。其它類COI基板或主體基板也可有作用。該基板舉例而言，可具有約500um至700um之厚度。該基板之其它厚度也可有作用。
該基板上可布置電路組件111。該等電路組件可以是前段(front-end-of-line；FEOL)電路組件，諸如CMOS電晶體。據了解，該基板上亦可布置其它類FEOL電路組件。舉例而言，電晶體區中布置該等CMOS電晶體。對於其它類電路組件，該基板上亦可提供其它類組件區。電晶體區與組件區可藉由淺溝槽隔離(shallow trench isolation；STI)區予以彼此隔離。STI區舉例而言，圍繞電晶體區。該電晶體區中布置電晶體井。該電晶體包括布置於該基板之該第一主表面上之閘極、以及位在該閘極之第一與第二側邊上之第一與第二源極/汲極(S/D)區。該閘極包括位在閘極介電質上方之閘極電極。
該基板之該第一主表面上BEOL區120中布置後段(BEOL)介電質，將該等電路組件包覆。該BEOL介電質包括複數個層間介電(interlevel dielectric；ILD)階。ILD階包括具有貫孔接觸之接觸介電階、及具有金屬線之金屬介電階。ILD階可使用各種BEOL程序來形成。舉例而言，可運用單鑲嵌、雙鑲嵌、及/或反應性離子蝕刻技術。 可將其它技術用於形成BEOL介電質之ILD階。該等接觸可以是鎢或銅接觸，而該等金屬線可以是銅線。其它類接觸與金屬線也可有作用。金屬階之接觸及金屬線可屬於相同類型的導電材料或不同類型的材料。該等ILD階之介電質舉例而言，可以是氧化矽。諸如氮化矽等用於該等ILD階之其它類介電材料也可有作用。如圖所示，該BEOL介電質可包括四個ILD階。提供具有其它ILD階的數目之BEOL也可有作用。ILD階的數目舉例而言，可取決於設計要求或所涉及的邏輯程序。
在一項具體實施例中，最上ILD階包括接墊貫孔介電階132。該接墊貫孔介電階包括貫孔接觸134。該BEOL區可包括布置於該最上ILD階上方之接墊階140。該接墊階包括鈍化層141、及布置於該鈍化層中之接觸墊142，用以能夠外部連接至位在該BEOL介電質中之接觸、及該基板中之電路組件。舉例而言，該等接觸墊接觸該BEOL介電質之最上ILD階中之一或多個貫孔接觸。該等接觸墊可稱為位在該BEOL區中之IC互連墊或最上接觸。位在該BEOL區中之貫孔接觸與接觸墊舉例而言，可以是Al。其它類導電性貫孔接觸及接觸墊也可有作用。該鈍化層可以是諸如氧化矽之介電層。其它類介電層也可有作用。在一些具體實施例中，該接墊階中可布置對準結構150。舉例而言，如該等接觸墊，該步驟中可形成該等對準結構。在其它介電階中提供對準結構也可有作用。
在一項具體實施例中，MEMS區160中布置 MEMS裝置。如圖所示，該BEOL區中該BEOL介電質之頂部布置該MEMS區。舉例而言，該BEOL區之頂端上布置該MEMS裝置。在一項具體實施例中，該MEMS裝置包括MEMS中介層(interposer)及MEMS堆疊。該MEMS堆疊與該BEOL介電質之間布置該中介層。該MEMS中介層包括布置於該BEOL區中該接墊階之頂部之MEMS中介物介電層162。舉例而言，該BEOL區中該等鈍化層與接觸墊上方布置該MEMS中介物介電層。該MEMS中介物介電層包覆該等鈍化層與接觸墊。在一項具體實施例中，該MEMS中介物介電層為氧化矽層。用於該MEMS中介物介電層之其它類介電材料也可有作用。舉例而言，該MEMS中介物介電層可在低溫程序中由其它氧化物或氮化物所構成。在一些情況下，該MEMS中介物介電層可由介電層堆疊所構成。該介電層堆疊可由相同介電材料或不同介電材料所構成。
該MEMS堆疊包括頂端與底端MEMS表面。在一項具體實施例中，該MEMS堆疊包括主動MEMS層170、以及布置於該主動MEMS層之頂端與底端表面上之圖案化上電極175與圖案化下電極173。舉例而言，該MEMS堆疊可包括單一主動MEMS層。在一些具體實施例中，該MEMS堆疊可包括多重主動MEMS分層堆疊。在一項具體實施例中，該主動MEMS層可以是壓電層。該圖案化下電極舉例而言，可以是布置於該MEMS中介層上之圖案化底端電極，而該圖案化上電極可以是布置於該主動 MEMS層上之圖案化頂端電極。該圖案化底端電極上方可布置該主動MEMS層。該主動MEMS層圍繞並包覆位在該MEMS中介物介電層上之該圖案化底端電極。
該主動MEMS層舉例而言，可以是氮化鋁(AlN)層。提供用於該主動MEMS層之其它材料也可有作用。至於該等頂端與底端電極，其可由諸如Mo之導電材料所構成。適用於使MEMS組件之電極形成的其它類導電材料也可有作用。該等頂端與底端MEMS電極可藉由該主動MEMS層中MEMS接觸貫孔中布置之一或多個MEMS接觸177來互連。該MEMS接觸貫孔舉例而言，穿過該主動MEMS層自其頂端表面延展，以使該MEMS堆疊中之圖案化底端電極曝露。該等MEMS接觸連接該等頂端與底端電極。該等MEMS接觸舉例而言，可由Al所構成。提供用於該等MEMS接觸之其它類導電材料也可有作用。該圖案化頂端電極可包括接觸墊。該等接觸墊舉例而言，可由鍍覆之無鉛SnAg所構成。提供用於該等接觸墊之其它導電材料也可有作用。
該MEMS堆疊上方可布置包封物。在一些情況下，該包封物可以是包封層堆疊。在一項具體實施例中，該包封物包括第一包封層178與第二包封層179。該第一包封層可以是諸如氧化物或氮化物之一或多個介電層。至於該第二包封層，其可以是用於該包封物之密封物。該第二包封層舉例而言，可由氧化物、氮化物或其組合物之一或多個介電層所構成。舉例而言，氮化物層可以是用 於防潮密封之第二包封物之最上層。
在一項具體實施例中，該MEMS裝置包括一或多個MEMS組件。該等MEMS組件舉例而言，包括MEMS腔(cavities)。在一項具體實施例中，該等MEMS腔包括下MEMS腔182與上MEMS腔183。在一項具體實施例中，該MEMS堆疊下面布置該等下MEMS腔，而該MEMS堆疊之頂部則布置該等上MEMS腔。如圖所示，該MEMS中介物介電層中布置該等下MEMS腔。至於上MEMS腔，其係布置於該包封物中。該等下MEMS腔與上MEMS腔可藉由一或多個槽體來互連。提供用於該等MEMS腔之其它組態也可有作用。
在一項具體實施例中，該MEMS中介層中布置一或多個陣列接觸190。陣列接觸可以是貫孔接觸陣列。IC互連墊上布置貫孔接觸陣列，用以將該IC互連墊耦接至位在該MEMS堆疊中之IC MEMS接觸197。該陣列接觸可作用為MEMS中介層接觸。如圖所示，該貫孔接觸陣列係接觸位在該BEOL區中之IC互連墊。在一項具體實施例中，該貫孔接觸陣列穿過該MEMS中介層並且進到該MEMS堆疊延展。舉例而言，該陣列之該貫孔接觸在該MEMS中介物介電層之頂端表面上面突出。該MEMS中介層接觸能夠將該MEMS堆疊中之IC MEMS接觸耦接至該IC互連墊。
該陣列中之該等貫孔接觸舉例而言，可以是貫孔插塞。該陣列之各貫孔接觸舉例而言，可具有約為 3um之高度，穿過該MEMS中介物介電層之厚度，還可具有約1um至約5um之寬度。該陣列之該等貫孔接觸可在該等下MEMS腔上面突出約100nm至約小於1um。在該MEMS中介層中就該陣列之該等貫孔接觸提供其它尺寸也可有作用。該等貫孔接觸可由鎢所構成。就該等貫孔接觸提供諸如Mo、Ge、SiGe、多晶矽等其它類導電材料也可有作用。
在一項具體實施例中，該MEMS堆疊中布置IC MEMS接觸197以提供自該MEMS堆疊至該IC之電連接。在一項具體實施例中，IC MEMS接觸內襯該MEMS堆疊中之IC MEMS接觸貫孔198。在一項具體實施例中，該MEMS堆疊之上或頂端部分中布置該IC MEMS接觸貫孔。舉例而言，該主動MEMS層之上部分中布置該IC MEMS接觸貫孔。該IC MEMS接觸貫孔使該貫孔接觸陣列之頂端表面曝露。舉例而言，該IC MEMS接觸貫孔具有比該陣列中該等貫孔接觸之組合寬度更寬的寬度。該IC MEMS接觸貫孔舉例而言，可具有約50um至100um之寬度。該IC MEMS接觸貫孔之其它尺寸也可有作用。
IC MEMS接觸197內襯該IC MEMS接觸貫孔之側壁與底端，並且包覆該貫孔接觸陣列之頂端表面。該貫孔接觸陣列上方布置之IC MEMS接觸係藉由該貫孔接觸陣列來耦接至該IC互連墊。該IC MEMS接觸舉例而言，可具有約0.5um至2um之厚度。其它厚度也可有作用。在一項具體實施例中，該IC MEMS接觸係如MEMS 接觸177在相同沉積步驟中形成，其係布置於穿過該MEMS主動層延展之MEMS接觸貫孔中。該IC MEMS接觸舉例而言，如MEMS接觸177，係由相同材料所構成。舉例而言，該IC MEMS接觸可由Al所構成。該等IC MEMS接觸舉例而言，係由所具厚度大於1um之厚Al所構成。就該MEMS堆疊中之IC MEMS接觸提供其它導電材料及厚度也可有作用。
如圖所示，該IC MEMS接觸乃接觸該MEMS堆疊之頂端電極。該MEMS堆疊中之IC MEMS接觸從而經由該陣列接觸將該MEMS裝置之電極耦接至該IC互連墊。有一些IC MEMS接觸可不耦接至該MEMS堆疊之頂端電極。舉例而言，該裝置可包括將該頂端電極互連至該等IC互連墊之IC MEMS接觸、以及未進行互連之IC MEMS接觸。IC MEMS接觸之其它組態也可有作用。在一些具體實施例中，裝置100可包括諸如焊料凸塊對該裝置提供外部連接之接觸凸塊199。該等接觸凸塊舉例而言，可布置於該等IC MEMS接觸其中之一或多者與該等MEMS接觸其中之一或多者上方。該包封層舉例而言，圍繞該等接觸凸塊。
雖然所示MEMS區中僅有一個IC MEMS接觸及陣列接觸，據了解，該裝置仍可包括穿過該等MEMS堆疊及MEMS中介層延展之複數個IC MEMS接觸及陣列接觸，用以將該接墊階中之IC互連墊耦接至該MEMS裝置。
如所述，該IC MEMS接觸及該陣列接觸(或中介層接觸)對單石裝置中之電路組件提供電連接，其中該IC上垂直布置該MEMS裝置。舉例而言，該等電路組件之頂部可形成複數個MEMS組件。這有助益地縮減晶片上之佔位面積，並且促使具備形成有IC之MEMS組件的諸裝置提升緊密度。由於以單獨的凸塊晶片取代多個分開的凸塊晶片，該IC之頂部提供該等MEMS組件亦使寄生現象減輕。舉例而言，穿過該等MEMS堆疊及MEMS中介層形成之該IC MEMS接觸及該陣列接觸自該MEMS裝置之頂端表面至該IC直接提供外部連接。再者，由於該IC上垂直布置該等MEMS組件的情況下不需要匹配網路，插入損耗得以降低。由於互連線更短，插入損耗亦得以降低。
第2圖展示單石裝置200之一部分之另一具體實施例的簡化截面圖。在一項具體實施例中，該單石裝置包括位在MEMS區160中之MEMS裝置、及IC 110。該MEMS裝置可包括諸如濾波器之一或多個MEMS組件，而該IC可包括諸如電晶體之電路組件。該裝置舉例而言，類似於第1圖所述者。共通的元件可不作說明或詳細說明。如圖所示，該裝置包括基板101。該基板包括第一主表面與第二主表面。該第一主表面可稱為頂端表面，該頂端表面可作用為上有形成電路組件111之主動面，而該第二主表面可稱為底端表面，該底端表面可以是非主動面。類似於第1圖中之裝置，該基板之第一主表面上布置諸如CMOS電晶體之電路組件。該基板可包括布置於其第一主 表面上之其它類電路組件。該等電路組件舉例而言，可使用FEOL程序來形成。
該基板之該第一主表面上BEOL區120中布置BEOL介電質，將該等電路組件包覆。類似的是，該BEOL介電質包括複數個層間介電(ILD)階。該最上ILD階包括接墊貫孔介電階132。該接墊貫孔介電階包括貫孔接觸134。類似於第1圖中的裝置，該BEOL區可包括布置於該最上ILD階上方之接墊階140。該接墊階包括鈍化層141、及布置於該鈍化層中之接觸墊142，用以能夠連接至該BEOL介電質中之接觸、及該基板中之電路組件。在一些具體實施例中，該接墊階中可布置對準結構150。
在一項具體實施例中，MEMS區160中布置MEMS裝置。如圖所示，該BEOL區中該BEOL介電質之頂部布置該MEMS區。該MEMS裝置包括MEMS中介層及MEMS堆疊。該MEMS堆疊與該BEOL介電質之間布置該中介層。該MEMS中介層包括布置於該BEOL區中該接墊階之頂部之MEMS中介物介電層162。舉例而言，該BEOL區中該等鈍化層與接觸墊上方布置該MEMS中介物介電層。該MEMS中介物介電層可以是氧化矽層。用於該MEMS中介物介電層之其它類介電材料也可有作用。舉例而言，該MEMS中介物介電層可在低溫程序中由其它氧化物或氮化物所構成。在一些情況下，該MEMS中介物介電層可由介電層堆疊所構成。該介電層堆疊可由相同介電材料或不同介電材料所構成。
該MEMS堆疊包括頂端與底端MEMS表面。在一項具體實施例中，該MEMS堆疊包括主動MEMS層170、以及布置於該主動MEMS層之頂端與底端表面上之圖案化上電極175與圖案化下電極173。舉例而言，該MEMS堆疊可包括單一主動MEMS層。在一些具體實施例中，該MEMS堆疊可包括多重主動MEMS分層堆疊。在一項具體實施例中，該主動MEMS層可以是壓電層。該圖案化下電極舉例而言，可以是布置於該MEMS中介層上之圖案化底端電極，而該圖案化上電極可以是布置於該主動MEMS層上之圖案化頂端電極。該圖案化底端電極上方可布置該主動MEMS層。該主動MEMS層圍繞並包覆位在該MEMS中介物介電層上之該圖案化底端電極。該主動MEMS層舉例而言，可以是氮化鋁(AlN)層。提供用於該主動MEMS層之其它材料也可有作用。至於該等頂端與底端電極，其可由諸如Mo之導電材料所構成。適用於使MEMS組件之電極形成的其它類導電材料也可有作用。
該等頂端與底端MEMS電極可藉由該主動MEMS層中MEMS接觸貫孔中布置之一或多個MEMSMEMS接觸177來互連。該MEMS接觸貫孔舉例而言，穿過該主動MEMS層自其頂端表面延展，以使該MEMS堆疊中之圖案化底端電極曝露。該等MEMS接觸連接該等頂端與底端電極。該等MEMS接觸舉例而言，可由Al所構成。提供用於該等MEMS接觸之其它類導電材料也可有作用。該圖案化頂端電極可包括接觸墊。該等接觸墊舉例而言， 可由鍍覆之無鉛SnAg所構成。提供用於該等接觸墊之其它導電材料也可有作用。該MEMS堆疊上方可布置包封物。在一些情況下，該包封物可以是包封層堆疊。在一項具體實施例中，該包封物包括第一包封層178與第二包封層179。該第一包封層可以是諸如氧化物或氮化物之一或多個介電層。至於該第二包封層，其可以是用於該包封物之密封物。該第二包封層舉例而言，可由氧化物、氮化物或其組合物之一或多個介電層所構成。舉例而言，氮化物層可以是用於防潮密封之第二包封物之最上層。
該MEMS裝置舉例而言，可包括MEMS腔。該等MEMS腔包括下MEMS腔182與上MEMS腔183。在一項具體實施例中，該MEMS堆疊下面布置該等下MEMS腔，而該MEMS堆疊上面則布置該等上MEMS腔。如圖所示，該MEMS中介物介電層中布置該等下MEMS腔。至於上MEMS腔，其係布置於該包封物中。提供用於該等MEMS腔之其它組態也可有作用。
在一項具體實施例中，該MEMS中介層中布置一或多個陣列接觸290。陣列接觸可以是貫孔接觸陣列。IC互連墊上布置貫孔接觸陣列，用以將該IC互連墊耦接至位在該MEMS堆疊中之IC MEMS接觸297。該陣列接觸可作用為MEMS中介層接觸。該陣列中之該等貫孔接觸舉例而言，可以是貫孔插塞或錐形貫孔。如圖所示，該BEOL介電質之該IC互連墊上布置該貫孔接觸陣列。該陣列之該等貫孔接觸穿過該MEMS中介層延展以接觸該 MEMS堆疊中之IC MEMS接觸。該等IC MEMS接觸可稍微凹陷到該MEMS中介層內以接觸該陣列接觸之頂端表面。該陣列接觸舉例而言，未超出該MEMS中介層突出。該等陣列接觸能夠將該MEMS堆疊中之IC MEMS接觸耦接至該等IC互連墊。
在一項具體實施例中，該貫孔接觸陣列與該MEMS中介層中該等下MEMS腔之頂端表面實質共面。舉例而言，釋離前，如對應於該等下MEMS腔之犧牲層或島，在相同步驟中形成位在該陣列中之該等貫孔接觸。在一項具體實施例中，該陣列之該等貫孔接觸、及該等MEMS腔之該犧牲層可由相同材料所構成。舉例而言，用於形成該等貫孔接觸之該導電材料亦在相同沉積步驟中用於形成該犧牲層。從而在用於該MEMS裝置之釋離程序前，先以相同材料填充該陣列之該等貫孔接觸、及該MEMS犧牲層。該等貫孔接觸、及該等MEMS腔之犧牲層舉例而言，可由鎢所構成。就該等貫孔接觸提供諸如Mo、Ge、SiGe、多晶矽等其它類導電材料也可有作用。
在一些具體實施例中，該陣列接觸中之該等貫孔接觸可藉由將該等貫孔之側壁與底端內襯之貫孔襯墊291來圍繞。另外，該等下MEMS腔亦可包括將該等空腔之側壁與底端內襯之貫孔襯墊292。該等貫孔襯墊可以是Co與Ti襯墊。提供其它類貫孔襯墊也可有作用。舉例而言，如該陣列之該等貫孔接觸用之貫孔襯墊，相同沉積步驟中形成該等下MEMS腔之貫孔襯墊。該等下MEMS 腔中之貫孔襯墊舉例而言，對於濾波器頻率之磁性調協可有助益。舉例而言，該等貫孔襯墊可以是Co與Ti襯墊。提供其它類襯墊也可有作用。
該等貫孔接觸自該BEOL介電質中該等IC互連接觸之頂端表面至該MEMS中介層之頂端表面的高度舉例而言，可約為3um。至於各貫孔接觸之寬度，其可約為1um至約5um。就該等貫孔接觸提供其它尺寸也可有作用。
在一項具體實施例中，該MEMS堆疊中布置該IC MEMS接觸297。在一項具體實施例中，IC MEMS接觸內襯該MEMS堆疊中之IC MEMS接觸貫孔298。在一項具體實施例中，該IC MEMS接觸貫孔完整地穿過該MEMS堆疊延展。舉例而言，該IC MEMS接觸貫孔完整地穿過該MEMS堆疊自其頂端表面延展至其底端表面。舉例而言，該IC MEMS接觸貫孔完整地穿過該主動MEMS層延展。該IC MEMS接觸貫孔使該貫孔接觸陣列之頂端表面曝露。在一些具體實施例中，可使該IC MEMS接觸貫孔稍微凹陷到該MEMS中介層內以使該貫孔接觸陣列曝露。舉例而言，該IC MEMS接觸貫孔具有比該陣列中該等貫孔接觸之組合寬度更寬的寬度。該IC MEMS接觸貫孔舉例而言，可具有約50um至100um之寬度。該IC MEMS接觸貫孔之其它尺寸也可有作用。
IC MEMS接觸297內襯該IC MEMS接觸貫孔之側壁與底端，並且包覆該貫孔接觸陣列之頂端表面。 該貫孔接觸陣列上方布置之IC MEMS接觸係藉由該貫孔接觸陣列來耦接至該等IC互連墊。該IC MEMS接觸可如MEMS接觸177在相同沉積步驟中形成，其係布置於穿過該主動MEMS層延展之MEMS接觸貫孔中。該IC MEMS接觸舉例而言，如MEMS接觸177係由相同材料所構成。舉例而言，該IC MEMS接觸可由Al所構成。該IC MEMS接觸舉例而言，可具有約0.5um至2um之厚度。該等IC MEMS接觸舉例而言，係由所具厚度大於1um之厚Al所構成。就該MEMS堆疊中之IC MEMS接觸提供其它導電材料及厚度也可有作用。
該IC MEMS接觸之頂端表面可作用為用於外部連接至該IC之接觸墊。該IC MEMS接觸乃接觸該MEMS堆疊之頂端電極。該MEMS堆疊中之IC MEMS接觸從而經由該陣列接觸將該MEMS裝置之電極耦接至該等IC互連墊。在一些具體實施例中，裝置100可包括諸如焊料凸塊299對該裝置提供外部連接之接觸凸塊。該等接觸凸塊舉例而言，可布置於該等IC MEMS接觸其中之一或多者與該等MEMS接觸其中之一或多者上方。該包封層舉例而言，圍繞該等接觸凸塊。
第3圖展示單石裝置300之一部分之另一具體實施例的簡化截面圖。在一項具體實施例中，該單石裝置包括位在MEMS區160中之MEMS裝置、及IC 110。該MEMS裝置可包括一或多個MEMS組件，而該IC可包括電路組件。該裝置舉例而言，類似於第1至2圖所述者。 共通的元件可不作說明或詳細說明。該裝置包括具有第一主表面與第二主表面之基板101。該第一主表面可稱為頂端表面，該頂端表面可作用為上有形成電路組件111之主動面，而該第二主表面可稱為底端表面，類似於第1及2圖中之裝置。
BEOL區120中該基板之該第一主表面上布置BEOL介電質，將該等電路組件包覆。該BEOL介電質包括複數個ILD階。該最上ILD階包括接墊貫孔介電階132。該接墊貫孔介電階包括貫孔接觸134。類似於第1至2圖中的裝置，該BEOL區可包括布置於該最上ILD階上方之接墊階140。該接墊階包括鈍化層141、及布置於該鈍化層中之接觸墊142，用以能夠連接至該BEOL介電質中之接觸、及該基板中之電路組件。在一些具體實施例中，該鈍化階中可布置對準結構150。
MEMS區160中布置MEMS裝置。如圖所示，該BEOL區中該BEOL介電質之頂部布置該MEMS區。舉例而言，該BEOL區之頂端上布置該MEMS裝置。該MEMS裝置包括MEMS中介層及MEMS堆疊。該MEMS中介層包括布置於該BEOL區中該接墊階之頂部之MEMS中介物介電層162。舉例而言，該BEOL區中該等鈍化層與接觸墊上方布置該MEMS中介層。該MEMS中介物介電層可以是氧化矽層。用於該MEMS中介層之其它類介電材料也可有作用。舉例而言，該MEMS中介物介電層可在低溫程序中由其它氧化物或氮化物所構成。在一些情況下， 該MEMS中介層可由介電層堆疊所構成。該介電層堆疊可由相同介電材料或不同介電材料所構成。
該MEMS堆疊包括頂端與底端MEMS表面。在一項具體實施例中，該MEMS堆疊包括主動MEMS層170、以及布置於該主動MEMS層之頂端與底端表面上之圖案化上電極175與圖案化下電極173。舉例而言，該MEMS堆疊可包括單一主動MEMS層。在一些具體實施例中，該MEMS堆疊可包括多重主動MEMS分層堆疊。在一項具體實施例中，該主動MEMS層可以是壓電層。該圖案化下電極舉例而言，可以是布置於該MEMS中介層上之圖案化底端電極，而該圖案化上電極可以是布置於該主動MEMS層上之圖案化頂端電極。該圖案化底端電極上方可布置該主動MEMS層。該主動MEMS層圍繞並包覆位在該MEMS中介物介電層上之該圖案化底端電極。
該等頂端與底端MEMS電極可藉由該主動MEMS層中MEMS接觸貫孔中布置之一或多個MEMS接觸177來互連。該等MEMS接觸貫孔舉例而言，穿過該主動MEMS層自其頂端表面延展，以使該MEMS堆疊中之圖案化底端電極曝露。該等MEMS接觸連接該等頂端與底端電極。該等MEMS貫孔接觸舉例而言，可由Al所構成。提供用於該等MEMS貫孔接觸之其它類導電材料也可有作用。
該MEMS堆疊上方可布置包封物。在一些情況下，該包封物可以是包封層堆疊。在一項具體實施例 中，該包封物包括第一包封層178與第二包封層179。該第一包封層可以是諸如氧化物或氮化物之一或多個介電層。至於該第二包封層，其可以是用於該包封物之密封物。
該MEMS裝置舉例而言，可包括MEMS腔。在一項具體實施例中，該等MEMS腔包括互連之下MEMS腔182與上MEMS腔183。在一項具體實施例中，該MEMS堆疊下面布置該等下MEMS腔，而該MEMS堆疊上面則布置該等上MEMS腔。如圖所示，該MEMS中介層中布置該等下MEMS腔。至於上MEMS腔，其係布置於該包封物中。提供用於該等MEMS腔之其它組態也可有作用。
在一項具體實施例中，該等MEMS堆疊及MEMS中介層中布置IC MEMS接觸397以對該IC提供電連接。在一項具體實施例中，IC MEMS接觸貫孔398中布置IC MEMS接觸397，其穿過該等MEMS堆疊及MEMS中介層延展。該IC MEMS接觸貫孔使該BEOL區中之該等IC互連墊曝露。舉例而言，IC MEMS接觸貫孔完整地穿過該等MEMS中介物介電層與MEMS主動層之深度延展。該IC MEMS接觸貫孔可具有斜置側壁外形。該IC MEMS接觸貫孔舉例而言，可具有約50um至100um之頂端寬度，斜角外形或斜度約為75度，並具有約3um至5um之高度。該IC MEMS接觸貫孔之其它尺寸及組態也可有作用。舉例而言，該IC MEMS接觸貫孔可具有垂直側壁外形。
該IC MEMS接觸內襯該IC MEMS接觸貫 孔之側壁與底端。該IC MEMS接觸舉例而言，可具有約0.5um至2um之厚度。其它厚度也可有作用。該IC MEMS接觸貫孔可由Al所構成。就該IC MEMS接觸貫孔提供其它導電材料也可有作用。該IC MEMS接觸可與MEMS接觸177同時形成，其係布置於穿過該主動MEMS層延展之MEMS接觸貫孔中。舉例而言，如將該MEMS堆疊之頂端與底端電極連接之MEMS接觸，在相同沉積步驟中形成該IC MEMS接觸。
該IC MEMS接觸乃接觸該MEMS裝置之頂端電極。該IC MEMS接觸從而將該MEMS裝置連接至該接墊階中之IC互連墊。在一些具體實施例中，裝置300可包括諸如焊料凸塊對該裝置提供外部連接之接觸凸塊399。該等接觸凸塊舉例而言，可布置於該等IC MEMS接觸其中之一或多者與該等MEMS接觸其中之一或多者上方。該包封層舉例而言，圍繞該等接觸凸塊。
第4圖展示單石裝置400之一部分之又另一具體實施例的簡化截面圖。在一項具體實施例中，該單石裝置包括位在MEMS區160中之MEMS裝置、及IC 110。該MEMS裝置可包括一或多個MEMS組件，而該IC可包括電路組件。該裝置舉例而言，類似於第1至3圖所述者。共通的元件可不作說明或詳細說明。該裝置包括具有第一主表面與第二主表面之基板101。該第一主表面可稱為頂端表面，該頂端表面可作用為上有形成電路組件111之主動面，而該第二主表面可稱為底端表面。
該基板之該第一主表面上BEOL區120中布置BEOL介電質，將該等電路組件包覆。該BEOL介電質包括複數個ILD階。該最上ILD階包括接墊貫孔介電階132。該接墊貫孔介電階包括貫孔接觸134。類似於第1至3圖中的裝置，該BEOL區可包括布置於該最上ILD階上方之接墊階140。該接墊階包括鈍化層141、及布置於該鈍化層中之IC互連墊142，用以能夠連接至該BEOL介電質中之接觸、及該基板中之電路組件。在一些具體實施例中，該鈍化階中可布置對準結構150。
MEMS區160中布置MEMS裝置。如圖所示，該BEOL區中該BEOL介電質之頂部布置該MEMS區。舉例而言，該BEOL介電質之頂部布置該MEMS裝置。在一項具體實施例中，該MEMS裝置包括布置於該接墊階之頂部之MEMS堆疊。舉例而言，該MEMS堆疊係與該等IC互連墊布置於該鈍化層之頂部。
該MEMS堆疊包括頂端與底端MEMS表面。在一項具體實施例中，該MEMS堆疊包括主動MEMS層170、以及布置於該主動MEMS層之頂端與底端表面上之圖案化上電極175與圖案化下電極173。舉例而言，該MEMS堆疊可包括單一主動MEMS層。在一些具體實施例中，該MEMS堆疊可包括多重主動MEMS分層堆疊。在一項具體實施例中，該主動MEMS層可以是壓電層。該圖案化下電極舉例而言，可以是布置於該鈍化層之頂部之圖案化底端電極。該圖案化上電極可以是布置於該主動MEMS 層上之圖案化頂端電極。該圖案化底端電極上方可布置該主動MEMS層。該主動MEMS層圍繞並包覆位在該鈍化層上之該圖案化底端電極。
該等頂端與底端MEMS電極可藉由該主動MEMS層中MEMS接觸貫孔中布置之一或多個MEMS接觸177來互連。該MEMS接觸貫孔舉例而言，穿過該主動MEMS層自其頂端表面延展，以使該MEMS堆疊中之圖案化底端電極曝露。該MEMS接觸貫孔使該圖案化底端電極曝露。該MEMS接觸連接該等頂端與底端電極。該等MEMS貫孔接觸舉例而言，可由Al所構成。提供用於該MEMS貫孔接觸之其它類導電材料也可有作用。該MEMS堆疊上方可布置包封物。在一些情況下，該包封物可以是包封層堆疊。該包封物可包括第一包封層178與第二包封層179。該第一包封層可以是諸如氧化物或氮化物之一或多個介電層。至於該第二包封層，其可以是用於該包封物之密封物。
該MEMS裝置舉例而言，可包括MEMS腔。在一項具體實施例中，該等MEMS腔包括互連之下MEMS腔482與上MEMS腔483。該MEMS堆疊下面布置該等下MEMS腔，而該MEMS堆疊上面則布置該等上MEMS腔。在一項具體實施例中，該BEOL區中該鈍化層中布置該等下MEMS腔。在一項具體實施例中，該等下MEMS腔與該接墊階之該鈍化層中之該等IC互連墊實質共面。至於上MEMS腔，其可布置於該包封物中。提供用於該等MEMS腔之其它組態也可有作用。
在一項具體實施例中，該MEMS堆疊中布置IC MEMS接觸497以對該IC提供電連接。在一項具體實施例中，IC MEMS接觸內襯該MEMS堆疊中之IC MEMS接觸貫孔494。該IC MEMS接觸貫孔完整地穿過該MEMS堆疊延展。舉例而言，該IC MEMS接觸穿過該主動MEMS層自其頂端表面延展至其底端表面。該IC MEMS接觸貫孔使IC互連墊之頂端表面曝露。該IC MEMS接觸貫孔可具有垂直側壁外形。該IC MEMS接觸貫孔舉例而言，可具有約50um至100um之寬度、以及約1um至3um之高度。該IC MEMS接觸貫孔之高度舉例而言，可約為500nm至3um。該等IC MEMS接觸貫孔之其它尺寸及組態也可有作用。舉例而言，該IC MEMS接觸貫孔可具有斜置側壁外形。該鈍化層中該IC互連墊之表面上布置該等IC MEMS接觸。
該等IC MEMS接觸內襯該IC MEMS接觸貫孔之側壁與底端。該等IC MEMS接觸舉例而言，可具有約0.5um至2um之厚度。其它厚度也可有作用。該等IC MEMS接觸可由Al所構成。提供其它導電材料也可有作用。該等IC MEMS接觸可與該等MEMS接觸同時形成，其係布置於穿過該MEMS主動層延展之MEMS接觸貫孔中。舉例而言，如將該MEMS堆疊之頂端與底端電極連接之MEMS接觸，在相同沉積步驟中形成該等IC MEMS接觸。
該IC MEMS接觸乃接觸該MEMS裝置之 頂端電極。該等IC MEMS接觸從而將該MEMS裝置之電極直接連接至該IC互連墊。裝置400可包括對該裝置提供外部連接之接觸凸塊499。該等接觸凸塊舉例而言，可布置於該等IC MEMS接觸其中之一或多者與該等MEMS接觸其中之一或多者上方。
第5a至5k圖展示用於形成裝置之程序500之一具體實施例的簡化截面圖。該裝置舉例而言，類似於第1圖所述者。共通的元件可不作說明或詳細說明。在一項具體實施例中，該程序說明形成在IC上方形成有MEMS裝置之單石裝置。舉例而言，該MEMS裝置可包括一或多個MEMS組件，而該IC可包括電路組件。
請參閱第5a圖，提供基板501。該基板包括第一主表面與第二主表面。在一項具體實施例中，該基板可以是SOI基板。SOI基板包括藉由諸如埋置型氧化物層(BOX)之絕緣體層505所分開之表面基板502與主體基板503。包括該第一主表面之表面基板可以是矽或其它類表面基板。舉例而言，該表面基板可以是碳化矽(SiC)或藍寶石基板。至於包括該第二主表面之主體基板，其可以是矽主體。替代地，基板501可以是主體半導體基板，諸如Si基板。其它類基板也有作用。該基板舉例而言，可具有約500um至700um之厚度。
為簡單論述起見，僅繪示該裝置之一部分。應了解的是，該基板可以是上有形成複數個裝置之晶圓。舉例而言，該基板為經處理用以平行形成複數個裝置 之晶圓。形成該等裝置之後，才將該晶圓分切以單獨化該等裝置。
處理該基板之第一主表面以形成電路組件507。在一項具體實施例中，使用前段(FEOL)處理來形成該等電路組件。舉例而言，該基板之第一主表面上可進行FEOL處理以形成諸如CMOS電晶體之FEOL組件。亦可藉由該FEOL處理來形成其它類電路組件。
在該FEOL處理之後，進行後段(BEOL)處理。該BEOL程序包括在BEOL區510中形成BEOL介電質。該BEOL介電質包覆該基板之第一主表面上之FEOL組件。該BEOL介電質包括複數個層間介電(ILD)階。ILD階包括位在接觸介電階514上方之金屬介電階512。該等金屬與接觸階介電質可以是氧化矽。提供諸如低k介電質等其它介電材料也可有作用。該等金屬與接觸階介電質舉例而言，可藉由化學氣相沉積(chemical vapor deposition；CVD)來形成。該等金屬與接觸階介電質亦可藉由其它技術來形成。
舉例而言，形成該等ILD階之程序包括在諸如電晶體及其它電路組件之FEOL電路組件上方形成第一ILD階。該第一ILD階之介電層作用為該BEOL介電質之預金屬介電層或第一接觸層。該介電層可稱為該BEOL介電質之CA階。CA階介電層中形成接觸。接觸可藉由單鑲嵌程序來形成。舉例而言，貫孔開口係使用遮罩及蝕刻技術在該介電層中形成。舉例而言，介電層上方形成具有 與貫孔之開口對應的圖案化阻劑遮罩。進行諸如反應性離子蝕刻(reactive ion etch；RIE)之異向性蝕刻以形成該等貫孔，使諸如電晶體S/D區及閘極等下面的接觸區曝露。沉積諸如鎢之導電層以包覆該CA介電質並填充該等開口。導電層可藉由濺鍍來形成。其它技術也可有作用。進行諸如化學機械研磨(chemical mechanical polishing；CMP)之平坦化程序以移除過量導電材料，在該CA階中留下接觸插塞。
在該CA階中形成接觸之後，該程序繼續進行以在該晶圓上方形成介電層，將該CA階介電層包覆。該介電層舉例而言，作用為該第一ILD階之第一金屬階M1。該金屬階介電層舉例而言，為氧化矽層。其它類介電層也可有作用。該M1階介電層中形成導線。此等導線可藉由鑲嵌技術來形成。舉例而言，可蝕刻介電層以使用例如遮罩及蝕刻技術來形成溝槽或開口。基板上形成導電層，將開口填充。舉例而言，可形成銅或銅合金層以填充開口。導電材料舉例而言，可藉由諸如電式或無電式鍍覆之鍍覆來形成。其它類型之導電層或形成技術也可有作用。過量導電材料舉例而言，係藉由化學機械研磨(CMP)來移除，留下具有M1介電質之平坦表面。該等第一金屬階M1及CA可稱為第一ILD階。
該程序繼續進行以形成該BEOL介電質之附加ILD階。舉例而言，該程序繼續進行以在該第一ILD階上面形成中間ILD階與上ILD階。金屬階介電質包括導 體或金屬線522，而該接觸階介電質則包括貫孔接觸524。導體及接觸可由諸如銅、銅合金、鋁、鎢或其組合之金屬所構成。其它合適類型的金屬、合金或導電材料也可有作用。在一些情況下，導體及接觸可由相同材料所構成。舉例而言，在上金屬階ILD中，該等導體及接觸可藉由雙鑲嵌程序來形成。這導致導體及接觸具有相同材料。在一些情況下，導體及接觸可具有不同材料。舉例而言，在接觸及導體是藉由單鑲嵌程序來形成的情況下，導體及接觸的材料可不同。其它諸如反應性離子蝕刻(RIE)等技術亦可用於形成金屬線。在一些情況下，該BEOL介電質可包括介於諸ILD階之間、或介於金屬階與接觸階介電質之間的介電質蝕刻終止襯墊。該BEOL介電質之其它組態也可有作用。
該BEOL介電質舉例而言，可包括約四個ILD階。提供具有其它ILD階的數目之BEOL也可有作用。ILD階的數目舉例而言，可取決於設計要求或所涉及的邏輯程序。在一項具體實施例中，該最上ILD階包括接墊貫孔介電階530。該接墊貫孔介電階舉例而言，可以是該BEOL介電質之最上介電階。該接墊貫孔介電階包括貫孔接觸534。該等貫孔接觸舉例而言，可以是Al。用於該等貫孔接觸之其它類導電材料也可有作用。
該最上ILD階上方可形成接墊階540。該接墊階包括鈍化層541及接觸墊542。舉例而言，可形成該等接觸墊以接觸該BEOL介電質之最上ILD階中之一或多 個貫孔接觸。該等接觸墊可稱為該BEOL區中該IC之IC互連墊或最上接觸。該鈍化層可以是諸如氧化矽之介電層。其它類介電層也可有作用。在一些具體實施例中，該鈍化階中可形成對準結構547。該對準結構可以是標記，用於將形成該MEMS裝置之後續程序步驟對準至該BEOL區中之特徵，舉例如該等IC互連墊。該對準標記可與該等IC互連墊同時形成。舉例而言，該等對準標記及IC互連墊可藉由在該BEOL介電質之最上ILD階上沉積導電層並將之圖案化來形成。該等對準標記與IC互連墊舉例而言，可以是Al。其它類型之導電材料也可有作用。
在一項具體實施例中，該晶圓上該IC上方形成MEMS裝置。該晶圓上MEMS區中可形成該MEMS裝置。在一項具體實施例中，該MEMS區位在該BEOL區之頂部。在一項具體實施例中，該MEMS裝置包括MEMS中介層及MEMS堆疊。具有該等IC互連墊之該接墊階上方形成該MEMS中介層。該MEMS中介層包括在該鈍化層、及該鈍化層中之IC互連墊上方沉積之MEMS中介物介電層550。舉例而言，該中介物介電層沉積第一厚度。在一項具體實施例中，該MEMS中介物介電層為氧化矽層。提供就該中介物介電層使用低溫程序所形成之其它類材料也可有作用。舉例而言，該中介物介電層可由其它氧化物或氮化物所構成。將該已沉積之MEMS中介物介電層平坦化以提供平坦的頂端表面。舉例而言，可運用諸如CMP之研磨程序將該MEMS中介物介電層平坦化。其它平 坦化程序也可有作用。
請參閱第5b圖，該MEMS中介物介電層上形成犧牲島(sacrificial islands)555。舉例而言，該MEMS中介物介電層之第一厚度上形成該等犧牲島。該等犧牲島係用於形成MEMS腔，在後續步驟中供該等MEMS組件用。舉例而言，該等犧牲島作用為犧牲層，用於形成MEMS組件之下MEMS腔。該等犧牲島係藉由沉積犧牲層來形成。該犧牲層舉例而言，可具有約100nm至2um之厚度。提供其它厚度也可有作用。該犧牲層舉例而言，可以是非晶Si(A-Si)。低溫程序中形成之其它低溫材料也可有作用。舉例而言，該犧牲層可以是多晶矽、Mo、W、Ge。
接著，將該犧牲層圖案化以形成對應於一或多個下MEMS腔之犧牲島。將該等犧牲島圖案化以對應於該下MEMS腔之所欲尺寸。舉例而言，該等犧牲島之各島可具有約100um、至200um之寬度。就該等犧牲島提供其它寬度也可有作用。該犧牲層舉例而言，係藉由遮罩及蝕刻技術予以圖案化。舉例而言，諸如反應性離子蝕刻(RIE)之乾蝕刻可用於將該等犧牲島圖案化。用於將該等犧牲層圖案化之其它技術也可有作用。該等犧牲島舉例而言，作用為犧牲層，用於在釋離程序中形成一或多個濾波器之下MEMS腔。
形成該等犧牲島之後，沉積該MEMS中介物介電質之另一介電層以包覆該等犧牲島。舉例而言，該MEMS中介物介電層沉積第二厚度以充分包覆該等犧牲 島。如用於在形成該等犧牲島前先使MEMS中介物介電層形成該第一厚度者，該介電層可以是相同材料。提供不同介電層也可有作用。該鈍化層上沉積之該MEMS中介物介電層舉例而言，可由介電層堆疊所構成。該介電層堆疊可由相同材料或不同材料所構成。可進行諸如CMP之平坦化程序，以提供該MEMS中介物介電層之實質平坦的頂端表面557，如第5c圖所示。該MEMS中介層舉例而言，恰好包覆該等犧牲島之頂端表面。
在一項具體實施例中，該MEMS中介層中可形成對準標記(圖未示)。舉例而言，可使用遮罩及蝕刻技術在該介電層中形成對準標記溝槽。替代地，可藉由以下步驟來形成該等犧牲島及對準標記：將該MEMS中介物介電層沉積第一厚度，然後蝕刻該介電層以形成對應於該等犧牲島之空腔，用犧牲材料填充該等空腔，將該晶圓平坦化而為具有該中介物介電層之該等犧牲島提供實質平坦的頂端表面，以及在該中介物介電層中形成對準標記溝槽。
在一項具體實施例中，穿過該MEMS中介物介電層形成貫孔開口陣列560，如第5d圖所示。該貫孔開口陣列對應於待形成之貫孔接觸(或MEMS中介層接觸)陣列。舉例而言，可形成具有垂直側壁之貫孔開口。該等貫孔開口可使用遮罩及蝕刻技術來形成。舉例而言，使用蝕刻遮罩進行諸如反應性離子蝕刻(RIE)之乾蝕刻，以穿過該MEMS中介物介電層形成貫孔開口。該等貫孔開口穿過該MEMS中介物介電層延展，以使該等IC互連墊曝露。 舉例而言，該等貫孔開口穿過該MEMS中介物介電層延展，以使該BEOL區之該接墊階中之該等接觸墊曝露。各貫孔開口舉例而言，可具有約1um之寬度、以及約3um之高度。以其它尺寸提供貫孔開口也可有作用。
形成該等貫孔開口之後，在該晶圓上方沉積導電材料562，諸如鎢。如第5e圖所示，該導電材料填充該等貫孔開口。諸如Mo或Cu等其它導電材料也可有作用。在中介物介電層中形成對準標記溝槽的情況下，該導電材料填充如較早前形成的溝槽，使該等對準標記形成。
請參閱第5f圖，進行諸如CMP之平坦化程序，以移除該MEMS中介層上之過量導電層，使貫孔接觸或貫孔間柱(via studs)563形成。在一項具體實施例中，進行平坦化程序，直到使該MEMS中介物介電層中該等犧牲島之頂端表面曝露為止。舉例而言，該CMP程序移除過量導電材料及MEMS中介物介電層，以使該等犧牲島之該頂端表面曝露。使該等犧牲島之該頂端表面曝露前一直在進行的平坦化程序導致該貫孔接觸陣列在該等犧牲島上面突出。如圖所示，該MEMS中介層中形成貫孔接觸陣列，該等貫孔接觸在該等MEMS中介物介電層及犧牲島之頂端表面上面突出。進行留下該等陣列貫孔接觸在該中介物介電層之該頂端表面上面突出的平坦化程序不用移除該等犧牲島中之犧牲材料。
該等MEMS中介層接觸中之該貫孔接觸陣列接觸該BEOL區之該接墊階中的該IC互連墊，並且耦接 至該基板中諸如CMOS電晶體之該等電路組件。該IC互連墊上形成該貫孔接觸陣列之後，該晶圓上方可沉積介電層。該介電層包覆該等犧牲島、以及該貫孔接觸陣列之頂端表面。舉例而言，該介電層可如上有沉積該介電層之該MEMS中介層，具有相同材料或不同材料，使該MEMS中介層之另一層形成。
該程序接續使該MEMS堆疊形成。在一項具體實施例中，該MEMS中介層上形成圖案化頂端與底端電極及主動MEMS層570。舉例而言，該MEMS中介物介電層上方形成電極層，並且將該電極層圖案化以形成底端電極573。該底端電極可藉由沉積諸如Mo層之電極層來形成。適用於使MEMS裝置之電極形成的其它類導電材料也可有作用。舉例而言，使用諸如RIE之蝕刻，將該底端電極層圖案化以形成該底端電極。
該主動MEMS層可以是單一主動MEMS層或多重主動MEMS分層堆疊。該MEMS中介層上方沉積主動MEMS層570，包覆並圍繞該貫孔接觸陣列之突出部分及該圖案化底端電極，如第5g圖所示。該主動MEMS層可以是壓電層。舉例而言，該主動MEMS層可以是氮化鋁(AlN)層。提供用於該主動MEMS層之其它材料也可有作用。在一些具體實施例中，該主動MEMS層中可形成一或多個MEMS接觸貫孔574。MEMS接觸貫孔穿過該主動MEMS層自該主動MEMS層之頂端表面延展，以使圖案化底端電極曝露。該等MEMS接觸貫孔可使用遮罩及蝕刻技 術來形成。用於形成該等MEMS接觸貫孔之其它技術也可有作用。
該主動MEMS層上形成該MEMS堆疊之頂端電極575，如第5h圖所示。該頂端電極可藉由沉積諸如Mo層之電極層來形成。適用於使MEMS組件之電極形成的其它類導電材料也可有作用。舉例而言，該頂端電極可使用兩步驟電極形成來形成。使用其它技術來形成該頂端電極也可有作用。將該電極層圖案化以形成該頂端電極。該頂端電極可內襯該MEMS貫孔開口之側壁與底端。該圖案化頂端電極上方可進一步沉積介電層580。可將該介電層圖案化，使該等MEMS接觸貫孔曝露。
在一項具體實施例中，於該MEMS堆疊中形成一或多個IC MEMS接觸貫孔585，以使該貫孔接觸陣列突進MEMS堆疊之部分曝露。舉例而言，該MEMS堆疊之上部分中形成該等IC MEMS接觸貫孔，以使該貫孔接觸陣列突進該MEMS堆疊之頂端表面曝露。舉例而言，該主動MEMS層之上部分中形成該等IC MEMS接觸貫孔，以使該主動MEMS層中該貫孔接觸陣列之頂端表面曝露。該等IC MEMS接觸貫孔可具有約50um至100um之寬度、以及約500nm至3um之高度。該等IC MEMS接觸貫孔可使用遮罩及蝕刻技術來形成。用於形成該等IC MEMS接觸貫孔之其它技術也可有作用。
該晶圓上沉積導電層，將該MEMS堆疊中之該等IC MEMS接觸貫孔與該等MEMS接觸貫孔內襯。 該導電層內襯該等IC MEMS接觸貫孔與該等MEMS接觸貫孔之側壁與底端。將該導電層圖案化以移除該晶圓之該頂端表面上該導電層之一部分，使該等IC MEMS接觸貫孔中之一或多個IC MEMS接觸587、及該等MEMS接觸貫孔中之MEMS接觸589形成，如第5i圖所示。該等MEMS接觸589使該MEMS裝置之該等頂端與底端電極互連。至於IC MEMS接觸587，其接觸該MEMS堆疊之該頂端電極、及該貫孔接觸陣列。該貫孔接觸陣列之頂端表面上方形成之IC MEMS接觸係藉由該貫孔接觸陣列來耦接至該等IC互連墊。
該程序接續就MEMS腔釋離蝕刻程序在該主動MEMS層中形成釋離槽590，如第5j圖所示。舉例而言，該等釋離槽可藉由遮罩及蝕刻技術來形成。用於形成釋離槽的其它技術也可有作用。接著，進行釋離程序以移除該MEMS堆疊下面該等犧牲島中之犧牲材料，使一或多個下MEMS腔形成。舉例而言，該MEMS中介層中形成該下MEMS腔。舉例而言，該主動MEMS層下面形成該等下MEMS腔。在一項具體實施例中，進行濕蝕刻以形成該等下MEMS腔。諸如XeF2之蝕刻劑係用於該釋離程序。其它類蝕刻劑或蝕刻程序也可有作用。替代地，該下MEMS腔可在以後的步驟中與上MEMS腔同時遭受釋離。
該程序繼續進行以完成該裝置之形成。舉例而言，可形成對應於上MEMS腔之犧牲層或島。該裝置上方可形成包封物。該包封物可以是包封層堆疊。舉例而 言，第一包封層597係形成於該頂端電極上方，並且包覆該上MEMS腔之該等犧牲島。該第一包封層可以是諸如氧化物或氮化物之一或多個介電層。舉例而言，低溫程序係用於形成該第一包封層。在運用氧化物與氮化物的情況下，該頂端上形成氮化物層。該第一包封層中可形成開口，並且對該上MEMS腔進行釋離。在其他具體實施例中，可同時對該等下MEMS腔與上MEMS腔進行釋離。該第一包封層上方可沉積第二包封層598，如第5k圖所示。該第二包封層舉例而言，可以是用於該包封物之密封物。可形成一或多個開口以舉例而言，在該等MEMS接觸貫孔中之一或多個MEMS接觸上方、及該等IC MEMS接觸貫孔中之一或多個IC MEMS接觸上方沉積接觸凸塊599。亦可進行其它組態及程序以完成本裝置。
如所述，該MEMS堆疊中之IC MEMS接觸經由該MEMS中介層中之該陣列接觸將該MEMS裝置之電極耦接至該等IC互連墊。
第6a至6g圖展示用於形成裝置之程序600之另一具體實施例的簡化截面圖。該裝置舉例而言，類似於第2圖所述者。共通的元件可不作說明或詳細說明。在一項具體實施例中，該程序說明形成在IC上方形成有MEMS裝置之單石裝置。舉例而言，該MEMS裝置可包括一或多個MEMS組件，而該IC可包括電路組件。
請參閱第6a圖，提供類似於第5a圖所述者之基板501。該基板包括第一主表面與第二主表面。處理 該基板之第一主表面以形成電路組件。在一項具體實施例中，使用FEOL處理來形成該等電路組件。舉例而言，該基板之第一主表面上可進行FEOL處理以形成諸如CMOS電晶體之FEOL組件。亦可藉由該FEOL處理來形成其它類電路組件。
在該FEOL處理之後，進行BEOL處理。該BEOL程序包括在BEOL區510中形成BEOL介電質。該BEOL介電質包覆該基板之第一主表面上之FEOL組件。該BEOL介電質包括複數個ILD階。ILD階包括位在接觸介電階上方之金屬介電階。在一項具體實施例中，該最上ILD階包括接墊貫孔介電階530。該接墊貫孔介電階舉例而言，可以是該BEOL介電質之最上介電階。該接墊貫孔介電階包括貫孔接觸534。該等貫孔接觸舉例而言，可以是Al。用於該等貫孔接觸之其它類導電材料也可有作用。
該最上ILD階上方可形成接墊階540。該接墊階包括鈍化層541及接觸墊542。舉例而言，可形成該等接觸墊以接觸該BEOL介電質之最上ILD中之貫孔接觸。該等接觸墊可稱為位在該BEOL區中之IC互連墊。該鈍化層可以是諸如氧化矽之介電層。其它類介電層也可有作用。在一些具體實施例中，該鈍化階中可形成對準結構547。該對準標記可與該等IC互連墊同時形成。舉例而言，該等對準標記及IC互連墊可藉由在該BEOL介電質之最上ILD階上沉積導電層並將之圖案化來形成。該等對準標記與接觸墊舉例而言，可以是Al。其它類型之導電材料也可 有作用。
在一項具體實施例中，該晶圓上該IC上方形成MEMS裝置。該晶圓上該等電路組件上面垂直形成該MEMS裝置。該晶圓上MEMS區中可形成該MEMS裝置。在一項具體實施例中，該MEMS區位在該BEOL區之頂部。在一項具體實施例中，該MEMS裝置包括MEMS中介層及MEMS堆疊。該BEOL介電質之該接墊階上方形成該MEMS中介層。該MEMS中介層包括在該鈍化層、及該鈍化層中之IC互連墊上方沉積之MEMS中介物介電層550。舉例而言，該中介物介電層沉積第一厚度。在一項具體實施例中，該MEMS中介物介電層為氧化矽層。提供就該中介物介電層使用低溫程序所形成之其它類材料也可有作用。舉例而言，該中介物介電層可由其它氧化物或氮化物所構成。將該MEMS中介物介電層平坦化以提供平坦的頂端表面。舉例而言，可運用諸如CMP之研磨程序將該MEMS中介物介電層平坦化。其它平坦化程序也可有作用。該MEMS中介層中可形成對準標記(圖未示)。舉例而言，可使用遮罩及蝕刻技術在該MEMS中介物介電層中形成對準標記溝槽。
在一項具體實施例中，該MEMS中介物介電層中形成貫孔開口陣列610。該貫孔開口陣列對應於待於該MEMS中介層中形成之貫孔接觸陣列。如圖所示，穿過該MEMS中介物介電層形成該貫孔開口陣列。舉例而言，所示為具有垂直側壁之貫孔開口。該等貫孔開口可使 用遮罩及蝕刻技術來形成。舉例而言，使用蝕刻遮罩進行諸如反應性離子蝕刻(RIE)之乾蝕刻，以穿過該MEMS中介物介電層形成貫孔開口。該等貫孔開口穿過該MEMS中介物介電層延展，以使該等IC互連墊曝露。舉例而言，該等貫孔開口穿過該MEMS中介物介電層延展，以使該等IC互連墊曝露。各貫孔開口舉例而言，可具有約1um之寬度、以及約3um之高度。以其它尺寸提供貫孔開口也可有作用。
請參閱第6b圖，該MEMS中介物介電層中形成犧牲島開口615供形成犧牲島用。該等犧牲島開口對應於待隨後形成之該等MEMS組件之下MEMS腔。形成該等犧牲島開口以對應於一或多個下MEMS腔之所欲尺寸。舉例而言，該等犧牲島開口可具有約100um至約200um之寬度、及約100nm至2um之高度。就該等犧牲島提供其它寬度也可有作用。該等犧牲島開口可使用遮罩及諸如RIE之蝕刻技術來形成。用於形成該等犧牲島開口之其它技術也可有作用。
形成該等貫孔開口陣列及犧牲島開口之後，該晶圓上方沉積諸如鎢之導電材料620，如第6c圖所示。該導電材料填充該等貫孔開口陣列及犧牲島開口。諸如Mo、摻雜多晶矽或Cu等其它導電材料也可有作用。在中介物介電層中形成對準標記溝槽的情況下，該導電材料填充如較早前形成的溝槽，使該等對準標記形成。替代地，可將該等對準標記溝槽中之導電材料蝕刻掉，在該中介物 介電層中留下用於該對準標記之形貌。在一些具體實施例中，可沉積諸如Co與Ti之貫孔襯墊，以在形成該導電層(圖未示)前先內襯該等貫孔開口與犧牲島開口。
請參閱第6d圖，進行諸如CMP之平坦化程序以移除過量導電材料，並且使該MEMS中介物介電層之頂端表面曝露，使實質平坦的頂端表面形成。如圖所示，該MEMS中介物介電層中形成貫孔接觸陣列625及犧牲島630。舉例而言，該陣列中之貫孔接觸、及犧牲島在該平坦化程序之後具有共面頂端表面。在如同所述之沉積步驟中，用相同導電材料(或填充材料)填充該等貫孔開口與犧牲島開口，提供由相同材料所構成之貫孔接觸陣列與犧牲島。
接觸該IC互連墊之貫孔接觸陣列如圖所示，將該基板上諸如CMOS電晶體之電路組件耦接至隨後形成的MEMS裝置。至於該等犧牲島，其係用於形成MEMS腔，在後續步驟中供該一或多個MEMS組件用。舉例而言，該等犧牲島作用為犧牲層，用於在釋離程序中形成一或多個濾波器之下MEMS腔。
該程序接續在該晶圓上沉積該MEMS中介物介電質之另一介電層。舉例而言，沉積該MEMS中介物介電層以在形成該MEMS堆疊前，先包覆該等犧牲島與貫孔接觸。舉例而言，沉積該介電層以充分包覆該等犧牲島。如形成該等犧牲島前用於該MEMS中介物介電層者，該層MEMS中介物介電質可以是相同材料。提供不同介電層也 可有作用。舉例而言，該BEOL區上方之該MEMS中介物介電層可由介電層堆疊所構成。該介電層堆疊可由相同材料或不同材料所構成。可進行諸如CMP之平坦化程序，以提供該MEMS中介物介電層之實質平坦的頂端表面。
該程序接續使該MEMS堆疊形成。類似於第5g圖中所述之程序步驟，該MEMS中介層上形成頂端與底端電極及主動MEMS層570。形成該MEMS裝置之圖案化底端電極573，後面跟著沉積該主動MEMS層，如第6e圖所示。該主動MEMS層可以是壓電層。該主動MEMS層包覆該MEMS中介層、及位在該MEMS中介層上之該圖案化底端電極。該主動MEMS層中可形成一或多個MEMS接觸貫孔574。MEMS接觸貫孔自該主動MEMS層之頂端表面延展，以使圖案化底端電極曝露。該等MEMS接觸貫孔可使用遮罩及蝕刻技術來形成。用於形成該等MEMS接觸貫孔之其它技術也可有作用。
類似於第5h圖中所述之程序，該主動MEMS層上形成該MEMS裝置之圖案化頂端電極575，如第6f圖所示。該等頂端電極可藉由沉積諸如Mo層之電極層來形成。適用於使MEMS組件之電極形成的其它類導電材料也可有作用。將該電極層圖案化以形成該頂端電極。該頂端電極內襯該MEMS貫孔開口之側壁與底端。該圖案化頂端電極上方沉積介電層580。可將該介電層圖案化，使該等MEMS接觸貫孔曝露。
在一項具體實施例中，形成一或多個IC MEMS接觸貫孔685，以使該貫孔接觸陣列曝露。請參閱第6f圖，穿過該MEMS堆疊形成IC MEMS接觸貫孔。該IC MEMS接觸貫孔穿過該主動MEMS層之頂端與底端表面延展，以使該陣列之貫孔接觸之頂端表面曝露。在一些情況下，可使該IC MEMS接觸貫孔稍微凹陷到該MEMS中介層之一部分內以使該貫孔接觸陣列曝露。該IC MEMS接觸貫孔舉例而言，可具有約50um至100um之寬度、以及約500nm至3um之高度。該IC MEMS接觸貫孔可使用遮罩及蝕刻技術來形成。用於形成該IC MEMS接觸貫孔之其它技術也可有作用。
該晶圓上沉積導電層，將該等IC MEMS接觸貫孔與該等MEMS接觸貫孔內襯。該導電層內襯該等IC MEMS接觸貫孔之側壁與底端及該等IC MEMS接觸貫孔。將該導電層圖案化以移除該晶圓之該頂端表面上該導電層之一部分，使該等IC MEMS接觸貫孔中之IC MEMS接觸687、及該等MEMS接觸貫孔中之MEMS接觸689形成，如第6g圖所示。該等MEMS接觸689使該MEMS堆疊之該等頂端與底端電極互連。至於該等IC MEMS接觸，其接觸該MEMS堆疊之該頂端電極、及該貫孔接觸陣列。該貫孔接觸陣列之頂端表面上方形成之IC MEMS接觸係藉由該貫孔接觸陣列來耦接至該等IC互連墊。
該程序接續就MEMS腔釋離蝕刻程序在該主動MEMS層中形成釋離槽。舉例而言，該等釋離槽可藉由遮罩及蝕刻技術來形成。用於形成釋離槽的其它技術也 可有作用。可進行釋離程序以移除該等犧牲島中之犧牲材料，使MEMS腔形成。舉例而言，該MEMS中介層中形成下MEMS腔。舉例而言，進行濕蝕刻以形成該等下MEMS腔。替代地，該下MEMS腔可在以後的步驟中與上MEMS腔同時遭受釋離。
該程序繼續進行以完成該裝置之形成。舉例而言，可形成對應於上MEMS腔之犧牲層或島。該裝置上方可形成包封物。該包封物可以是包封層堆疊。舉例而言，第一包封層係形成於該頂端電極上方，並且包覆該上MEMS腔之該等犧牲島。該第一包封層可以是諸如氧化物或氮化物之一或多個介電層。該第一包封層中可形成開口，並且對該等上及/或下MEMS腔進行釋離，端視程序設計而定。該第一包封層上方可沉積第二包封層。該第二包封層舉例而言，可以是用於該包封物之密封物。可形成一或多個開口以舉例而言，在該等MEMS接觸貫孔中之一或多個MEMS接觸上方、及該等IC MEMS接觸貫孔中之一或多個IC MEMS接觸上方沉積接觸凸塊699。亦可進行其它組態及程序以完成本裝置。
如所述，該MEMS堆疊中之IC MEMS接觸經由該MEMS中介層中之該貫孔接觸陣列將該MEMS裝置之電極耦接至該等IC互連墊。
第7a至7d圖展示用於形成裝置之程序700之另一具體實施例的簡化截面圖。該裝置舉例而言，類似於第3圖所述者。共通的元件可不作說明或詳細說明。在 一項具體實施例中，該程序說明形成在IC上方形成有MEMS裝置之單石裝置。舉例而言，該MEMS裝置可包括一或多個MEMS組件，而該IC可包括電路組件。
請參閱第7a圖，提供類似於第5a圖所述者之基板501。該基板包括第一主表面與第二主表面。處理該基板之第一主表面以形成電路組件。舉例而言，該基板之第一主表面上可進行FEOL處理以形成諸如CMOS電晶體之FEOL組件。亦可形成其它類電路組件。在該FEOL處理之後，進行BEOL處理。該BEOL程序包括在BEOL區510中形成BEOL介電質。該BEOL介電質包覆該基板之第一主表面上之FEOL組件。該BEOL介電質包括複數個ILD階。
在一項具體實施例中，該最上ILD階包括接墊貫孔介電階530。該接墊貫孔介電階舉例而言，可以是該BEOL介電質之最上介電階。該接墊貫孔介電階包括貫孔接觸534。該等貫孔接觸舉例而言，可以是Al。用於該等貫孔接觸之其它類導電材料也可有作用。類似於第5a圖中之裝置，該最上ILD階上方可形成接墊階540。該接墊階包括鈍化層541及接觸墊542。在一些具體實施例中，該鈍化階(圖未示)中可形成對準結構。該對準標記可與該等接觸墊同時形成。
處理該晶圓以形成MEMS裝置。該晶圓上該等電路組件上面垂直形成該MEMS裝置。該晶圓上MEMS區中可形成該MEMS裝置。在一項具體實施例中， 該MEMS區位在該BEOL區之頂部。在一項具體實施例中，該MEMS裝置包括MEMS中介層及MEMS堆疊。該BEOL介電質之該接墊階上方形成該MEMS中介層。該MEMS中介層包括在該鈍化層、及該鈍化層中之IC互連墊上方沉積之MEMS中介物介電層550。舉例而言，該中介物介電層沉積第一厚度。可將該MEMS中介物介電層平坦化以提供平坦的頂端表面。
可進行類似於第5b至5c圖之程序步驟。舉例而言，該中介物介電層之第一厚度上形成犧牲島555。形成該等犧牲島之後，沉積該MEMS中介物介電質之另一介電層以包覆該等犧牲島。舉例而言，該MEMS中介物介電層沉積第二厚度以充分包覆該等犧牲島。如用於在形成該等犧牲島前先使MEMS中介物介電層形成該第一厚度者，該介電層可以是相同材料。提供不同介電層也可有作用。該BEOL介電質上沉積之該MEMS中介物介電層舉例而言，可由介電層堆疊所構成。該介電層堆疊可由相同材料或不同材料所構成。可進行諸如CMP之平坦化程序，以提供該MEMS中介物介電層之實質平坦的頂端表面。該MEMS中介物介電層舉例而言，恰好包覆該等犧牲島之頂端表面。另外，該MEMS中介物介電層中可形成對準標記(圖未示)。舉例而言，可使用遮罩及蝕刻技術在該介電層中形成對準標記溝槽。
該程序接續使該MEMS堆疊形成。類似於第5g至5h圖中所述之程序步驟，形成頂端與底端電極及 主動MEMS層570。如第7b圖所示，在該MEMS中介層之頂部上將該MEMS堆疊之底端電極573圖案化，後面跟著沉積主動MEMS層570。該主動MEMS層包覆該MEMS中介物介電層、及位在該MEMS中介物介電層上之該圖案化底端電極。該主動MEMS層中可形成一或多個MEMS接觸貫孔574。MEMS接觸貫孔穿過該主動MEMS層自該主動MEMS層之頂端表面延展，以使圖案化底端電極曝露。
該主動MEMS層上形成該MEMS裝置之頂端電極。該等頂端電極可藉由沉積諸如Mo層之電極層675來形成。適用於使MEMS組件之電極形成的其它類導電材料也可有作用。將該電極層圖案化以形成該頂端電極。該圖案化頂端電極上方沉積介電層580。可將該介電層圖案化，使該等MEMS接觸貫孔曝露。
在一項具體實施例中，穿過該等MEMS堆疊及MEMS中介層形成一或多個IC MEMS接觸貫孔以使該等IC互連墊曝露。請參閱第7c圖，穿過該等MEMS堆疊與MEMS中介層形成IC MEMS接觸貫孔785。該IC MEMS接觸貫孔穿過該等MEMS堆疊及MEMS中介層延展以使該等接觸墊曝露。舉例而言，該IC MEMS接觸貫孔穿過該MEMS中介物介電層與該MEMS主動層之整個深度延展。該IC MEMS接觸貫孔可具有斜置側壁外形。該IC MEMS接觸貫孔舉例而言，可具有約50um至100um之頂端寬度，斜角外形或斜度約為75度，並具有約3um至5um之高度。該IC MEMS接觸貫孔之其它尺寸及組態也 可有作用。舉例而言，IC MEMS接觸貫孔可具有垂直側壁外形。
該晶圓上沉積導電層，將該IC MEMS接觸貫孔與該等MEMS接觸貫孔內襯。該導電層內襯該等IC MEMS接觸貫孔與該等MEMS接觸貫孔之側壁與底端。該導電層舉例而言，可具有約0.5um至2um之厚度。其它厚度也可有作用。該導電層舉例而言，可以是Al。提供其它導電材料也可有作用。將該導電層圖案化以移除該晶圓之該頂端表面上該導電層之一部分，使IC MEMS接觸貫孔785中之IC MEMS接觸787、及該等MEMS接觸貫孔中之MEMS接觸789形成。該等MEMS接觸789使該MEMS堆疊之該等頂端與底端電極互連。至於IC MEMS接觸787，其接觸該MEMS堆疊之該頂端電極、及該IC互連墊。
該程序接續就MEMS腔釋離蝕刻程序形成該MEMS裝置，諸如在該主動MEMS層中形成釋離槽。可進行釋離程序以移除該等犧牲島中之犧牲材料，使MEMS腔形成。舉例而言，該MEMS中介層中形成下MEMS腔。替代地，該下MEMS腔可在以後的步驟中與上MEMS腔同時遭受釋離。該MEMS堆疊之頂部可形成對應於上MEMS腔之犧牲層或島，後面跟著該裝置上方之包封物。該包封物可以是包封層堆疊。舉例而言，第一包封層係形成於該頂端電極上方，並且包覆該上MEMS腔之該等犧牲島。該第一包封層中可形成開口，並且對該等上及/或下MEMS腔進行釋離，端視程序設計而定。該第一包封層上方可沉 積第二包封層。該第二包封層舉例而言，可以是用於該包封物之密封物。可形成一或多個開口以舉例而言，在該等MEMS接觸貫孔中之一或多個MEMS接觸上方、及該IC MEMS接觸貫孔中之一或多個IC MEMS接觸上方沉積接觸凸塊799，如第7d圖所示。亦可進行其它組態及程序以完成本裝置。
第8a至8d圖展示用於形成裝置之程序800之另一具體實施例的簡化截面圖。該裝置舉例而言，類似於第4圖所述者。共通的元件可不作說明或詳細說明。在一項具體實施例中，該程序說明形成在IC上方形成有MEMS裝置之單石裝置。舉例而言，該MEMS裝置可包括一或多個MEMS組件，而該IC可包括電路組件。
請參閱第8a圖，提供類似於第5a圖所述者之基板501。處理該基板之第一主表面以形成電路組件。舉例而言，該基板之第一主表面上可進行FEOL處理。在該FEOL處理之後，進行BEOL處理。該BEOL程序包括在BEOL區510中形成BEOL介電質。該BEOL介電質包覆該基板之第一主表面上之FEOL組件。該BEOL介電質包括複數個ILD階。
該最上ILD階包括接墊貫孔介電階530。該接墊貫孔介電階舉例而言，可以是該BEOL介電質之最上介電階。該接墊貫孔介電階包括貫孔接觸534。類似於第5a圖中之裝置，該最上ILD階上方可形成接墊階540。該接墊階包括鈍化層541及IC互連墊542。在一些具體實施 例中，該鈍化階(圖未示)中可形成對準標記。該等對準標記可與該等接觸墊同時形成。
處理該晶圓以形成MEMS裝置。該晶圓上該等電路組件上面垂直形成該MEMS裝置。該晶圓上MEMS區中可形成該MEMS裝置。在一項具體實施例中，該MEMS區位在該BEOL區之頂部。在一項具體實施例中，該鈍化層中形成用於犧牲島之一或多個開口850。用於該等犧牲島之該等開口對應於要就一或多個MEMS組件形成之下MEMS腔。將該等開口圖案化以對應於該等下MEMS腔之所欲尺寸。舉例而言，各開口可具有約100um至200um之寬度。就該等犧牲島提供用於該等開口之其它寬度也可有作用。該等開口舉例而言，可藉由遮罩及蝕刻技術來形成。用於形成該等開口之其它技術也可有作用。
該晶圓上方沉積犧牲島852，填充用於該等犧牲島之該等開口，如第8b圖所示。該犧牲層舉例而言，可以是非晶Si(A-Si)。低溫程序中形成之其它低溫材料也可有作用。舉例而言，該犧牲層可以是多晶矽、Mo、W、Ge。可進行諸如CMP之平坦化程序以移除該犧牲層之過量材料，使犧牲島855形成，如第8c圖所示。該平坦化程序在該等犧牲島與該鈍化層之間形成實質共面頂端表面。
形成該等犧牲島之後，該鈍化層上方沉積介電層862以包覆該等犧牲島，如第8d圖所示。舉例而言，沉積該介電層以充分包覆該等犧牲島。舉例而言，介電層可以是該接墊階中該鈍化層之另一層。該介電層與該鈍化 層可為相同或不同材料。介電層舉例而言，可以是氧化矽層。就該介電層使用低溫程序所形成之其它類材料也可有作用。可進行諸如CMP之平坦化程序，以提供該介電層之實質平坦的頂端表面。
該程序接續使該MEMS裝置之MEMS堆疊形成。該MEMS堆疊包括頂端與底端電極、以及形成於該BEOL區上方之主動MEMS層870。如第8d圖所示，該鈍化層上將該MEMS裝置之底端電極873圖案化，後面跟著沉積該主動MEMS層。該主動MEMS層包覆該鈍化層、及位在該鈍化層上之該圖案化底端電極。該主動MEMS層中可形成一或多個MEMS接觸貫孔874。MEMS接觸貫孔自該主動MEMS層之頂端表面延展，以使該圖案化底端電極曝露。該等MEMS接觸貫孔係用於在該主動MEMS層中形成MEMS接觸，其連接該MEMS堆疊之頂端與底端電極。
該主動MEMS層上形成該MEMS堆疊之頂端電極。該頂端電極可藉由沉積諸如Mo層之電極層來形成。適用於使MEMS裝置之電極形成的其它類導電材料也可有作用。將該電極層圖案化以形成圖案化頂端電極875。該頂端電極內襯該等MEMS接觸貫孔之側壁與底端。該圖案化頂端電極上方可沉積介電層。可將該介電層圖案化，使該等MEMS接觸貫孔曝露。
在一項具體實施例中，穿過該MEMS堆疊形成一或多個IC MEMS接觸貫孔以使該等IC互連墊曝露。如第8d圖所示，穿過該MEMS堆疊形成IC MEMS接 觸貫孔885。該IC MEMS接觸貫孔穿過該MEMS堆疊延展以使該等IC互連墊曝露。舉例而言，該IC MEMS接觸貫孔穿過該主動MEMS層之整個深度延展。該IC MEMS接觸貫孔可具有垂直側壁外形。該IC MEMS接觸貫孔舉例而言，可具有約50um至100um之寬度、以及約500nm至3um之高度。其它尺寸及組態也可有作用。舉例而言，該IC MEMS接觸貫孔可具有斜置側壁外形。
該晶圓上沉積導電層，將該等IC MEMS接觸貫孔與該等MEMS接觸貫孔內襯。該導電層內襯該IC MEMS接觸貫孔與該等MEMS接觸貫孔之側壁與底端。該導電層舉例而言，可具有約0.5um至2um之厚度。其它厚度也可有作用。該導電層舉例而言，可以是Al。提供其它導電材料也可有作用。將該導電層圖案化以移除該晶圓之該頂端表面上該導電層之一部分，使該IC MEMS接觸貫孔中之IC MEMS接觸887、及該等MEMS接觸貫孔中之MEMS接觸889形成。MEMS接觸889使該MEMS裝置之該等頂端與底端電極互連。至於IC MEMS接觸887，其接觸該MEMS堆疊之該頂端電極、及該IC互連墊。
該程序接續就MEMS腔釋離蝕刻程序形成該MEMS裝置，諸如在該主動MEMS層中形成釋離槽。接著，進行釋離程序以移除該等犧牲島中之犧牲材料，使MEMS腔形成。舉例而言，該鈍化層中形成下MEMS腔。舉例而言，該MEMS堆疊下面形成該等下MEMS腔。替代地，該下MEMS腔可在以後的步驟中與上MEMS腔同時遭 受釋離。該MEMS堆疊上可形成對應於上MEMS腔之犧牲層或島，後面跟著該裝置上方之包封物。該包封物可以是包封層堆疊。舉例而言，第一包封層係形成於該頂端電極上方，並且包覆該上MEMS腔之該等犧牲島。該第一包封層中可形成開口，並且對該等上及下MEMS腔進行釋離，端視程序設計而定。該第一包封層上方可沉積第二包封層。該第二包封層舉例而言，可以是用於該包封物之密封物。可形成一或多個開口以舉例而言，在該等MEMS接觸貫孔中之一或多個MEMS接觸上方、及該等IC MEMS接觸貫孔中之一或多個IC MEMS接觸上方沉積接觸凸塊899。亦可進行其它組態及程序以完成本裝置。
本發明可體現成其它特定形式而不會脫離其精神或主要特性。因此，前述具體實施例在所有層面都要視為說明性，而不是限制本文中所述之發明。本發明之範疇從而係由隨附申請專利範圍指出，而不是由前述說明指出，而且均等於申請專利範圍之意義及範圍內的所有變更全都意欲囊括於其中。
100‧‧‧單石裝置
101‧‧‧基板
102‧‧‧薄表面基板
103‧‧‧主體基板
105‧‧‧絕緣體層
110‧‧‧IC(積體電路)
111‧‧‧電路組件
120‧‧‧BEOL(後段)區
132‧‧‧接墊貫孔介電階
134‧‧‧貫孔接觸
140‧‧‧接墊階
141‧‧‧鈍化層
142‧‧‧接觸墊或IC互連墊
150‧‧‧對準結構
160‧‧‧MEMS(微機電系統)區
162‧‧‧MEMS中介物介電層
170‧‧‧主動MEMS層
173‧‧‧圖案化下電極
175‧‧‧圖案化上電極
177‧‧‧MEMS接觸
178‧‧‧第一包封層
179‧‧‧第二包封層
182‧‧‧下MEMS腔
183‧‧‧上MEMS腔
190‧‧‧陣列接觸
197‧‧‧IC MEMS接觸
198‧‧‧IC MEMS接觸貫孔
199‧‧‧接觸凸塊

Claims (20)

  1. 一種半導體裝置，包含：具有第一表面與第二表面之基板；布置於該基板之該第一表面上之積體電路(IC)組件；布置於該基板之該第一表面上之後段(BEOL)介電質，該BEOL介電質包覆該IC組件，其中，該BEOL介電質包含：具有接觸與互連線用於將該IC組件互連之複數個層間介電(ILD)階，以及位在最上ILD階上之接墊階，該接墊階包含IC互連墊；布置於具有該IC互連墊之該BEOL介電質之頂端上方之微機電系統(MEMS)，其中，該MEMS包含：MEMS堆疊，該MEMS堆疊具有頂端MEMS表面與底端MEMS表面，其中，該MEMS堆疊包括：具有頂端主動MEMS層表面及底端主動MEMS層表面之主動MEMS層，布置於該頂端主動MEMS層表面上之圖案化頂端MEMS電極，以及布置於該底端主動MEMS層表面上之圖案化底端MEMS電極，以及IC MEMS接觸，其中，該IC MEMS接觸內襯至少 部分地穿過該主動MEMS層而布置之IC MEMS接觸貫孔，該IC MEMS接觸係組配成耦接至該IC互連墊；布置於該IC MEMS接觸貫孔中一或多個該IC MEMS接觸上方之一或多個焊料凸塊；以及布置於該MEMS堆疊上方之包封層。
  2. 如申請專利範圍第1項所述之半導體裝置，更包含布置於該BEOL介電質與該MEMS堆疊之間的MEMS中介層，其中，該MEMS中介層包含具有頂端MEMS中介層表面與底端MEMS中介層表面之介電質中介層。
  3. 如申請專利範圍第2項所述之半導體裝置，其中，該MEMS中介層更包含IC中介層接觸，該IC中介層接觸將該IC MEMS接觸耦接至該IC互連墊。
  4. 如申請專利範圍第3項所述之半導體裝置，其中，該IC中介層接觸各包含具有貫孔接觸陣列之陣列接觸。
  5. 如申請專利範圍第4項所述之半導體裝置，其中：該IC中介層接觸之頂端表面於該MEMS中介層之該頂端表面上面並且進到該MEMS堆疊延展；該IC MEMS接觸貫孔部分地穿過該主動MEMS層之上部分延展以使該IC中介層接觸之該頂端表面曝露；以及內襯該IC MEMS接觸貫孔之該IC MEMS接觸係耦接至該IC中介層接觸之該頂端表面。
  6. 如申請專利範圍第4項所述之半導體裝置，其中：該IC中介層接觸未超出該MEMS中介層之該頂端 表面延展；該IC MEMS接觸貫孔完整地穿過該MEMS堆疊延展以使該IC中介層接觸之該頂端表面曝露；以及內襯該IC MEMS接觸貫孔之該IC MEMS接觸係耦接至該IC中介層接觸之該頂端表面。
  7. 如申請專利範圍第2項所述之半導體裝置，其中：該IC MEMS接觸貫孔完整地穿過該MEMS堆疊及MEMS中介層延展以使該IC互連墊曝露；以及該IC MEMS接觸內襯該IC MEMS接觸貫孔並耦接至該IC互連墊。
  8. 如申請專利範圍第1項所述之半導體裝置，其中：該BEOL介電質之頂部上直接布置該MEMS堆疊；該IC MEMS接觸貫孔完整地穿過該MEMS堆疊延展以使該IC中介層接觸之該頂端表面曝露；以及該IC MEMS接觸直接接觸該IC互連墊。
  9. 如申請專利範圍第1項所述之半導體裝置，更包含內襯MEMS接觸貫孔之MEMS接觸，該MEMS接觸貫孔穿過該主動MEMS層之頂端表面與底端表面延展，其中，該MEMS接觸係由如該IC MEMS接觸之相同導電材料所構成。
  10. 如申請專利範圍第1項所述之半導體裝置，其中，該包封層圍繞該焊料凸塊。
  11. 一種形成半導體裝置之方法，該方法包含：提供具有第一表面與第二表面之基板，該基板具 有位在該基板之該第一表面上之積體電路(IC)組件、及在該基板之該第一表面上方形成之後段(BEOL)介電質，該BEOL介電質包覆該IC組件，其中，該BEOL介電質包含：具有接觸與互連線用於將該IC組件互連之複數個層間介電(ILD)階，以及位在最上ILD階上之接墊階，該接墊階包含IC互連墊；以及形成位在具有該IC互連墊之該BEOL介電質上方之微機電系統(MEMS)，其中，形成位在該BEOL介電質上方之該MEMS包含：形成MEMS堆疊，該MEMS堆疊具有頂端MEMS表面與底端MEMS表面，其中，該MEMS堆疊係直接形成於該BEOL介電質之頂部上，且該MEMS堆疊包括：具有頂端主動MEMS層表面及底端主動MEMS層表面之主動MEMS層，布置於該頂端主動MEMS層表面上之圖案化頂端MEMS電極，以及布置於該底端主動MEMS層表面上之圖案化底端MEMS電極，形成至少部分地穿過該主動MEMS層之IC MEMS接觸貫孔，以及形成將該主動MEMS層中之IC MEMS接觸貫 孔內襯之IC MEMS接觸，該IC MEMS接觸係組配成耦接至該IC互連墊。
  12. 如申請專利範圍第11項所述之方法，更包含形成介於該BEOL介電質與該MEMS堆疊之間的MEMS中介層，其中，該MEMS中介層包含具有頂端MEMS中介層表面與底端MEMS中介層表面之介電質中介層。
  13. 如申請專利範圍第12項所述之方法，更包含形成位在該MEMS中介層中用以將該IC MEMS接觸耦接至該IC互連墊之貫孔接觸陣列。
  14. 如申請專利範圍第13項所述之方法，其中：該貫孔接觸陣列於該MEMS中介層之該頂端表面上面突出；形成於該MEMS中介層上方之該MEMS堆疊圍繞並包覆該貫孔接觸陣列之頂端部分；形成該IC MEMS接觸貫孔包含形成部分地穿過該主動MEMS層之上部分延展以使該貫孔接觸陣列之頂端表面曝露之IC MEMS接觸貫孔；以及內襯該IC MEMS接觸貫孔之該IC MEMS接觸係耦接至該貫孔接觸陣列之該頂端表面。
  15. 如申請專利範圍第13項所述之方法，其中：該貫孔接觸陣列未超出該MEMS中介層之該頂端表面延展；形成該IC MEMS接觸貫孔包含形成完整地穿過該MEMS堆疊延展以使該MEMS中介層中該貫孔接觸陣 列之頂端表面曝露之IC MEMS接觸貫孔；以及內襯該IC MEMS接觸貫孔之該IC MEMS接觸係耦接至該貫孔接觸陣列之該頂端表面。
  16. 如申請專利範圍第15項所述之方法，更包含：在該MEMS中介層中形成該貫孔接觸陣列之貫孔開口；形成用於犧牲島之開口，該犧牲島對應於該MEMS中介層中之下MEMS腔；以及沉積填充材料，該填充材料在相同步驟中填充該貫孔接觸陣列之該貫孔開口及用於該犧牲島之該開口。
  17. 如申請專利範圍第16項所述之方法，更包含沉積襯墊，該襯墊先內襯該貫孔接觸陣列之該貫孔開口及用於該犧牲島之該開口，再沉積該填充材料。
  18. 如申請專利範圍第12項所述之方法，其中：形成該IC MEMS接觸貫孔包含形成完整地穿過該MEMS堆疊及MEMS中介層延展以使該IC互連墊曝露之IC MEMS接觸貫孔；以及該IC MEMS接觸內襯該IC MEMS接觸貫孔並直接接觸該IC互連墊。
  19. 如申請專利範圍第11項所述之方法，其中：形成該IC MEMS接觸貫孔包含形成完整地穿過該MEMS堆疊延展以使該IC互連墊曝露之IC MEMS接觸貫孔；以及 該IC MEMS接觸內襯該IC MEMS接觸貫孔並直接接觸該IC互連墊。
  20. 如申請專利範圍第11項所述之方法，更包含在該主動MEMS層中形成MEMS接觸貫孔；以及沉積導電材料以在相同步驟中形成位在該IC MEMS接觸貫孔中之該IC MEMS接觸及位在該MEMS接觸貫孔中之MEMS接觸。
TW107109071A 2017-10-25 2018-03-16 Ｍｅｍｓ與ｉｃ裝置之單石整合及其形成方法 TWI691454B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/793,965 US10189705B1 (en) 2017-10-25 2017-10-25 Monolithic integration of MEMS and IC devices
US15/793,965 2017-10-25

Publications (2)

Publication Number Publication Date
TW201917091A TW201917091A (zh) 2019-05-01
TWI691454B true TWI691454B (zh) 2020-04-21

Family

ID=65032672

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107109071A TWI691454B (zh) 2017-10-25 2018-03-16 Ｍｅｍｓ與ｉｃ裝置之單石整合及其形成方法

Country Status (3)

Country Link
US (1) US10189705B1 (zh)
CN (1) CN109712959B (zh)
TW (1) TWI691454B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109835870B (zh) * 2019-02-19 2020-12-11 厦门大学 一种mems器件与asic处理电路ic的集成封装方法和结构
US11251117B2 (en) * 2019-09-05 2022-02-15 Intel Corporation Self aligned gratings for tight pitch interconnects and methods of fabrication
US20210257312A1 (en) * 2020-02-13 2021-08-19 Texas Instruments Incorporated Strapped copper interconnect for improved electromigration reliability
CN114679150A (zh) * 2020-12-24 2022-06-28 联华电子股份有限公司 半导体元件结构及其制造方法
US11854978B2 (en) * 2021-05-27 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Diagonal backside power and signal routing for an integrated circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200732246A (en) * 2006-02-23 2007-09-01 Univ Nat Chunghsing Chip for manufacturing micro-electromechanical system and micro-electromechanical chip device manufactured from the chip
TW201004857A (en) * 2008-07-23 2010-02-01 Ind Tech Res Inst A packaging structure and method for integration of microelectronics and MEMS devices by 3D stacking
US20100165442A1 (en) * 2006-03-02 2010-07-01 Qualcomm Mems Technologies, Inc. Mems devices with multi-component sacrificial layers
US8367451B2 (en) * 2007-07-23 2013-02-05 Wispry, Inc. Method and structures for fabricating MEMS devices on compliant layers

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW442873B (en) * 1999-01-14 2001-06-23 United Microelectronics Corp Three-dimension stack-type chip structure and its manufacturing method
US7248131B2 (en) 2005-03-14 2007-07-24 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Monolithic vertical integration of an acoustic resonator and electronic circuitry
US20080036100A1 (en) * 2006-05-17 2008-02-14 Tessera, Inc. Solder elements with columnar structures and methods of making the same
US8421082B1 (en) 2010-01-19 2013-04-16 Mcube, Inc. Integrated CMOS and MEMS with air dielectric method and system
US8368152B2 (en) * 2011-04-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device etch stop
US9105751B2 (en) 2011-11-11 2015-08-11 International Business Machines Corporation Integrated semiconductor devices with single crystalline beam, methods of manufacture and design structure
US8587077B2 (en) 2012-01-02 2013-11-19 Windtop Technology Corp. Integrated compact MEMS device with deep trench contacts
US9058455B2 (en) 2012-01-20 2015-06-16 International Business Machines Corporation Backside integration of RF filters for RF front end modules and design structure
DE102012208033B4 (de) 2012-05-14 2020-08-06 Robert Bosch Gmbh Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
US9640531B1 (en) 2014-01-28 2017-05-02 Monolithic 3D Inc. Semiconductor device, structure and methods
WO2014210307A1 (en) 2013-06-26 2014-12-31 Edrees Hassan Co-integrated bulk acoustic wave resonators
US9389906B2 (en) 2013-12-23 2016-07-12 Intel Corporation Latency agnostic transaction buffer for request-grant protocols
KR102311084B1 (ko) 2014-08-07 2021-10-12 인텔 코포레이션 패시브 평면형 디바이스를 갖는 rf 회로 장치 및 패시브 평면형 디바이스를 갖는 rf 회로 시스템
US9546090B1 (en) 2015-08-14 2017-01-17 Globalfoundries Singapore Pte. Ltd. Integrated MEMS-CMOS devices and methods for fabricating MEMS devices and CMOS devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200732246A (en) * 2006-02-23 2007-09-01 Univ Nat Chunghsing Chip for manufacturing micro-electromechanical system and micro-electromechanical chip device manufactured from the chip
US20100165442A1 (en) * 2006-03-02 2010-07-01 Qualcomm Mems Technologies, Inc. Mems devices with multi-component sacrificial layers
US20110205615A1 (en) * 2006-03-02 2011-08-25 Qualcomm Mems Technologies, Inc. Mems devices with multi-component sacrificial layers
US8367451B2 (en) * 2007-07-23 2013-02-05 Wispry, Inc. Method and structures for fabricating MEMS devices on compliant layers
TW201004857A (en) * 2008-07-23 2010-02-01 Ind Tech Res Inst A packaging structure and method for integration of microelectronics and MEMS devices by 3D stacking

Also Published As

Publication number Publication date
TW201917091A (zh) 2019-05-01
CN109712959A (zh) 2019-05-03
US10189705B1 (en) 2019-01-29
CN109712959B (zh) 2022-12-16

Similar Documents

Publication Publication Date Title
US11004832B2 (en) System, structure, and method of manufacturing a semiconductor substrate stack
TWI691454B (zh) Ｍｅｍｓ與ｉｃ裝置之單石整合及其形成方法
US11791243B2 (en) Semiconductor device and method of manufacture
US11398405B2 (en) Method and apparatus for back end of line semiconductor device processing
TWI479554B (zh) 晶圓穿孔及其製造方法
US8202766B2 (en) Method for fabricating through-silicon via structure
US8816491B2 (en) Stacked integrated chips and methods of fabrication thereof
US20220208749A1 (en) Semiconductor devices and methods of manufacture thereof
US20090212438A1 (en) Integrated circuit device comprising conductive vias and method of making the same
TWI727516B (zh) 半導體裝置及其形成方法
US8633107B2 (en) Method of producing a semiconductor device and semiconductor device having a through-wafer interconnect
JP2010045371A (ja) 導電性保護膜を有する貫通電極構造体及びその形成方法
TWI532144B (zh) 半導體裝置與其形成方法及半導體元件
JP2003282573A (ja) 半導体装置のボンディングパッド構造とその製造法
CN108511386B (zh) 分段式防护环及芯片边缘密封件
TWI732526B (zh) 形成三維半導體結構的方法
KR20200052536A (ko) 관통 실리콘 비아를 포함하는 반도체 소자 및 그 제조 방법
CN110858536A (zh) 一种半导体器件的形成方法
CN109712953B (zh) 一种半导体器件的制造方法和半导体器件
CN110783265A (zh) 一种半导体器件及其制作方法
US6087252A (en) Dual damascene
CN111916392A (zh) 半导体装置的制备方法
TWI780985B (zh) 半導體結構及其製造方法
CN117276194A (zh) 半导体制造方法及半导体结构
TWI459507B (zh) 一種製作矽貫通電極的方法