CN117276194A - 半导体制造方法及半导体结构 - Google Patents

半导体制造方法及半导体结构 Download PDF

Info

Publication number
CN117276194A
CN117276194A CN202311231415.5A CN202311231415A CN117276194A CN 117276194 A CN117276194 A CN 117276194A CN 202311231415 A CN202311231415 A CN 202311231415A CN 117276194 A CN117276194 A CN 117276194A
Authority
CN
China
Prior art keywords
semiconductor substrate
semiconductor
front surface
opening
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311231415.5A
Other languages
English (en)
Inventor
曹学文
颜天才
杨列勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuyuan Semiconductor Technology Qingdao Co ltd
Original Assignee
Wuyuan Semiconductor Technology Qingdao Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuyuan Semiconductor Technology Qingdao Co ltd filed Critical Wuyuan Semiconductor Technology Qingdao Co ltd
Priority to CN202311231415.5A priority Critical patent/CN117276194A/zh
Publication of CN117276194A publication Critical patent/CN117276194A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种半导体制造方法及半导体结构，其中，半导体制造方包括以下步骤：提供一半导体衬底，在半导体衬底的前表面形成有芯片组件；图形化半导体衬底，形成从半导体衬底的前表面延伸至半导体衬底内部至少一部分的开口；金属化开口并形成覆盖在半导体衬底的前表面之上的金属覆盖层；图形化金属覆盖层，金属覆盖层位于开口上方的区域为保留区域，金属覆盖层位于保留区域之外的其它区域为待移除区域，移除金属覆盖层的待移除区域；在半导体衬底的前表面覆盖层间电介质，层间电介质包裹住金属覆盖层的保留区域；平坦化层间电介质，且使保留区域的顶部露出。该方法可以减少或避免在金属化过程中形成接缝等缺陷，提高晶体管的电性良率。

Description

半导体制造方法及半导体结构
技术领域
本发明属于半导体技术领域，尤其涉及一种半导体制造方法及半导体结构。
背景技术
自“摩尔定律”提出以来，微电子器件密度几乎沿着“摩尔定律”的预言发展。为了提高电路密度，微电子制造已由二维向三维发展。方法之一是将芯片堆叠以后进行封装，由此产生了三维电路封装技术(3D IC packaging)。三维电路封装技术中，要实现硅芯片上下层之间的连接，需要一种能够贯通硅芯片的加工工艺，即TSV技术。
如图1a-图1c所示，硅芯片包括半导体衬底100、形成在半导体衬底之上的芯片组件以及覆盖在半导体衬底之上的层间电介质(ILD)层101。为了实现各层芯片之间的互联，需要借助TSV技术形成通孔并金属化。首先，形成由层间电介质101延伸至半导体衬底100中的开口120’，随后在开口120’中填充或生长金属200对开口120’进行金属化，金属化完成后进行后表面减薄和键合等工序完成各层之间的连接。在以上步骤中，通孔金属化是各层之间实现连接的关键，也是TSV工艺的难点。
如图1c所示，由于TSV通孔通常深宽比较大，特别是当深宽比大于5时，通孔金属化过程中很容易出现接缝201等缺陷，影响晶体管电性良率。
发明内容
针对相关技术中存在的至少一个不足之处，本发明提供了一种半导体制造方法及半导体结构，可以减少或避免在金属化过程中形成接缝等缺陷，提高晶体管的电性良率。
本申请第一方面提供一种半导体制造方法，包括以下步骤：
提供一半导体衬底，半导体衬底包括前表面，在半导体衬底的前表面形成有芯片组件；
图形化半导体衬底，以形成从半导体衬底的前表面延伸至半导体衬底内部至少一部分的开口；
金属化开口并形成覆盖在半导体衬底的前表面之上的金属覆盖层；
图形化金属覆盖层，金属覆盖层位于开口上方的区域为保留区域，金属覆盖层位于保留区域之外的其它区域为待移除区域，移除金属覆盖层的待移除区域以在保留区域之外的其它区域露出半导体衬底的前表面；
在半导体衬底的前表面覆盖层间电介质，层间电介质包裹住金属覆盖层的保留区域；
平坦化层间电介质，且使保留区域的顶部露出。
在本申请第一方面的一些实施例中，图形化半导体衬底包括以下步骤：
光刻半导体衬底：在半导体衬底的前表面形成第一光阻层，执行光刻工艺以图形化第一光阻层；
刻蚀半导体衬底：以图形化后的第一光阻层作为掩膜刻蚀半导体衬底，以在半导体衬底中形成从半导体衬底的前表面延伸至半导体衬底内部的开口，去除第一光阻层。
在本申请第一方面的一些实施例中，在金属化开口步骤中，采用金属溅镀工艺、物理气相沉积工艺或化学气相沉积工艺。
在本申请第一方面的一些实施例中，图形化金属覆盖层包括以下步骤：
光刻金属覆盖层：在金属覆盖层之上形成第二光阻层，执行光刻工艺以图形化第二光阻层，第二光阻层位于开口上方的区域被保留，第二光阻层位于开口上方以外的区域被移除；
刻蚀金属覆盖层：以图形化后的第二光阻层作为掩膜刻蚀金属覆盖层的待移除区域，将待移除区域去除以在保留区域之外的其它区域露出半导体衬底的前表面，去除第二光阻层。
在本申请第一方面的一些实施例中，在平坦化层间电介质之后，还包括：在层间电介质之上形成金属层，以用于封装过程的电连接。
本申请第二方面提供一种根据本申请第一方面任一实施例所述的半导体制造方法制造而成的半导体结构。
在本申请第二方面的一些实施例中，该半导体结构包括用于硅芯片之间互连的金属化的硅通孔，金属化的硅通孔包括位于半导体衬底中的金属化的开口和位于层间电介质中的金属覆盖层的保留区域。
在本申请第二方面的一些实施例中，开口的深宽比小于等于5，硅通孔的深宽比大于5。
在本申请第二方面的一些实施例中，金属化的硅通孔所选用的材料为铝、铜或钨。
与现有技术相比，本发明的优点和积极效果在于：
(1)本申请至少一个实施例所提供的半导体制造方法，对现有金属化工艺的整体工序进行调整，将金属填充工序前置，同时将层间电介质的形成工序后置，降低了需要进行填充的开口的深宽比，硅通孔的形成和金属化分为两部分分别进行，两部分共同构成具有所需深宽比的金属化的硅通孔，该方法可以从根本上解决或避免由于高深宽比所造成的金属化的硅通孔内部出现接缝等缺陷，由于可以大幅降低深宽比，对于缺陷的改善效果显著，提高晶体管的电性良率。
(2)本申请至少一个实施例所提供的半导体结构，其金属化的硅通孔由两部分构成，一部分通过填充形成，另一部分采用图形化形成，在金属化的硅通孔内部不会或很少出现由于高深宽比下填充所出现的接缝或空隙等缺陷，由该半导体结构互连形成的晶体管具有较好的电性良率。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1a-图1c为现有技术中硅通孔金属化过程的示意图；
图2为本申请实施例所提供的半导体制造方法的流程图；
图3a为本申请实施例中执行步骤S1后半导体结构的示意图；
图3b-图3d为本申请实施例中执行步骤S2过程中半导体结构的示意图；
图3e为本申请实施例中执行步骤S3后半导体结构的示意图；
图3f-图3h为为本申请实施例中执行步骤S4过程中半导体结构的示意图；
图3i为本申请实施例中执行步骤S5后半导体结构的示意图；
图3j为本申请实施例中执行步骤S6后半导体结构的示意图；
图3k为本申请实施例中执行步骤S7后半导体结构的示意图。
图中：
100、半导体衬底；100a、半导体衬底的前表面；100b、半导体衬底的后表面；101、层间电介质层；110、层间电介质；120’、开口(现有技术)；120、开口；121、金属化的开口；200、金属；201、接缝；301、第一光阻层；302、第二光阻层；400、金属覆盖层；400a、金属覆盖层的保留区域；400b金属覆盖层的待移除区域；500、金属层。
具体实施方式
下面将结合本发明实施例中的附图，对实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而非全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
显而易见地，下面描述中的附图仅仅是本申请的一些示例或实施例，对于本领域的普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图将本申请应用于其他类似情景。此外，还可以理解的是，虽然这种开发过程中所作出的努力可能是复杂并且冗长的，然而对于与本申请公开的内容相关的本领域的普通技术人员而言，在本申请揭露的技术内容的基础上进行的一些设计，制造或者生产等变更只是常规的技术手段，不应当理解为本申请公开的内容不充分。
在本申请中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域普通技术人员显式地和隐式地理解的是，本申请所描述的实施例在不冲突的情况下，可以与其它实施例相结合。术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
本申请实施例提供了一种半导体制造方法，该半导体制造方法特别适用于在半导体制造或封装过程中对深宽比较高(例如，大于5)的开口进行金属化，以避免在金属化的开口中出现接缝或空隙等缺陷。
本申请中所述的“深宽比”是指形成在硅芯片中的开口的高度与宽度的比值。在本申请中，术语“硅通孔”是指填充有导电材料(例如，金属材料)的开口，其中，导电材料穿过半导体衬底的至少一部分。在本申请中，没有具体示出或描述的元件可以采用本领域技术人员已知的多种形式。而且，当一层被称为在另一层之上或在衬底之上时，其可以直接在另一层之上或衬底之上，或者还可以出现中间层。
以下详细介绍本发明的实施例，其实施例在附图中示出。在尽可能的情况下，在附图和说明书中使用相同参考标号表示相同或相似的部分。附图中各结构的大小或比例可以与实际不同，仅用于示意。
如图2所示，本申请实施例所提供的半导体制造方法，包括以下步骤：
S1：提供一半导体衬底，半导体衬底包括前表面和后表面，在半导体衬底的前表面形成有芯片组件；
S2：图形化半导体衬底，以形成从半导体衬底的前表面延伸至半导体衬底内部至少一部分的开口；
S3：金属化开口并形成覆盖在半导体衬底的前表面之上的金属覆盖层；
S4：图形化金属覆盖层，金属覆盖层位于开口上方的区域为保留区域，金属覆盖层位于保留区域之外的其它区域为待移除区域，移除金属覆盖层的待移除区域以在保留区域之外的其它区域露出半导体衬底的前表面；
S5：在半导体衬底的前表面覆盖层间电介质，层间电介质包裹住金属覆盖层的保留区域；
S6：平坦化层间电介质，且使金属覆盖层的保留区域的顶部露出。
本申请以上实施例所提供的半导体制造方法，其对现有金属化工艺的整体工序进行调整，将金属填充工序前置，同时将层间电介质的形成工序后置，降低了需要进行填充的开口的深宽比，配合金属覆盖层5的图形化工序，硅通孔的形成和金属化分为两部分分别进行，一部分采用填充形成，另一部分采用图形化形成，两部分共同构成具有所需深宽比的金属化的硅通孔，该方法可以从根本上解决或避免由于高深宽比所造成的金属化的硅通孔内部出现接缝等缺陷，为TSV技术中减少或避免通孔金属化过程的缺陷提供了另一种新的思路，由于可以大幅降低深宽比，对于缺陷的改善效果显著。
以下将结合附图对以上制造方法中的各步骤进行详细描述。
在本申请实施例中，半导体的结构借助晶圆所形成。具体地，步骤S1，在晶圆中形成半导体衬底100，如图3a所示，半导体衬底100包括前表面100a和后表面100b，在半导体衬底100的前表面100a中和/或上形成一个或两个以上的芯片组件(图中未示出)。
在一些实施例中，半导体衬底100为体硅衬底(bulk substrate)，可替换地，还可以为绝缘层上半导体衬底100，例如绝缘层上硅(silicon-on-insulator，SOI)衬底、绝缘层上硅锗(silicon germanium-on-insulator，SGOI)衬底、或绝缘层上锗(germanium-on-insulator，GOI)衬底。
在一些实施例中，芯片组件可以包括多个单独的电路元件，例如，晶体管(例如MOS)、二极管、电阻器、电容器和/或通过多种集成电路制造工艺形成的其他有源或无源半导体器件。关于芯片组件的具体形成方法，在本申请中不做详细说明，可参考任何能够形成芯片组件的现有技术方法。可以理解的是，在后续图形化过程中，如必要，本领域技术人员可以也能够采取必要措施对芯片组件进行保护而使其避免受到图形化的影响，这些措施可以在现有技术中进行合理选择，本申请不做限制。
本申请为了降低开口120的深宽比，在半导体衬底100及其上必要工序完成后，首先执行S2步骤对半导体衬底100进行图形化，通过图形化形成从半导体衬底100的前表面100a延伸至半导体衬底100内部至少一部分的开口120。此时，开口120的深宽比通常不会太大，例如，通常小于5，对具有这种深宽比的开口120进行金属填充时，缝隙或空隙等缺陷会明显减少。
利用步骤S2对半导体衬底100进行图形化具体包括以下步骤：
S21光刻半导体衬底100：在半导体衬底100的前表面100a形成第一光阻层301，执行光刻工艺以图形化第一光阻层301，参考图3b和图3c；具体地，在本步骤中隐含地包括未明确指出的进行光刻所必要的或可选的工序，例如，底膜处理、涂胶、前烘、曝光、显影和/或其它光刻工序，对应需要形成硅通孔的位置露出半导体衬底100的前表面100a；
S22刻蚀半导体衬底100：以图形化后的第一光阻层301作为掩膜刻蚀半导体衬底100，以在半导体衬底100中形成从半导体衬底100的前表面100a延伸至半导体衬底100内部的开口120，去除第一光阻层301后结构如图3d所示。本步骤可以采用任何可以实现刻蚀的方法实现，例如，通过湿法刻蚀或干法刻蚀工艺、等离子蚀刻工艺、激光钻孔等。其中，干法刻蚀利用等离子体气体轰击材料表面达到刻蚀效果，由于具有刻蚀速率高、方向性好，可以制造大深宽比的孔，且刻蚀速率可控性强等特点，是目前最常使用的方法。在一些实施例中，刻蚀工艺包括深反应离子蚀刻工艺(RIE)以蚀刻半导体衬底100的一部分。
在对半导体衬底100图形化后，获得了从半导体衬底100的前表面100a延伸至半导体衬底100内部至少一部分的开口120，该开口120通常具有不大于5的深宽比。针对该开口120执行步骤S3进行金属化，在开口120内部填满金属材料，同时在半导体衬底100的前表面100a之上形成具有一定厚度的金属覆盖层400。开口120金属化及金属覆盖层400的形成采用现有技术中任何可以实现金属填充的工艺均可，本申请不做特别限定。例如，在一些实施例中，可以采用金属溅镀工艺、物理气相沉积工艺或化学气相沉积工艺等。在该过程中，由于开口120的深宽比较小，金属材料可以比较容易的填满开口120的整个内部，基本不会或很少出现接缝或空隙等缺陷，降低接触缝的电阻率和电容值，提高晶体管电性良率。在一些实施例中，步骤S3中进行金属化的金属为铝、铜或钨。
在金属化工序后，执行步骤S4图形化金属覆盖层400，其中，金属覆盖层400位于开口120上方的区域为保留区域400a，金属覆盖层400位于保留区域400a之外的其它区域为待移除区域400b，通过图形化将待移除区域400b去除，形成的结构如图3h所示。
利用步骤S4对金属覆盖层400进行图形化具体包括以下步骤：
S41光刻金属覆盖层400：在金属覆盖层400之上形成第二光阻层302，执行光刻工艺以图形化第二光阻层302，第二光阻层302位于开口120上方的区域被保留，第二光阻层302位于开口120上方以外的区域被移除，参考图3f和图3g；具体地，在本步骤中隐含地包括未明确指出的进行光刻所必要的或可选的工序，例如，底膜处理、涂胶、前烘、对准、曝光、显影和/或其它光刻工序，图形化后的第二光阻层302对位于开口120之上保留区域400a进行保护；
S42刻蚀半导体衬底100：以图形化后的第二光阻层302作为掩膜刻蚀金属覆盖层400的待移除区域400b，将待移除区域400b去除以在保留区域400a之外的其它区域露出半导体衬底100的前表面100a，金属覆盖层400的保留区域400a由于第二光阻层302的保护被保留下来，随后去除第二光阻层302，结构如图3h所示。本步骤可以采用任何可以实现金属刻蚀的方法实现，例如，通过化学刻蚀工艺、电化学刻蚀工艺、等离子刻蚀工艺、激光刻蚀工艺等。被保留下来的金属覆盖层400的保留区域400a与金属化的开口121在竖向上对齐或近似对齐，共同构成具有所需深宽比的硅通孔。
随后，执行步骤S5，形成覆盖半导体衬底100的前表面100a的层间电介质(ILD)，层间电介质110包裹住金属覆盖层400的保留区域400a。经过步骤S6后所形成的半导体结构的截面图如图3i所示。在一些实施例中，层间电介质110可以采用含氧电介质材料，例如，可以是氧化硅(SiO)、氮化硅(SiN)、氮氧化硅(SiON)、四乙基原硅酸酯(TEOS)氧化物、磷硅玻璃(PSG)、硼硅玻璃(BSG)、掺杂硼的磷硅玻璃(BPSG)等。在一些实施例中，层间电介质110可以通过沉积工艺，例如，化学气相沉积(CVD)、物理气相沉积(PVD)、高密度等离子体(HDP)工艺、原子层沉积(ALD)等工艺所形成。需要说明的是，所形成的层间电介质110可能与金属覆盖层400的保留区域400a之间不存在缝隙地紧密接触或者也可能与金属覆盖层400的保留区域400a的下方存在间隙，具体取决所选取的工艺，但可以理解的是，层间电介质110与金属覆盖层400的保留区域400a之间存在的缝隙不会对互连后晶体管的电性良率造成不良影响。
接下来，执行步骤S6平坦化层间电介质110的表面，并且使被留下的金属覆盖层400的保留区域400a的顶部露出，如图3j所示。在一些实施例中，该平坦化工艺，可采用蚀刻、化学机械研磨(CMP)等现有的方法。
经过以上各步骤所制造而成的半导体结构如图3j所示，由于该半导体结构的金属化的硅通孔的下半部分(即，金属化的开口121)通过填充形成，上半部分(即，金属覆盖层400的保留区域400a)通过图形化金属覆盖层400形成，因此，金属化的硅通孔内部不会或很少出现由于高深宽比下填充所出现的接缝或空隙等缺陷，提高了由该半导体结构互连形成的晶体管的电性良率。
在一些实施例中，本申请经过以上半导体制造方法制造而成的半导体结构，开口120的深宽比小于等于5，因此，可以基本不产生接缝地进行填充。
在一些实施例中，金属化的开口121与金属覆盖层400的保留区域400a所构成的硅通孔的深宽比大于5，由于通过本申请以上实施例的半导体制造方法制造而成，金属化后可以形成基本无接缝缺陷的高深宽比的硅通孔。
在一些实施例中，在步骤S6平坦化层间电介质110之后，还包括步骤S7，如图3k所示，在层间电介质110之上形成金属层500，在金属层500中可以形成用于互连的导电元件(图中未示出)，用于实现封装过程的电连接。
最后应当说明的是：本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
以上实施例仅用以说明本发明的技术方案而非对其限制；尽管参照较佳实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者对部分技术特征进行等同替换；而不脱离本发明技术方案的精神，其均应涵盖在本发明请求保护的技术方案范围当中。

Claims (9)

1.一种半导体制造方法，其特征在于，包括以下步骤：
提供一半导体衬底，所述半导体衬底包括前表面，在所述半导体衬底的前表面形成有芯片组件；
图形化所述半导体衬底，以形成从所述半导体衬底的前表面延伸至所述半导体衬底内部至少一部分的开口；
金属化所述开口并形成覆盖在所述半导体衬底的前表面之上的金属覆盖层；
图形化所述金属覆盖层，所述金属覆盖层位于所述开口上方的区域为保留区域，所述金属覆盖层位于所述保留区域之外的其它区域为待移除区域，移除所述金属覆盖层的所述待移除区域以在所述保留区域之外的其它区域露出所述半导体衬底的前表面；
在所述半导体衬底的前表面覆盖层间电介质，所述层间电介质包裹住所述金属覆盖层的所述保留区域；
平坦化所述层间电介质，且使所述保留区域的顶部露出。
2.根据权利要求1所述的半导体制造方法，其特征在于，图形化所述半导体衬底包括以下步骤：
光刻所述半导体衬底：在所述半导体衬底的前表面形成第一光阻层，执行光刻工艺以图形化所述第一光阻层；
刻蚀所述半导体衬底：以图形化后的所述第一光阻层作为掩膜刻蚀所述半导体衬底，以在所述半导体衬底中形成从所述半导体衬底的前表面延伸至所述半导体衬底内部的所述开口，去除所述第一光阻层。
3.根据权利要求1所述的半导体制造方法，其特征在于，在金属化所述开口步骤中，采用金属溅镀工艺、物理气相沉积工艺或化学气相沉积工艺。
4.根据权利要求1所述的半导体制造方法，其特征在于，图形化所述金属覆盖层包括以下步骤：
光刻所述金属覆盖层：在所述金属覆盖层之上形成第二光阻层，执行光刻工艺以图形化所述第二光阻层，所述第二光阻层位于所述开口上方的区域被保留，所述第二光阻层位于所述开口上方以外的区域被移除；
刻蚀所述金属覆盖层：以图形化后的所述第二光阻层作为掩膜刻蚀所述金属覆盖层的所述待移除区域，将所述待移除区域去除以在所述保留区域之外的其它区域露出所述半导体衬底的所述前表面，去除所述第二光阻层。
5.根据权利要求1所述的半导体制造方法，其特征在于，在平坦化所述层间电介质之后，还包括：在所述层间电介质之上形成金属层，以用于封装过程的电连接。
6.一种根据权利要求1-5任一项所述的半导体制造方法制造而成的半导体结构。
7.根据权利要求6所述的半导体结构，其特征在于，包括用于硅芯片之间互连的金属化的硅通孔，所述金属化的硅通孔包括位于所述半导体衬底中的金属化的所述开口和位于所述层间电介质中的所述金属覆盖层的所述保留区域。
8.根据权利要求7所述的半导体结构，其特征在于，所述开口的深宽比小于等于5，所述硅通孔的深宽比大于5。
9.根据权利要求7所述的半导体结构，其特征在于，所述金属化的硅通孔所选用的材料为铝、铜或钨。
CN202311231415.5A 2023-09-22 2023-09-22 半导体制造方法及半导体结构 Pending CN117276194A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311231415.5A CN117276194A (zh) 2023-09-22 2023-09-22 半导体制造方法及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311231415.5A CN117276194A (zh) 2023-09-22 2023-09-22 半导体制造方法及半导体结构

Publications (1)

Publication Number Publication Date
CN117276194A true CN117276194A (zh) 2023-12-22

Family

ID=89200350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311231415.5A Pending CN117276194A (zh) 2023-09-22 2023-09-22 半导体制造方法及半导体结构

Country Status (1)

Country Link
CN (1) CN117276194A (zh)

Similar Documents

Publication Publication Date Title
US11398405B2 (en) Method and apparatus for back end of line semiconductor device processing
US8816491B2 (en) Stacked integrated chips and methods of fabrication thereof
US11798916B2 (en) 3DIC interconnect apparatus and method
US10840287B2 (en) 3DIC interconnect apparatus and method
US7786584B2 (en) Through substrate via semiconductor components
US8202766B2 (en) Method for fabricating through-silicon via structure
USRE47709E1 (en) Forming grounded through-silicon vias in a semiconductor substrate
US8252659B2 (en) Method for producing interconnect structures for integrated circuits
US8421238B2 (en) Stacked semiconductor device with through via
US20090212438A1 (en) Integrated circuit device comprising conductive vias and method of making the same
TWI691454B (zh) Ｍｅｍｓ與ｉｃ裝置之單石整合及其形成方法
JP4847072B2 (ja) 半導体集積回路装置およびその製造方法
US11508619B2 (en) Electrical connection structure and method of forming the same
US11315904B2 (en) Semiconductor assembly and method of manufacturing the same
CN117276194A (zh) 半导体制造方法及半导体结构
TWI518861B (zh) 矽穿孔結構及其製法
US20230377968A1 (en) Redistribution layer metallic structure and method
TWI447881B (zh) 矽貫通電極結構及其製法
KR100678008B1 (ko) 반도체 소자의 금속 배선 형성 방법
TW202410378A (zh) 具有電感器的半導體裝置及其製造方法
TWI502716B (zh) 一種製作矽貫通電極的方法
TWI459507B (zh) 一種製作矽貫通電極的方法
CN118053770A (zh) 半导体结构及其形成方法、以及封装结构
TW201324726A (zh) 穿矽電極及其製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination