TWI447881B - 矽貫通電極結構及其製法 - Google Patents

Description

矽貫通電極結構及其製法

本發明係關於一種矽貫通電極(through-silicon via,TSV)結構及其製作方法。特別是，本發明關於一種具有保護環之矽貫通電極結構及其製作方法。

矽貫通電極技術(TSV)是一種新穎的半導體技術。矽貫通電極技術主要在於解決晶片間互連的問題，屬於一種新的三度空間立體封裝技術。當紅的矽貫通電極技術藉由三度空間的堆疊、經由矽貫通電極創造出更符合輕、薄、短、小之市場需求產品，提供微機電系統(MEMS)、光電及電子元件等晶圓級封裝所需之封裝製程技術。

矽貫通電極技術是在晶圓上以蝕刻或雷射的方式鑽孔，再將導電材料如銅、多晶矽、鎢等填入導孔(Via)形成導電的通道(即連接內、外部的接合線路)。最後則將晶圓或晶粒薄化再加以堆疊、結合(bonding)，而成為三度空間的堆疊積體電路(3D IC)。如此一來，就可以去除打線連結(wire bonding)方式。而改以蝕刻或雷射的方式鑽孔(Via)並導通電極，不僅省去打線空間，也縮小了電路板的使用面積與封裝件的體積。由於採用矽貫通電極技術的構裝內部接合距離，即為薄化後之晶圓或晶粒的厚度，相較於採取打線連結的傳統堆疊封裝，三度空間堆疊積體電路的內部連接路徑更短，相對可使晶片間的傳輸速度更快、雜訊更小、效能更佳。尤其在中央處裡器(CPU)與快取記憶體，以及記憶卡應用中的資料傳輸上，更能突顯矽貫通電極技術的短距離內部接合路徑所帶來的效能優勢。此外，三度空間堆疊積體電路的封裝尺寸等同於晶粒尺寸。在強調多功能、小尺寸的可攜式電子產品領域，三度空間堆疊積體電路的小型化特性更是市場導入的首要因素。

以目前開發的技術及製程的先後順序而言，矽貫通電極技術可以分為先鑽孔(via first)與後鑽孔(via last)兩大態樣。其中先鑽孔製程又可分為在金氧半導體前(before CMOS)與在金氧半導體後(after CMOS)兩種變化。在金氧半導體前的先鑽孔製程步驟，是在進行金氧半導體製程前，先行在矽晶圓基材上形成矽貫通電極通道，並填入導電材料。為顧及後續金氧半導體高溫製程，導電材料的選擇目前以較可承受後續金氧半導體高溫製程的多晶矽為主，而非導電性更佳的銅等金屬。整體而言，在考慮到填導電材料後平面化製程的困難度時，此等在金氧半導體前進行的先鑽孔製程步驟，與傳統半導體製程技術的整合度與相容度較高，但是會有汙染與導電材料必需承受後續金氧半導體高溫製程的考量。

而在金氧半導體後的先鑽孔製程步驟，則是在完成金氧半導體製程後，才開始進行導孔的成形製程並填入導電金屬。目前採用的導電金屬材料以導電特性優良的銅為多。而由於銅在填孔時容易產生底部未填滿但頂部已封口的現象，導致通道內出現空洞(void)而失效，因此亦有部份製造商以鎢(W)金屬為導電材料。總體來說，在金氧半導體後的先鑽孔製程步驟，由於金氧半導體已經完成，將銅填入導孔後的平坦化製程特別困難，這樣會增加此等製程步驟與傳統半導體製程技術整合與相容的困難度。

因此，仍然需要一種新穎製作矽貫通電極結構的方法。既可以使用具有較佳導電性的銅來取代多晶矽作為矽貫通電極通道中的導電材料，又不會礙於金氧半導體已經完成，反而造成將銅填入矽貫通電極通道後，平坦化製程特別困難的問題。

有鑑於先前技藝中，若使用在金氧半導體前的先鑽孔製程步驟，則必須使用可承受後續金氧半導體高溫製程、但導電性較差的多晶矽作為矽貫通電極通道中的導電材料，或是，若使用在金氧半導體後的先鑽孔製程步驟，則必須面對金氧半導體業已完成，將銅填入矽貫通電極通道後，平坦化製程會特別困難的問題，本發明於是提出一種製作新穎矽貫通電極結構的方法。使用本發明方法，既可以使用具有較佳導電性的銅來取代多晶矽，作為矽貫通電極通道中的導電材料，又不會產生礙於金氧半導體已經完成，而造成將銅填入矽貫通電極通道後，平坦化製程特別困難的問題。這實在是一種一舉兩得的先進技術方案。

本發明首先提出一種矽貫通電極(TSV)結構。本發明的矽貫通電極結構包含一基材，其具有一第一面以及與第一面相對之一第二面、一直穿矽晶導孔，其連通第一面與第二面並填滿一導電材料、一保護層，位於第一面上、接觸第一面並覆蓋直穿矽晶導孔，以及一保護環，以不接觸的方式圍繞直穿矽晶導孔，並暴露於第一面與第二面。保護環中則填滿一絕緣材料。

本發明其次提出一種形成直穿矽晶導孔結構之方法。首先，提供一基材，其具有一第一面以及與第一面相對之一第二面。其次，進行一蝕刻步驟，於基材中形成一直穿矽晶導孔與一保護溝，使得保護溝圍繞直穿矽晶導孔，其中直穿矽晶導孔之深度大於保護溝之深度。然後，以一絕緣材料填滿保護溝與直穿矽晶導孔。再來，形成一保護層，其位於第一面上並覆蓋直穿矽晶導孔。繼續，由第二面薄化基材，以暴露直穿矽晶導孔中之絕緣材料。接著，以一導電材料替換直穿矽晶導孔中之絕緣材料，以形成直穿矽晶導孔結構。

由於本發明使用背面薄化(backside thinning)技術，已經完成的金氧半導體，不會影響到將銅填入矽貫通電極通道後的平坦化製程，此外，還兼容金氧半導體後的先鑽孔製程步驟的其他技術優點，實在是一種不可多得的先進技術方案。

本發明首先提供一種矽貫通電極結構。第1圖例示本發明矽貫通電極結構的一較佳實施例。請參閱第1圖，本發明的矽貫通電極結構100包含基材110、直穿矽晶導孔120、保護環130、以及保護層140。基材110可以為一半導體基材，例如矽。基材110具有第一面111與第二面112。較佳者，第一面111與第二面112相對。基材110還可以另外包含淺溝渠隔離115。

直穿矽晶導孔120即如同字面上之涵義，直穿第一面111與第二面112。直穿矽晶導孔120中還填滿一一第一導電材料121，例如多晶矽或是金屬，較佳為銅，於是可以電性上連通第一面111與第二面112。視情況需要，直穿矽晶導孔120的內壁上還可以另外包含有一材料層122。材料層122可以為複合材料層。例如，材料層122可以包含內襯層(liner)、絕緣層(isolation layer)、擴散阻障層(barrier layer)、種子層(seed layer)或其任意之組合。

保護環130則完全圍繞直穿矽晶導孔120，並同時暴露於第一面111與第二面112上。保護環130中填滿有絕緣材料131，例如氧化矽、氮化矽或是氮氧化矽。保護環130一來保護直穿矽晶導孔120，二來作為直穿矽晶導孔120的電絕緣之用。保護環130與直穿矽晶導孔120之間較佳還介有基材110，使得保護環130不接觸直穿矽晶導孔120。

保護層140即位於第一面111與第二面112之任一者上，並且形成直接接觸。保護層140會至少覆蓋直穿矽晶導孔120。較佳者，保護層140還會覆蓋保護環130。保護層140可以包含一閘極結構、一金屬內連線結構以及接觸蝕刻停止層(contact etch stop layer,CESL)之至少一者。第2圖例示本發明矽貫通電極結構的一上視圖。

若保護層140作為電連接直穿矽晶導孔120及/或其他晶片之用時，保護層140會包含一第二導電材料，例如多晶矽或是金屬。另外，保護層140也可以作為移除直穿矽晶導孔120中絕緣材料(例如材料層122之絕緣層)時之蝕刻停止層之用。

較佳者，直穿矽晶導孔120之孔徑會大於保護環130本身之寬度(溝寬)。另外，直穿矽晶導孔120中的導電材料121還可以凸出於第二面112，使得直穿矽晶導孔120之固有深度大於保護環130之深度。視情況需要，凸出於第二面112的導電材料121還可以再次加工以覆蓋有焊球。透過直穿矽晶導孔120中的導電材料121，即可進行晶粒三度空間的堆疊，節省空間並省去打線製程。

本發明其次提出一種形成直穿矽晶導孔結構之方法。第3-8圖例示本發明形成矽貫通電極結構方法的一較佳實施例。請參閱第3圖，首先，提供一基材110。基材110可以為一半導體基材，例如矽。基材110具有第一面111與第二面112。較佳者，第一面111與第二面112相對。基材110還可以另外形成有墊氧化物層113、氮化物層114及/或淺溝渠隔離(圖未示)。墊氧化物層113與氮化物層114位於第一面111與第二面112之任一者上。淺溝渠隔離(圖未示)則位於基材110之中。

其次，請參閱第4圖，進行一蝕刻步驟，於基材110中形成一直穿矽晶導孔120與一保護溝130，使得保護溝130圍繞直穿矽晶導孔120。較佳者，直穿矽晶導孔120之深度大於保護溝130之深度。例如，可以決定直穿矽晶導孔120與保護溝130適當之深寬比，例如8-15，以確定直穿矽晶導孔120與保護溝130之深度與寬度。直穿矽晶導孔120之深度可以為15~80μm，寬度可以為2~10μm。保護溝130之深度可以為20~100μm，寬度可以為5~20μm。

可以藉由調控蝕刻步驟，使得直穿矽晶導孔120之深度大於保護溝130之深度。例如，若使用乾蝕刻方法，則溝渠的開口面積越大，蝕刻深度就會越深。因此本實施例係在微影步驟中的光罩圖案上，直接界定直穿矽晶導孔120之孔徑大於保護溝130之本身之寬度(溝寬)，於是在蝕刻步驟結束時，直穿矽晶導孔120之深度即大於保護溝130之深度。當然，直穿矽晶導孔120不與保護溝130連通。

視情況需要，直穿矽晶導孔120的內壁表面還可以另外形成一材料層122。材料層122可以為複合材料層。例如，材料層122可以包含內襯層、絕緣層或其任意之組合。

然後，請參閱第5圖，以一絕緣材料131，例如氧化矽、氮化矽或是氮氧化矽，填滿保護溝130與直穿矽晶導孔120。例如，可以使用沉積法，使得絕緣材料131均勻填滿並覆蓋保護溝130與直穿矽晶導孔120。然後，再使用平坦化程序，例如化學機械研磨步驟，移除多餘的絕緣材料131，直至氮化物層114表面。

值得注意的是，淺溝渠隔離115可以在直穿矽晶導孔120與保護溝130之前、同時或是之後形成。如果淺溝渠隔離115在直穿矽晶導孔120與保護溝130之前形成，則可以在進行第4圖的蝕刻步驟前，先以傳統方式完成淺溝渠隔離115。如果淺溝渠隔離115在直穿矽晶導孔120與保護溝130之後形成，則可以在直穿矽晶導孔120與保護溝130完成之後，再以傳統方式形成淺溝渠隔離115。如果淺溝渠隔離115和直穿矽晶導孔120與保護溝130一併形成，則可以在進行第4圖的蝕刻步驟之時，一併界定用於淺溝渠隔離115之溝渠，之後於第5圖步驟中，便可將絕緣材料131同時回填入用於淺溝渠隔離115之溝渠中。

再來，如第6圖所示，形成一保護層140。保護層140係位於第一面111上，並至少覆蓋直穿矽晶導孔120。較佳者，保護層140還會覆蓋保護溝130。保護層140可以包含一閘極結構、一金屬內連線結構以及接觸蝕刻停止層(contact etch stop layer,CESL)之至少一者。保護層140的形成方式可以伴隨其他金氧半導體的製程，例如閘極製程(Gox)，或是CESL製程。在形成保護層140前，可以先行移除墊氧化物層113、氮化物層114。

若保護層140作為電連接直穿矽晶導孔120及/或其他晶片之用時，保護層140會包含一種導電材料，例如多晶矽或是金屬。另外，保護層140也可以作為移除直穿矽晶導孔120中絕緣材料(例如材料層122之絕緣層)時之蝕刻停止層之用。

由於，此時保護溝130與直穿矽晶導孔120中填滿的是絕緣材料131而非銅，所以不會受到形成保護層140的製程，例如高溫步驟，的影響。所以，可以使用傳統的半導體製程，來完成任何所需的保護層140。

應視情況需要，在形成直穿矽晶導孔120與保護溝130後，可以先進行所需的半導體製程，像是互補式金氧半導體(CMOS)製程，例如閘極製程、源極/汲極製程、金屬內連線之製程...等等。然後，再進行如下之步驟。

繼續，如第7圖所示，由第二面112薄化基材110，直到暴露出直穿矽晶導孔120中之絕緣材料131。例如，可以在第二面112上進行化學機械研磨步驟，以絕緣材料131作為停止層，薄化基材110。接著，以一導電材料121替換直穿矽晶導孔120中之絕緣材料131，以完成矽貫通電極。

例如，可以使用蝕刻方法先移除絕緣材料131，再沉積導電材料121，例如銅，以填滿直穿矽晶導孔120中。視情況需要，可以再使用化學機械研磨步驟，來移除多餘的導電材料121。因為第二面112上並沒有任何會影響沉積導電材料121與進行化學機械研磨步驟的障礙，當然可以順利進行沉積導電材料121與化學機械研磨的步驟。在沉積導電材料121之前，可以預先製作阻障層、晶種層，成為材料層122的一部份。

繼續，如第8圖所示，再次由第二面112薄化基材110，以暴露保護溝130中之絕緣材料131，而形成保護環130。保護層140可以覆蓋保護環130。保護環130則完全圍繞直穿矽晶導孔120，並同時暴露於第一面111與第二面112上。

保護環130中填滿有絕緣材料131，例如氧化矽、氮化矽或是氮氧化矽。保護環130一來保護直穿矽晶導孔120，二來作為直穿矽晶導孔120的電絕緣之用。保護環130與直穿矽晶導孔120之間較佳介有基材110，使得保護環130不接觸直穿矽晶導孔120。由於，直穿矽晶導孔120之深度大於保護溝130之深度，所以導電材料121應該會凸出於第二面112，以利後續的電連接。視情況需要，凸出的導電材料121還可以再次加工以覆有焊球。

使用本發明方法，既可以使用具有較佳導電性的銅來取代多晶矽，作為矽貫通電極通道中的導電材料，又不會產生礙於金氧半導體已經完成，而造成將銅填入矽貫通電極通道後，平坦化製程特別困難的問題。這實在是一種一舉兩得的先進技術方案。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100．．．矽貫通電極結構

110．．．基材

111．．．第一面

112．．．第二面

113．．．墊氧化物層

114．．．墊氮化物層

115．．．淺溝渠隔離

120．．．直穿矽晶導孔

121．．．導電材料

122．．．材料層

130．．．保護環

131．．．絕緣材料

140．．．保護層

第1圖例示本發明矽貫通電極結構的一較佳實施例。

第2圖例示本發明矽貫通電極結構的一上視圖。

第3-8圖例示本發明形成矽貫通電極結構方法的一較佳實施例。

100．．．矽貫通電極結構

110．．．基材

111．．．第一面

112．．．第二面

113．．．墊氧化物層

114．．．墊氮化物層

115．．．淺溝渠隔離

120．．．直穿矽晶導孔

121．．．導電材料

122．．．材料層

130．．．保護環

131．．．絕緣材料

140．．．保護層

Claims (21)

1. 一種矽貫通電極(through-silicon via,TSV)結構，包含：一基材，其具有一第一面以及與該第一面相對之一第二面；一直穿矽晶導孔，連通該第一面與該第二面並填滿一第一導電材料；一保護層，包含一第二導電材料並位於該第一面上接觸該第一面並覆蓋該直穿矽晶導孔；以及一保護環，圍繞且不接觸該直穿矽晶導孔並為該第一面與該第二面所暴露，其填滿一絕緣材料。
2. 如請求項1之矽貫通電極結構，其中該基材另包含一淺溝渠隔離。
3. 如請求項1之矽貫通電極結構，其中該保護層包含一閘極結構。
4. 如請求項1之矽貫通電極結構，其中該保護層包含一接觸蝕刻停止層。
5. 如請求項1之矽貫通電極結構，其中該保護層覆蓋該保護環。
6. 如請求項1之矽貫通電極結構，其中該直穿矽晶導孔之孔徑大於該保護環之環寬。
7. 如請求項1之矽貫通電極結構，其中該直穿矽晶導孔進一步包含一內襯層與一阻障層之至少一者。
8. 如請求項1之矽貫通電極結構，其中該直穿矽晶導孔與該保護環間介有該基材。
9. 如請求項1之矽貫通電極結構，其中該直穿矽晶導孔之深度大於該保護環之深度。
10. 如請求項1之矽貫通電極結構，其中該導電材料凸出於該第二面。
11. 一種形成直穿矽晶導孔結構之方法，包含：提供一基材，其具有一第一面以及與該第一面相對之一第二面；進行一蝕刻步驟，於該基材中形成一直穿矽晶導孔與一保護溝，使得該保護溝圍繞該直穿矽晶導孔，其中該直穿矽晶導孔之深度大於該保護溝之深度；以一絕緣材料填滿該保護溝與該直穿矽晶導孔；形成一保護層，包含一第一導電材料並其位於該第一面上並覆蓋該直穿矽晶導孔；由該第二面薄化該基材，以暴露該直穿矽晶導孔中之該絕緣材料；以及以一第二導電材料替換該直穿矽晶導孔中之該絕緣材料，以形成該直穿矽晶導孔結構。
12. 如請求項11之方法，進一步包含：繼續由該第二面薄化該基材，以暴露該保護溝中之該絕緣材料而形成一保護環。
13. 如請求項12之方法，其中該保護層覆蓋該保護環。
14. 如請求項12之方法，其中該直穿矽晶導孔不接觸該保護環。
15. 如請求項12之方法，其中該導電材料凸出於該第二面。
16. 如請求項11之方法，進一步包含：形成一墊氧化物層，位於該基材上；形成一氮化物層，位於該墊氧化物層上；以及形成一淺溝渠隔離，位於該基材中。
17. 如請求項11之方法，其中該直穿矽晶導孔之孔徑大於該保護溝之溝寬，使得該蝕刻步驟造成該直穿矽晶導孔之深度大於該保護溝之深度。
18. 如請求項11之方法，進一步包含：形成一內襯層與一阻障層之至少一者於該直穿矽晶導孔內。
19. 如請求項11之方法，其中該保護層選自由一閘極結構、一金屬內連線與一接觸蝕刻停止層所組成之群組。
20. 如請求項11之方法，其中使用一化學機械研磨步驟以由該第二面薄化該基材。
21. 如請求項11之方法，在以該絕緣材料填滿該保護溝與該直穿矽晶導孔以及由該第二面薄化該基材之間，進一步包含：進行一半導體製程，其係選自由閘極製程、源極/汲極製程與金屬內連線製程所組成之群組。