CN111834285B - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN111834285B CN111834285B CN202010700294.4A CN202010700294A CN111834285B CN 111834285 B CN111834285 B CN 111834285B CN 202010700294 A CN202010700294 A CN 202010700294A CN 111834285 B CN111834285 B CN 111834285B
- Authority
- CN
- China
- Prior art keywords
- wafer
- trench
- isolation structure
- groove
- filling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 54
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000002955 isolation Methods 0.000 claims abstract description 104
- 230000008569 process Effects 0.000 claims abstract description 41
- 238000005530 etching Methods 0.000 claims abstract description 40
- 235000012431 wafers Nutrition 0.000 claims description 230
- 239000000463 material Substances 0.000 claims description 65
- 239000007769 metal material Substances 0.000 claims description 38
- 239000003989 dielectric material Substances 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 229920000620 organic polymer Polymers 0.000 claims description 6
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 4
- 239000006117 anti-reflective coating Substances 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 111
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 238000005137 deposition process Methods 0.000 description 11
- 239000011810 insulating material Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 239000002356 single layer Substances 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 239000006227 byproduct Substances 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910001922 gold oxide Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910001923 silver oxide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明提供了一种半导体器件及其制造方法，所述半导体器件的制造方法包括：提供第一晶圆，刻蚀所述第一晶圆的正面，以形成第一沟槽于所述第一晶圆中；形成第一沟槽填充结构填充于所述第一沟槽中；形成第一器件层于所述第一晶圆和所述第一沟槽填充结构上；提供第二晶圆，将所述第一器件层键合到所述第二晶圆上；形成第二沟槽于所述第一晶圆的背面上，且所述第二沟槽与所述第一沟槽对准并连通，以组合形成深沟槽；以及，形成深沟槽隔离结构。本发明的技术方案能够在形成具有高深宽比的深沟槽的同时，还能改善刻蚀工艺的缺点，进而提升半导体器件的性能；并且，能够降低对刻蚀工艺和设备的要求，进而减少工厂的生产和制造成本。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。
背景技术
对于常规的CMOS生产工艺，前道工艺(FEOL)的浅沟槽隔离(STI,Shallow TrenchIsolation)技术已是标准工艺；而对信号串扰要求高的半导体器件，深沟槽隔离(DTI,deepTrench Isolation)技术也已是标准工艺。上述的工艺都是在晶圆的正面进行，称为FDTI技术(Front side DTI)。对于3D IC技术，当两片晶圆进行键合且对顶部晶圆(Top Wafer)进行硅衬底的减薄之后，在顶部晶圆的背面形成深沟槽并在深沟槽中填充绝缘介质和/或金属等的DTI工艺，称为BDTI技术(Back side DTI)。
由于3D IC技术是通过至少两片晶圆进行键合，因此，3D IC技术包含FDTI技术和/或BDTI技术，FDTI技术在晶圆键合之前进行，BDTI技术在晶圆键合之后进行。以3D IC技术包含FDTI技术和BDTI技术为例，且第一晶圆和第二晶圆均为单层晶圆为例，如图1a所示，FDTI技术的工艺流程包括：首先在第一晶圆11的衬底111的正面进行光刻和刻蚀，以在衬底111中形成多个第一深沟槽，然后通过HDP沉积工艺或者HARP沉积工艺向各个第一深沟槽中填充二氧化硅，并对沉积的二氧化硅进行顶部平坦化直至暴露出衬底111的表面，以形成多个第一深沟槽隔离结构112；在完成FDTI技术之后，继续在衬底111上形成器件层(如栅极、源漏极、金属互连线等，未图示)，并如图1b所示，将制作完成的第一晶圆11上的器件层与第二晶圆12的正面进行键合，并对第一晶圆11的衬底111的背面进行减薄之后，BDTI技术的工艺流程包括：首先在第一晶圆11的衬底111的背面进行光刻和刻蚀，以在衬底111的背面形成多个第二深沟槽，然后在各个第二深沟槽的侧壁和底壁上沉积二氧化硅和氮化钽，接着在二氧化硅上继续沉积金属钨，且金属钨至少将第二深沟槽填满，并将金属钨、氮化钽和二氧化硅的顶部平坦化直至暴露出衬底111的表面，以形成多个第二深沟槽隔离结构113。
从上述FDTI技术和BDTI技术的工艺流程可知，第一深沟槽隔离结构和第二深沟槽隔离结构在第一晶圆中的位置、数量以及深度均不同，第一深沟槽隔离结构和第二深沟槽隔离结构的深度取决于刻蚀工艺。无论是FDTI技术还是BDTI技术形成的深沟槽隔离结构，其深宽比越大，对串扰的降低效果越好；但是，随着深宽比的增大，刻蚀工艺造成的异常也会增多，例如等离子体诱导损伤更加明显、副产物增多以及深沟槽的形貌不符合要求等，也就导致现有的刻蚀工艺无法满足深宽比要求高的器件的需求。
因此，如何对现有3D IC技术中的深沟槽隔离结构以及其形成工艺进行改进，以改善刻蚀工艺的缺点，满足深宽比要求高的器件的需求，进而提升半导体器件的性能是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，能够在形成具有高深宽比的深沟槽的同时，还能改善刻蚀工艺的缺点，进而提升半导体器件的性能；并且，能够降低对刻蚀工艺和设备的要求，进而减少工厂的生产和制造成本。
为实现上述目的，本发明提供了一种半导体器件的制造方法，包括：
提供第一晶圆，刻蚀所述第一晶圆的正面，以形成第一沟槽于所述第一晶圆中；
形成第一沟槽填充结构填充于所述第一沟槽中；
形成第一器件层于所述第一晶圆和所述第一沟槽填充结构上；
提供第二晶圆，将所述第一器件层键合到所述第二晶圆上；
形成第二沟槽于所述第一晶圆的背面上，且所述第二沟槽与所述第一沟槽对准并连通，以组合形成深沟槽；以及，
形成深沟槽隔离结构。
可选的，形成所述第一沟槽填充结构填充于所述第一沟槽中的步骤包括：
覆盖第一填充材料层于所述第一晶圆的正面上，所述第一填充材料层至少填满所述第一沟槽；以及，
对所述第一填充材料层顶部平坦化至暴露出所述第一晶圆的正面。
可选的，所述第一沟槽填充结构为需要保留的绝缘介质材料或者需要去除的牺牲材料。
可选的，所述绝缘介质材料包括氧化硅和介电常数K大于3.9的高K介质中的至少一种；所述牺牲材料包括有机聚合物和/或无定形碳，所述有机聚合物包括光刻胶和/或抗反射涂料。
可选的，当所述第一沟槽填充结构为需要去除的牺牲材料时，去除所述第一沟槽填充结构的步骤包括：采用灰化工艺去除所述第一沟槽填充结构，并对所述深沟槽进行湿法清洗。
可选的，所述第一沟槽填充结构为需要去除的牺牲材料，形成所述深沟槽隔离结构包括：去除所述牺牲材料，在所述深沟槽中填充绝缘介质材料或金属材料，以形成所述深沟槽隔离结构。
可选的，所述第一沟槽填充结构为需要保留的绝缘介质材料，形成所述深沟槽隔离结构包括：在所述第一沟槽填充结构上方的第二沟槽中继续沉积绝缘介质材料或金属材料，以形成所述深沟槽隔离结构。
可选的，所述深沟槽隔离结构为绝缘隔离结构或包括金属材料的隔离结构，或者，所述深沟槽隔离结构包括面向所述第二晶圆的绝缘隔离结构和背向所述第二晶圆的包括金属材料的隔离结构。
可选的，在将所述第一器件层键合到所述第二晶圆上之前，先在所述第一晶圆和所述第二晶圆的表面上分别形成键合层，然后通过所述键合层将所述第一器件层键合到所述第二晶圆上。
可选的，在将所述第一器件层键合到所述第二晶圆上之后且在形成所述第二沟槽于所述第一晶圆的背面上之前，对所述第一晶圆的背面进行减薄。
本发明提供了一种半导体器件，包括：
第一晶圆和第二晶圆，所述第一晶圆键合在所述第二晶圆上，所述第一晶圆面向所述第二晶圆的一面上形成有第一沟槽，所述第一晶圆背向所述第二晶圆的一面上形成有第二沟槽，所述第一沟槽是在两晶圆键合之前形成的，所述第二沟槽是在两晶圆键合之后形成的，且所述第二沟槽与所述第一沟槽对准并连通，以组合形成深沟槽；以及，
深沟槽隔离结构，填充于所述深沟槽中。
可选的，所述深沟槽隔离结构为绝缘隔离结构或包括金属材料的隔离结构，或者，所述深沟槽隔离结构包括面向所述第二晶圆的绝缘隔离结构和背向所述第二晶圆的包括金属材料的隔离结构。
可选的，所述第一晶圆面向所述第二晶圆的一面上形成有第一器件层；所述半导体器件还包括键合层，所述键合层分别形成在所述第一晶圆和所述第二晶圆上，并将所述第一器件层键合到所述第二晶圆上。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的半导体器件的制造方法，通过在第一晶圆和第二晶圆键合之前形成第一沟槽，在第一晶圆和第二晶圆键合之后形成第二沟槽，且第二沟槽与第一沟槽对准并连通，以组合形成深沟槽，使得在形成具有高深宽比的所述深沟槽的同时，还能改善刻蚀工艺的缺点，进而提升半导体器件的性能；并且，对于深宽比要求高的器件，能够降低对刻蚀工艺和设备的要求，进而减少工厂的生产和制造成本。
2、本发明的半导体器件，由于第一晶圆面向第二晶圆的一面上形成有第一沟槽，所述第一晶圆背向所述第二晶圆的一面上形成有第二沟槽，所述第一沟槽是在两晶圆键合之前形成的，所述第二沟槽是在两晶圆键合之后形成的，且所述第二沟槽与所述第一沟槽对准并连通，以组合形成深沟槽，使得在形成具有高深宽比的所述深沟槽的同时，还能改善刻蚀工艺的缺点，进而提升半导体器件的性能；并且，对于深宽比要求高的器件，能够降低对刻蚀工艺和设备的要求，进而减少工厂的生产和制造成本。
附图说明
图1a～图1b是FDTI技术和BDTI技术形成的器件示意图；
图2是本发明一实施例的半导体器件的制造方法的流程图；
图3a～图3h是图2所示的半导体器件的制造方法中的器件示意图。
其中，附图1a～图3h的附图标记说明如下：
11-第一晶圆；111-衬底；112-第一深沟槽隔离结构；113-第二深沟槽隔离结构；12-第二晶圆；21-第一晶圆；22-第一沟槽；23-第一沟槽填充结构；24-第一器件层；25-第一键合层；26-第二沟槽；27-深沟槽；28-第二沟槽填充结构；29-深沟槽隔离结构；31-第二晶圆；32-第二器件层；33-第二键合层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下对本发明提出的半导体器件及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。本文中“和/或”的含义是二选一或者二者兼具。
本发明一实施例提供一种半导体器件的制造方法，参阅图2，图2是本发明一实施例的半导体器件的制造方法的流程图，所述半导体器件的制造方法包括：
步骤S1、提供第一晶圆，刻蚀所述第一晶圆的正面，以形成第一沟槽于所述第一晶圆中；
步骤S2、形成第一沟槽填充结构填充于所述第一沟槽中；
步骤S3、形成第一器件层于所述第一晶圆和所述第一沟槽填充结构上；
步骤S4、提供第二晶圆，将所述第一器件层键合到所述第二晶圆上；
步骤S5、形成第二沟槽于所述第一晶圆的背面上，且所述第二沟槽与所述第一沟槽对准并连通，以组合形成深沟槽；
步骤S6、形成深沟槽隔离结构。
下面更为详细的介绍本实施例提供的半导体器件的制造方法。
按照步骤S1，提供第一晶圆，刻蚀所述第一晶圆的正面，以形成第一沟槽于所述第一晶圆中。如图3a所示，刻蚀所述第一晶圆21的正面，以形成所述第一沟槽22于部分厚度的所述第一晶圆21中。
所述第一晶圆可以为器件晶圆，例如为包含图像传感器的像素阵列的像素晶圆，或者包含MEMS器件的MEMS微结构的MEMS晶圆等，所述第一晶圆的种类取决于最终要制作的器件的功能。所述第一晶圆可以是单层晶圆的结构，也可以是多层晶圆键合后的结构。
按照步骤S2，形成第一沟槽填充结构填充于所述第一沟槽中。形成所述第一沟槽填充结构填充于所述第一沟槽中的步骤包括：首先，覆盖第一填充材料层于所述第一晶圆的正面上，所述第一填充材料层至少填满所述第一沟槽；然后，对所述第一填充材料层顶部平坦化至暴露出所述第一晶圆的正面，如图3b所示，平坦化之后形成所述第一沟槽填充结构23填充于所述第一沟槽22中。
其中，所述第一填充材料层可以为需要保留的绝缘介质材料或者需要去除的牺牲材料，即所述第一沟槽填充结构可以为需要保留的绝缘介质材料或者需要去除的牺牲材料。
当所述第一填充材料层为需要保留的绝缘介质材料时，可以采用HDP沉积工艺或者HARP沉积工艺形成所述第一填充材料层，且可以沉积单层或多层(例如一层氧化硅和一层高K介质)的所述绝缘介质材料来形成所述第一填充材料层。所述绝缘介质材料可以包括氧化硅和介电常数K大于3.9的高K介质中的至少一种。
当所述第一填充材料层为需要去除的牺牲材料时，可以采用旋涂的工艺形成所述第一填充材料层，所述牺牲材料包括有机聚合物和/或无定形碳等，所述有机聚合物包括光刻胶和/或抗反射涂料等。
并且，可以根据所述第一填充材料层的材质来决定后续形成深沟槽的工艺步骤。
按照步骤S3，形成第一器件层于所述第一晶圆和所述第一沟槽填充结构上。如图3c所示，所述第一器件层24可以覆盖于所述第一晶圆21上，以使得所述第一沟槽填充结构23被掩埋在内。
所述第一器件层中含有功能结构，例如像素阵列、晶体管，或者MEMS微结构(例如振膜、电极等结构)，所述第一器件层中还可具有导电插栓、金属互连线等结构。
按照步骤S4，提供第二晶圆，将所述第一器件层键合到所述第二晶圆上。所述第二晶圆的表面上还形成有第二器件层；在将所述第一器件层键合到所述第二晶圆上之前，先在所述第一器件层和所述第二器件层的表面上分别形成键合层，然后通过所述键合层将所述第一器件层键合到所述第二器件层上，以将所述第一器件层键合到所述第二晶圆上。为了便于描述，所述第一器件层和所述第二器件层的表面上形成的键合层分别定义为第一键合层和第二键合层。如图3c所示，所述第一键合层25覆盖于所述第一器件层24上，以将所述第一晶圆21上的所有结构掩埋在内；如图3d所示，第二晶圆31的表面自下向上依次形成有第二器件层32和第二键合层33，通过所述第一键合层25和所述第二键合层33将所述第一晶圆21和所述第二晶圆31进行键合。
并且，在将所述第一器件层键合到所述第二晶圆上之后且在后续形成所述第二沟槽于所述第一晶圆的背面上之前，对所述第一晶圆的背面进行减薄，以使得所述第一晶圆的背面的衬底厚度减薄到所需厚度。
其中，所述第二晶圆可以是逻辑晶圆，其内部形成有CMOS电路；所述第二器件层可以包含MOS晶体管、电阻、电容以及金属互连结构等。所述第二晶圆可以是单层晶圆的结构，也可以是多层晶圆键合后的结构。当所述第一晶圆和所述第二晶圆为单层晶圆时，所述第一晶圆和所述第二晶圆可以理解为是衬底。
或者，所述第二晶圆可以为承载晶圆，无器件功能，在其上形成第二键合层，与所述第一晶圆上的第一键合层键合。
按照步骤S5，形成第二沟槽于所述第一晶圆的背面上，且所述第二沟槽与所述第一沟槽对准并连通，以组合形成深沟槽。
当所述第一填充材料层为需要保留的绝缘介质材料时，刻蚀所述第一晶圆的背面直至暴露出所述第一沟槽填充结构的顶部，以形成所述第二沟槽。如图3e所示，第二沟槽26暴露出所述第一沟槽填充结构23的顶部，则所述第一沟槽22与所述第二沟槽26连通形成深沟槽，所述深沟槽贯穿所述第一晶圆21，且由于所述第一沟槽22中已填充有所述第一沟槽填充结构23，则部分的所述深沟槽中已填充有所述第一沟槽填充结构23。
当所述第一填充材料层为需要去除的牺牲材料时，形成所述深沟槽的步骤包括：刻蚀所述第一晶圆的背面直至暴露出所述第一沟槽填充结构的顶部，以形成所述第二沟槽；以及，去除所述第一沟槽填充结构，以形成所述深沟槽。如图3g所示，去除所述第一沟槽填充结构23之后，所述第一沟槽22与所述第二沟槽26连通形成深沟槽27，所述深沟槽27暴露出所述第一器件层24的顶表面。
其中，当所述第一填充材料层为需要去除的牺牲材料时，去除所述第一沟槽填充结构的步骤包括：采用灰化工艺去除所述第一沟槽中的所述第一填充材料层，即去除所述牺牲材料，并对所述第一沟槽和所述第二沟槽进行湿法清洗，即对所述深沟槽进行湿法清洗。
按照步骤S6，形成深沟槽隔离结构。
当所述第一填充材料层为需要保留的绝缘介质材料时，形成深沟槽隔离结构的步骤包括：沉积第二填充材料层于所述第一晶圆的背面上，所述第二填充材料层至少填满所述深沟槽，即至少填满所述第二沟槽；以及，对所述第二填充材料层进行顶部平坦化或者回刻蚀，以去除所述深沟槽周围的第一晶圆的背面上的多余第二填充材料层，以在所述第二沟槽中形成所述第二沟槽填充结构，所述第一沟槽填充结构和所述第二沟槽填充结构组成深沟槽隔离结构。如图3f所示，所述第二沟槽填充结构28形成于所述第二沟槽26中，所述第一沟槽填充结构23和所述第二沟槽填充结构28组成深沟槽隔离结构29。
其中，所述第二填充材料层为绝缘介质或金属材料，若为绝缘介质，则所述深沟槽隔离结构为绝缘隔离结构；若为金属材料，则所述深沟槽隔离结构包括由绝缘介质填充的第一沟槽填充结构和包括金属材料填充的第二沟槽填充结构，且填充金属材料时，在第二沟槽的侧壁和底壁覆盖有第一绝缘材料层，以防止金属扩散，并防止金属与衬底导通。
当所述第一填充材料层为需要去除的牺牲材料时，形成深沟槽隔离结构的步骤包括：去除第一沟槽22中填充的牺牲材料，由第一沟槽22和第二沟槽26组成的深沟槽27无任何填充；覆盖第二填充材料层于所述第一晶圆的背面上，所述第二填充材料层至少填满所述深沟槽，即至少填满所述第一沟槽和所述第二沟槽；以及，对所述第二填充材料层进行顶部平坦化或者回刻蚀，以去除所述深沟槽周围的第一晶圆的背面上的多余第二填充材料层，以在所述深沟槽中形成所述深沟槽填充结构，所述深沟槽填充结构形成于所述第一沟槽和所述第二沟槽中，以作为深沟槽隔离结构29，如图3h所示。
其中，所述第二填充材料层为绝缘介质或金属材料，若为绝缘介质，则所述深沟槽隔离结构为绝缘隔离结构；若为金属材料，则所述深沟槽隔离结构为包括金属材料的隔离结构，填充金属材料时，在深沟槽的侧壁和底壁覆盖有第二绝缘材料层，以防止金属扩散，并防止金属与衬底导通。
综上所述，所述深沟槽隔离结构为绝缘隔离结构或包括金属材料的隔离结构，或者，所述深沟槽隔离结构包括面向所述第二晶圆的绝缘隔离结构和背向所述第二晶圆的包括金属材料的隔离结构。
并且，所述金属材料与所述第一绝缘材料层之间、所述金属材料与所述第二绝缘材料层之间还可形成有粘合层，以降低电阻。同时，由于对于具有高深宽比的所述深沟槽，绝缘介质材料的填充效果低于金属材料的填充效果，例如，仅填充绝缘材料于所述深沟槽中可能会导致形成空洞等缺陷，因此，通过先向所述深沟槽的侧壁和底壁覆盖所述第二绝缘材料层，再采用所述金属材料将所述深沟槽填满，使得能够降低对沉积工艺和设备的要求，进而减少工厂的生产和制造成本。
另外，所述第一绝缘材料层和所述第二绝缘材料层的材质可以包括氧化硅和介电常数K大于3.9的高K介质中的至少一种，且所述第一绝缘材料层和所述第二绝缘材料层可以具有单层或多层(例如一层氧化硅和一层高K介质)的结构。所述金属材料的材质可以包括钨、铝、铜、银、金和金属氧化物中的至少一种，所述粘合层的材质包括钛、钽和金属氮化物中的至少一种。
在形成所述深沟槽隔离结构之后，还可继续在所述第一晶圆的背面形成硅通孔结构以及焊盘等结构。
由上述步骤S1至步骤S6可知，采用了两次刻蚀工艺(即第一次刻蚀形成所述第一沟槽以及第二次刻蚀形成所述第二沟槽)形成所述深沟槽，且所述深沟槽贯穿所述第一晶圆，使得在形成具有高深宽比的所述深沟槽的同时，还能改善刻蚀工艺的缺点。由于在采用刻蚀工艺形成沟槽时，刻蚀的深度越深，需要的能量越大且时间越久，导致产生的等离子体诱导损伤(PID，Plasma Induce Damage)越严重；且刻蚀能量越大以及时间越久，导致形成的副产物越多，例如聚合物副产物；同时，刻蚀的深度越深，沟槽的形貌越不容易控制，因此，在形成具有高深宽比的所述深沟槽时，相比仅采用一次刻蚀工艺形成所述深沟槽，采用两次刻蚀工艺能够减轻等离子体诱导损伤、减少副产物以及形成具有更好形貌的所述深沟槽。并且，对于需求很厚的所述第一晶圆和需求具有高深宽比的半导体器件，采用本发明的方法能够降低对刻蚀工艺和设备的要求，进而减少工厂的生产和制造成本。
并且，由于所述深沟槽贯穿所述第一晶圆，使得所述深沟槽隔离结构能够同时满足现有FDTI技术和BDTI技术对隔离作用的需求，且达到的隔离效果更好，提升了对串扰的降低效果。
并且，当所述第一沟槽填充结构和所述第二沟槽填充结构组成深沟槽隔离结构时，由于所述深沟槽隔离结构是通过两次填充形成，使得采用沉积工艺(CVD和PVD)完成了对具有高深宽比的所述深沟槽的填充，改善了沉积工艺的制程能力，降低了对沉积工艺和设备的要求，进而减少工厂的生产和制造成本。
由于所述深沟槽隔离结构是在所述第一晶圆和所述第二晶圆键合之后形成，使得所述深沟槽隔离结构能够选择任意材料(绝缘介质材料或者金属材料)的同时，还能降低所述第一晶圆的翘曲、变形以及热应力。如图1a～图1b所示，现有的FDTI技术形成的第一深沟槽隔离结构112是在第一晶圆11和第二晶圆12键合之前形成，由于在第一深沟槽中填充材料之后且两片晶圆键合之前，还会对形成有第一深沟槽隔离结构112的第一晶圆11进行多次高温工艺(以形成器件层中的结构)，而若第一深沟槽中填充金属材料，金属材料与衬底111之间的膨胀系数差异大，经高温工艺后会导致第一晶圆11发生严重的翘曲和变形以及形成很高的热应力，进而影响两晶圆的键合以及键合之后的器件的电学性能，因此，现有FDTI技术形成的第一深沟槽中仅能填充与衬底111的膨胀系数差异小的氧化硅等绝缘介质材料，不能填充金属材料。但是，本发明通过在所述第一晶圆和所述第二晶圆键合之后再形成所述深沟槽隔离结构于所述深沟槽(包含第一沟槽和第二沟槽)中，使得所述深沟槽中既可以填充绝缘介质材料，也可以填充绝缘介质材料和金属材料，同时也能降低所述第一晶圆的翘曲、变形和热应力，进而有利于两晶圆的键合以及提高键合之后的器件的电学性能。
另外，上述的半导体器件的制造方法中的各个步骤不仅限于上述的形成顺序，各个步骤的先后顺序可适应性的进行调整。
综上所述，本发明提供的半导体器件的制造方法，通过在第一晶圆和第二晶圆键合之前形成第一沟槽，在第一晶圆和第二晶圆键合之后形成第二沟槽，且第二沟槽与第一沟槽对准并连通，以组合形成深沟槽，使得在形成具有高深宽比的所述深沟槽的同时，还能改善刻蚀工艺的缺点，进而提升半导体器件的性能；并且，对于深宽比要求高的器件，能够降低对刻蚀工艺和设备的要求，进而减少工厂的生产和制造成本。
基于同一发明构思，本发明一实施例提供了一种半导体器件，所述半导体器件包括第一晶圆、第二晶圆和深沟槽隔离结构，所述第一晶圆键合在所述第二晶圆上，所述第一晶圆面向所述第二晶圆的一面上形成有第一沟槽，所述第一晶圆背向所述第二晶圆的一面上形成有第二沟槽，所述第一沟槽是在两晶圆键合之前形成的，所述第二沟槽是在两晶圆键合之后形成的，且所述第二沟槽与所述第一沟槽对准并连通，以组合形成深沟槽；所述深沟槽隔离结构填充于所述深沟槽中。
下面更为详细的介绍本实施例提供的半导体器件。
所述第一晶圆可以为器件晶圆，例如为包含图像传感器的像素阵列的像素晶圆，或者包含MEMS器件的MEMS微结构的MEMS晶圆等，所述第一晶圆的种类取决于最终要制作的器件的功能。所述第二晶圆可以是逻辑晶圆，其内部形成有CMOS电路，也可以是空白晶圆，起承载作用。
参阅图3f和图3h，所述第一晶圆21面向所述第二晶圆31的一面上形成有第一器件层24，所述第二晶圆31面向所述第一晶圆21的一面上形成有第二器件层32。所述半导体器件还包括键合层，所述键合层分别形成在所述第一器件层和所述第二器件层上，为了便于描述，所述第一器件层和所述第二器件层的表面上形成的键合层分别定义为第一键合层和第二键合层，如图3f和图3h所示，通过所述第一键合层25和所述第二键合层33将所述第一器件层24键合到所述第二器件层32上。
其中，所述第一器件层中含有功能结构，例如像素阵列、晶体管，或者MEMS微结构(例如振膜、电极等结构)，所述第一器件层中还可具有导电插栓、金属互连线等结构。所述第二器件层可以包含MOS晶体管、电阻、电容以及金属互连结构等。
所述第一晶圆面向所述第二晶圆的一面上形成有第一沟槽，所述第一晶圆背向所述第二晶圆的一面上形成有第二沟槽，所述第一沟槽是在两晶圆键合之前形成的，所述第二沟槽是在两晶圆键合之后形成的，且所述第二沟槽与所述第一沟槽对准并连通，以组合形成深沟槽，所述深沟槽贯穿所述第一晶圆。
其中，所述第一沟槽中在两晶圆键合之前已填充有第一沟槽填充结构，所述第一沟槽填充结构为形成深沟槽之后需要保留的填充结构，或者为在第二沟槽填充之前需要去除的填充结构。
如图3f所示，当所述第一沟槽填充结构23为需要保留的填充结构时，所述深沟槽隔离结构29包括所述第一沟槽填充结构23以及填充在所述第二沟槽中的第二沟槽填充结构28。此时，所述第一沟槽填充结构为绝缘隔离结构。
如图3h所示，当所述第一沟槽填充结构23为需要去除的填充结构时，所述深沟槽隔离结构29包括填充在所述第二沟槽中的第二沟槽填充结构，且所述第二沟槽填充结构还填充在去除所述第一沟槽填充结构后的所述第一沟槽中。此时，所述第一沟槽填充结构为牺牲材料，所述牺牲材料包括有机聚合物和/或无定形碳等，所述有机聚合物包括光刻胶和/或抗反射涂料等。
所述深沟槽隔离结构29为绝缘隔离结构或包括金属材料的隔离结构，或者，所述深沟槽隔离结构包括面向所述第二晶圆的绝缘隔离结构和背向所述第二晶圆的包括金属材料的隔离结构。
所述绝缘隔离结构可以为单层或多层(例如一层氧化硅和一层高K介质)的绝缘介质材料，所述绝缘介质材料可以包括氧化硅和介电常数K大于3.9的高K介质中的至少一种。所述包括金属材料的隔离结构包括覆盖于所述深沟槽的侧壁和底壁上的绝缘介质层以及将所述深沟槽填满的金属材料；所述金属材料与所述绝缘介质层之间还可形成有粘合层，以降低电阻。
另外，所述第一晶圆背向所述第二晶圆的一面上还可形成有焊盘，所述第一晶圆中还可形成有硅通孔结构等。
由上述半导体器件的结构可知，采用了两次刻蚀工艺(即第一次刻蚀形成所述第一沟槽以及第二次刻蚀形成所述第二沟槽)形成所述深沟槽，且所述深沟槽贯穿所述第一晶圆，使得在形成具有高深宽比的所述深沟槽的同时，还能改善刻蚀工艺的缺点，详细参阅上述半导体器件的制造方法中的描述，在此不再赘述。并且，对于需求很厚的所述第一晶圆和需求具有高深宽比的半导体器件，采用本发明的方法制作半导体器件能够降低对刻蚀工艺和设备的要求，进而减少工厂的生产和制造成本。
并且，由于所述深沟槽贯穿所述第一晶圆，使得所述深沟槽隔离结构能够同时满足现有FDTI技术和BDTI技术对隔离作用的需求，且达到的隔离效果更好，提升了对串扰的降低效果。
并且，当所述深沟槽隔离结构包括所述第一沟槽填充结构以及所述第二沟槽填充结构时，由于所述深沟槽隔离结构是通过两次填充形成，使得采用沉积工艺完成了对具有高深宽比的所述深沟槽的填充，改善了沉积工艺的制程能力，降低了对沉积工艺和设备的要求，进而减少工厂的生产和制造成本。
当所述深沟槽隔离结构包括形成于所述第一沟槽和所述第二沟槽中的所述第二沟槽填充结构时，由于所述深沟槽隔离结构是在所述第一晶圆和所述第二晶圆键合之后形成，使得所述深沟槽隔离结构能够选择任意材料(绝缘介质材料或者金属材料)的同时，还能降低所述第一晶圆的翘曲、变形以及热应力，进而有利于两晶圆的键合以及提高键合之后的器件的电学性能，详细参阅上述半导体器件的制造方法中的描述，在此不再赘述。
综上所述，本发明提供的半导体器件，由于第一晶圆面向第二晶圆的一面上形成有第一沟槽，所述第一晶圆背向所述第二晶圆的一面上形成有第二沟槽，所述第一沟槽是在两晶圆键合之前形成的，所述第二沟槽是在两晶圆键合之后形成的，且所述第二沟槽与所述第一沟槽对准并连通，以组合形成深沟槽，使得在形成具有高深宽比的所述深沟槽的同时，还能改善刻蚀工艺的缺点，进而提升半导体器件的性能；并且，对于深宽比要求高的器件，能够降低对刻蚀工艺和设备的要求，进而减少工厂的生产和制造成本。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (13)
1.一种半导体器件的制造方法，其特征在于，包括：
提供第一晶圆，所述第一晶圆为衬底，刻蚀所述第一晶圆的正面，以形成第一沟槽于所述第一晶圆中；
形成第一沟槽填充结构填充于所述第一沟槽中；
形成第一器件层于所述第一晶圆和所述第一沟槽填充结构上；
提供第二晶圆，将所述第一器件层键合到所述第二晶圆上；
形成第二沟槽于所述第一晶圆的背面上，且所述第二沟槽与所述第一沟槽对准并连通，以组合形成深沟槽；以及，
形成深沟槽隔离结构。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，形成所述第一沟槽填充结构填充于所述第一沟槽中的步骤包括：
覆盖第一填充材料层于所述第一晶圆的正面上，所述第一填充材料层至少填满所述第一沟槽；以及，
对所述第一填充材料层顶部平坦化至暴露出所述第一晶圆的正面。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一沟槽填充结构为需要保留的绝缘介质材料或者需要去除的牺牲材料。
4.如权利要求3所述的半导体器件的制造方法，其特征在于，所述绝缘介质材料包括氧化硅和介电常数K大于3.9的高K介质中的至少一种；所述牺牲材料包括有机聚合物和/或无定形碳，所述有机聚合物包括光刻胶和/或抗反射涂料。
5.如权利要求4所述的半导体器件的制造方法，其特征在于，当所述第一沟槽填充结构为需要去除的牺牲材料时，去除所述第一沟槽填充结构的步骤包括：采用灰化工艺去除所述第一沟槽填充结构，并对所述深沟槽进行湿法清洗。
6.如权利要求3所述的半导体器件的制造方法，其特征在于，所述第一沟槽填充结构为需要去除的牺牲材料，形成所述深沟槽隔离结构包括：去除所述牺牲材料，在所述深沟槽中填充绝缘介质材料或金属材料，以形成所述深沟槽隔离结构。
7.如权利要求3所述的半导体器件的制造方法，其特征在于，所述第一沟槽填充结构为需要保留的绝缘介质材料，形成所述深沟槽隔离结构包括：在所述第一沟槽填充结构上方的第二沟槽中继续沉积绝缘介质材料或金属材料，以形成所述深沟槽隔离结构。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，所述深沟槽隔离结构为绝缘隔离结构或包括金属材料的隔离结构，或者，所述深沟槽隔离结构包括面向所述第二晶圆的绝缘隔离结构和背向所述第二晶圆的包括金属材料的隔离结构。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，在将所述第一器件层键合到所述第二晶圆上之前，先在所述第一晶圆和所述第二晶圆的表面上分别形成键合层，然后通过所述键合层将所述第一器件层键合到所述第二晶圆上。
10.如权利要求1所述的半导体器件的制造方法，其特征在于，在将所述第一器件层键合到所述第二晶圆上之后且在形成所述第二沟槽于所述第一晶圆的背面上之前，对所述第一晶圆的背面进行减薄。
11.一种半导体器件，其特征在于，包括：
第一晶圆和第二晶圆，所述第一晶圆为衬底，所述第一晶圆键合在所述第二晶圆上，所述第一晶圆面向所述第二晶圆的一面上形成有第一沟槽，所述第一晶圆背向所述第二晶圆的一面上形成有第二沟槽，所述第一沟槽是在两晶圆键合之前形成的，所述第二沟槽是在两晶圆键合之后形成的，且所述第二沟槽与所述第一沟槽对准并连通，以组合形成深沟槽；以及，
深沟槽隔离结构，填充于所述深沟槽中。
12.如权利要求11所述的半导体器件，其特征在于，所述深沟槽隔离结构为绝缘隔离结构或包括金属材料的隔离结构，或者，所述深沟槽隔离结构包括面向所述第二晶圆的绝缘隔离结构和背向所述第二晶圆的包括金属材料的隔离结构。
13.如权利要求11所述的半导体器件，其特征在于，所述第一晶圆面向所述第二晶圆的一面上形成有第一器件层；所述半导体器件还包括键合层，所述键合层分别形成在所述第一晶圆和所述第二晶圆上，并将所述第一器件层键合到所述第二晶圆上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010700294.4A CN111834285B (zh) | 2020-07-20 | 2020-07-20 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010700294.4A CN111834285B (zh) | 2020-07-20 | 2020-07-20 | 半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111834285A CN111834285A (zh) | 2020-10-27 |
| CN111834285B true CN111834285B (zh) | 2024-05-17 |
Family
ID=72923128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010700294.4A Active CN111834285B (zh) | 2020-07-20 | 2020-07-20 | 半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111834285B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113421814B (zh) * | 2021-06-18 | 2022-05-27 | 长江存储科技有限责任公司 | 一种半导体结构处理机台及操作方法、静电吸盘 |
| CN114566461A (zh) * | 2022-03-02 | 2022-05-31 | 成都海威华芯科技有限公司 | 基于正反面通孔的半导体器件深背孔制作方法及器件 |
| CN115831862B (zh) * | 2022-11-15 | 2023-11-03 | 湖北三维半导体集成创新中心有限责任公司 | 半导体结构及其形成方法 |
| CN116419566B (zh) * | 2023-02-13 | 2023-09-19 | 北京超弦存储器研究院 | 半导体结构及其制备方法、存储器、电子设备 |
| CN116387242B (zh) * | 2023-04-04 | 2023-12-05 | 无锡物联网创新中心有限公司 | 硅通孔加工方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001217404A (ja) * | 2000-02-01 | 2001-08-10 | Promos Technol Inc | 深いトレンチキャパシターの製造方法 |
| CN101656228A (zh) * | 2008-08-19 | 2010-02-24 | 联华电子股份有限公司 | 半导体结构与绝缘结构的形成方法 |
| US9455187B1 (en) * | 2015-06-18 | 2016-09-27 | International Business Machines Corporation | Backside device contact |
| CN108281439A (zh) * | 2018-01-23 | 2018-07-13 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
| WO2019007346A1 (zh) * | 2017-07-03 | 2019-01-10 | 无锡华润上华科技有限公司 | 具有沟槽内渐变厚度的场板结构的半导体器件的制造方法 |
| CN109192747A (zh) * | 2018-10-31 | 2019-01-11 | 德淮半导体有限公司 | 图像传感器的形成方法 |
| CN110211919A (zh) * | 2019-07-15 | 2019-09-06 | 武汉新芯集成电路制造有限公司 | 浅沟槽隔离结构的形成方法及半导体器件的形成方法 |
| CN110429092A (zh) * | 2019-07-31 | 2019-11-08 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100857629B1 (ko) * | 2004-10-08 | 2008-09-08 | 실버브룩 리서치 피티와이 리미티드 | 에칭된 트렌치로부터 폴리머 코팅의 제거 방법 |
| US8003488B2 (en) * | 2007-09-26 | 2011-08-23 | International Business Machines Corporation | Shallow trench isolation structure compatible with SOI embedded DRAM |
-
2020
- 2020-07-20 CN CN202010700294.4A patent/CN111834285B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001217404A (ja) * | 2000-02-01 | 2001-08-10 | Promos Technol Inc | 深いトレンチキャパシターの製造方法 |
| CN101656228A (zh) * | 2008-08-19 | 2010-02-24 | 联华电子股份有限公司 | 半导体结构与绝缘结构的形成方法 |
| US9455187B1 (en) * | 2015-06-18 | 2016-09-27 | International Business Machines Corporation | Backside device contact |
| WO2019007346A1 (zh) * | 2017-07-03 | 2019-01-10 | 无锡华润上华科技有限公司 | 具有沟槽内渐变厚度的场板结构的半导体器件的制造方法 |
| CN108281439A (zh) * | 2018-01-23 | 2018-07-13 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
| CN109192747A (zh) * | 2018-10-31 | 2019-01-11 | 德淮半导体有限公司 | 图像传感器的形成方法 |
| CN110211919A (zh) * | 2019-07-15 | 2019-09-06 | 武汉新芯集成电路制造有限公司 | 浅沟槽隔离结构的形成方法及半导体器件的形成方法 |
| CN110429092A (zh) * | 2019-07-31 | 2019-11-08 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111834285A (zh) | 2020-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111834285B (zh) | 半导体器件及其制造方法 | |
| US10177106B2 (en) | Conductive pad structure for hybrid bonding and methods of forming same | |
| JP5670306B2 (ja) | 浅いトレンチ分離および基板貫通ビアの集積回路設計への統合 | |
| US9472504B2 (en) | Semiconductor having a high aspect ratio via | |
| JP2003282573A (ja) | 半導体装置のボンディングパッド構造とその製造法 | |
| US10615072B2 (en) | Structure having isolated deep substrate vias with decreased pitch and increased aspect ratio and related method | |
| TW201532247A (zh) | 形成嵌入動態隨機存取記憶體電容器的成本效益佳的方法 | |
| CN107644838A (zh) | 用于三维存储器的晶圆三维集成引线工艺及其结构 | |
| JP2012256639A (ja) | 半導体装置の製造方法 | |
| CN112397467B (zh) | 晶圆键合结构及其制作方法 | |
| US20090061620A1 (en) | Method of manufacturing a semiconductor device | |
| CN107644841A (zh) | 用于三维存储器的晶圆三维集成引线工艺及其结构 | |
| CN113394267B (zh) | 半导体器件及其制造方法 | |
| WO2022126591A1 (en) | Memory device and fabrication method thereof | |
| JPH1126576A (ja) | 半導体装置及びその製造方法 | |
| KR100800823B1 (ko) | Ｍｉｍ 커패시터를 갖는 반도체 소자의 배선 제조 방법 | |
| CN107644836A (zh) | 用于三维存储器的晶圆三维集成引线工艺及其结构 | |
| KR20060019357A (ko) | 반도체 소자의 제조 방법 | |
| US6599825B2 (en) | Method for forming wiring in semiconductor device | |
| JP2007027234A (ja) | 半導体装置及びその製造方法 | |
| KR100678008B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100929459B1 (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
| KR100587610B1 (ko) | 반도체소자의 다중 레벨의 3차원 집적화 방법 | |
| CN117577609A (zh) | 一种半导体器件结构及其制造方法 | |
| KR100545203B1 (ko) | 반도체 소자의 캐패시터 및 그의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |