JP5670306B2 - 浅いトレンチ分離および基板貫通ビアの集積回路設計への統合 - Google Patents
浅いトレンチ分離および基板貫通ビアの集積回路設計への統合 Download PDFInfo
- Publication number
- JP5670306B2 JP5670306B2 JP2011273948A JP2011273948A JP5670306B2 JP 5670306 B2 JP5670306 B2 JP 5670306B2 JP 2011273948 A JP2011273948 A JP 2011273948A JP 2011273948 A JP2011273948 A JP 2011273948A JP 5670306 B2 JP5670306 B2 JP 5670306B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- substrate
- trench isolation
- shallow trench
- tsv
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 149
- 238000002955 isolation Methods 0.000 title claims description 32
- 238000013461 design Methods 0.000 title description 6
- 230000010354 integration Effects 0.000 title 1
- 230000036961 partial effect Effects 0.000 claims description 71
- 238000000034 method Methods 0.000 claims description 59
- 238000011049 filling Methods 0.000 claims description 35
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 8
- 239000003989 dielectric material Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 52
- 239000011343 solid material Substances 0.000 description 19
- 239000000463 material Substances 0.000 description 15
- 239000011810 insulating material Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 239000000470 constituent Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 241000724291 Tobacco streak virus Species 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
関連出願の相互参照
本出願は、本出願の譲受人に譲渡され、参照によりその全体が本明細書に組み込まれている、Ｍ．Ａ．Ｂａｃｈｍａｎ、Ｓ．Ｍ．Ｍｅｒｃｈａｎｔ、およびＪ．Ｏｓｅｎｂａｃｈ（「Ｂａｃｈｍａｎら」）への「ＭＥＴＨＯＤ ＯＦ ＦＡＢＲＩＣＡＴＩＯＮ ＯＦ ＴＨＲＯＵＧＨ−ＳＵＢＳＴＲＡＴＥ ＶＩＡＳ」という名称の米国特許出願第１２／９６９，８３６号（整理番号Ｌ０９−０８０８）に関連する。
本出願は、本出願の譲受人に譲渡され、参照によりその全体が本明細書に組み込まれている、Ｍ．Ａ．Ｂａｃｈｍａｎ、Ｓ．Ｍ．Ｍｅｒｃｈａｎｔ、およびＪ．Ｏｓｅｎｂａｃｈ（「Ｂａｃｈｍａｎら」）への「ＭＥＴＨＯＤ ＯＦ ＦＡＢＲＩＣＡＴＩＯＮ ＯＦ ＴＨＲＯＵＧＨ−ＳＵＢＳＴＲＡＴＥ ＶＩＡＳ」という名称の米国特許出願第１２／９６９，８３６号（整理番号Ｌ０９−０８０８）に関連する。
本出願は、一般に集積回路およびその製造を対象とし、具体的には浅いトレンチ分離および基板貫通ビア構造を含む集積回路を対象とする。
通常の半導体集積回路（ＩＣ）設計は、短絡またはクロストークなどの有害な電気的干渉を避けるために、設計内の一部の回路構成要素を他の回路構成要素から電気的に分離する必要がある。回路構成要素を分離する１つの方法は、これらの領域を隔てるために浅いトレンチ分離（ＳＴＩ）を用いる。また３次元ＩＣ設計などの一部のＩＣ設計では、基板貫通ビア（ＴＳＶ）が生成されて、前面側回路を基板の裏側と接続する。
一実施形態では本開示は、集積回路を製造する方法を提供する。方法は、第１の側、および第２の対向する側を有する基板を用意すること、基板の第１の側に浅いトレンチ分離開口を形成すること、および基板の第１の側に部分的基板貫通ビア開口を形成することを含む。方法はまた、部分的基板貫通ビア開口を延長することを含み、延長された部分的基板貫通ビア開口は、浅いトレンチ分離開口より基板内への深さが深い。方法はさらに、浅いトレンチ分離開口を第１の固体材料で充填すること、および延長された部分的基板貫通ビア開口を第２の固体材料で充填することを含む。浅いトレンチ分離開口、部分的基板貫通ビア開口、または延長された部分的基板貫通ビア開口のいずれも、基板の第２の側の外面を貫通しない。少なくとも、浅いトレンチ分離開口および部分的基板貫通ビア開口は同時に形成され、または浅いトレンチ分離開口および延長された部分的基板貫通ビア開口は同時に充填される。
他の実施形態は、集積回路である。集積回路は、第１の側、および第２の対向する側を有する基板を備える。集積回路はまた、浅いトレンチ分離構造、および基板貫通ビアを備える。浅いトレンチ分離構造の一方の端部は、基板の内部に埋め込まれ、浅いトレンチ分離構造の反対側の端部は、基板の第１の側の表面に位置する。基板貫通ビアの一方の端部は、基板の第１の側の表面に位置し、基板貫通ビアの反対側の端部は、基板の第２の側の表面に位置する。浅いトレンチ分離構造を画定する開口内、および基板貫通ビアを画定する開口内には、同じ絶縁層が配置される。
本開示の他の実施形態は、第１の側、および第２の対向する側を有する基板と、浅いトレンチ分離構造と、基板貫通ビアとを備える集積回路である。浅いトレンチ分離構造の一方の端部は、基板の内部に埋め込まれ、浅いトレンチ分離構造の反対側の端部は、基板の第１の側の表面に位置する。基板貫通ビアの一方の端部は、基板の第１の側の表面に位置し、基板貫通ビアの反対側の端部は、基板の第２の側の表面に位置する。浅いトレンチ分離構造および基板貫通ビアは、基板の第１の側に浅いトレンチ分離開口を形成すること、基板の第１の側に部分的基板貫通ビア開口を形成すること、部分的基板貫通ビア開口を延長することであって、延長された部分的基板貫通ビア開口は、浅いトレンチ分離開口より基板内への深さが深い、部分的基板貫通ビア開口を延長すること、浅いトレンチ分離開口を第１の固体材料で充填すること、および延長された部分的基板貫通ビア開口を第２の固体材料で充填すること、を含むプロセスによって形成される。浅いトレンチ分離開口、部分的基板貫通ビア開口、または延長された部分的基板貫通ビア開口のいずれも、基板の第２の側の外面を貫通しない。少なくとも、浅いトレンチ分離開口および部分的基板貫通ビア開口は同時に形成され、または浅いトレンチ分離開口および延長された部分的基板貫通ビア開口は同時に充填される。
本発明のより完全な理解のために、添付の図面と併せ読まれる以下の説明を参照する。
本開示のために、本明細書で用いられる「または（ｏｒ）」という用語は、特に明記しない限り非排他的なものを表す。
本開示の実施形態は、ＩＣ設計の効率を改善する。ＳＴＩ開口を形成することおよびＴＳＶ開口の一部分を形成すること、またはＳＴＩ開口およびＴＳＶ開口を充填することの少なくとも１つは、単一のステップとして同時に行われる。ＩＣの製作でのこれらのステップの一方または両方を同時に処理することにより、１つまたは複数の共通のパターニング、エッチング、堆積、または誘電体および金属の積層処理の前の他の形成プロセスを可能にすることができる。これにより、従来の方法に比べてＩＣの製作に必要な別々の処理ステップまたはツールの数を減らすことによって、コスト、時間、およびリソースの使用を低減することができる。
本開示の一実施形態は、ＩＣを製造する方法である。図１は、製造の方法１００の例示の実施形態での選択的なステップを示す流れ図を示す。図２〜８は、図１に示される例示の方法１００による、本開示の例示の集積回路２００を製造する例示の方法での選択されたステップの断面図を示す。
続いて全体にわたって図１を参照すると、図２に示されるように、方法１００は、第１の側２１０、および第２の対向する側２１５を有する基板２０５を用意するステップ１０５を含む。基板２０５の例示の実施形態は、シリコンまたは他の半導体材料、基板ダイ、パッケージ基板、またはインターポーザ基板から構成されるウェハ基板を含む。基板２０５の一部の実施形態は、様々なＩＣ構成要素の効率的な製作を可能にするために、複数の層を有することができる。例として、基板２０５の一部の実施形態は、構成層２２０を含む。たとえば、構成層２２０の一部の実施形態は、エピタキシャル形成された結晶シリコンなどのシリコンから構成された単結晶層を含むことができる。他の実施形態では、構成層２２０は、シリコン・オン・インシュレータ層、またはポリシリコン層、または当業者には良く知られた他の材料層を含むことができる。一部の場合には、構成層２２０は、１０から２０ミクロンの範囲の厚さ２２２を有することができる。当業者なら、望むなら他のタイプの基板および構成層を用い得ることが理解されよう。
図３Ａに示されるように、方法１００は、基板２０５の第１の側２１０にＳＴＩ開口３０２を形成するステップ１１０と、基板２０５の第１の側２１０に部分的ＴＳＶ開口３０４を形成するステップ１１５とを含む。当業者ならステップ１１０、１１５によりパターニングし（たとえば、従来のフォトリソグラフィおよびマスキング工程により）、基板２０５の第１の側２１０をエッチング（たとえば、反応性イオン・エッチングまたは他の従来のエッチング工程）して開口３０２、３０４を形成するための手順を熟知しているであろう。
図３Ｂに示されるように、方法１００は、部分的ＴＳＶ開口３０４（図３Ａ）を延長するステップ１１７を含み、延長された部分的ＴＳＶ開口３０５は、ＳＴＩ開口３０２より基板２０５内への深さが深い。当業者なら、基板２０５の第１の側２１０を追加的にパターニングしエッチングして、延長された部分的ＴＳＶ開口３０５を形成する手順を熟知しているであろう。
図３Ａ〜３Ｂではまた、ＳＴＩ開口３０２、部分的ＴＳＶ開口３０４、または延長された部分的ＴＳＶ開口３０５のいずれも、基板２０５の第２の側２１５の外面３０６を貫通しないことが示される。当業者なら、方法１００の様々なステップでの開口３０２、３０４、３０５のこのような構成を達成するための手順を熟知しているであろう。
方法１００は、ＳＴＩ開口３０２を第１の固体材料３０７で充填するステップ１２０、および延長された部分的ＴＳＶ開口３０５を第２の固体材料３１０で充填するステップ１２５を含む。
少なくとも、（１）ＳＴＩ開口３０２および部分的ＴＳＶ開口３０４は同時に形成され（すなわちステップ１１０、１１５は、単一のステップ１３０として同時に行われる）、または（２）ＳＴＩ開口３０２および延長された部分的ＴＳＶ開口３０５は同時に充填される（すなわちステップ１２０、１２５は、単一のステップ１３５として同時に行われる）。
開口３０２、３０４を同時に形成すること（ステップ１３０）、または開口３０２、３０５を同時に充填すること（ステップ１３５）のいずれかまたは両方によって、時間、コスト、またはリソース効率において利点がある。例として、同じエッチング・ツールおよび同じエッチング工程を用いて２つの異なる開口３０２、３０４を同時に形成することは、時には有益である。同様に同じ堆積ツールまたは他の形成ツール、および同じ堆積法または他の形成プロセスを用いて２つの異なるタイプの開口３０２、３０５を同じ固体材料で同時に充填することは、時には有益である。
しかし一部の場合には、異なるプロセスを用いて開口３０２、３０４を形成する、または異なるプロセスを用いて開口３０２、３０５を充填する、または異なる固体材料を用いて充填することが望ましい場合があり得る。
例として一部の実施形態では、ＳＴＩ開口３０２および部分的ＴＳＶ開口３０４を同時に形成した（ステップ１３０）後に、ＳＴＩ開口３０２は、基板２０５の第１の側２１０から絶縁材料を含む第１の固体材料３０７で充填され、延長された部分的ＴＳＶ開口３０５は、基板２０５の第１の側２１０から異なる絶縁材料または導電性材料を含む第２の固体材料３１０で充填される。
しかし他の実施形態では、ＳＴＩ開口３０２および部分的ＴＳＶ開口３０４はステップ１３０で同時に形成され、次いでＳＴＩ開口３０２および延長された部分的ＴＳＶ開口３０５はステップ１３５で同時に充填される。このような場合は、第１の固体材料３０７および第２の固体材料３１０は、同様な材料または同一の材料とすることができる。
他の実施形態では、たとえば、開口３０２が部分的ＴＳＶ開口３０４または延長された部分的ＴＳＶ開口３０５と比較して異なるアスペクト比をもつように、２つの異なるプロセス（たとえば、ステップ１１０およびステップ１１５）を用いてＳＴＩ開口３０２および部分的ＴＳＶ開口３０４を形成することが望ましい。例として、延長された部分的ＴＳＶ開口３０５の幅３２０と深さ３２５の比は、ＳＴＩ開口３０２の幅３３０と深さ３３５の比とは異なる（たとえば一部の実施形態では、少なくとも１０パーセント以上異なる）ようにすることができる。しかし当業者なら、異なるプロセスを用いて開口３０２、３０４、３０５を形成することは、単一の同じステップ１３５を用いて開口３０２、３０５を充填することを除外しないことが認識されよう。
上記のように一部の場合は、２つの異なるプロセス（たとえばステップ１２０、１２５）を用いてＳＴＩ開口３０２および延長された部分的ＴＳＶ開口３０５を、それぞれ異なる固体材料３０７、３１０で充填することが望ましい。たとえば一部の実施形態では、ＳＴＩ開口３０２を充填するステップ１２０は、ＳＴＩ開口３０２を１つまたは複数のタイプの絶縁材料３０７（たとえば一部の場合には、異なる絶縁材料の複数の層）で充填するために物理蒸着法、または化学気相成長法、または他のプロセスを含むことができる。一部の実施形態では、延長された部分的ＴＳＶ開口３０５を充填するステップ１２５は、開口３０５を導電性材料３１０で充填するために物理蒸着法（たとえば、スパッタリング）、および電気化学堆積法または他の形成プロセスを含むことができる。しかし当業者なら、異なるプロセス（ステップ１２０、１２５）を用いて開口３０２、３０５を充填することは、同じ単一のステップ１３０を用いて開口３０２、３０４を形成することを除外しないことが認識されよう。
図３Ｂは、ＳＴＩ開口３０２および延長された部分的ＴＳＶ開口３０５が同時に充填される（ステップ１３５）場合の、方法１００の一実施形態を示す。このような同時に充填する場合は、第１および第２の固体材料３０７、３１０は絶縁材料であることが好ましい。一部の場合には、たとえば、ＳＴＩ開口３０２を充填するステップ１２０は、パッシベーション層３１２および拡散バリア層３１４を含む絶縁材料３１０で開口３０５を充填することを含む。延長された部分的ＴＳＶ開口３０５を充填するステップ１２５は、ステップ１２０と同じ（すなわち、同時に充填するステップ１３５）とすることができる。層３１２、３１４の一方または両方は、ＳＴＩ開口３０２または延長された部分的ＴＳＶ開口３０５の内壁上にあるようにする（たとえば一部の場合は、側壁３１６および床部３１８の全体を被覆する）ことができる。一部の場合は、延長された部分的ＴＳＶ開口３０５を充填するステップ１２５はまた、たとえば開口３０５の内壁（たとえば、側壁３１６および床部３１８）を被覆することができる拡散バリア層３１４を含む絶縁材料３１０で開口３０５を充填することを含む。このような場合は、やはり、ＳＴＩ開口３０２を充填するステップ１２０は、ステップ１２５と同じ（すなわち、同時ステップ１３５）とすることができ、したがって拡散バリア層３１４は、たとえばＳＴＩ開口３０２の内壁を被覆する。
さらに図４に示されるように、一部の場合には、延長された部分的ＴＳＶ開口３０５を充填するステップ１２５は、絶縁プラグ４１０を含む絶縁材料３１０で開口３０５を充填することを含むことができる。ＳＴＩ開口３０２を充填するステップ１２０が絶縁プラグ４１０で開口３０２を充填することを含む場合は、ＳＴＩ開口３０２および延長された部分的ＴＳＶ開口３０５の両方を同じ絶縁固体材料（たとえば、第１および第２の材料３０７、３１０が同じ）で充填することができる。
図４に示されるように、一部の場合には、ＳＴＩ開口３０２および延長された部分的ＴＳＶ開口３０５は共に、ＴＳＶ開口およびＳＴＩ開口３０２の内壁３１６、３１８を被覆する酸化シリコンの１つまたは複数のパッシベーション層３１２を含む絶縁材料（たとえば、第１および第２の固体材料３０７、３１０）で充填され、パッシベーション層３１２上に窒化シリコンの拡散バリア層３１４があり、誘電体材料（たとえば一部の場合には、石英ガラス）の絶縁プラグ４１０は、拡散バリア層に接触し、ＳＴＩ開口３０２および延長された部分的ＴＳＶ開口３０５のそれぞれの深さ３３５、３２５（図３）の全体をほぼ充填する。
方法１００の一部の実施形態はさらに、基板２０５の第１の側２１０上に、少なくとも１つの能動または受動電子構成要素４２０（図４）を形成するステップ１４０を含むことができる。当業者なら抵抗器またはインダクタなどの受動構成要素、またはメモリ回路構成要素（たとえば、ＳＲＡＭまたはＤＲＡＭメモリ）または論理回路構成要素（たとえば、ＣＭＯＳまたはｂｉ−ＣＭＯＳ論理集積回路）などの能動構成要素を製作するための手順を熟知しているであろう。
Ｂａｃｈｍａｎらによってさらに説明されているように、一部の場合には、延長された部分的ＴＳＶ開口３０５を導電性材料で充填する前に、能動または受動構成要素４２０を形成することは、それにより開口３０５内の導電性材料を後続する高温プロセス（たとえば、一部の実施形態では約２００℃以上）にさらすのが避けられる場合は、好ましい。
一部の実施形態では、能動または受動電子構成要素４２０は、隣接する能動または受動電子構成要素４２５から、２つの構成要素４２０、４２５の間に位置する少なくとも１つのＳＴＩ開口３０２によって電気的に分離される。一部の実施形態では、能動または受動電子構成要素４２０は、隣接する延長された部分的ＴＳＶ開口３０５から、能動または受動電子構成要素４２０と隣接するＴＳＶ開口３０５との間に位置する少なくとも１つＳＴＩ開口３０２によって電気的に分離される。隣接する能動または受動電子構成要素４２０、４２５をＳＴＩ構造によって互いに、または隣接するＴＳＶから隔てられるように形成することは、これらの構成要素間のクロストークおよび他の電気的干渉を低減するのに役立つ。
方法１００の一部の実施形態はさらに、第１の側上の延長された部分的ＴＳＶ開口３０５を導電層４３０で覆うステップ１４５を含むことができる。当業者なら基板２０５上に導電層４３０を形成する手順を熟知しているであろう。非限定的な例として、ステップ１４５は、金属（たとえばタングステン、金、または銅）のシード層を形成（たとえばスパッタリング）することを含むことができ、一部の場合には同じ金属（たとえば、銅）の電気化学形成がそれに続く。一部の場合には、図４に示されるように、導電層４３０を形成することの一部として、始めにバリア層４３５（たとえば、窒化シリコン層）が形成され、次いで延長された部分的ＴＳＶ開口３０５を覆うようにパターニングされる。一部の実施形態では、開口３０５内の固体材料３１０（たとえば、絶縁材料）が除去される前に、または開口３０５が導電性材料で充填される前に、ステップ１４５にて第１の側の延長された部分的ＴＳＶ開口３０５は導電層４３０で覆われる。このステップの順序付けは、たとえばステップ１４５が基板２０５を高温プロセスにさらすことを含む場合は有利でありうる。
方法１００の一部の実施形態はさらに、基板２０５の第１の側２１０に相互接続構造４４０（たとえば、金属ライン、ビア、およびランディングパッド）を形成するステップ１５０を含む。当業者なら、相互接続構造４４０を形成する手順を熟知しているであろう。例として、ステップ１５０の一部として、相互接続構造４４０を支持し電気的に絶縁するために、第１の側２１０上に１つまたは複数の層間誘電体層４５０を形成することができる。
一部の実施形態では、少なくとも１つの相互接続構造４４０は、第１の側の延長された部分的ＴＳＶ開口３０５を覆う導電層４３０に接触し、およびまた基板２０５上の能動または受動構成要素４２０に接触する。すなわち相互接続構造４４０は、能動または受動構成要素４２０を、導電層４３０を通してＴＳＶ構造に電気的に結合するように構成される。しかし他の実施形態では、ＴＳＶまたはそれを覆う導電層４３０は、基板２０５上のいずれの能動または受動構成要素４２０とも結合されなくてもよく、単に基板２０５を通過してもよい。
一部の実施形態では相互接続構造４４０は、ステップ１５０にて、開口３０５内の材料３１０（たとえば、絶縁材料）が除去される前に、または開口３０５が導電性材料で充填される前に形成される。このステップの順序付けは、たとえばステップ１５０が基板２０５を高温プロセスにさらすことを含む場合に有利でありうる。
方法１００の一部の実施形態はまた、延長された部分的ＴＳＶ開口３０５が第２の側２１５に露出されるように、基板２０５の第２の側２１５から基板の一部分（たとえば基板層の部分４６０、図４）を除去するステップ１５５を含むことができる。例として図５は、延長された部分的ＴＳＶ開口３０５が第２の側２１５に露出されるまで、基板の第２の側の表面３０６を平坦化するように化学機械研磨（ＣＭＰ）を行った後のＩＣ２００を示す。しかし当業者なら延長された部分的ＴＳＶ開口３０５を露出するために、他のタイプの基板除去手順（たとえば、ウエットおよびドライエッチング）を用い得ることが理解されよう。
図６に示されるように、方法１００の一部の実施形態はさらに、第２の側のＴＳＶ開口６１０が基板２０５の第２の側２１５から第１の側２１０まで延びるように、基板２０５の第２の側２１５から、延長された部分的ＴＳＶ開口３０５の内部の固体材料３１０（たとえば絶縁プラグ４１０、図５）の少なくとも一部分を除去するステップ１６０を含む。
一部の場合には、第２の側のＴＳＶ開口６１０の内部の材料３１０を維持することが望ましい。例として、第２の側の基板貫通ビア開口６１０が高度に拡散性の金属原子（たとえば、銅原子）から構成される導電性材料で充填される場合は、第２の側のＴＳＶ開口６１０の側壁３１６上にパッシベーション層３１２およびバリア層３１４を有することが有利となり得る。このような金属原子は、ＴＳＶから、能動および受動構成要素４２０が位置する基板２０５の領域を含む、基板２０５内へ有害に拡散することができ、それによって構成要素４２０を損傷する。
一部の場合はたとえば、ステップ１６０にて材料３１０の少なくとも一部分を除去することは、基板２０５の厚さ６１５の全体をほぼ横断する絶縁プラグ４１０（図５）の、第２の側のＴＳＶ開口６１０からのドライエッチング工程を含むことができる。一部の場合には、除去ステップ１６０は、追加的にまたは代替的に、第２の側のＴＳＶ開口６１０を通って基板２０５の厚さ６１５の全体をほぼ横断する絶縁プラグ４１０（たとえば、石英ガラスまたは他の誘電体材料）のウエットエッチング工程（たとえば、フッ化水素酸エッチング工程）を含むことができる。一部の場合には、ステップ１６０にて少なくとも一部分の固体材料３１０を除去することはまた、第１の側２１０上の延長された部分的ＴＳＶ開口３０５を覆う導電層４３０から、バリア層４３５（たとえば、窒化シリコン層）を除去するように構成されたプラズマエッチング工程を含むことができる。すなわち材料３１０の一部分を除去することは、開口３０５を覆う導電層４３０の内面６２０を露出することを含むことができる。当業者なら、望むならパッシベーション層３１２およびバリア層３１４を側壁３１６上にほぼ損なわれずに残すように、このようなウエットエッチングおよびプラズマエッチング工程をいかに構成するかは熟知しているであろう。
方法１００の一部の実施形態はさらに、基板２０５の第２の側上の、第２の側のＴＳＶ開口６１０を導電性材料７１０で充填するステップ１６５を含む（図７）。一部の場合は、第１の側２１０上の開口３０５を覆う導電層４３０が存在する場合は、導電性材料７１０は、導電層４３０に直接接触する（たとえば、導電層４３０の内面６２０に接触する）ように第２の側のＴＳＶ開口６１０を完全に充填する。
用いることができる導電性材料７１０のタイプの非限定的な例は、銅、タングステン、金、ポリシリコン、導電性ポリマー、または当業者には良く知られている同様な材料を含む。一部の実施形態では、深い開口６１０を充填するために（たとえば、基板厚さ６１５（図６）が約５０ミクロン以上である一部の実施形態にて）、充填するステップ１６５は、第２の側のＴＳＶ開口６１０（開口の側壁３１６上のいずれの介在する絶縁層３１２、３１４を含む）の内部側壁６１５上に金属シード層（たとえば、銅）を形成するためにスパッタ堆積することまたは他のプロセス、および次いで開口６１０の残りを充填するようにバルク金属層（たとえば、銅）を電着することまたは他により形成することを含むことが有利となり得る。ステップ１６５により開口６１０を充填する他の方法は、スピンオン・プロセス、または当業者には良く知られている他のプロセスを含む。当業者ならまた、開口６１０内に材料７１０のみが存在するように、第２の側２１５の表面３０６から余分な導電性材料７１０を除去するためのＣＭＰなどの他のステップを熟知しているであろう。
上記のように一部の場合には、第２の側のＴＳＶ開口６１０を導電性材料で充填するステップ１６５は、いくつかのステップ（たとえば、１つまたは複数のステップ１４０〜１６０）が完了した後に行われることが有利である。本開示およびＢａｃｈｍａｎらの開示に基づいて当業者なら、たとえば第２の側のＴＳＶ開口６１０内にある特定の導電性材料７１０（たとえば、銅）を高温プロセスにさらすのを避け、それによって基板２０５にクラックまたは他の損傷を引き起こし得る材料７１０の熱膨張を生じるのを避けるために、他の処理ステップが行われた後にステップ１６５を行うことが有利となり得ることが理解されよう。
本開示の他の実施形態は、ＩＣである。図８は、本開示の例示のＩＣ２００を示す。ＩＣ２００は、図１〜７に関連して上述したいずれの特徴も含むことができる。
図８に示される例示のＩＣ２００は、第１の側２１０、および第２の対向する側２１５を有する基板２０５を備える。ＩＣ２００はまた、ＳＴＩ構造８１０を備え、ＳＴＩ構造の一方の端部８１２は基板２０５の内部に埋め込まれ、ＳＴＩ構造８１０の反対側の端部８１５は基板２０５の第１の側２１０の表面８１７に位置する。ＩＣ２００はさらに、ＴＳＶ８２０を備え、ＴＳＶ８２０の一方の端部８２２は基板２０５の第１の側２１０の表面８１７に位置し、ＴＳＶ８２０の反対側の端部８２５は基板２０５の第２の側２１５の表面３０６に位置する。ＳＴＩ構造８１０を画定する開口３０２内、およびＴＳＶ８２０を画定する開口３０５内に、同じ絶縁層が配置される。一部の実施形態ではたとえば、パッシベーション層３１２または拡散バリア層３１４の一方または両方が、ＳＴＩ構造８１０を画定する開口３０２の側壁８２７上に、およびＴＳＶ８２０を画定する開口３０５の側壁３１６上に配置される。
図８にさらに示されるように、一部の実施形態では、少なくとも１つのＳＴＩ構造８１０は、ＴＳＶ８２０と、基板２０５の第１の側２１０上に位置する受動または能動電気的構成要素４２０との間に配置される。また図８に示されるように、一部の実施形態では、少なくとも１つＳＴＩ構造８１０は、基板２０５の第１の側２１０上に位置する第１の受動または能動電気的構成要素４２０と、基板２０５の第１の側２１０上に位置する第２の受動または能動電気的構成要素４２５との間に配置される。
ＩＣ２００の一部の実施形態はさらに、基板２０５の第１の側２１０上に位置し、第１の側２１０上のＴＳＶ開口３０５を覆う導電層４３０を含むことができる。ＩＣ２００の一部の実施形態は、基板２０５の第１の側２１０上に、金属ライン４４０、および層間誘電体層４５０を含むことができる。一部の場合には、金属ライン４４０の少なくとも１つは、基板２０５の第１の側２１０上に位置する受動または能動電気的構成要素４２０を、ＴＳＶ８２０を覆う導電層４３０に電気的に接続する。
一部の実施形態では、ＳＴＩ構造８１０の開口３０２の幅３３０は、ＴＳＶ８２０の開口３０５の幅３２０より小さい。
ＴＳＶ開口３０５は基板２０５の厚さ６１５の全体を横断し、一方、ＳＴＩ開口３０２は基板２０５内に埋め込まれる。一部の実施形態では、ＳＴＩ開口３０２は、基板２０５の一部の実施形態において存在する構成層２２０を横断することができる。
ＩＣ２００の一部の実施形態では、ＳＴＩ構造８１０の幅３３０は、基板２０５上のより多数の能動または受動電気的構成要素４２０の電気的分離を容易にするために、できるだけ狭いことが望ましい。幅３３０を狭くすることにより、より多数の能動または受動電気的構成要素４２０またはＴＳＶ８２０を保持するために、基板２０５のより大きな面積を利用可能にすることが容易になる。
ＴＳＶ開口３０５の幅３２０は、ＴＳＶ８２０を通過する電流の電気抵抗を最小にするのに十分に広くするようにＴＳＶ８２０を構成することと、基板表面８１７の過大な面積を専有するように大きい過ぎる幅３２０を構成することとの注意深いバランスである。電気抵抗が大き過ぎると、ＴＳＶ８２０を通って電気信号を通信する速度が低下し有害となる。ＴＳＶ８２０が基板２０５上の過大な面積を専有する場合は、たとえば、特定の用途に必要な不可欠な数の受動または能動構成要素を収容するように基板ダイ２０５を大きくすることが必要になる可能性があり、それによって基板２０５を製造するのにより多くのリソースを必要とし、したがってＩＣ２００は望むより大きくなる。
図８にさらに示されるように、一部の実施形態では、ＩＣ２００の基板２０５は、ＴＳＶ８２０によって１つまたは複数の他の基板８３０と相互接続される。一部の実施形態では、基板２０５、および１つまたは複数の他の基板８３０は、３次元ＩＣパッケージ８４０の一部となる。例として一部のＩＣパッケージ８４０では、基板２０５の第１の側２１０（たとえば第１の側２１０は、その上に能動または受動構成要素４２０、４２５を有する）は、他方の基板８３０の第１の側８４５に面することができる。しかし他の実施形態では、基板２０５の前面側２１０は、他方の基板８３０の第２の対向する側８５０に面することができる。一部の実施形態では、ＩＣパッケージ８４０は、ＴＳＶ８２０によって積層体８４０の隣接する基板、または隣接しない基板に相互接続された、複数の基板２０５、８３０の積層体８６０を含むことができる。例として第１の基板は、第１の基板と第３の基板の間に位置する第２の基板を通過するＴＳＶを通して、第３の基板に相互接続することができる。
図１〜８は、本開示の他の集積回路の実施形態を示す。上記で述べたものと同様に、図８に示される例示のＩＣ２００は、第１の側２１０、および第２の対向する側２１５を有する基板２０５と、ＳＴＩ構造８１０であって、ＳＴＩ構造の一方の端部８１２は基板２０５の内部に埋め込まれ、ＳＴＩ構造８１０の反対側の端部８１５は基板２０５の第１の側２１０の表面８１７に位置する、ＳＴＩ構造８１０と、ＴＳＶ８２０であって、ＴＳＶ８２０の一方の端部８２２は基板２０５の第１の側２１０の表面８１７に位置し、ＴＳＶ８２０の反対側の端部８２５は基板２０５の第２の側２１５の表面３０６に位置する、ＴＳＶ８２０とを備える。
ＩＣ２００のこのような実施形態に対して、ＳＴＩ構造８１０およびＴＳＶ８２０は、基板２０５の第１の側２１０にＳＴＩ開口３０２を形成すること（ステップ１１０）、基板２０５の第１の側２１０に部分的ＴＳＶ開口３０４を形成すること（ステップ１１５）、部分的ＴＳＶ開口３０４を延長すること（ステップ１１７）であって、延長された部分的ＴＳＶ開口３０５はＳＴＩ開口３０２より基板２０５内への深さが深い、部分的ＴＳＶ開口３０４を延長すること、ＳＴＩ開口３０２を第１の固体材料３０７で充填すること（ステップ１２０）、および延長された部分的ＴＳＶ３０５を第２の固体充填材料３１０で充填すること（ステップ１２５）を含むプロセスによって形成される。
ＳＴＩ開口３０２、部分的ＴＳＶ開口３０４、または延長された部分的基板貫通ビア開口３０５のいずれも、基板２０５の第２の側２１５の外面３０６を貫通しない。少なくとも、（１）ＳＴＩ開口３０２および部分的ＴＳＶ開口３０４は同時に形成され（ステップ１３０）、または（２）ＳＴＩ開口３０２および延長された部分的ＴＳＶ開口３０５は同時に充填される（ステップ１３５）。ＩＣ２００はさらに、図１〜８に関連して上述したような追加の特徴を含むことができる。
本出願が関係する当業者には、述べられた実施形態に、他のおよびさらなる追加、削除、置き換え、および変更を行い得ることが理解されよう。
Claims (3)
- 集積回路を製造する方法であって、
第１の側、および第２の対向する側を有する基板を用意すること、
前記基板の前記第１の側に浅いトレンチ分離開口を形成すること、
前記基板の前記第１の側に部分的基板貫通ビア開口を形成すること、
前記部分的基板貫通ビア開口を延長することであって、前記延長された部分的基板貫通ビア開口は、前記浅いトレンチ分離開口より前記基板内への深さが深い、前記部分的基板貫通ビア開口を延長すること、および、
前記浅いトレンチ分離開口と前記延長された部分的基板貫通ビア開口とを同じ絶縁層で同時に充填することとを含み、前記同じ絶縁層は、浅いトレンチ分離構造を画定する前記開口の側壁上と基板貫通ビアを画定する前記開口の側壁上にパッシベーション層と拡散バリア層とを含み、
前記浅いトレンチ分離開口と前記延長された部分的基板貫通ビア開口とを前記拡散バリア層と接触する誘電体材料の絶縁プラグで同時に充填し、前記延長された部分的基板貫通ビア開口の深さの全体と前記浅いトレンチ分離開口の深さの全体とを充填することと、
第２の側の基板貫通ビア開口が前記基板の前記第２の対向する側から前記第１の側まで延びるように、前記基板の前記第２の対向する側から、前記延長された部分的基板貫通ビア開口の内部の前記絶縁プラグの少なくとも一部分を除去すること、
前記絶縁プラグの少なくとも一部分を取り除いた後、前記第２の側の基板貫通ビア開口を導電性材料で充填することをさらに含む、方法。 - 前記浅いトレンチ分離構造を画定する前記開口の側壁上と前記基板貫通ビアを画定する前記開口の側壁上に前記パッシベーション層を同時に形成し、そして、前記浅いトレンチ分離構造を画定する前記開口の側壁上と前記基板貫通ビアを画定する前記開口の側壁上に前記拡散バリア層を同時に形成することをさらに含む、請求項１に記載の方法。
- 前記浅いトレンチ分離開口と前記部分的基板貫通ビア開口とが同時に形成される、請求項１に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/969,852 US8742535B2 (en) | 2010-12-16 | 2010-12-16 | Integration of shallow trench isolation and through-substrate vias into integrated circuit designs |
| US12/969,852 | 2010-12-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012129528A JP2012129528A (ja) | 2012-07-05 |
| JP5670306B2 true JP5670306B2 (ja) | 2015-02-18 |
Family
ID=45375226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011273948A Active JP5670306B2 (ja) | 2010-12-16 | 2011-12-15 | 浅いトレンチ分離および基板貫通ビアの集積回路設計への統合 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US8742535B2 (ja) |
| EP (1) | EP2466634B1 (ja) |
| JP (1) | JP5670306B2 (ja) |
| KR (1) | KR101475108B1 (ja) |
| CN (1) | CN102543829B (ja) |
| TW (1) | TWI463584B (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1398204B1 (it) | 2010-02-16 | 2013-02-14 | St Microelectronics Srl | Sistema e metodo per eseguire il test elettrico di vie passanti nel silicio (tsv - through silicon vias). |
| US8742535B2 (en) | 2010-12-16 | 2014-06-03 | Lsi Corporation | Integration of shallow trench isolation and through-substrate vias into integrated circuit designs |
| US8987137B2 (en) | 2010-12-16 | 2015-03-24 | Lsi Corporation | Method of fabrication of through-substrate vias |
| US20130119543A1 (en) * | 2011-11-16 | 2013-05-16 | Globalfoundries Singapore Pte. Ltd. | Through silicon via for stacked wafer connections |
| JP6034095B2 (ja) * | 2012-08-21 | 2016-11-30 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US9577035B2 (en) * | 2012-08-24 | 2017-02-21 | Newport Fab, Llc | Isolated through silicon vias in RF technologies |
| TWI492343B (zh) * | 2012-11-02 | 2015-07-11 | 矽品精密工業股份有限公司 | 半導體基板及其製法 |
| US9123789B2 (en) * | 2013-01-23 | 2015-09-01 | United Microelectronics Corp. | Chip with through silicon via electrode and method of forming the same |
| DE102013208816A1 (de) * | 2013-05-14 | 2014-11-20 | Robert Bosch Gmbh | Verfahren zum Erzeugen eines Durchkontakts in einem CMOS-Substrat |
| JP2015153978A (ja) * | 2014-02-18 | 2015-08-24 | キヤノン株式会社 | 貫通配線の作製方法 |
| US9419075B1 (en) * | 2015-01-28 | 2016-08-16 | Texas Instruments Incorporated | Wafer substrate removal |
| WO2017111847A1 (en) * | 2015-12-24 | 2017-06-29 | Intel Corporation | Techniques for forming electrically conductive features with improved alignment and capacitance reduction |
| US10043740B2 (en) * | 2016-07-12 | 2018-08-07 | Intel Coporation | Package with passivated interconnects |
| US10290495B2 (en) * | 2016-07-29 | 2019-05-14 | Japan Display Inc. | Electronic apparatus and manufacturing method of the same |
| WO2018026002A1 (ja) * | 2016-08-04 | 2018-02-08 | 大日本印刷株式会社 | 貫通電極基板及び実装基板 |
| KR102652854B1 (ko) | 2016-08-17 | 2024-04-02 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| FR3059464B1 (fr) * | 2016-11-29 | 2019-03-15 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Circuit electronique comprenant des tranchees d'isolation electrique |
| US9966318B1 (en) * | 2017-01-31 | 2018-05-08 | Stmicroelectronics S.R.L. | System for electrical testing of through silicon vias (TSVs) |
| JP2018129412A (ja) * | 2017-02-09 | 2018-08-16 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、および半導体装置の製造方法 |
| JP6640780B2 (ja) | 2017-03-22 | 2020-02-05 | キオクシア株式会社 | 半導体装置の製造方法および半導体装置 |
| US10535585B2 (en) | 2017-08-23 | 2020-01-14 | Semiconductor Components Industries, Llc | Integrated passive device and fabrication method using a last through-substrate via |
| US11296031B2 (en) | 2018-03-30 | 2022-04-05 | Intel Corporation | Dielectric-filled trench isolation of vias |
| KR102643624B1 (ko) | 2018-06-07 | 2024-03-05 | 삼성전자주식회사 | 이미지 센서 |
| WO2021061481A1 (en) * | 2019-09-27 | 2021-04-01 | Corning Incorporated | Vias including circumferential trenches, interposer including the vias, and method for fabricating the vias |
| JP7391741B2 (ja) * | 2020-03-23 | 2023-12-05 | 株式会社東芝 | 構造体 |
| CN111883541A (zh) * | 2020-06-30 | 2020-11-03 | 复旦大学 | 一种用于三维封装的soi有源转接板及其制备方法 |
| KR20220010852A (ko) | 2020-07-20 | 2022-01-27 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
| CN113421869B (zh) * | 2021-06-18 | 2022-08-02 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7276787B2 (en) | 2003-12-05 | 2007-10-02 | International Business Machines Corporation | Silicon chip carrier with conductive through-vias and method for fabricating same |
| JP2006278646A (ja) * | 2005-03-29 | 2006-10-12 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP4869664B2 (ja) * | 2005-08-26 | 2012-02-08 | 本田技研工業株式会社 | 半導体装置の製造方法 |
| JP4389227B2 (ja) | 2006-09-28 | 2009-12-24 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| US7879711B2 (en) | 2006-11-28 | 2011-02-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Stacked structures and methods of fabricating stacked structures |
| US7645678B2 (en) * | 2007-02-13 | 2010-01-12 | United Microelectronics Corp. | Process of manufacturing a shallow trench isolation and process of treating bottom surface of the shallow trench for avoiding bubble defects |
| KR100895813B1 (ko) | 2007-06-20 | 2009-05-06 | 주식회사 하이닉스반도체 | 반도체 패키지의 제조 방법 |
| US7615480B2 (en) * | 2007-06-20 | 2009-11-10 | Lam Research Corporation | Methods of post-contact back end of the line through-hole via integration |
| KR100945504B1 (ko) | 2007-06-26 | 2010-03-09 | 주식회사 하이닉스반도체 | 스택 패키지 및 그의 제조 방법 |
| US7939941B2 (en) | 2007-06-27 | 2011-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of through via before contact processing |
| JP5361156B2 (ja) * | 2007-08-06 | 2013-12-04 | ラピスセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
| US7859114B2 (en) * | 2008-07-29 | 2010-12-28 | International Business Machines Corporation | IC chip and design structure with through wafer vias dishing correction |
| KR20100040455A (ko) | 2008-10-10 | 2010-04-20 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
| US8097953B2 (en) * | 2008-10-28 | 2012-01-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional integrated circuit stacking-joint interface structure |
| JP4945545B2 (ja) * | 2008-11-10 | 2012-06-06 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US20100224965A1 (en) | 2009-03-09 | 2010-09-09 | Chien-Li Kuo | Through-silicon via structure and method for making the same |
| US8492241B2 (en) * | 2010-10-14 | 2013-07-23 | International Business Machines Corporation | Method for simultaneously forming a through silicon via and a deep trench structure |
| US8742535B2 (en) | 2010-12-16 | 2014-06-03 | Lsi Corporation | Integration of shallow trench isolation and through-substrate vias into integrated circuit designs |
| US8987137B2 (en) | 2010-12-16 | 2015-03-24 | Lsi Corporation | Method of fabrication of through-substrate vias |
| US20130119543A1 (en) | 2011-11-16 | 2013-05-16 | Globalfoundries Singapore Pte. Ltd. | Through silicon via for stacked wafer connections |
| US20130299950A1 (en) | 2012-05-11 | 2013-11-14 | Sematech, Inc. | Semiconductor structure with buried through substrate vias |
-
2010
- 2010-12-16 US US12/969,852 patent/US8742535B2/en active Active
-
2011
- 2011-11-23 TW TW100142971A patent/TWI463584B/zh active
- 2011-12-12 EP EP11193092.1A patent/EP2466634B1/en active Active
- 2011-12-14 KR KR1020110134104A patent/KR101475108B1/ko active IP Right Grant
- 2011-12-15 JP JP2011273948A patent/JP5670306B2/ja active Active
- 2011-12-16 CN CN201110421747.0A patent/CN102543829B/zh active Active
-
2014
- 2014-04-11 US US14/251,258 patent/US9613847B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| EP2466634B1 (en) | 2019-06-19 |
| KR20120067941A (ko) | 2012-06-26 |
| CN102543829A (zh) | 2012-07-04 |
| US20120153430A1 (en) | 2012-06-21 |
| KR101475108B1 (ko) | 2014-12-22 |
| JP2012129528A (ja) | 2012-07-05 |
| EP2466634A1 (en) | 2012-06-20 |
| US8742535B2 (en) | 2014-06-03 |
| US20140220760A1 (en) | 2014-08-07 |
| US9613847B2 (en) | 2017-04-04 |
| TW201230221A (en) | 2012-07-16 |
| TWI463584B (zh) | 2014-12-01 |
| CN102543829B (zh) | 2015-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5670306B2 (ja) | 浅いトレンチ分離および基板貫通ビアの集積回路設計への統合 | |
| US8987137B2 (en) | Method of fabrication of through-substrate vias | |
| US20220208749A1 (en) | Semiconductor devices and methods of manufacture thereof | |
| JP5682897B2 (ja) | 基板を含む半導体ウェハの一部分内にビアを形成するための方法および基板を含む半導体ウェハの一部分内に形成されるビア構造体 | |
| US9691840B2 (en) | Cylindrical embedded capacitors | |
| TWI497660B (zh) | 具有穿透基板互連之半導體構造，以及形成穿透基板互連之方法 | |
| US9472504B2 (en) | Semiconductor having a high aspect ratio via | |
| US8309402B2 (en) | Method of fabricating oxide material layer with openings attached to device layers | |
| TWI447850B (zh) | 直通基材穿孔結構及其製造方法 | |
| CN102468284A (zh) | 堆叠的半导体器件及其制造方法 | |
| US8679937B2 (en) | Method for fabricating a capacitor and capacitor structure thereof | |
| KR101459597B1 (ko) | 관통 실리콘 비아 제조방법 | |
| TWI546866B (zh) | 半導體元件與製作方法 | |
| TW201401507A (zh) | 半導體元件與其製作方法 | |
| CN107644836A (zh) | 用于三维存储器的晶圆三维集成引线工艺及其结构 | |
| TWI518861B (zh) | 矽穿孔結構及其製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120713 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130620 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130920 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130926 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131218 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140617 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140717 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140718 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141010 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20141020 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141217 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5670306 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |