DE102013208816A1 - Verfahren zum Erzeugen eines Durchkontakts in einem CMOS-Substrat - Google Patents

Verfahren zum Erzeugen eines Durchkontakts in einem CMOS-Substrat Download PDF

Info

Publication number
DE102013208816A1
DE102013208816A1 DE102013208816.7A DE102013208816A DE102013208816A1 DE 102013208816 A1 DE102013208816 A1 DE 102013208816A1 DE 102013208816 A DE102013208816 A DE 102013208816A DE 102013208816 A1 DE102013208816 A1 DE 102013208816A1
Authority
DE
Germany
Prior art keywords
functional layer
substrate
contact
cmos
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102013208816.7A
Other languages
English (en)
Inventor
Jochen Reinmuth
Peter Brauchle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102013208816.7A priority Critical patent/DE102013208816A1/de
Priority to PCT/EP2014/059125 priority patent/WO2014184035A1/de
Publication of DE102013208816A1 publication Critical patent/DE102013208816A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es wird ein Verfahren zum Erzeugen eines Durchkontakts in einem CMOS-Substrat vorgeschlagen, das sich einfach und kostengünstig in einen CMOS-Prozess integrieren lässt. Der Durchkontakt (10) soll sich zumindest über das hochdotierte Grundsubstrat (1) des CMOS-Substrats (100) und mindestens eine schwachdotierte Funktionsschicht (2) auf dem Grundsubstrat (1) erstrecken. Dazu wird im Bereich des zu erzeugenden Durchkontakts (10) mindestens eine Öffnung in Form eines Vorderseitentrenchs (21) in der Funktionsschicht (2) erzeugt, der sich über die gesamte Funktionsschicht (2) bis in das Grundsubstrat (1) erstreckt. Der Vorderseitentrench (21) wird zumindest teilweise mit einem leitfähigen Material (3) verfüllt und an mindestens eine Verdrahtungsebene (41) eines Schichtaufbaus (4) auf der Funktionsschicht (2) elektrisch angebunden. Der Durchkontakt (10) wird durch mindestens einen Rückseitentrench (13) definiert, der sich von der Rückseite des Grundsubstrats (1) bis in die Funktionsschicht (2) des CMOS-Substrats (100) erstreckt.

Description

  • Stand der Technik
  • Die Erfindung betrifft ein Verfahren zum Erzeugen eines Durchkontakts in einem CMOS-Substrat, der sich zumindest über das hochdotierte Grundsubstrat des CMOS-Substrats und mindestens eine schwachdotierte Funktionsschicht auf dem Grundsubstrat erstreckt. Dazu wird im Bereich des zu erzeugenden Durchkontakts mindestens eine Öffnung in der Funktionsschicht erzeugt, die sich von der Vorderseite der Funktionsschicht zumindest bis zum Grundsubstrat erstreckt. Diese Öffnung wird zumindest teilweise mit einem leitfähigen Material verfüllt. Außerdem wird der Durchkontakt durch mindestens einen Rückseitentrench definiert, der sich von der Rückseite des Grundsubstrats bis in die Funktionsschicht des CMOS-Substrats erstreckt.
  • Des Weiteren betrifft die Erfindung ein CMOS-Substrat, in dem ein derartiger Durchkontakt realisiert ist.
  • Viele CMOS-Prozesse verwenden als Start- bzw. Grundsubstrat einen hochdotierten Halbleiterwafer mit einer schwachdotierten Epi-Schicht als Funktionsschicht, in der Schaltungskomponenten realisiert werden.
  • In der WO 2007/089207 A1 wird ein Verfahren der eingangs genannten Art beschrieben, mit dem ein Durchkontakt in einem solchen Halbleiterwafer erzeugt wird. Der Halbleiterwafer besteht hier aus einem Silizium-Grundsubstrat mit einem niedrigen elektrischen Widerstand und einer Funktionsschicht, die einen hohen elektrischen Widerstand aufweist. Das bekannte Verfahren umfasst einen Vorderseitenprozess und einen Rückseitenprozess. Im Vorderseitenprozess wird die Funktionsschicht strukturiert, um innerhalb der hochohmigen Funktionsschicht Inseln aus einem niederohmigen Halbleitermaterial zu erzeugen, die in Kontakt mit dem niederohmigen Material des Grundsubstrats stehen. Im Rückseitenprozess wird der Durchkontakt definiert, und zwar mit Hilfe eines umlaufenden Trenchgrabens, der sich über das Grundsubstrat bis in die Funktionsschicht erstreckt und mit einem dielektrischen Material verfüllt wird. Der Durchkontakt wird hier also aus dem niederohmigen Material des Grundsubstrats herausstrukturiert und mit Hilfe des dielektrischen Materials im Trenchgraben gegen das angrenzenden Substratmaterial elektrisch isoliert. Die hochohmige Funktionsschicht auf dem Grundsubstrat wird durch mindestens eine niederohmige Insel überbrückt, so dass der Durchkontakt insgesamt einen niedrigen elektrischen Widerstand aufweist.
  • Offenbarung der Erfindung
  • Mit der vorliegenden Erfindung wird das aus der WO 2007/089207 bekannte Verfahren weiterentwickelt, so dass es sich einfach und kostengünstig in einen CMOS-Prozess integrieren lässt.
  • Dazu wird die Öffnung in der Funktionsschicht erfindungsgemäß in Form mindestens eines Vorderseitentrenchs realisiert, der sich über die gesamte Funktionsschicht bis in das Grundsubstrat erstreckt. Der mit einem leitfähigen Material verfüllte Vorderseitentrench wird dann erfindungsgemäß dazu genutzt, um den Durchkontakt an mindestens eine Verdrahtungsebene eines Schichtaufbaus auf der Funktionsschicht elektrisch anzubinden.
  • Viele CMOS-Prozesse verwenden eine Deep-Trench-Isolation, um innerhalb der Funktionsschicht einzelne Schaltungsbereiche elektrisch zu entkoppeln. Dazu werden in der Wafervorderseite Isolationstrenchs erzeugt, die sich über die gesamte Funktionsschicht bis in das Grundsubstrat erstrecken und die jeweiligen Schaltungsbereiche abgrenzen. Diese Isolationstrenchs werden dann zumindest teilweise mit einem dielektrischen Material verfüllt.
  • Erfindungsgemäß ist erkannt worden, dass die vorderseitigen Abschnitte von Durchkontakten der hier in Rede stehenden Art ebenfalls in einem Vorderseitentrenchprozess angelegt werden können, so dass zum Erzeugen der Durchkontakte sowie etwaiger Isolationstrenchs nur ein Strukturierungsprozess erforderlich ist. Die Strukturierung der Funktionsschicht im Rahmen des erfindungsgemäßen Verfahrens beruht also auf einer bekannten Prozessfolge und erfordert lediglich eine Layout-Anpassung der Trenchmaske. Trenchgräben in der Funktionsschicht lassen sich sehr gut mit bekannten Verfahren der Halbleiterprozessierung verfüllen, und zwar so, dass die Oberfläche der Funktionsschicht vergleichsweise plan und geschlossen ist. Dies wird bei der vorderseitigen elektrischen Kontaktierung des erfindungsgemäß erzeugten Durchkontakts ausgenutzt. Der Durchkontakt wird hier nämlich genauso behandelt wie eine im CMOS-Prozess realisierte Schaltungsfunktion und einfach an eine Verdrahtungsebene über der Funktionsschicht angeschlossen. Dies erfordert ebenfalls keinen gesonderten Prozessschritt, sondern lediglich eine Layout-Anpassung bei der Realisierung des Schichtaufbaus mit den Verdrahtungsebenen.
  • Die einzelnen Prozessschritte des erfindungsgemäßen Verfahrens lassen sich also sehr gut in einen CMOS-Prozess integrieren. Ggf. können sogar einzelne Prozessschritte des erfindungsgemäßen Verfahrens zusammen mit Prozessschritten zur Realisierung von anderen CMOS-Komponenten, wie z.B. Isolationstrenchs und/oder einem Backendstapel, durchgeführt werden.
  • Grundsätzlich gibt es verschiedene Möglichkeiten für die Realisierung des erfindungsgemäßen Verfahrens, sowohl was den Vorderseitenprozess betrifft – also die Strukturierung der Funktionsschicht und das Verfüllen der Vorderseitentrenchs mit einem elektrisch leitfähigen Material – als auch was den Rückseitenprozess zur Definition eines Durchkontakts betrifft.
  • In einer bevorzugten Ausführungsform der Erfindung werden im Vorderseitenprozess mehrere schmale Vorderseitentrenchs in der Funktionsschicht erzeugt, die rasterartig im Bereich des zu erzeugenden Durchkontakts angeordnet sind. Schmale Trenchgräben lassen sich besonders einfach mit Standardverfahren verfüllen, wie z.B. CVD-Abscheidung, was im Hinblick auf die Integration des erfindungsgemäßen Verfahrens in einen Standard CMOS-Prozess von Vorteil ist. Da die hochohmige Funktionsschicht bei dieser Verfahrensvariante mit mehreren bzw. einer Vielzahl von verfüllten Vorderseitentrenchs elektrisch überbrückt wird, kann der elektrische Widerstand eines so erzeugten Durchkontakts trotz der schmalen Trenchgräben gering gehalten werden.
  • Je nach CMOS-Substrat und CMOS-Prozess kann es von Vorteil sein, die Seitenwandung des mindestens einen Vorderseitentrenchs zunächst mit einer dielektrischen Schicht zu versehen, bevor der Vorderseitentrench mit einem leitfähigen Material verfüllt wird. Dabei muss gewährleistet werden, dass das leitfähige Verfüllmaterial mit dem Grundsubstrat im Bereich des Durchkontakts in Kontakt steht. Die dielektrische Schicht auf der Seitenwandung des Vorderseitentrenchs bildet dann auch im Bereich der Funktionsschicht eine zuverlässige elektrische Isolation gegen das angrenzende Halbleitermaterial. Diese Prozessvariante bietet sich beispielsweise dann an, wenn im Rahmen des CMOS-Prozesses Isolationstrenchs erzeugt und mit einem dielektrischen Material ganz oder teilweise verfüllt werden. In diesem Fall kann die Prozessierung der Isolationstrenchs und der Durchkontakte weitgehend parallel erfolgen.
  • Als leitfähige Materialien zum Verfüllen der Vorderseitentrenchgräben werden bevorzugt hochdotiertes Polysilizium und/oder Wolfram W verwendet. Beide Materialien können einfach in einem LPCVD- bzw. einem CVD-Prozess in schmalen Trenchgräben mit einem hohen Aspektverhältnis abgeschieden werden. Außerdem können beide Materialien in einem Standard-CMP-Verfahren auch wieder selektiv von der Oberfläche der Funktionsschicht entfernt werden. Im Falle von Wolfram sollte die Seitenwandung des Trenchgrabens allerdings vor der Abscheidung noch mit einer Diffusionsbarriere, beispielsweise aus Ti/TiN oder Ta/TaN, versehen werden.
  • Wie bereits erwähnt, sieht das erfindungsgemäße Verfahren vor, den Durchkontakt mit Hilfe eines Rückseitentrenchs zu definieren, d.h. aus dem hochdotierten Grundsubstrat und ggf. auch aus der Funktionsschicht herauszustrukturieren. Der Rückseitentrench erstreckt sich in jedem Fall über die gesamte Dicke des Grundsubstrats bis zur Funktionsschicht, kann sich aber auch noch bis über die gesamte Funktionsschicht erstrecken, je nachdem, ob auch im Bereich der Funktionsschicht eine elektrische Isolation des Durchkontakts gegen das angrenzende Halbleitermaterial erforderlich ist. Grundsätzlich kann ein solcher Rückseitentrench auch ohne Einbringung dielektrischen Materials als elektrische Isolation fungieren. Allerdings wird der Schichtaufbau durch einen solchen Rückseitentrench im Bereich des Durchkontakts mechanisch geschwächt, was sich insbesondere bei der Montage und externen Kontaktierung eines CMOS-Bauelements als nachteilig erweisen kann. Zur Stabilisierung des Bauelementaufbaus kann der Rückseitentrench des Durchkontakts einfach zumindest teilweise mit einem dielektrischen Material verfüllt werden.
  • Ergänzend oder auch alternativ dazu kann die mechanische Belastung des Durchkontaktbereichs bei der Montage und externen Kontaktierung eines CMOS-Bauelements einfach dadurch verringert werden, dass auf der Rückseite des Grundsubstrats mindestens eine Umverdrahtungsebene erzeugt wird, in der mindestens eine Kontaktfläche für den Durchkontakt ausgebildet wird, und dass diese Kontaktfläche versetzt zum Durchkontakt angeordnet wird.
  • Kurze Beschreibung der Zeichnungen
  • Wie bereits voranstehend erörtert, gibt es verschiedene Möglichkeiten, die Lehre der vorliegenden Erfindung in vorteilhafter Weise auszugestalten und weiterzubilden. Dazu wird einerseits auf die den unabhängigen Patentansprüchen nachgeordneten Patentansprüche verwiesen und andererseits auf die nachfolgende Beschreibung mehrerer Ausführungsbeispiele der Erfindung anhand der Figuren.
  • 1a bis 1f veranschaulichen eine erste Variante des erfindungsgemäßen Verfahrens anhand von schematischen Schnittdarstellungen durch ein CMOS-Substrat,
  • 2a bis 2f veranschaulichen die Integration des erfindungsgemäßen Verfahrens in einen bestehenden CMOS-Prozess anhand von schematischen Schnittdarstellungen durch ein CMOS-Substrat,
  • 3 zeigt eine schematische Schnittdarstellung eines CMOS-Substrats mit einem erfindungsgemäß erzeugten Durchkontakt und
  • 4a bis 4f veranschaulichen eine dritte Variante des erfindungsgemäßen Verfahrens anhand von schematischen Schnittdarstellungen durch ein CMOS-Substrat.
  • Ausführungsformen der Erfindung
  • Ausgangspunkt des erfindungsgemäßen Verfahrens ist ein CMOS-Substrat 100, das bei allen vier hier dargestellten Verfahrensvarianten aus einem hochdotierten, also niederohmigen Grundsubstrat 1 und einer schwachdotierten, also hochohmigen Funktionsschicht 2 besteht. Bei der Funktionsschicht 2 handelt es sich um eine Epitaxieschicht auf dem Grundsubstrat 1.
  • Bei der in den 1a bis 1f dargestellten Variante des erfindungsgemäßen Verfahrens wurden zunächst mehrere rasterartig nebeneinander angeordnete Trenchgräben 21 in der Funktionsschicht 2 erzeugt. Das Raster der Trenchgräben 21 ist im Bereich des zu erzeugenden Durchkontakts angeordnet und deckt diesen weitgehend ab. Die Trenchgräben 21 haben ein hohes Aspektverhältnis, d.h. sie sind sehr schmal im Vergleich zu ihrer Tiefe, und erstrecken sich von der Substratvorderseite über die gesamte Funktionsschicht 2 bis in das Grundsubstrat 1. Das so strukturierte CMOS-Substrat ist in 1a dargestellt.
  • Anschließend wurden die Trenchgräben 21 mit einem elektrisch leitfähigen Material verfüllt. Dazu wurde hochdotiertes Polysilizium 3 in einem LPCVD-Verfahren auf der strukturierten Substratoberfläche abgeschieden, was in 1b dargestellt ist. Dieses Abscheideverfahren eignet sich insbesondere auch zum Verfüllen von schmalen Trenchgräben mit einem hohen Aspektverhältnis. Mit Hilfe eines CMP-Verfahrens wurde das Polysilizium 3 dann wieder vollständig von der Substratoberfläche entfernt, aber nicht aus den Trenchgräben 21. Das Ergebnis dieses Planarisierungsschritts ist in 1c dargestellt.
  • 1d zeigt das CMOS-Substrat 100 nach einer CMOS-Prozessierung, bei der zunächst Schaltungskomponenten 23 in der Funktionsschicht 2 erzeugt worden sind und dann ein Backendstapel 4 mit mehreren Verdrahtungsebenen 41 über der Funktionsschicht 2 erzeugt worden ist. Auf diesem Schichtaufbau wurde dann ein hier nicht näher spezifizierter Träger 5 montiert. Dabei kann es sich beispielsweise um ein weiteres CMOS-Substrat bzw. -Bauteil oder auch um ein MEMS-Substrat bzw. -Bauteil handeln. Vorteilhafterweise ergänzen sich die Funktionalität dieses Trägers 5 und die Funktionalität des CMOS-Substrats 100.
  • 1d verdeutlicht, dass die mit hochdotiertem Polysilizium 3 verfüllten Trenchgräben 21 genauso an die Verdrahtungsebenen 41 des Backendstapels 4 angeschlossen wurden wie die Schaltungskomponenten 23.
  • Im hier beschriebenen Ausführungsbeispiel wird das CMOS-Substrat 100 nach Abschluss des CMOS-Prozesses rückseitig abgedünnt. Dies kann beispielsweise durch Schleifen erfolgen. Als besonders günstig erweisen sich Zieldicken im Bereich von 10µm bis 150µm. Erst danach wird der Rückseitentrench 13 erzeugt, durch den der Durchkontakt 10 definiert, d.h. gegen das angrenzende Substratmaterial abgegrenzt und elektrisch isoliert wird. Dazu wurde die Substratrückseite mit einer isolierenden Hardmaske 11 für einen Rückseitentrenchprozess versehen. Der Ätzangriff erfolgt über Schlitze oder Löcher 12 in der Hardmaske 11, die im Bereich des zu erzeugenden Trenchgrabens 13 so dicht nebeneinander ausgebildet sind, dass sie im Trenchprozess vollständig unterätzt werden. 1e zeigt, dass sich der Rückseitentrench 13 hier von der maskierten Substratrückseite durch das Grundsubstrat 1 und die Funktionsschicht 2 bis zum Backendstapel 4 erstreckt.
  • Nach dem Rückseitentrenchprozess wurde eine weitere dielektrische Schicht 14 über der Hardmaske 11 abgeschieden, um die Schlitze und Löcher 12 in der Hardmaske 11 zu verschließen und so auch die Substratrückseite zu verschließen. Der Rückseitentrench 13 wurde dabei nicht verfüllt. Auf der rückseitigen dielektrischen Schicht 14 wurde schließlich noch ein Anschlusspad 6 geschaffen, das eine externe Kontaktierung des Durchkontakts 10 mit Hilfe einer Lotkugel 62 ermöglicht. Dieses Anschlusspad 6 ist in einer Rückseitenmetallisierung ausgebildet und steht über eine Kontaktöffnung 61 in der dielektrischen Schicht 11/14 mit dem Grundsubstrat 1 im Bereich des Durchkontakts 10 in Verbindung. 1f zeigt, dass das Anschlusspad 6 im vorliegenden Ausführungsbeispiel versetzt zum mechanisch empfindlichen Durchkontakt 10 angeordnet ist.
  • Auch bei der in den 2a bis 2f dargestellten Variante des erfindungsgemäßen Verfahrens wurde das CMOS-Substrats 100 zunächst in einem Vorderseitentrenchprozess strukturiert. Dabei wurden neben den Trenchgräben 21 im Bereich des zu erzeugenden Durchkontakts noch Trenchgräben 22 erzeugt, um einzelne Bereiche der Funktionsschicht 2 elektrisch zu entkoppeln. Derartige Trenchgräben 22 werden als Deep-Trench-Isolation im CMOS-Substrat bezeichnet. Sowohl die rasterartig nebeneinander angeordneten Trenchgräben 21 als auch die Isolationstrenchs 22 haben ein hohes Aspektverhältnis und erstrecken sich von der Substratvorderseite über die gesamte Funktionsschicht 2 bis in das Grundsubstrat 1. 2a zeigt das so strukturierte CMOS-Substrat 100, auf dem eine Oxidschicht 7 abgeschieden wurde. Dabei wurden die Isolationstrenchs 22 vollständig mit Oxid 7 verfüllt, während in den hier etwas breiteren Trenchgräben 21 vorteilhafterweise noch ein Hohlraum verbleibt. Das Oxid 7 wird nämlich in einem nächsten Verfahrensschritt wieder selektiv aus dem Bereich des zu erzeugenden Durchkontakts entfernt, und zwar insbesondere aus den Trenchgräben 21. Das Ergebnis dieses Ätzprozesses, für den die Oberfläche des CMOS-Substrats 100 mit einer entsprechenden Maskierung 8 versehen wurde, ist in 2b dargestellt. Ein Hohlraum im Trenchgraben 21 wirkt als Ätzkanal und beschleunigt die Oxidätzung deutlich.
  • Anschließend wurden die Trenchgräben 21 mit hochdotiertem Polysilizium 3 verfüllt. Dabei wurde auch eine Polysilizium-Anschlussfläche 31 für alle leitfähig verfüllten Trenchgräben 21 des Durchkontakts geschaffen, die auf der Funktionsschicht 2 angeordnet und in die Oxidschicht 7 eingebettet ist. 2c zeigt das CMOS-Substrat 100 nach dem Entfernen der Maskierung 8 und einer Planarisierung der Vorderseite.
  • In 2d ist das CMOS-Substrat 100 nach einer CMOS-Prozessierung dargestellt, bei der zunächst Schaltungskomponenten 23 in der Funktionsschicht 2 erzeugt worden sind und dann ein Backendstapel 4 mit mehreren Verdrahtungsebenen 41. Die mit hochdotiertem Polysilizium 3 verfüllten Trenchgräben 21 wurden hier über die Anschlussfläche 31 an die unterste Verdrahtungsebene 41 des Backendstapels 4 angeschlossen.
  • Nach Abschluss des CMOS-Prozesses wurde das CMOS-Substrat 100 rückseitig abgedünnt, bevor der Rückseitentrench 13 zur Definition des Durchkontakts 10 erzeugt wurde, wie in Verbindung mit den 1a bis 1f beschrieben. Auch hier erstreckt sich der Rückseitentrench 13 von der maskierten Substratrückseite durch das Grundsubstrat 1 und die Funktionsschicht 2 bis zum Backendstapel 4. 2f veranschaulicht, dass die Isolationstrenchs 22 hier nicht im Bereich des Durchkontakts 10 sondern seitlich von diesem angeordnet sind.
  • Wie in Verbindung mit den 1a bis 1f beschrieben, wurde die Substratrückseite nach dem Rückseitentrenchprozess mit einer dielektrischen Schicht 11/14 verschlossen, ohne den Rückseitentrench 13 zu verfüllen. In einer Rückseitenmetallisierung wurde schließlich noch ein Anschlusspad 6 zur externen Kontaktierung des Durchkontakts 10 ausgebildet, das über eine Kontaktöffnung 61 in der dielektrischen Schicht 11/14 mit dem Grundsubstrat 1 im Bereich des Durchkontakts 10 in Verbindung steht. 2f zeigt, dass das Anschlusspad 6 auch hier versetzt zum Durchkontakt 10 angeordnet ist.
  • Bei der in Verbindung mit den 2a bis 2f beschriebenen Deep-Trench-Isolation sind die Isolationstrenchs 22 vollständig mit einem dielektrischen Material, nämlich dem Oxid 7, verfüllt. Daneben ist auch eine Deep-Trench-Isolation bekannt, bei der die Isolationstrenchs lediglich mit einem dielektrischen Material ausgekleidet werden, dann aber mit hochdotiertem Polysilizium verfüllt werden, um die Isolationstrenchs an das Potential des Grundsubstrats anzuschließen. 3 veranschaulicht, dass sich die Herstellung von Durchkontakte der hier in Rede stehenden Art auch sehr gut mit der Realisierung einer derartigen Deep-Trench-Isolation in einem CMOS-Substrat vereinbaren lässt. Dazu wurden im Rahmen der Vorderseitenprozessierung des CMOS-Substrats 100 zum einen breitere Trenchgräben 21 im Bereich des Durchkontakts 10 erzeugt und zum anderen Trenchgräben 22 als Isolationstrenchs, die sich von der Substratvorderseite über die gesamte Funktionsschicht 2 bis in das Grundsubstrat 1 erstrecken. Die so strukturierte Substratoberfläche wurde dann mit einer Oxidschicht 7 versehen, die sich auch über die Trenchgrabenwandungen erstreckt. Diese Oxidschicht 7 wurde im Bodenbereich der Trenchgräben 21 und 22 geöffnet, bevor die Trenchgräben 21 und 22 vollständig mit hochdotiertem Polysilizium 3 verfüllt wurden. Dadurch steht das Polysilizium 3 in Kontakt zum hochdotierten Grundsubstrat 1 des CMOS-Substrats 100. Im Unterschied zu den Isolationstrenchs 22 wurden die so verfüllten Trenchgräben 21 im Bereich des Durchkontakts 10 dann an die unterste Verdrahtungsebene 41 des Backendstapels 4 angeschlossen, der über der Funktionsschicht 2 aufgebaut wurde. Nach Abschluss des CMOS-Prozesses wurde der Durchkontakt 10 schließlich durch einen Rückseitentrench 13 im Grundsubstrat 1 und der Funktionsschicht 2 freigestellt. Die Isolationstrenchs 22 sind hier ebenfalls nicht im Bereich des Durchkontakts 10 sondern seitlich von diesem angeordnet.
  • Bei der in den 4a bis 4f dargestellten Variante des erfindungsgemäßen Verfahrens werden die mit einem elektrisch leitenden Material verfüllten Vorderseitentrenchs 21 der Durchkontakte 10 zusammen mit dem Schichtaufbau des Backendstapels 4 angelegt, also nachdem die Schaltungsfunktionen 23 in die Funktionsschicht 2 integriert worden sind.
  • 4a zeigt das CMOS-Substrat 100 mit den Schaltungsfunktionen 23 und einer ersten dielektrischen Schicht 42 des Backendstapels 4. Dabei handelt es sich beispielsweise um eine Oxidschicht. Diese dielektrische Schicht 42 wurde strukturiert, um zum einen Kontaktöffnungen 43 zu den Schaltungsfunktionen 23 in der Funktionsschicht 2 zu erzeugen und zum anderen Ätzöffnungen 44 für einen Vorderseitentrenchprozess. Diese Ätzöffnungen 44 sind im Bereich des zu erzeugenden Durchkontakts angeordnet.
  • Die so strukturierte Oxidschicht 42 wurde dann mit einer Lackmaske 8 für den Trenchprozess versehen, bei dem Trenchgräben 21 im Bereich des Durchkontakts erzeugt wurden. 4b verdeutlicht, dass die Trenchgräben 21 entsprechend den Ätzöffnungen 44 in der Oxidschicht 42 rasterartig nebeneinander angeordnet sind und sich von der Substratvorderseite über die gesamte Funktionsschicht 2 bis in das Grundsubstrat 1 erstrecken. Danach wurde die Lackmaske 8 wieder entfernt, um die Kontaktöffnungen 43 zusammen mit den Trenchgräben 21 mit einem elektrisch leitfähigen Material 3, wie z.B. Polysilizium oder Wolfram, zu verfüllen. 4c zeigt das CMOS-Substrat 100, nach einem Planarisierungsschritt, bei dem auch das leitfähige Material von der Substratoberfläche entfernt wurde.
  • In 4d ist das CMOS-Substrat 100 nach Fertigstellung des Backendstapels 4 und nach dem Rückseitentrenchprozess dargestellt, bei dem der Durchkontakt 10 freigestellt wurde. Der Durchkontakt 10 ist an die unterste Verdrahtungsebenen 41 des Backendstapels 4 angeschlossen.
  • Im Unterschied zu den voranstehend beschriebenen Ausführungsbeispielen wurde der rückseitige Kontaktbereich im vorliegenden Fall nicht seitlich vom Durchkontakt 10 sondern auf dem Durchkontakt 10 angelegt. Dazu wurde der Schichtaufbau im Bereich des Durchkontakts 10 stabilisiert, indem der Rückseitentrench 13 zunächst mit einem dielektrischen Material, wie einer Oxidschicht 14, ausgekleidet und dann verfüllt wurde. Hierfür kommen Verfüllmaterialien 9, wie Polysilizium, Poly-SiGe oder auch SiGe mit einer gesputterten Poly-Si-Startschicht, in Frage. Die Substratrückseite wurde dann planarisiert, bevor der Rückseitenkontakt 63 auf dem Durchkontakt 10 erzeugt wurde.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2007/089207 A1 [0004]
    • WO 2007/089207 [0005]

Claims (8)

  1. Verfahren zum Erzeugen eines Durchkontakts (10) in einem CMOS-Substrat (100), der sich zumindest über das hochdotierte Grundsubstrat (1) des CMOS-Substrats (100) und mindestens eine schwachdotierte Funktionsschicht (2) auf dem Grundsubstrat (1) erstreckt, • bei dem im Bereich des zu erzeugenden Durchkontakts (10) mindestens eine Öffnung (21) in der Funktionsschicht (2) erzeugt wird, die sich von der Vorderseite der Funktionsschicht (2) zumindest bis zum Grundsubstrat (1) erstreckt, • bei dem diese Öffnung (21) zumindest teilweise mit einem leitfähigen Material (3) verfüllt wird und • bei dem der Durchkontakt (10) durch mindestens einen Rückseitentrench (13) definiert wird, der sich von der Rückseite des Grundsubstrats (1) bis in die Funktionsschicht (2) des CMOS-Substrats (100) erstreckt; dadurch gekennzeichnet, dass die Öffnung in der Funktionsschicht in Form mindestens eines Vorderseitentrenchs (21) realisiert wird, der sich über die gesamte Funktionsschicht (2) bis in das Grundsubstrat (1) erstreckt, und dass der Durchkontakt (10) über diesen mit einem leitfähigem Material (3) verfüllten Vorderseitentrench (21) an mindestens eine Verdrahtungsebene (41) eines Schichtaufbaus (4) auf der Funktionsschicht (2) elektrisch angebunden wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass mehrere schmale Vorderseitentrenchs (21) in der Funktionsschicht (2) erzeugt werden, die rasterartig im Bereich des zu erzeugenden Durchkontakts (10) angeordnet werden.
  3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Seitenwandung des mindestens einen Vorderseitentrenchs (21) vor dem Verfüllen mit einem leitfähigen Material (3) mit einer dielektrischen Schicht (7) versehen wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der mindestens eine Vorderseitentrench (21) mit hochdotiertem Polysilizium (3) und/ oder Wolfram W verfüllt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der mindestens eine Vorderseitentrench (21) zusammen mit Isolationstrenchs (22) zum elektrischen Entkoppeln von einzelnen Bereichen in der Funktionsschicht (2) des CMOS-Substrats (100) erzeugt und/oder verfüllt wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der mindestens eine Rückseitentrench (13) zur Stabilisierung des Durchkontakts (10) zumindest teilweise mit einem dielektrischen Material (14) verfüllt wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass auf der Rückseite des Grundsubstrats (1) mindestens eine Umverdrahtungsebene erzeugt wird, in der mindestens eine Kontaktfläche (6) für den Durchkontakt (10) ausgebildet wird, und dass diese Kontaktfläche (6) versetzt zum Durchkontakt (10) angeordnet wird.
  8. CMOS-Substrat (100) mit einem hochdotierten Grundsubstrat (1), mindestens einer schwachdotierten Funktionsschicht (2) auf dem Grundsubstrat (1) und mit mindestens einem Durchkontakt (10), insbesondere erzeugt gemäß einem der Ansprüche 1 bis 7, wobei der Durchkontakt (10) • durch mindestens einen Rückseitentrench (13) definiert ist, der sich von der Rückseite des Grundsubstrats (1) bis in die Funktionsschicht (2) des CMOS-Substrats (100) erstreckt, und • mindestens eine mit einem leitfähigen Material (3) verfüllte Öffnung (21) in der Funktionsschicht (2) umfasst, die sich im Bereich des Durchkontakts (10) von der Vorderseite der Funktionsschicht (2) zumindest bis zum Grundsubstrat (1) erstreckt; dadurch gekennzeichnet, dass im Bereich des Durchkontakts (10) mehrere rasterartig angeordnete Vorderseitentrenchs (21) ausgebildet sind, die sich über die gesamte Funktionsschicht (2) bis in das Grundsubstrat (1) erstrecken, und dass der Durchkontakt (10) über diese mit einem leitfähigem Material (3) verfüllten Vorderseitentrenchs (21) an mindestens eine Verdrahtungsebene (41) eines Schichtaufbaus (4) auf der Funktionsschicht (2) elektrisch angebunden ist.
DE102013208816.7A 2013-05-14 2013-05-14 Verfahren zum Erzeugen eines Durchkontakts in einem CMOS-Substrat Withdrawn DE102013208816A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102013208816.7A DE102013208816A1 (de) 2013-05-14 2013-05-14 Verfahren zum Erzeugen eines Durchkontakts in einem CMOS-Substrat
PCT/EP2014/059125 WO2014184035A1 (de) 2013-05-14 2014-05-05 Verfahren zum erzeugen eines durchkontakts in einem cmos-substrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013208816.7A DE102013208816A1 (de) 2013-05-14 2013-05-14 Verfahren zum Erzeugen eines Durchkontakts in einem CMOS-Substrat

Publications (1)

Publication Number Publication Date
DE102013208816A1 true DE102013208816A1 (de) 2014-11-20

Family

ID=50630815

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013208816.7A Withdrawn DE102013208816A1 (de) 2013-05-14 2013-05-14 Verfahren zum Erzeugen eines Durchkontakts in einem CMOS-Substrat

Country Status (2)

Country Link
DE (1) DE102013208816A1 (de)
WO (1) WO2014184035A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3855483A1 (de) * 2020-01-21 2021-07-28 Murata Manufacturing Co., Ltd. Verbindungen durch einen interposer unter verwendung von blinden durchkontaktierungen

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3528281A1 (de) * 2018-02-19 2019-08-21 ams AG Halbleiterbauelement mit substratdurchkontaktierung und verfahren zur herstellung desselben

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007089207A1 (en) 2006-02-01 2007-08-09 Silex Microsystems Ab Methods for making a starting substrate wafer for semiconductor engineering having wafer through connections

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2797140B1 (fr) * 1999-07-30 2001-11-02 Thomson Csf Sextant Procede de fabrication de connexions traversantes dans un substrat et substrat equipe de telles connexions
DE10205026C1 (de) * 2002-02-07 2003-05-28 Bosch Gmbh Robert Halbleitersubstrat mit einem elektrisch isolierten Bereich, insbesondere zur Vertikalintegration
DE102007034306B3 (de) * 2007-07-24 2009-04-02 Austriamicrosystems Ag Halbleitersubstrat mit Durchkontaktierung und Verfahren zur Herstellung eines Halbleitersubstrates mit Durchkontaktierung
US8742535B2 (en) * 2010-12-16 2014-06-03 Lsi Corporation Integration of shallow trench isolation and through-substrate vias into integrated circuit designs
US8513767B2 (en) * 2011-03-21 2013-08-20 Globalfoundries Singapore Pte. Ltd. Package interconnects

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007089207A1 (en) 2006-02-01 2007-08-09 Silex Microsystems Ab Methods for making a starting substrate wafer for semiconductor engineering having wafer through connections

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3855483A1 (de) * 2020-01-21 2021-07-28 Murata Manufacturing Co., Ltd. Verbindungen durch einen interposer unter verwendung von blinden durchkontaktierungen
WO2021148977A1 (en) * 2020-01-21 2021-07-29 Murata Manufacturing Co., Ltd. Through-interposer grounding using blind vias

Also Published As

Publication number Publication date
WO2014184035A1 (de) 2014-11-20

Similar Documents

Publication Publication Date Title
DE102010000417B4 (de) Elektronisches Bauelement und Verfahren zu seiner Herstellung
DE10253938B4 (de) Verfahren zur gleichzeitigen Herstellung einer Bonding-Pad-Struktur und eines Stapelkondensators in einer Halbleitervorrichtung
DE102006035645B4 (de) Verfahren zum Ausbilden einer elektrisch leitfähigen Leitung in einem integrierten Schaltkreis
DE102012208033B4 (de) Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
DE102020008064B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102013211597B4 (de) ASIC-Bauelement mit einem Durchkontakt
WO2009013315A2 (de) Halbleitersubstrat mit durchkontaktierung und verfahren zu seiner herstellung
DE102015211873B4 (de) Mikromechanisches System und Verfahren zum Herstellen eines mikromechanischen Systems
DE102012201976A1 (de) Bauelement mit einer Durchkontaktierung
DE102011055224A1 (de) Verfahren zum Herstellen eines Halbleiterchips und ein Halbleiterchip
WO2006066690A1 (de) Bauelement mit halbleiterübergang und verfahren zur herstellung
DE102016219275B3 (de) Technologisches Verfahren zur Verhinderung von vertikalen/ lateralen Inhomogenitäten beim Ätzen von Silizium - Durchkontaktierungen mittels vergrabener Ätzstoppschichten
DE102010000892A1 (de) Verfahren zum Bereitstellen und Verbinden von zwei Kontaktbereichen eines Halbleiterbauelements bzw. einem Substrat, sowie ein Substrat mit zwei solchen verbundenen Kontaktbereichen
DE102013208816A1 (de) Verfahren zum Erzeugen eines Durchkontakts in einem CMOS-Substrat
WO2015185354A2 (de) Halbleiter-bauelement mit mindestens einem durchkontakt im trägersubstrat und verfahren zum erzeugen eines solchen durchkontakts
DE102013104368A1 (de) Verfahren für die Ausbildung einer Verbindungsstruktur
DE102009028037A1 (de) Bauelement mit einer elektrischen Durchkontaktierung, Verfahren zur Herstellung eines Bauelementes und Bauelementsystem
DE102013211562B4 (de) Verfahren zum Erzeugen einer Metallstruktur in einem Halbleitersubstrat
DE102010029760B4 (de) Bauelement mit einer Durchkontaktierung und Verfahren zu seiner Herstellung
DE10244077B4 (de) Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung
DE102013113776A1 (de) Systeme und Verfahren für eine Halbleiterstruktur, die mehrere Halbleitervorrichtungsschichten aufweist
DE102011101035B4 (de) Ein Verfahren zum Herstelllen eines Anschlussgebiets an einer Seitenwand eines Halbleiterkörpers
DE102012201025B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit lokalen Kontakten
DE102012109868B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee