DE102013211562B4 - Verfahren zum Erzeugen einer Metallstruktur in einem Halbleitersubstrat - Google Patents

Verfahren zum Erzeugen einer Metallstruktur in einem Halbleitersubstrat Download PDF

Info

Publication number
DE102013211562B4
DE102013211562B4 DE102013211562.8A DE102013211562A DE102013211562B4 DE 102013211562 B4 DE102013211562 B4 DE 102013211562B4 DE 102013211562 A DE102013211562 A DE 102013211562A DE 102013211562 B4 DE102013211562 B4 DE 102013211562B4
Authority
DE
Germany
Prior art keywords
metal
semiconductor substrate
layer
opening
metal structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013211562.8A
Other languages
English (en)
Other versions
DE102013211562A1 (de
Inventor
Heribert Weber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102013211562.8A priority Critical patent/DE102013211562B4/de
Priority to US14/306,164 priority patent/US9048247B2/en
Publication of DE102013211562A1 publication Critical patent/DE102013211562A1/de
Application granted granted Critical
Publication of DE102013211562B4 publication Critical patent/DE102013211562B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Verfahren zum Erzeugen mindestens einer Metallstruktur (5) in einem Halbleitersubstrat (10), dessen Vorderseite mit einem Schichtaufbau versehen ist,• bei dem im Bereich der zu erzeugenden Metallstruktur (5) mindestens eine Öffnung (15) in der Rückseite des Halbleitersubstrats (10) erzeugt wird, die sich zumindest bis zum vorderseitigen Schichtaufbau erstreckt,• bei dem diese Öffnung (15) zumindest teilweise mit mindestens einem Metall (5) verfüllt wird, so dass eine Metallstruktur (5) entsteht, die sich von der Rückseite des Halbleitersubstrats (10) zumindest bis zum vorderseitigen Schichtaufbau erstreckt,• bei dem die Rückseite des Halbleitersubstrats (10) für einen Trenchprozess zum Freistellen der Metallstruktur (5) maskiert wird, und zwar so, dass die Trenchmaske in einem an die Metallstruktur (5) angrenzenden Bereich eine Gitterstruktur (6) aufweist,• bei dem ein an die Metallstruktur (5) angrenzender Isolationstrench (7) erzeugt wird, wobei die Metallstruktur (5) als lateraler Ätzstopp wirkt und die Gitterstruktur (6) in der Trenchmaske lateral unterätzt wird, und• bei dem mindestens eine Verschlussschicht (18) auf die Trenchmaske aufgebracht wird, so dass der Isolationstrench (7) unter der Gitterstruktur (6) als Hohlraum abgeschlossen wird.

Description

  • Stand der Technik
  • Die Erfindung betrifft ganz allgemein ein Verfahren zum Erzeugen einer Metallstruktur in einem Halbleitersubstrat, dessen Vorderseite mit einem Schichtaufbau versehen ist.
  • Dieses Verfahren eignet sich insbesondere zur Realisierung von niederohmigen Durchkontakten in einem ASIC- oder MEMS-Bauelement und auch in Kappenwafern für solche Bauelemente. Mit Hilfe des hier in Rede stehenden Verfahrens können aber auch andere Metallstrukturen in einem Halbleitersubstrat erzeugt werden, wie z.B. Platten- oder Zylinderkondensatoren und Spulenanordnungen.
  • Den Ausgangspunkt der vorliegenden Erfindung bildet die Europäische Patentanmeldung EP 2 408 006 A2 . In dieser Druckschrift wird ein Verfahren zum Erzeugen eines metallischen Durchkontakts beschrieben, der durch einen umlaufenden Luftspalt gegen das angrenzende Halbleitersubstrat elektrisch isoliert ist. Gemäß der EP 2 408 006 A2 wird dazu zunächst ein ringförmiger Isolationstrench erzeugt, der sich über die gesamte Dicke des Substrats erstreckt. Hierfür wird eine Trenchmaske mit einer Gitterstruktur verwendet, die während des Trenchprozesses lateral unterätzt wird, so dass im Bereich unter der Gitterstruktur ein zusammenhängender Trenchgraben entsteht. Dann wird über der Gitterstruktur ein dielektrisches Material abgeschieden, das sich auch auf der Grabenwandung ablagert. Dabei wird der Isolationstrench oberflächlich verschlossen, so dass im Trenchgraben ein Luftspalt verbleibt. Erst danach wird eine Durchgangsöffnung innerhalb des von dem Isolationstrench umschlossenen Substratbereichs erzeugt und mit Metall verfüllt.
  • Dieses Vorgehen erweist sich in mehrerlei Hinsicht als problematisch. Der nur oberflächlich verschlossene Isolationstrench mit dem eingeschlossenen Luftspalt ist relativ empfindlich gegenüber mechanischen Krafteinwirkungen. Dies muss bei der weiteren Prozessierung und insbesondere beim Verfüllen der Durchgangsöffnung mit Metall berücksichtigt werden. Eine Siebdrucktechnik beispielsweise sollte hier nicht eingesetzt werden, da die Verschlussschicht über dem Isolationstrench durch das Andrücken des Siebes beschädigt oder sogar zerstört werden könnte. Bei dem bekannten Verfahren zum Erzeugen eines Durchkontakts muss also eine Verfüllmethode gewählt werden, die kompatibel ist mit der fragilen Struktur der Verschlussschicht über dem umlaufenden Isolationstrench. Auch eine Planarisierung der Rückseite des Halbleitersubstrats nach dem Verfüllen der Durchgangsöffnung ist aufgrund der mechanischen Empfindlichkeit des Durchkontakts mit dem umlaufenden Isolationstrench problematisch. Dies wiederum erschwert das Handling bei einer nachfolgenden Prozessierung der Vorderseite des Halbleitersubstrats.
  • Außerdem können sowohl beim Erzeugen des umlaufenden Isolationstrenchs als auch beim Erzeugen der Durchgangsöffnung insbesondere bei einem hohen Aspektverhältnis Notchingeffekte auftreten, da im Rahmen des bekannten Verfahrens zum Erzeugen eines Durchkontakts kein lateraler Ätzstopp vorgesehen ist. Die resultierende seitliche Aufweitung im Bodenbereich des umlaufenden Isolationstrenchs und/oder der Durchgangsöffnung kann den Anschlusskontakt des Durchkontakts beeinträchtigen.
  • Ein weiteres Verfahren ist aus der Druckschrift US 2012 / 0 037 412 A1 bekannt.
  • Offenbarung der Erfindung
  • Mit der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer Metallstruktur in einem Halbleitersubstrat vorgeschlagen, das sich einfach und kostengünstig in einen MEMS- und/oder CMOS-Prozess integrieren lässt und zudem eine sehr platzsparende Realisierung von elektrisch isolierten Metallstrukturen mit geringer parasitärer Kapazität zum umgebenden Substrat ermöglicht.
  • Entsprechend dem erfindungsgemäßen Verfahren wird im Bereich der zu erzeugenden Metallstruktur zunächst mindestens eine Öffnung in der Rückseite des Halbleitersubstrats erzeugt, die sich zumindest bis zum vorderseitigen Schichtaufbau erstreckt. Diese Öffnung wird dann zumindest teilweise mit mindestens einem Metall verfüllt, so dass eine Metallstruktur entsteht, die sich von der Rückseite des Halbleitersubstrats zumindest bis zum vorderseitigen Schichtaufbau erstreckt. Erst danach wird die Rückseite des Halbleitersubstrats für einen Trenchprozess zum Freistellen der Metallstruktur maskiert, und zwar so, dass die Trenchmaske in einem an die Metallstruktur angrenzenden Bereich eine Gitterstruktur aufweist. Mit Hilfe dieser Trenchmaske wird dann ein an die Metallstruktur angrenzender Isolationstrench erzeugt, wobei die Metallstruktur als lateraler Ätzstopp wirkt und die Gitterstruktur in der Trenchmaske lateral unterätzt wird. Schließlich wird noch mindestens eine Verschlussschicht auf die Trenchmaske aufgebracht, so dass ein Hohlraum im Isolationstrench unter der Gitterstruktur abgeschlossen wird.
  • Im Unterschied zu dem aus der EP 2 408 006 A2 bekannten Verfahren wird hier also zunächst die Metallstruktur im Halbleitersubstrat erzeugt, bevor diese in einem davon unabhängigen nachgeschalteten Trenchprozess freigestellt wird. Diese Vorgehensweise ist aus prozesstechnischer Sicht sehr vorteilhaft, da der umlaufende Trenchgraben mit der mechanisch empfindlichen Verschlussschicht auch erst ganz am Ende des gesamten Herstellungsprozesses erzeugt werden kann, so dass der Herstellungsprozess davon ansonsten unberührt ist. Auf jeden Fall können im Rahmen des erfindungsgemäßen Verfahrens beim Erzeugen der Metallstruktur alle denkbaren Verfüllmethoden zum Einsatz kommen. Außerdem kann die Rückseite des Halbleitersubstrats nach dem Verfüllen der Öffnung für die Metallstruktur - und vor dem Erzeugen des umlaufenden Trenchgrabens mit der Verschlussschicht - ohne weiteres planarisiert werden. Dadurch wird auch das Handling für eine etwaige Prozessierung der Vorderseite des Halbleitersubstrats ermöglicht bzw. vereinfacht.
  • Ein weiterer wesentlicher Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass die Metallstruktur einen lateralen Ätzstopp für den nachfolgenden Trenchprozess bildet, so dass eine Überätzzeit bei diesem Trenchprozess relativ unkritisch ist. Die Reduzierung von Notchingeffekten trägt außerdem zur Miniaturisierung des Bauelementdesigns bei. Das erfindungsgemäße Verfahren ermöglicht so auch bei hohen Aspektverhältnissen die Realisierung von Metallstrukturen mit einer definierten Form und der damit verbundenen Funktion.
  • In einer Ausführungsform des erfindungsgemäßen Verfahrens wird die Wandung der rückseitigen Öffnung für die Metallstruktur zunächst mit mindestens einem dielektrischen Material beschichtet, bevor diese Öffnung zumindest teilweise mit mindestens einem Metall verfüllt wird. Diese Vorgehensweise ist insbesondere dann sinnvoll, wenn der Herstellungsprozess nach dem Einbringen des Metalls Prozessschritte vorsieht, die hohe Temperaturen erfordern. In diesem Fall verhindert die dielektrische Beschichtung eine Interdiffusion des Metalls in das umliegende Halbleitersubstrat. Als dielektrische Materialien kommen beispielsweise SiO2, Siliziumnitrid, Siliziumoxinitrid, SiC und Al2O3 in Frage. Diese Materialien können einfach mit Hilfe eines PECVD-Verfahrens auf der strukturierten Rückseite des Halbleitersubstrats abgeschieden werden. An dieser Stelle sei erwähnt, dass auch mehrere Isolationsschichten aus unterschiedlichen dielektrischen Materialien oder auch eine Schichtenfolge aus Isolationsschichten und Metallschichten auf der Wandung der Öffnung für die Metallstruktur abgeschieden werden können.
  • Für viele Anwendungen, wie z.B. Durchkontakte oder auch Kondensatorelektroden und Spulen, erweist es sich als vorteilhaft, wenn die Trenchmaske mindestens eine strukturierte Metallschicht umfasst. Zum einen sind Metallmasken in der Regel äußerst unempfindlich gegenüber einem Ätzangriff in einem Trenchprozess. Und zum anderen können in dieser Metallschicht dann auch elektrische Anschlüsse für die jeweilige Metallkomponente ausgebildet werden. In einer besonders vorteilhaften Variante des erfindungsgemäßen Verfahrens wird einfach die Metallschicht als Trenchmaskenschicht genutzt, die beim Verfüllen der rückseitigen Öffnung für die Metallstruktur auf der Rückseite des Halbleitersubstrats entsteht.
  • Das erfindungsgemäße Verfahren eignet sich insbesondere zum Erzeugen von Metallstrukturen in einem Siliziumsubstrat, da hier ausschließlich Standardmaterialien der MEMS- und CMOS-Prozessierung eingesetzt werden können. Dieser Aspekt wird nachfolgend in Verbindung mit den Ausführungsbeispielen noch näher erläutert.
  • Kurze Beschreibung der Zeichnungen
  • Wie bereits voranstehend erörtert, gibt es verschiedene Möglichkeiten, die Lehre der vorliegenden Erfindung in vorteilhafter Weise auszugestalten und weiterzubilden. Dazu wird einerseits auf die den unabhängigen Patentansprüchen nachgeordneten Patentansprüche verwiesen und andererseits auf die nachfolgende Beschreibung mehrerer Ausführungsbeispiele der Erfindung anhand der Figuren.
    • 1a bis 1e veranschaulichen das erfindungsgemäße Verfahren anhand von schematischen Schnittdarstellungen durch ein Halbleitersubstrat 100 während der Herstellung eines Durchkontakts,
    • 2 veranschaulicht eine Variante des erfindungsgemäßen Verfahrens anhand einer schematischen Schnittdarstellung durch ein Halbleitersubstrat mit einem Durchkontakt mit dielektrischer Beschichtung,
    • 3a bis 3c veranschaulichen eine weitere Variante des erfindungsgemäßen Verfahrens, bei dem zum Freistellen des Durchkontakts eine strukturierte Metallschicht als Trenchmaske verwendet wird,
    • 4 veranschaulicht eine Variante des erfindungsgemäßen Verfahrens, bei dem die Öffnung für den Durchkontakt nicht vollständig mit Metall verfüllt wurde,
    • 5 zeigt eine schematische Schnittdarstellung durch ein Halbleitersubstrat mit einer erfindungsgemäß erzeugten Kondensatoranordnung,
    • 6a zeigt eine schematische Schnittdarstellung durch ein Halbleitersubstrat mit einer erfindungsgemäß erzeugten Spulenanordnung, und
    • 6b zeigt eine Draufsicht auf diese Spulenanordnung,
    • 7 zeigt eine schematische Schnittdarstellung durch ein MEMS-Bauelement mit einem Kappenwafer mit einem erfindungsgemäß erzeugten Durchkontakt, und
    • 8 zeigt eine schematische Schnittdarstellung durch ein MEMS-Bauelement mit einem erfindungsgemäß erzeugten Durchkontakt, das auf einem ASIC montiert ist.
  • Ausführungsformen der Erfindung
  • Ausgangspunkt des erfindungsgemäßen Verfahrens ist ein Halbleitersubstrat mit einem vorderseitigen Schichtaufbau. Je nach Funktion des Halbleitersubstrats kann dieser Schichtaufbau auch nur aus einer Passivierschicht bestehen, wie z.B. im Falle eines Kappenwafers, oder auch aus mehreren Schichten zur Realisierung von elektrischen und/oder mikromechanischen Funktionalitäten, wie z.B. im Falle eines ASIC- oder MEMS-Bauelements. Auf dem Schichtaufbau kann optional auch noch ein weiterer Wafer montiert sein, wie z.B. im Fall von vertikal hybrid integrierten Bauteilen.
  • Das erfindungsgemäße Verfahren wird nachfolgend am Beispiel eines MEMS-Bauelements 100 mit einem Siliziumsubstrat 10 und einem Kappenwafer 110 erläutert. Es wird hier zum Erzeugen eines Durchkontakts im Siliziumsubstrat 10 eingesetzt. In der Vorderseite des Siliziumsubstrats 10 sind elektrische Baugruppen 11 integriert, bei denen es sich beispielsweise um Teile einer Auswerteschaltung für die MEMS-Funktion handeln kann. Auf dem Siliziumsubstrat 10 befindet sich eine Epitaxieschicht 14 mit - hier nicht im Einzelnen dargestellten - mikromechanischen Funktionselementen, die über eine dielektrische Zwischenschicht 12 gegen das Siliziumsubstrat 10 mit den elektrischen Baugruppen 11 elektrisch isoliert ist. Dabei kann es sich beispielsweise um eine SiO2-Schicht handeln. In die dielektrische Zwischenschicht 12 eingebettet ist eine Metallisierung 13, beispielsweise aus AlSiCu, zum Verschalten der elektrischen Baugruppen 11. Der Kappenwafer 20, der auf dem vorderseitigen Schichtaufbau montiert wurde, dient dem Schutz der mikromechanischen Funktionselemente.
  • In einer ersten Prozessfolge des erfindungsgemäßen Verfahrens wird eine Öffnung 15 für den Durchkontakt in der Rückseite des Siliziumsubstrats 10 erzeugt und mit Metall 5 verfüllt.
  • Im hier beschriebenen Ausführungsbeispiel wurde die Substratrückseite dafür zunächst mit einer entsprechend ausgelegten Maskierung 16 versehen. Die Maskierung kann in Form einer Lackmaske realisiert werden oder auch in Form einer entsprechend strukturierten SiO2-Schicht. Beide Materialien halten dem Silizium-Trenchprozess stand, mit dem das Siliziumsubstrat 10 dann in seiner gesamten Dicke strukturiert wird, um eine Öffnung 15 für den Durchkontakt zu erzeugen. Dieser Trenchprozess stoppt erst auf der dielektrischen Zwischenschicht 12. Um die Öffnung 15 bis zur Metallisierung 13 zu vertiefen, wurde im hier erläuterten Ausführungsbeispiel dann auch noch das dielektrische Material am Trenchgrund entfernt, und zwar mit Hilfe eines anisotropen Plasmaätzprozesses. Das Ergebnis dieser Rückseitenstrukturierung ist in 1a dargestellt.
  • Der anisotrope Plasmaätzprozess zum Vertiefen der Trenchöffnung 15 bis zur Metallisierung 13 kann entfallen, wenn die Metallisierung 13 im Bereich der Durchkontaktöffnung 15 direkt auf der Vorderseite des Siliziumsubstrats 10 abgeschieden wurde. In diesem Fall stoppt der Trenchprozess auf der Metallisierung 13.
  • Die rückseitige Durchkontaktöffnung 15 im Siliziumsubstrat 10 wurde nun mit einem Metall 5 verfüllt. Dabei können alle bekannten Verfüllverfahren zum Einsatz kommen. Als Metall kommen beispielsweise W, AI, AICu, AlSiCu, Cu, Ag, Au, Pt, Ti und/oder TiN in Frage oder auch eine Schichtenfolge aus diesen Materialien. Die Substratrückseite wurde danach planarisiert und/oder poliert. Dabei wurde auch die Maskierung 16 entfernt. Auf der so präparierten Substartrückseite wurde dann eine Passivierschicht 17 abgeschieden. 1b zeigt das MEMS-Bauelement 100 mit einer Metallsäule 5, die sich von der Substratrückseite bis zur Metallisierung 13 in der dielektrischen Zwischenschicht 12 des vorderseitigen Schichtaufbaus erstreckt und so eine elektrische Verbindung zwischen der Substratrückseite und der in der Metallisierung 13 ausgebildeten Leiterbahnebene herstellt.
  • In einer zweiten Prozessfolge des erfindungsgemäßen Verfahrens wird die Metallsäule 5 des Durchkontakts dann im Siliziumsubstrat 10 freigestellt. Dazu wird ein Rückseitentrenchprozess verwendet.
  • Im hier beschriebenen Ausführungsbeispiel wurde die rückseitige Passivierschicht 17, bestehend aus SiO2, mit Hilfe von Standardlithographie- und - ätzverfahren als Trenchmaske für diesen Rückseitentrenchprozess konfiguriert, indem sie in einem an die Metallsäule 5 angrenzenden Bereich mit einer Gitterstruktur 6 versehen wurde. Die offenen Bereiche und Stege der Gitterstruktur 6 wurden dabei so ausgelegt, dass sie gut unterätzbar und wiederverschließbar sind. 1c zeigt das MEMS-Bauelement 100 nach dem Rückseitentrenchprozess, bei dem die Gitterstruktur 6 der Trenchmaske vollständig unterätzt wurde, so dass ein zusammenhängender Isolationstrench 7 im Siliziumsubstrat 10 entstanden ist. Der Isolationstrench 7 erstreckt sich bis zur dielektrischen Zwischenschicht 12 des vorderseitigen Schichtaufbaus. Diese wirkt - wie im Fall der Öffnung 15 - als Tiefenätzstopp. Die Metallsäule 5 wurde im Siliziumsubstrat 10 vollständig freigelegt. Sie wirkt als lateraler Ätzstopp, da das Metall 5 durch den Trenchprozess nicht angegriffen wird. Auf diese Weise wird außerdem sichergestellt, dass auch am Trenchgrund keine Degeneration des Durchkontakts 5 auftritt. Parasitäre Kapazitäten im Bereich des Durchkontakts 5 werden durch den Isolationstrench 7 gering gehalten.
  • 1d zeigt das MEMS-Bauelement 100, nachdem eine Verschlussschicht 18 auf der Bauelementrückseite und insbesondere über der Gitterstruktur 6 der Trenchmaske erzeugt worden ist, um den Isolationstrench 7 rückseitig zu verschließen. Dadurch wird der Durchkontakt 5 gegen Umwelteinflüsse, wie z.B. Feuchtigkeit oder Verschmutzung, geschützt, die unerwünschte Leckströme hervorrufen könnte. Als Materialien für die Verschlussschicht 18 kommen beispielsweise SiO2, Siliziumnitrid, Siliziumoxinitrid, SiC und Al2O3 in Frage oder auch eine Schichtenfolge aus diesen Materialien. Zusätzlich kann innerhalb bzw. auf der Verschlussschicht 18 eine Metallschicht, z.B. aus AlCu oder AlSiCu, vorgesehen sein, welche die Barriereeigenschaften der Verschlussschicht 18 gegenüber Feuchte weiter verbessert. Die Lage der Metallschicht kann sich dabei auf den Bereich der Gitterstruktur 6 beschränken oder sich auch darüber hinaus erstrecken. In einer weiteren Ausführungsvariante kann sich die Metallschicht auch außerhalb der Gitterstruktur 6 über eine Stufe im Passivierschicht 17- Verschlussschicht 18- Isolationsschicht 19 -Schichtsystem bis hinunter auf das Siliziumsubstrat erstrecken. Auf diese Weise kann erreicht werden, dass auch lateral keine Feuchtigkeit in den Bereich des Isolationstrenchs 7 gelangen kann. Gleiches kann auch erreicht werden, wenn die Isolationsschicht 19 aus einem besonders feuchteundurchlässigen Material, wie z.B. Siliziumnitrid, besteht und über eine Stufe im Passivierschicht 17- Verschlussschicht 18 -Schichtsystem bis auf das Siliziumsubstrat reicht.
  • Im hier erläuterten Ausführungsbeispiel wurde die Rückseite des MEMS-Bauelements 100 mit einer Schichtenfolge von Isolationsschichten 18, 19 und einer Metallschicht 20 versehen. Die einzelnen Schichten 18 bis 20 wurden gezielt strukturiert, um eine rückseitiges Anschlusspad 8 für den Durchkontakt 5 zu erzeugen, was in 1e dargestellt ist. Dazu wurde in der Verschlussschicht 18 über der Metallsäule bzw. dem Durchkontakt 5 ein Kontaktloch erzeugt. Darüber wurde die Metallschicht 20 abgeschieden und mit bekannten Verfahren strukturiert, um Leiterbahnen und das Anschlusspad 8 auszubilden. Über der so erzeugten Leiterbahnebene 20 wurde schließlich die weitere Passivierschicht 19 abgeschieden und im Bereich des Anschlusspads 8 geöffnet. Auf diese Weise können in der rückseitigen Schichtenfolge eines solchen MEMS-Bauelements auch mehrere Leiterbahnebenen ausgebildet werden.
  • Das in 2 dargestellte MEMS-Bauelement 101 unterscheidet sich lediglich in der Realisierung des Durchkontakts von dem voranstehend beschriebenen MEMS-Bauelement 100. Die nachfolgenden Ausführungen beschränken sich deshalb auf diesen Aspekt. Ansonsten wird auf die Beschreibung der 1a bis 1e verwiesen.
  • Im Fall des MEMS-Bauelements 200 wurde die Seitenwandung der Durchkontaktöffnung 15 vor dem Verfüllen mit Metall 5 mit einer Isolationsschicht 21 versehen, um eine Diffusion des Metalls 5 in das angrenzende Siliziumsubstrat 10 zu verhindern. Dazu kann beispielsweise SiO2 in einem PECVD-Verfahren auf der strukturierten Rückseite des Siliziumsubstrats abgeschieden werden. Optional können auch mehrere Isolationsschichten, z.B. aus SiO2, Siliziumnitrid, SiC und Al2O3 auf die Seitenwandung der Durchkontaktöffnung 15 aufgebracht werden oder auch eine Schichtenfolge von Isolationsschichten und Metallschichten.
  • An dieser Stelle sei noch erwähnt, dass die Durchkontaktöffnung 5 auch mit mehreren verschiedenen Metallen bzw. einer Metallfolge verfüllt werden kann. Soll die Elektrodenstruktur beispielsweise zur Leitwertmessung von flüssigen Medien eingesetzt werden, so kann es von Vorteil sein, an der Außenseite der Elektrodenstruktur ein besonders korrosionsbeständiges Metall, wie z.B. Pt, vorzusehen, während der Kern durch ein besonders leitfähiges Metall, wie z.B. Cu, gebildet wird.
  • In einer besonders vorteilhaften Variante des erfindungsgemäßen Verfahrens wird bei dem Trenchprozess zum Freistellen der Metallsäule 5 im Siliziumsubstrat 10 eine strukturierte Metallschicht als Trenchmaske verwendet, die außerdem auch zur elektrischen Kontaktierung der Metallsäule bzw. des Durchkontakts 5 genutzt wird. Eine derartige Verfahrensvariante wird nachfolgend anhand der 3a bis 3c näher erläutert. Auch hier beschränken sich die Ausführungen auf die Unterschiede zu der in Verbindung mit den 1a bis 1e beschriebenen Verfahrensvariante, auf die ansonsten Bezug genommen wird.
  • 3a zeigt ein MEMS-Bauelement 102, nachdem die rückseitige Öffnung 15 im Siliziumsubstrat 10 mit einem Metall 5 verfüllt wurde. Dabei wurde das Metall 5 auch auf der maskierten Rückseite des Siliziumsubstrats 10 abgeschieden.
  • In einem nachfolgenden Strukturierungsprozess wurden in dieser Metallschicht 22 zum einen Leiterbahnen und ein Anschlusspad 8 für den Durchkontakt 5 ausgebildet und zum anderen eine Gitterstruktur 6 in dem an die Metallsäule 5 angrenzenden Bereich. Auf der so strukturierten Metallschicht 22 wurde nun eine Isolationsschicht 23, beispielsweise aus SiO2, abgeschieden und im Bereich der Gitterstruktur 6 geöffnet. Bei diesem Strukturierungsprozess wurde die Gitterstruktur 6 auch auf die darunterliegende Passivierschicht 16 übertragen. Die strukturierte Metallschicht 22 in Verbindung mit der in gleicher Weise strukturierten Passivierschicht 16 wurde dann als Maskierung für den Trenchprozess zum Erzeugen des Isolationstrenchs 7 genutzt. Das Ergebnis dieser Prozessfolge ist in 3b dargestellt, die das MEMS-Bauelement 102 mit dem freigestellten Durchkontakt 5 zeigt. Alternativ kann die Isolationsschicht 23 entfallen und das Metallgitter 6 sowie die darunter befindliche Isolationsschicht 16 mit einer Lackmaske strukturiert werden. Die Lackmaske kann dann auch während des Isolationstrenchprozesses auf der Oberfläche verbleiben und diese vor einem Ätzangriff schützen.
  • Im Unterschied zu einer Trenchmaske aus SiO2 wird eine Metallmaske, z.B. aus Al, AlCu oder AlSiCu, durch den Siliziumtrenchprozess nicht nennenswert angegriffen. D.h. dass die Breite der Gitterstege und die Größe der Gitteröffnungen hier unabhängig von der Trenchtiefe gewählt werden können. Dadurch kann gewährleistet werden, dass die Gitterstruktur 6 nach dem Erzeugen des Isolationstrenchs 7 mit einer Verschlussschicht definierter Dicke auch wieder sicher verschlossen werden kann. 3c zeigt das MEMS-Bauelement 102, nachdem eine solche Verschlussschicht 18 auf der Bauelementrückseite und insbesondere über der Gitterstruktur 6 erzeugt und im Bereich des Anschlusspads 8 geöffnet worden ist.
  • An dieser Stelle sei noch darauf hingewiesen, dass die Metallschicht 22 nicht unbedingt in Verbindung mit dem Verfüllen der Durchkontaktöffnung 5 erzeugt werden muss, sondern auch unabhängig davon, also nachträglich auf die rückseitige Passivierschicht 16 aufgebracht werden kann. Außerdem kann die Metallschicht 22 zumindest im Bereich des zu erzeugenden Isolationstrenchs 7 auch direkt auf die Substratrückseite aufgebracht werden.
  • In 4 ist ein MEMS-Bauelement 103 dargestellt, bei dem die Durchkontaktöffnung 15 nicht vollständig mit Metall verfüllt wurde. Die Metallsäule 45 umschließt hier einen Hohlraum 44. Bei dieser Variante wurde die Maskierschicht 16 beim Erzeugen der Durchkontaktöffnung 15 gezielt unterätzt, so dass diese Öffnung 15 beim Verfüllen mit Metall schneller oberflächlich verschlossen als vollständig aufgefüllt wurde.
  • Während das erfindungsgemäße Verfahren bei allen voranstehend beschriebenen Ausführungsbeispielen zur Realisierung eines Durchkontakts in einem MEMS-Bauelement eingesetzt wurde, zeigen die 5 und 6 jeweils ein MEMS-Bauelement 200 bzw. 300, bei dem die erfindungsgemäß erzeugten Metallstrukturen im Siliziumsubstrat 10 eine eigenen Schaltungsfunktion haben.
  • Im Fall des in 5 dargestellten MEMS-Bauelements 200 wurde mit Hilfe des erfindungsgemäßen Verfahrens eine Plattenkondensatorstruktur mit zwei Metallelektroden 51 und 52 realisiert, die sich über die gesamte Dicke des Siliziumsubstrats 10 erstrecken und durch Isolationstrenchs 7 gegeneinander und gegen das umliegende Substratmaterial elektrisch isoliert sind. Die elektrische Kontaktierung der beiden Metallelektroden 51 und 52 erfolgt hier über die Leiterbahnebene 13 im vorderseitigen Schichtaufbau des MEMS-Bauelements 200, kann aber auch in einer Leiterbahnebene des rückseitigen Schichtaufbaus realisiert werden.
  • Das erfindungsgemäße Verfahren ermöglicht die Herstellung von Kondensatoranordnungen mit mehreren parallel geschalteten Metallelektroden und einer entsprechend großen Kapazität. Es ist dabei nicht auf Plattenkondensatorstrukturen beschränkt. Vielmehr können so auch Zylinderkondensatoren hergestellt werden. Diese Kondensatoranordnungen können beispielsweise zur Realisierung von RC-Gliedern mit einer hohen Zeitkonstante genutzt werden.
  • Im Fall des in den 6a, b dargestellten MEMS-Bauelements 300 wurde mit Hilfe des erfindungsgemäßen Verfahrens eine Spulenanordnung 53 im Siliziumsubstrat 10 realisiert. Die einzelnen Spulenwindungen erstrecken sich über die gesamte Dicke des Siliziumsubstrats 10 und sind durch Isolationstrenchs 7 gegeneinander und gegen das umliegende Substratmaterial elektrisch isoliert, was insbesondere durch die Schnittdarstellung der 6a veranschaulicht wird. Die elektrische Kontaktierung der beiden Spulenenden erfolgt hier über die Leiterbahnebene 20 im rückseitigen Schichtaufbau des MEMS-Bauelements 300, kann aber auch in einer Leiterbahnebene des vorderseitigen Schichtaufbaus realisiert werden, was sich beispielsweise im Falle von „Flachspulen“ als vorteilhaft erweist. Zylinderspulen werden bevorzugt über beide Leiterbahnebenen elektrisch kontaktiert.
  • Da die Windungen der Spule 53 mit Hilfe des erfindungsgemäßen Verfahrens alle gleichzeitig hergestellt werden, können auf einem Wafer sehr einfach auch unterschiedliche Induktivitäten erzeugt werden. Auf diese Weise lassen sich z.B. RL-Glieder zur Energieeinspeisung und/oder Signalauskopplung realisieren, um das Bauelement mit einer Transponderfunktion auszustatten.
  • Mit Hilfe des erfindungsgemäßen Verfahrens können auch metallische Durchkontakte in einem Kappenwafer 110 realisiert werden, der Teil eines Chipstapels 700 oder Waferstacks ist, was in 7 dargestellt ist. In diesem Fall muss der Durchkontakt 5 über eine leitfähige Zwischenschicht 71 zwischen Kappenwafer 110 und dem darunter angeordneten Chip 70 und einen in geeigneter Weise konfigurierten Kontaktbereich 72 des Chips 70 elektrisch angeschlossen werden. Als leitfähige Zwischenschicht 71 kann beispielsweise eine AI/Ge- oder eine AuSn-Schicht genutzt werden, die auch als Bondschicht für die Montage des Kappenwafers 110 auf dem Chip 70 verwendet wird. Im hier dargestellten Ausführungsbeispiel ist in der Epi-Schicht 14 des MEMS-Chips 70 ein Kontaktbereich 72 ausgebildet, der durch einen umlaufenden Isolationstrench 73 von der umgebenden EPI-Schicht 14 abgetrennt ist. Dieser Kontaktbereich 72 ist an eine darunterliegende Verdrahtungsebene 74 angeschlossen. Der metallische Durchkontakt 5 wird erst nach der Montage des Kappenwafers 110 auf dem MEMS-Chip 70 in den Kappenwafer 110 eingebracht. Bei dieser Variante stoppt der Trenchprozess zum Erzeugen der Durchkontaktöffnung 15 auf der Zwischen- bzw. Verbindungsschicht 71 und ggf. auch auf der Passivierschicht 111.
  • 8 zeigt einen Chipstapel 800 mit einem MEMS-Bauelement 801, das facedown auf einem ASIC-Bauelement 802 montiert ist. Im MEMS-Bauelement 801 ist ein Durchkontakt 58 ausgebildet, der erst nach der Montage entsprechend dem erfindungsgemäßen Verfahren hergestellt wurde. Dieser Durchkontakt 58 erstreckt sich von der Rückseite des Siliziumsubstrats 10 des MEMS-Bauelements 801 durch das gesamte Siliziumsubstrat und den vorderseitigen Schichtaufbau des MEMS-Bauelements 801 bis zu der elektrisch leitfähigen Zwischen- bzw. Verbindungsschicht 81 zwischen MEMS-Bauelement 801 und ASIC-Bauelement 802. Dieses Ausführungsbeispiel veranschaulicht, dass das erfindungsgemäße Verfahren nicht auf die Erzeugung von Metallstrukturen in einem einheitlichen Halbleitersubstrat beschränkt ist, sondern auch die Realisierung von Metallstrukturen in einem Schichtaufbau ermöglicht.

Claims (9)

  1. Verfahren zum Erzeugen mindestens einer Metallstruktur (5) in einem Halbleitersubstrat (10), dessen Vorderseite mit einem Schichtaufbau versehen ist, • bei dem im Bereich der zu erzeugenden Metallstruktur (5) mindestens eine Öffnung (15) in der Rückseite des Halbleitersubstrats (10) erzeugt wird, die sich zumindest bis zum vorderseitigen Schichtaufbau erstreckt, • bei dem diese Öffnung (15) zumindest teilweise mit mindestens einem Metall (5) verfüllt wird, so dass eine Metallstruktur (5) entsteht, die sich von der Rückseite des Halbleitersubstrats (10) zumindest bis zum vorderseitigen Schichtaufbau erstreckt, • bei dem die Rückseite des Halbleitersubstrats (10) für einen Trenchprozess zum Freistellen der Metallstruktur (5) maskiert wird, und zwar so, dass die Trenchmaske in einem an die Metallstruktur (5) angrenzenden Bereich eine Gitterstruktur (6) aufweist, • bei dem ein an die Metallstruktur (5) angrenzender Isolationstrench (7) erzeugt wird, wobei die Metallstruktur (5) als lateraler Ätzstopp wirkt und die Gitterstruktur (6) in der Trenchmaske lateral unterätzt wird, und • bei dem mindestens eine Verschlussschicht (18) auf die Trenchmaske aufgebracht wird, so dass der Isolationstrench (7) unter der Gitterstruktur (6) als Hohlraum abgeschlossen wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Wandung der rückseitigen Öffnung (15) für die Metallstruktur (5) zunächst mit mindestens einem dielektrischen Material (21) beschichtet wird, bevor diese Öffnung zumindest teilweise mit mindestens einem Metall (5) verfüllt wird.
  3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Trenchmaske mindestens eine strukturierte Metallschicht (22) umfasst und dass in dieser Metallschicht (22) zumindest ein elektrischer Anschluss (8) für die Metallstruktur (5) ausgebildet wird.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die mindestens eine Metallschicht (22) der Trenchmaske beim Verfüllen der rückseitigen Öffnung (15) für die Metallstruktur (5) auf der Substratrückseite erzeugt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4 zum Erzeugen der mindestens einen Metallstruktur in einem Siliziumsubstrat.
  6. Verfahren nach einem der Ansprüche 1 bis 5 zum Erzeugen der Metallstruktur als Durchkontakt (5) in einem Halbleitersubstrat (110), das als Kappe auf einem Bauelement (70) montiert ist, wobei die mindestens eine Öffnung (15) in der Rückseite des Halbleitersubstrats (110) sich zumindest bis zu einer Verbindungsschicht (71) zwischen Kappe (110) und Bauelement (70) erstreckt, so dass beim Verfüllen dieser mindestens einen Öffnung (15) in der Rückseite des Halbleitersubstrats (110) eine Metallsäule (5) entsteht, die sich von der Kappenoberseite bis zu dieser Verbindungsschicht (71) erstreckt.
  7. Verfahren nach einem der Ansprüche 1 bis 5 zum Erzeugen der Metallstruktur als Durchkontakt (5) in einem Halbleitersubstrat (10), in dessen vorderseitigem Schichtaufbau mindestens eine elektrische Funktionalität (11) und mindestens eine mikromechanische Funktionalität realisiert ist, wobei der vorderseitige Schichtaufbau mindestens eine Leiterbahnebene (13) zur elektrischen Kontaktierung der mindestens einen elektrischen Funktionalität (11) und mikromechanischen Funktionalität umfasst, wobei die mindestens eine Öffnung (15) in der Rückseite des Halbleitersubstrats (10) sich zumindest bis zu einer Leiterbahnebene (13) des Schichtaufbaus erstreckt, so dass beim Verfüllen dieser mindestens einen Öffnung (15) in der Rückseite des Halbleitersubstrats (10) eine Metallsäule (5) entsteht, die sich von der Rückseite des Halbleitersubstrats (10) bis zu einer Leiterbahnebene (13) des Schichtaufbaus erstreckt.
  8. Verfahren nach einem der Ansprüche 1 bis 5 zum Erzeugen einer Kondensatoranordnung (51, 52) in einem Halbleitersubstrat (10).
  9. Verfahren nach einem der Ansprüche 1 bis 5 zum Erzeugen einer Spulenanordnung (53) in einem Halbleitersubstrat (10).
DE102013211562.8A 2013-06-19 2013-06-19 Verfahren zum Erzeugen einer Metallstruktur in einem Halbleitersubstrat Active DE102013211562B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102013211562.8A DE102013211562B4 (de) 2013-06-19 2013-06-19 Verfahren zum Erzeugen einer Metallstruktur in einem Halbleitersubstrat
US14/306,164 US9048247B2 (en) 2013-06-19 2014-06-16 Method for producing a metal structure in a semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013211562.8A DE102013211562B4 (de) 2013-06-19 2013-06-19 Verfahren zum Erzeugen einer Metallstruktur in einem Halbleitersubstrat

Publications (2)

Publication Number Publication Date
DE102013211562A1 DE102013211562A1 (de) 2014-12-24
DE102013211562B4 true DE102013211562B4 (de) 2024-01-11

Family

ID=52010366

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013211562.8A Active DE102013211562B4 (de) 2013-06-19 2013-06-19 Verfahren zum Erzeugen einer Metallstruktur in einem Halbleitersubstrat

Country Status (2)

Country Link
US (1) US9048247B2 (de)
DE (1) DE102013211562B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT510909B1 (de) 2010-12-20 2013-04-15 Chemiefaser Lenzing Ag Flammgehemmte cellulosische man-made-fasern
CN113764579B (zh) * 2020-06-04 2023-06-30 长鑫存储技术有限公司 电容器结构及其制作方法、存储器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2408006A2 (de) 2010-07-16 2012-01-18 Imec Verfahren zur Herstellung von 3D-Interconnectstrukturen mit Luftspalten
US20120037412A1 (en) 2010-08-13 2012-02-16 Jochen Reinmuth Method for producing an electrical feedthrough in a substrate, and substrate having an electrical feedthrough

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69333551T2 (de) * 1993-02-04 2005-06-23 Cornell Research Foundation, Inc. Einzelmaskenprozess zum Herstellen von Mikrostrukturen, Einkristallherstellungsverfahren
KR100414570B1 (ko) * 2000-07-03 2004-01-07 조동일 삼중막을 이용한 단결정 실리콘 미세 구조물의 절연 방법
US7104113B2 (en) * 2003-11-21 2006-09-12 General Electric Company Miniaturized multi-gas and vapor sensor devices and associated methods of fabrication
EP1732121A1 (de) * 2005-06-06 2006-12-13 STMicroelectronics S.r.l. Herstellungsverfahren für eine hochwertige SOI Scheibe
US7473979B2 (en) * 2006-05-30 2009-01-06 International Business Machines Corporation Semiconductor integrated circuit devices having high-Q wafer back-side capacitors
SE534510C2 (sv) * 2008-11-19 2011-09-13 Silex Microsystems Ab Funktionell inkapsling
US8062975B2 (en) * 2009-04-16 2011-11-22 Freescale Semiconductor, Inc. Through substrate vias
EP2252077B1 (de) * 2009-05-11 2012-07-11 STMicroelectronics Srl Anordnung eines kapazitiven mikroelektromechanischen Akustikwandlers und Verpackung dafür
JP2011049394A (ja) * 2009-08-27 2011-03-10 Toshiba Corp 半導体装置およびその製造方法
US9540230B2 (en) * 2011-06-27 2017-01-10 Invensense, Inc. Methods for CMOS-MEMS integrated devices with multiple sealed cavities maintained at various pressures
US8466062B2 (en) * 2011-11-02 2013-06-18 Globalfoundries Singapore Pte Ltd TSV backside processing using copper damascene interconnect technology
DE102012219605B4 (de) * 2012-10-26 2021-09-23 Robert Bosch Gmbh Mikromechanisches Bauelement

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2408006A2 (de) 2010-07-16 2012-01-18 Imec Verfahren zur Herstellung von 3D-Interconnectstrukturen mit Luftspalten
US20120037412A1 (en) 2010-08-13 2012-02-16 Jochen Reinmuth Method for producing an electrical feedthrough in a substrate, and substrate having an electrical feedthrough

Also Published As

Publication number Publication date
US9048247B2 (en) 2015-06-02
DE102013211562A1 (de) 2014-12-24
US20140377933A1 (en) 2014-12-25

Similar Documents

Publication Publication Date Title
DE102012208033B4 (de) Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
DE102010029504B4 (de) Bauelement mit einer Durchkontaktierung und Verfahren zu dessen Herstellung
DE102010039330B4 (de) Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat
DE102013211597B4 (de) ASIC-Bauelement mit einem Durchkontakt
DE102012210472A1 (de) Verfahren zum Herstellen eines Bauelements mit einer elektrischen Durchkontaktierung
DE102012201976A1 (de) Bauelement mit einer Durchkontaktierung
DE102013225375A1 (de) Hybrid integriertes Bauteil mit einer Dichtstruktur
DE102011085084A1 (de) Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat sowie Substrat mit einer elektrischen Durchkontaktierung
WO2012031845A1 (de) Verfahren zur herstellung eines halbleiterbauelementes mit einer durchkontaktierung und halbleiterbauelement mit durchkontaktierung
DE102012210033B4 (de) Bauelement mit Durchkontaktierung und Verfahren zur Herstellung
DE102010000892B4 (de) Verfahren zum Bereitstellen und Verbinden von zwei Kontaktbereichen eines Halbleiterbauelements bzw. einem Substrat, sowie ein Substrat mit zwei solchen verbundenen Kontaktbereichen
DE102013211562B4 (de) Verfahren zum Erzeugen einer Metallstruktur in einem Halbleitersubstrat
WO2015185354A2 (de) Halbleiter-bauelement mit mindestens einem durchkontakt im trägersubstrat und verfahren zum erzeugen eines solchen durchkontakts
DE102021200073A1 (de) Herstellungsverfahren für ein mikromechanisches Bauelement und entsprechendes mikromechanisches Bauelement
DE102016109950B3 (de) Integrierte Schaltung mit einem - durch einen Überführungsdruck aufgebrachten - Bauelement und Verfahren zur Herstellung der integrierten Schaltung
DE102009028037A1 (de) Bauelement mit einer elektrischen Durchkontaktierung, Verfahren zur Herstellung eines Bauelementes und Bauelementsystem
DE102010029760B4 (de) Bauelement mit einer Durchkontaktierung und Verfahren zu seiner Herstellung
WO2022189128A1 (de) Gekapseltes mems-schaltelement, vorrichtung und herstellungsverfahren
WO2014184035A1 (de) Verfahren zum erzeugen eines durchkontakts in einem cmos-substrat
EP3774640A1 (de) Bond-strukturen auf mems-element und asic-element
WO2020002385A1 (de) Elektrische kontaktierung und verfahren zur herstellung einer elektrischen kontaktierung
DE102012221509A1 (de) Integriertes Bauelement und Verfahren zu dessen Herstellung
DE102009036033A1 (de) Druckkontaktierung für Halbleiterwafer und Herstellungsverfahren
DE102010000895A1 (de) Verfahren zum Herstellen und Verschließen eines Grabens eines Halbleiterbauelements
DE102009028961A1 (de) Dünnchip und Verfahren zu dessen Herstellung und Montage

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division