DE102010000892B4 - Verfahren zum Bereitstellen und Verbinden von zwei Kontaktbereichen eines Halbleiterbauelements bzw. einem Substrat, sowie ein Substrat mit zwei solchen verbundenen Kontaktbereichen - Google Patents

Verfahren zum Bereitstellen und Verbinden von zwei Kontaktbereichen eines Halbleiterbauelements bzw. einem Substrat, sowie ein Substrat mit zwei solchen verbundenen Kontaktbereichen Download PDF

Info

Publication number
DE102010000892B4
DE102010000892B4 DE102010000892.3A DE102010000892A DE102010000892B4 DE 102010000892 B4 DE102010000892 B4 DE 102010000892B4 DE 102010000892 A DE102010000892 A DE 102010000892A DE 102010000892 B4 DE102010000892 B4 DE 102010000892B4
Authority
DE
Germany
Prior art keywords
contact
substrate
region
isolation trench
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102010000892.3A
Other languages
English (en)
Other versions
DE102010000892A1 (de
Inventor
Jochen Reinmuth
Heribert Weber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102010000892.3A priority Critical patent/DE102010000892B4/de
Priority to US13/004,427 priority patent/US8607447B2/en
Publication of DE102010000892A1 publication Critical patent/DE102010000892A1/de
Application granted granted Critical
Publication of DE102010000892B4 publication Critical patent/DE102010000892B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4922—Contact or terminal manufacturing by assembling plural parts with molding of insulation

Abstract

Verfahren zum Bereitstellen und Verbinden eines ersten Kontaktbereichs (24) mit wenigstens einem zweiten Kontaktbereich (26) auf einem Substrat (16) mit den Schritten:Bereitstellen einer Isolationsschicht (28) auf dem Substrat (16),Ausbilden einer Öffnung (40) in der Isolationsschicht (28) in einem ersten Bereich (36);Ausbilden eines Kontaktlochs (40) in der Isolationsschicht (28) in einem zweiten Bereich (38), welcher von dem ersten Bereich (36) umgeben ist;Aufbringen wenigstens einer Metallschicht (30) auf die Isolationsschicht (28); Ausbilden des ersten Kontaktbereichs (24) in dem Kontaktloch (40) und des zweiten Kontaktbereichs (26) in der wenigstens einen Metallschicht (30) wenigstens einer Leiterbahn (32) zwischen den beiden Kontaktbereichen (24, 26) in der wenigstens einen Metallschicht (30) wobei die Leiterbahn (32) über den ersten Bereich (36) geführt ist;Ausbilden eines lsolationsgrabens (12) in dem ersten Bereich (36) mittels Ätzen, wobei das Ätzen nach dem Ausbilden der Kontaktbereiche (24, 26) und der Leiterbahn (32) erfolgt.

Description

  • Die Erfindung betrifft das Bereitstellen und Verbinden von zwei Kontaktbereichen auf einem Halbleiterbauelement bzw. einem Substrat, sowie ein Substrat mit zwei miteinander verbundenen Kontaktbereichen, wobei insbesondere ein Kontaktbereich ein Durchkontakt ist.
  • Elektrische Kontaktierungen durch einen Wafer oder durch einen Teilbereich eines Wafers gibt es in unterschiedlichsten Ausführungen. Diese Durchkontakte erlangen zunehmend an Bedeutung. Sollen mehrere Bauteile vertikal übereinander angeordnet werden, können durch in dem Bauteil integrierte elektrische Durchkontakte sehr günstige, kleinpackende Anordnungen gefunden werden.
  • Aus der DE 10 2007 059 337 A1 ist ein Hableiterbauelement bekannt, welches mehrere Durchkontakte aufweist, um das Halbleiterbauelement beispielsweise mit einem anderen Halbleiterbauelement zusammen zu schalten.
  • Die US 2004 / 0 104 454 A1 offenbart ein Halbleiterbauteil mit einem Substrat, welches auf einer Oberseite eine erste Isolationsschicht und auf einer gegenüberliegenden Unterseite eine zweite Isolationsschicht aufweist. Zur Kontaktierung eines an der Oberseite vorgesehenen Kontaktbereichs mit einem an der Unterseite vorgesehenen Kontaktbereich wird eine Leiterbahn durch eine Öffnung geführt, welche sich durch die zweite Isolationsschicht und das Substrat hindurch bis zu der ersten Isolationsschicht erstreckt. Aus der US 5 438 478 A sind Träger für Halbleiterbauteile bekannt, bei welchen ein Durchkontakt in einer Ausnehmung mit einem Harz umfüllt wird.
  • Gemäß der Erfindung wird nun ein Verfahren bereitgestellt, bei welchem ein erster Kontaktbereich mit einem zweiten Kontaktbereich verbunden wird, wobei der zweite Kontaktbereich beispielsweise in einem vom Substrat oder Wafer ungenützten Bereich vorgesehen wird.
  • Genauer gesagt wird ein Verfahren zum Bereitstellen und Verbinden eines ersten Kontaktbereichs mit wenigstens einem zweiten Kontaktbereich auf einem Substrat oder Wafer, insbesondere bei einem Halbleiterbauelement, z.B. einem mikromechanischen oder elektrischen Halbleiterbauelement, bereitgestellt, mit den Schritten:
    • - Bereitstellen wenigstens einer Isolationsschicht auf dem Substrat,
    • - Ausbilden einer Öffnung in der wenigstens einen Isolationsschicht in einem ersten Bereich;
    • - Ausbilden eines Kontaktlochs in der Isolationsschicht in einem zweiten Bereich, welcher von dem ersten Bereich umgeben ist;
    • - Aufbringen wenigstens einer Metallschicht auf die Isolationsschicht;
    • - Ausbilden des ersten Kontaktbereichs in dem Kontaktloch und des zweiten Kontaktbereichs durch die wenigstens eine Metallschicht und wenigstens einer Leiterbahn zwischen den beiden Kontaktbereichen, wobei die Leiterbahn über den ersten Bereich geführt ist;
    • - Ausbilden des Isolationsgrabens in dem ersten Bereich mittels Ätzen.
  • Das Verfahren hat dabei den Vorteil, dass der zweite Kontaktbereich an einer beliebigen Stelle auf dem Substrat oder Wafer vorgesehen werden kann, beispielsweise in einem freien und als Kontakt nutzbaren Bereich des Substrats oder Wafers. Mittels des erfindungsgemäßen Verfahrens kann der erste Kontaktbereich, welcher beispielsweise ein Durchkontakt ist, mit diesem zweiten Kontaktbereich sehr leicht verbunden werden. Der Isolationsgraben muss hierfür nicht zwangsläufig verschlossen werden, sondern kann offen oder zumindest teilweise offen bleiben, wobei die Leiterbahn frei hängend über dem Isolationsgraben verläuft und neben wenigstens einer Metallschicht wahlweise wenigstens eine zusätzliche Schicht, wie z.B. eine dielektrische Schicht oder einer Diffusionsbarrierenschicht, aufweisen kann. Mit dem erfindungsgemäßen Verfahren können so Substrate mit einem oder mehreren Halbleiterbauelementen hergestellt werden, wobei das Substrat gemäß der Erfindung Kontaktbereiche bereit stellt, welche miteinander verbunden werden können.
  • Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen sowie der Beschreibung unter Bezugnahme auf die Zeichnungen.
  • Die Erfindung wird nachfolgend anhand der in den schematischen Figuren der Zeichnungen angegebenen Ausführungsbeispiele näher erläutert. Es zeigen:
    • 1 eine Schnittansicht durch einen Wafer oder ein Substrat, welches einen Durchkontakt mit einem Isolationsgraben aufweist, wobei der Isolationsgraben über eine Oxidverfüllung verschlossen ist;
    • 2 eine Schnittansicht durch einen Wafer oder ein Substrat, welches einen Durchkontakt mit einem Isolationsgraben aufweist, wobei der Isolationsgraben über eine Polysiliziumabscheidung verschlossen ist;
    • 3 eine Schnittansicht eines Wafers oder eines Substrats, welches mit dem erfindungsgemäßen Verfahren hergestellt ist, wobei bei dem Substrat dessen Durchkontakt mit einem Isolationsgraben über eine Leiterbahn mit einem zweiten Kontaktbereich verbunden ist;
    • 4a eine Schnittansicht durch einen Wafer oder ein Substrat, gemäß einem ersten Schritt des erfindungsgemäßen Verfahrens;
    • 4b der Wafer oder das Substrat gemäß 4a in einer Draufsicht;
    • 5a die Schnittansicht des Wafers oder des Substrats gemäß 4a, wobei auf das Substrat eine zusätzliche Metallschicht abgeschieden ist;
    • 5b eine Draufsicht auf den Wafer oder das Substrat gemäß 5a;
    • 6a eine Schnittansicht eines Wafers oder eines Substrats gemäß einer weiteren Ausführungsform der Erfindung;
    • 6b eine Draufsicht auf den Wafer oder das Substrat gemäß 6a;
    • 7a eine Schnittansicht eines Wafers oder eines Substrats gemäß einer Ausführungsform der Erfindung;
    • 7b eine Draufsicht auf den Wafer oder das Substrat gemäß 7a;
    • 8 eine Draufsicht auf einen Wafer oder ein Substrat gemäß einer weiteren Ausführungsform der Erfindung;
    • 9 eine Draufsicht auf einen Wafer oder ein Substrat gemäß einer anderen Ausführungsform der Erfindung;
    • 10 eine Draufsicht auf einen Wafer oder ein Substrat gemäß einer zusätzlichen Ausführungsform der Erfindung;
    • 11 eine Schnittansicht durch einen Wafer oder ein Substrat gemäß einer Ausführungsform der Erfindung, bei welcher Metallbrücken vorgesehen sind;
    • 12 eine Schnittansicht durch einen Wafer oder ein Substrat gemäß einer Ausführungsform der Erfindung, bei welcher ein Bond z.B. auf der Unterseite des Substrats vorgesehen ist;
    • 13 eine Schnittansicht durch einen Wafer oder ein Substrat gemäß einer weiteren Ausführungsform der Erfindung;
    • 14 eine Schnittansicht durch einen Wafer oder ein Substrat gemäß einer anderen Ausführungsform der Erfindung; und
    • 15 eine Schnittansicht durch einen Wafer oder ein Substrat gemäß einer zusätzlichen Ausführungsform der Erfindung.
  • In allen Figuren sind gleiche bzw. funktionsgleiche Elemente und Vorrichtungen - sofern nichts anderes angegeben ist - mit denselben Bezugszeichen versehen worden. Des Weiteren ist die Darstellung des Wafers oder die des Substrats bzw. die der Halbleiterbauelemente in den nachfolgenden Figuren rein schematisch, nicht maßstäblich und stark vereinfacht gezeigt.
  • In 1 ist ein Wafer 1 dargestellt, bei welchem ein Durchkontakt 10 vorgesehen ist, wobei der Durchkontakt 10 mit einem Isolationsgraben 12 umgeben ist. Der Graben 12 in dem Beispiel in 1 ist hierbei mittels einer Oxidverfüllung 14 verschlossen.
  • Ein besonders einfaches Verfahren Durchkontakte herzustellen besteht darin, ein leitfähiges Substrat 16 zu verwenden und das Substratmaterial selbst als Leiterbahn zu verwenden. Das leitfähige Substratmaterial 16 wird dabei in einem Graben 12 um einen Durchkontakt 10 entfernt, wie in 1 gezeigt ist. Dazu kann ein Trenchprozess verwendet werden, mit dem ein schmaler Isolationsring bzw. Graben 12 mit einem sehr hohem Aspektverhältnis geätzt wird.
  • Viele Prozessvarianten zielen nun darauf ab, den Graben 12 anschließend zu verschließen und eine möglichst glatte Oberfläche zu erzielen. Der Vorteil eines solchen Vorgehens ist, dass nach dem Verschließen der Gräben 12 auf einer glatten Oberfläche beispielsweise eine Umverdrahtung möglich ist. Die Kontaktflächen oder der Kontaktbereich 18 für Bonddrähte 20 oder andere elektrische Anbindungsflächen müssen dann nicht auf einem leitfähigen Stempel aus Substratmaterial angeordnet werden. Je nach Verfahren kann sich dies als sehr günstig erweisen, da entweder die Stempel nicht die notwendige Stabilität zum Herstellen einer Verbindung aufweisen, oder weil für die Verbindung eine relativ große Fläche benötigt wird, was zu übergroßen Stempeln führen würde. Mit einer elektrischen Umverdrahtung der Kontaktflächen bzw. Kontaktbereiche gemäß der Erfindung auf beispielsweise freie Flächen, die z.B. als Kontaktflächen genutzt werden können, können dagegen beide Einschränkungen umgangen werden.
  • Wie in 1 gezeigt ist, werden eher schmale Gräben 12 um die Durchkontakte 10 erzeugt, wobei diese durch eine Abscheidung einer Oxidschicht 14 nahe der Oberfläche verschlossen werden. Über einen optionalen Planarisierungsschritt kann hierbei eine Glättung des Oxidverschlusses erreicht werden. Dieses Verfahren gestaltet sich relativ aufwendig.
  • In 2 ist des Weiteren ein Stapel aus mehreren Wafern 1 dargestellt, wobei ein Durchkontakt 10 durch einen Teilbereich des Waferstapels gebildet ist. Hierbei ist der Graben 12 um den Durchkontakt 10 mit einer leicht öffnenden Geometrie ausgebildet. Anschließend wird der Graben 12 beispielsweise mit einer Oxidschicht 14 zur Isolation und einer Polysiliziumabscheidung 22 zur Verfüllung geschlossen. Um einen glatten Durchkontakt 10 zu erhalten, muss danach noch die Oberfläche planarisiert werden. Das Verfahren zum Verschließen der Gräben gemäß 2 gestaltet sich ebenfalls als aufwendig.
  • Wie in 3 gezeigt ist, wird nun ein erfindungsgemäßes Verfahren bereitgestellt, das es erlaubt, ohne einen Verschluss der Gräben 12 bzw. Isolationsgräben, eine Umverdrahtung anzulegen, wobei dabei ein erster Kontaktbereich 24, hier z.B. ein Durchkontakt 10, mit einem zweiten Kontaktbereich 26, der sich elektrisch isoliert zum Substrat auf einem vorzugsweise freien Substratbereich befindet, leitend verbunden wird. Das Substrat 16, welches z.B. leitfähig ausgebildet ist, kann auf einer gegenüberliegenden Seite zusätzlich z.B. einen Kontakt 5 aufweisen, der mit dem Durchkontakt 10 verbunden ist und wahlweise zusätzlich in wenigstens einer Isolationsschicht 28, z.B. wenigstens einer dielektrischen Schicht 34, eingebettet ist. Dies gilt für alle Ausführungsformen der Erfindung. Dieser Kontakt 5 wird über den Durchkontakt 10 gemäß der Erfindung beispielsweise mit einem Bond bzw. Bondpad 21 und einem Bonddraht 20 leitend verbunden.
  • Gemäß dem erfindungsgemäßen Verfahren können bei Bedarf auch sehr große Gräben 12 angelegt werden. Die Gräben 12 können dabei beispielsweise in den Folgeprozessschritten auch wahlweise zusätzlich verschlossen, z.B. verfüllt, werden, beispielsweise mittels einer Moldmasse oder einem anderen geeigneten Material oder Materialkombination. Ebenso können die Gräben 12, wie in nachfolgender 16 gezeigt ist, mit wenigstens einer Isolierschicht, z.B. einer Oxidschicht oder einer dielektrischen Schicht, isoliert werden und wahlweise zusätzlich ebenfalls z.B. mittels Moldmasse verfüllt werden.
  • Gemäß der Erfindung wird vor der Ätzung des jeweiligen Grabens 12 bereits wenigstens eine Isolationsschicht 28 mit einem oder mehreren definierten Kontakten zu einem oder mehreren einzelnen Substratbereichen, insbesondere zu den Stempeln, angelegt. Dabei wird eine Metallebene 30 aufgebracht aus wenigstens einer oder mehreren Metallschichten, wobei die jeweilige Metallschicht aus Metall oder einer Metalllegierung besteht, was für alle Ausführungsformen der Erfindung gilt. Die Kontaktbereiche auf den Stempeln bzw. Durchkontakten 10 werden über feine Leiterbahnen bzw. Stege 32 auf den oder die neuen Kontaktbereiche 26, die vorzugsweise isoliert auf z.B. freien oder ungenutzten Substratbereichen liegen, überführt. Über diesen jeweils neuen Kontaktbereich 26 kann später beispielsweise die elektrische Verbindung nach außen hin vorgenommen werden. Danach wird der jeweilige Graben 12 bzw. Isolationsgraben um die Stempel bzw. hier den Durchkontakt 10 angelegt, beispielsweise mittels Ätzen, z.B. einem isotropen und/oder anisotropen Ätzprozess, wie z.B. Trenchen. Dies gilt für alle Ausführungsformen der Erfindung. Der Trench wird derart ausgeführt, dass die feinen Metallleiterbahnen 32 bzw. die Metallebene 30 in Teilbereichen vorzugsweise vollständig unterätzt wird und ein oder mehrere Leiterbahnen bzw. schmale Stege 32 stehen bleiben.
  • In einer weiteren Anwendung dieser Technik können durch die Gräben 12 ein oder mehrere elektrisch isolierte Bereiche 24 hergestellt werden, wie in nachfolgender 11 gezeigt ist, die beispielsweise ein oder mehrere elektrische Elemente enthalten, die beispielsweise über eine oder mehrere Metallbrücken untereinander und/oder mit den restlichen Elementen verschaltet werden können.
  • Der Vorteil des erfindungsgemäßen Verfahrens liegt u.a. darin, dass mit diesem Verfahren sehr breite Gräben 12 erzeugt werden können. Dabei können außerdem sehr hohe Ätzraten erreicht werden. Weiter kann ein Verschluss der Gräben 12 vollständig entfallen. Grundsätzlich kann ein Verschluss der Gräben 12 aber auch bei Bedarf erfolgen, vorzugsweise erst in den weiterverarbeitenden Prozessschritten. Die Gräben 12 können beispielsweise mit einer Moldmasse verschlossen und damit zusätzlich stabilisiert werden. Ein weiterer Vorteil des erfindungsgemäßen Verfahrens ist, dass das Herstellen der Kontaktflächen bzw. Kontaktbereiche 24, 26 und das Strukturieren der Metallebene 30 vor dem Ätzen, z.B. dem Trenchprozess, stattfinden kann. Hierbei ist eine sehr einfache und genaue Prozessierung möglich. Ein anderer Vorteil ist, dass das erfindungsgemäße Verfahren keine Hochtemperaturschritte benötigt. Es kann also auch als Via-last-Prozess mit temperaturempfindlichen Vorprozessen eingesetzt werden. Insgesamt handelt es sich bei dem erfindungsgemäßen Verfahren um einen einfachen und kostengünstigen Prozess. Gemäß dem erfindungsgemäßen Verfahren ist darüber hinaus auch eine Verdrahtung mit mehr als einer Metallebene möglich.
  • In 4a ist ein Wafer 1 mit einem Substrat 16 dargestellt, beispielsweise ein leitfähiges Substrat, in einer Seitenschnittansicht und in 4b in einer Draufsicht. Das Substrat 16 weist dabei auf einer Seite, hier der Unterseite, beispielsweise wenigstens einen Kontakt 5 auf und wahlweise zusätzlich z.B. wenigstens eine Isolationsschicht, z.B. ein Dielektrikum bzw. wenigstens eine dielektrische Schicht 34.
  • Auf der anderen Seite, hier der Oberseite, wird, wie in 4a und 4b gezeigt ist, auf das Substrat 16 eine Isolationsschicht, z.B. ein Dielektrikum bzw. wenigstens eine dielektrische Schicht 34, aufgebracht. Dabei kann als dielektrische Schicht 34 beispielsweise eine TEOS-Schicht abgeschieden werden. In den Bereichen 36 in denen später geätzt oder getrencht werden soll, um beispielsweise einen Graben 12 um einen Durchkontakt 10 vorzusehen, und in den Bereichen 38, z.B. in den Bereichen der Durchkontakte 10, in denen jeweils ein Kontakt mit dem Substrat 16 hergestellt werden soll, wird das Dielektrikum geöffnet bzw. die dielektrische Schicht 36 mit Öffnungen 40 versehen. Alternativ kann die Oxidöffnung bzw. die Öffnung des Dielektrikums in den Bereichen 36 auch später nach einer Strukturierung der Metallebene vorgenommen werden, wobei die Metallebene, wie zuvor beschrieben wenigstens eine Metallschicht aufweist.
  • Die 5a und 5b zeigen den Wafer 1 bzw. das Substrat 16 mit der dielektrischen Schicht 34 und deren Öffnungen 40 gemäß 4a und 4b, wobei zusätzlich wenigstens eine weitere Schicht, hier wenigstens eine Metallschicht, auf das Substrat 16 bzw. die dielektrische Schicht 34 abgeschieden ist. 5a zeigt dabei den Wafer 1 bzw. das Substrat 16 in einer Seitenschnittansicht und 5b den Wafer 1 bzw. das Substrat 16 in einer Draufsicht.
  • Wie aus 5a und 5b entnommen werden kann, wird anschließend wenigstens eine Metallschicht zur Ausbildung der Metallebene 30 auf das Substrat 16 und die Isolationsschicht, hier z.B. die dielektrische Schicht 34, abgeschieden. In den Bereichen 36 in denen die Gräben 12, beispielsweise um die Durchkontakte 10, entstehen sollen und die dielektrische Schicht 34 entsprechende Öffnungen 40 aufweist, wird die aufgebrachte Metallschicht bzw. Metallebene 30 anschließend geöffnet bzw. mit Öffnungen versehen, wie in 5a und 5b gezeigt ist. Es werden dabei wenigstens ein oder mehrere Leiterbahnen bzw. Stege 32 über diese Bereiche 36, hier den Graben 12 um den Durchkontakt 10 in 5b, geführt. Unter den Leiterbahnen bzw. Stegen 32 kann sich dabei optional noch wenigstens eine dielektrische Schicht, wie in nachfolgenden 7a und 7b gezeigt ist, und/oder wenigstens eine Diffusionsbarriere (nicht dargestellt), beispielsweise eine TiN -Schicht, befinden bzw. vorgesehen sein. Der jeweilige Steg 32 ist vorzugsweise sehr schmal bzw. ausreichend schmal ausgebildet, um in einem späteren Prozessschritt vorzugsweise vollständig unterätzt werden können. Die Metallebene 30, wie sie beispielhaft in 5a und 5b dargestellt ist, verbindet über den jeweiligen Steg 32 den ersten Kontaktbereich 24, wo ein Kontakt mit dem Substrat 16 bzw. einem Kontakt 5 hergestellt werden soll, mit einem neuen, zweiten Kontaktbereich 26 in einem anderen vorzugsweise freien oder ungenutzten Substratbereich. Dadurch können Kontaktbereiche 24 auf den Stempeln über wenigstens eine zugeordnete Leiterbahn oder Steg 32 auf die neuen Kontaktbereiche 28, die z.B. isoliert in freien Substratbereichen liegen, überführt werden. In dem in den 5a und 5b gezeigten Ausführungsbeispiel wird der spätere Durchkontakt auf einer Seite mit dem Kontakt 5 verbunden, der wahlweise zusätzlich in wenigstens einer Isolationsschicht 28, z.B. einer dielektrischen Schicht 34, eingebettet ist. Über den als Leiterbahn ausgebildeten Steg 32 kann der Kontakt 5 hierbei über den späteren Durchkontakt, wie er in den nachfolgenden 6a und 6b gezeigt ist, und den Steg 32 mit einem anderen, zweiten Kontaktbereich 26 auf der gegenüberliegenden Seite des Wafers 1 verbunden werden.
  • Die 6a und 6b zeigen den Wafer 1 bzw. das Substrat 16 mit der zusätzlichen Metallebene 30 gemäß der 5a und 5b, wobei ein Graben 12 um den Durchkontakt 10 ausgebildet ist und wobei der Durchkontakt 10 mit einem Kontakt 5 auf einer Seite verbunden ist, der beispielsweise zusätzlich in wenigstens eine Isolationsschicht 28, z.B. eine dielektrische Schicht 34, eingebettet sein kann. 6a zeigt hierbei den Wafer 1 bzw. das Substrat 16 in einer Seitenschnittansicht und 6b den Wafer 1 bzw. das Substrat 16 in einer Draufsicht.
  • Die dielektrische Schicht 34 sowie die Metallebene 30 werden im Weiteren als Maske für einen Ätzprozess, z.B. einen anisotropen Trenchprozess, verwendet, um, in dem in 6a und 6b gezeigten Beispiel, einen Graben 12 um den Durchkontakt 10 des Substrats 16 auszubilden. In Spezialfällen kann zusätzlich oder alternativ auch mit einer Lackmaske oder einer anderen Maske gearbeitet werden. Beim anschließenden Trenchprozess werden die Prozessparameter für die Ätz- und Passivierungsschritte derartig gewählt, dass es beispielsweise unmittelbar unter dem metallischen Steg 32 und z.B. an einer Oxidkante 42 des Grabens 12 vorzugsweise zu einer vollständigen Unterätzung kommt. Die Unterätzung des feinen Metallstegs 32 und der Oxidkante 42 kann auch in einem dem Trench nachfolgenden Prozessschritt erfolgen. Dabei wird zunächst die beim Trenchen entstandene Passivierungsschicht geeignet entfernt. Anschließend werden z.B. mit einem möglichst isotropen Ätzverfahren, die sich unterhalb der Stege 32 der Maske befindenden Siliziumwände entfernt. Bei dem anisotropen Ätzverfahren kann beispielsweise ein Gas, wie z.B. SF6, ClF3, XeF2 oder ein anderes geeignetes Gas, verwendet werden.
  • In den 7a und 7b ist eine weitere Ausführungsform des erfindungsgemäßen Verfahrens gezeigt. In 7a ist dabei ein Wafer 1 bzw. ein Substrat 16 in einer Schnittansicht gezeigt, wobei auf dem Substrat 16 wenigstens eine Isolationsschicht, z.B. eine dielektrische Schicht 34, abgeschieden wurde. Die Isolationsschicht bzw. hier dielektrische Schicht 34 wurde dabei im Gegensatz zu der erfindungsgemäßen Ausführungsform, wie sie in den 4 bis 6 gezeigt ist, in dem Bereich nicht geöffnet bzw. mit einer Öffnung versehen, wo später der jeweilige Metallsteg 32 ausgebildet ist. Mit anderen Worten, die dielektrische Schicht 34 bleibt im Bereich des Metallstegs 32 in 7a und 7b bestehen und muss auch nicht bei dem Ausbilden des Grabens 12 um den Durchkontakt 10 später unbedingt entfernt werden, sondern kann verbleiben, wie in den Figuren gezeigt ist. Die dielektrische Schicht 34 kann dabei seitlich mit dem Steg 32 abschließen wie in 7b angedeutet ist, oder seitliche über den Steg 32 hinausstehen (nicht dargestellt). Des Weiteren kann statt oder zusätzlich zu der dielektrischen Schicht 34 auch wenigstens eine andere Schicht, z.B. eine TiN-Schicht als Diffusionsbarriere, unter dem Steg 32 vorgesehen sein. In der in den 7a und 7b gezeigten Ausführungsform wird z.B. ein Kontakt 5 auf einer Seite des Wafers 1, wobei der Kontakt 5 zusätzlich in wenigstens eine Isolationsschicht 28, z.B. eine dielektrische Schicht 34 eingebettet sein kann, über den Durchkontakt 10 und den Steg 32 mit einem weiteren Kontaktbereich 26 auf der anderen Seite des Wafers 1 elektrisch verbunden.
  • In 8 ist ein weiterer erfindungsgemäßer Wafer 1 bzw. ein Substrat 16 gezeigt, wobei der Wafer 1 bzw. das Substrat 16 in einer Draufsicht dargestellt sind.
  • Bei dieser Ausführungsform wird ein möglichst stabiler Durchkontakt 10 dadurch erreicht, indem der Stempel bzw. hier Durchkontakt 10 mit mehreren Metallstegen 32 angebunden wird. Die Metallstege 32 sind dabei vorzugsweise symmetrisch angeordnet. Sie können aber ebenso asymmetrisch bzw. beliebig angeordnet werden.
  • Es erweißt sich als günstig für die Metallstege 32 Metalle, wie beispielsweise Aluminium, mit Zugstress zu verwenden oder eine entsprechende Metalllegierung mit Zugstress. Durch die Verwendung solcher Metalle oder Metalllegierungen kann, ähnlich wie bei den Speichen eines Rades, über den Zugstress der Kontaktstempel der Durchkontakt 10 stabilisiert werden. Werden leitfähige Materialien z.B. mit Druckstress als Stege 32 verwendet, so erweißt es sich als günstig, wenn diese z.B. entweder in einer geeigneten Gitterstruktur (nicht dargestellt) oder als Mäander (nicht dargestellt) über den jeweiligen Graben 12 gelegt werden, um der Metalllage 30 bzw. hier Metallschicht eine Möglichkeit zur Relaxation zu geben, um ein Durchbiegen bzw. sog. Buckling der Stege 32 bzw. Leiterbahnen zu vermeiden.
  • Es erweißt sich außerdem als günstig die schmale Leiterbahn bzw. den Steg 32 wahlweise zusätzlich auf wenigstens einer ebenfalls schmalen Schicht, z.B. Oxidschicht, dielektrischen Schicht und/oder TiN-Schicht usw., über den Graben 12 zu führen. Dadurch wird ebenfalls eine zusätzliche Stabilisierung erreicht, wie zuvor beispielhaft anhand einer dielektrischen Schicht unterhalb des Stegs in 7a und 7b gezeigt ist und in nachfolgender 10.
  • Durch eine geeignete Formgebung der Gräben 12 oder Trenchgräben, bei welcher vorzugsweise möglichst kurze Bereiche durch die Leiterbahnen bzw. Stege 32 überspannt werden müssen, kann außerdem dafür gesorgt werden, dass die freitragenden Leiterbahnen bzw. Stege 32 zusätzlich weiter stabilisiert werden können. Wie in 8 und nachfolgender 9 gezeigt ist, können Bereiche, z. B. sehr große Bereiche, definiert werden in denen in das Substrat 16 geätzt wird. In 8 ist beispielsweise ein ringförmiger Graben 12 vorgesehen. Der Kontaktbereich 24, z.B. Durchkontakt 10, in der Mitte ist hierbei über kurze Leiterbahnen bzw. Stege 32 mit wenigstens einem neuen Kontaktbereich 26 auf einem vorzugsweise ungenutzten Substratbereich verbunden. Die Leiterbahnen bzw. Stege 32 verlaufen dabei von dem Kontakt bzw. Kontaktbereich 24 über den ringförmigen Graben 12 und sind dann mit einem Verbindungsabschnitt 44 in Form beispielsweise eines eckig ausgebildeten Metallrings der Metallebene 30 verbunden. Von dem eckigen Ringabschnitt bzw. Verbindungsabschnitt 44 verläuft dann beispielsweise wenigstens eine Leiterbahn bzw. ein Steg 32 zu wenigstens einem weiteren Kontaktbereich 26.
  • In 9 ist eine andere erfindungsgemäße Ausführungsform eines Wafers 1 bzw. Substrats 16 gezeigt, wobei der Wafer 1 bzw. das Substrat 16 in einer Draufsicht dargestellt ist.
  • Bei dieser Ausführungsform wird an den Bereichen an denen schmale Metallleiterbahnen bzw. Stege 32 vorgesehen werden, der eigentliche Ätzbereich oder Trenchbereich deutlich verschmälert. Die Metalleiterbahn bzw. der Steg 32 wird vorzugsweise nur über eine kleine Strecke frei aufgehängt. Die einzelnen Öffnungsflächen für die Ätzung, z.B. den Trench, bleiben aber beispielsweise sehr groß, daher kann mit einer guten Ätzrate oder Trenchrate geätzt werden. Zusätzlich erlauben die großen Öffnungen bzw. Gräben 12 in weiteren Folgeprozessen außerdem ein gutes Füllverhalten zum Verschließen der Öffnungen bzw. Gräben 12, sofern dies gewünscht ist. In dem in 9 gezeigten Beispiel, ist um den Kontakt bzw. Kontaktbereich 24 ein Graben 12, beispielsweise in Form eines im Wesentlichen eckigen Rings vorgesehen, welcher wahlweise dort verschmälert ist, wo die Leiterbahnen bzw. Stege 32 geführt sind. Die Leiterbahnen bzw. Stege 32 werden von dem Kontaktbereich 24 über den Graben 12 zu einem Verbindungsabschnitt 44 der Metallebene 30 geführt bzw. sind mit diesem verbunden. Von dem Verbindungsabschnitt 44 der Metallebene 30 führt wiederum wenigstens eine Leiterbahn bzw. ein Steg 32 zu wenigstens einem neuen Kontaktbereich 26, vorzugsweise auf einen unbenutzten Bereich des Substrats. Der Verbindungsabschnitt 44 der Metallebene 30 ist dabei in 9 ebenfalls z.B. eckig ausgebildet. Er kann aber grundsätzlich jede beliebige Form aufweisen, sofern er mit der oder den Leiterbahnen des Kontaktbereichs verbunden werden kann. Prinzipiell kann die Anzahl, Form, Positionierung und Dimensionierung der Gräben 12, der Leiterbahnen bzw. Stege 32 und der Verbindungsabschnitte 44, mit denen die Leiterbahnen bzw. Stege 32 verbunden werden, beliebig variiert werden. Dies gilt für alle Ausführungsformen der Erfindung.
  • In 10 ist eine weitere erfindungsgemäße Ausführungsform eines Wafers 1 bzw. Substrats 16 in einer Draufsicht gezeigt.
  • Bei dieser Ausführungsform sind beispielsweise mehrere, z.B. runde, Gräben 12 bzw. Grabenabschnitte vorgesehen, welche geätzt, beispielsweise getrencht, werden. Die runden Gräben 12 sind dabei, beispielsweise in einem Kreis, so zueinander angeordnet, dass sie ineinander übergehen bzw. einen durchgehenden Graben 12 bilden. Die Stege 32 sind dabei vorzugsweise in dem Übergangsbereich von jeweils zwei Gräben bzw. kreisförmigen Grabenabschnitten angeordnet, da sie hier nur über einen kleinen Abschnitt freitragend ausgebildet werden müssen. Zwischen den Gräben 12 verläuft dabei jeweils z.B. eine Leiterbahn bzw. ein Steg 32 von einem Kontakt bzw. Kontaktbereich 24 in der Mitte des Kreises zu einem beispielsweise runden Verbindungsabschnitt 44, der die Leiterbahnen bzw. Stege 32 miteinander verbindet und welcher wenigstens eine weitere Leiterbahn bzw. Steg 32 aufweist, der mit wenigstens einem neuen Kontaktbereich 26 verbunden ist. Der neue Kontaktbereich 26 ist außerhalb des Durchkontakts 10 und der Gräben 12 bzw. Grabenabschnitte in einem anderen Bereich des Substrats 16, vorzugsweise in einem bisher freien oder unbenutzten Bereich des Substrats, vorgesehen.
  • In 11 ist eine zusätzliche erfindungsgemäße Ausführungsform eines Wafers 1 bzw. eines Substrats 16 dargestellt. Hierbei ist der Wafer 1 bzw. das Substrat 16 in einer Schnittansicht gezeigt, wobei der Wafer 1 bzw. das Substrat 16 mit mehreren Metallbrücken 46 versehen ist.
  • Metallleiterbahnen bzw. Stege 32 können einen hohen Zug- oder Druckstress aufweisen. Um negative Effekte, die durch diesen Stress verursacht werden, zu kompensieren erweist es sich als günstig, Brücken, z.B. Metallbrücken 46, herzustellen, welche einen entsprechenden Graben 12 überspannen. Die Brücken oder Metallbrücken 46 weisen dabei vorzugsweise eine Form auf, die bewirkt, dass bei einer Verbiegung der Metallbrücke 46 innerhalb der Ebene ein Ausgleich von Stress, wie z.B. Zug- oder Druckspannungen, ermöglicht wird. Dabei können die Metallbrücken 46 beispielsweise eine S-Form aufweisen oder eine Mäanderform, um nur zwei mögliche Beispiele für die Form einer Brücke zu nennen.
  • Um breite Brücken 46 die hohe Ströme tragen können bereitzustellen, können mehrere, auch schmälere Brücken 46 z.B. parallel über einen Graben 12 angelegt werden. Es erweist sich auch als besonders günstig eine breite Brücke 46 vorzusehen, welche wenigstens eine oder mehrere Perforation (nicht dargestellt) aufweist, um sicherzustellen, dass z.B. in einem Ätzprozess die Brücke 46 überall unterätzt wird und außerdem die Brücke hohe Ströme tragen kann. Durch eine geeignete Form, Anzahl und/oder Dimensionierung der Perforationen kann auch erreicht werden, dass ein Zug- oder Druckstress der Brücke 46 und/oder der Metalllage 30 mit den Leiterbahnen bzw. Stegen 32 kompensiert werden kann.
  • Neben der Anwendung des erfindungsgemäßen Verfahrens als elektrischer Kontakt durch ein Substrat kann das Verfahren auch zur Herstellung von einzelnen, isolierten Bereichen 48 auf einem Substrat 16 verwendet werden, wie in 11 beispielhaft gezeigt ist, oder zur Herstellung eines Substrats verwendet werden, auf dem wenigstens eine vergrabene, sperrende Leitschicht angelegt ist oder angelegt wird. Die einzelnen Bereiche 48 sind dabei z.B. durch einen Graben 12 bzw. Isolationsgraben gegenüber parasitären Effekten, wie z.B. einem sog. Latch-Up, geschützt. Ein oder mehrere dieser Bereiche 48 können über eine oder mehrere Metallbrücken 46 elektrisch verschaltet werden, wie in 11 gezeigt ist. Besonders günstig wirkt es sich für den Herstellungsprozess dabei aus, dass der Ätzprozess, z.B. ein Trenchprozess, zur Isolation erst am Prozess-Ende nach der Strukturierung der Metallisierung bzw. der Metallebene stattfinden kann.
  • In der Weiterverarbeitung werden viele Bauteile oft zum Schutz beispielsweise mit Moldmasse umgossen. Die Kombination dieser Verfahren mit den hier vorgestellten offenen Gräben 12, die von Leiterbahnen bzw. Stegen 32, überspannt werden, erweißt sich als besonders günstig. Die Moldmasse kann die Gräben 12 dabei ganz oder teilweise auffüllen, wodurch sowohl die Stempel als auch die Leiterbahnen bzw. Stege 32 zusätzlich stabilisiert werden.
  • Prinzipiell ist es möglich vor dem Ätzprozess, z.B. dem Trenchprozess, falls notwendig, auch einen Metallprozess mit einer oder mehreren Metallschichten zu verwenden. Damit können die in 11 gezeigten. Metallbrücken 15 realisiert werden, die z.B. mit und ohne wenigstens einer dielektrischen Schicht dazwischen, realisiert werden können.
  • In 11 besteht der Wafer 1 aus einem SOI-Substrat, bei dem sich beispielsweise wenigstens ein Substrat 16 auf wenigstens einer Isolationsschicht 28 und wieder einem Substrat 16 befindet. Auf dieser Schichtfolge können ein oder mehrere Kontaktbereiche als isolierte Bereiche 48 hergestellt werden. Dazu wird um den jeweiligen Kontaktbereich ein Isolationsgraben 12 vorgesehen, beispielsweise getrencht. Der Kontaktbereich kann dabei ein Substrat 16 aus einem leitfähigen oder nicht leitfähigen Material aufweisen und wahlweise zusätzlich mit wenigstens einer oder mehreren Schaltungen 17, 19 versehen sein und/oder ein oder mehrere verschieden dotierte Bereiche aufweisen. So kann in einem Kontaktbereich beispielsweise ein Transistor ausgebildet sein, um ein Beispiel von vielen Ausführungsmöglichkeiten für den Kontaktbereich zu nennen. Die isolierten Kontaktbereiche 48 mit ihrer jeweiligen Schaltung oder Schaltungen 17, 19 und/oder mit einem oder mehreren unterschiedlich dotierten Bereichen können miteinander elektrisch verbunden werden über wenigstens eine oder mehrere Metallbrücken 46 aus wenigstens einer Metalllage aus einem Metall oder einer Metalllegierung.
  • In dem in 11 gezeigten Beispiel sind z.B. drei Bücken 46 vorgesehen, für beispielsweise drei Kontakte 5 der Schaltung 19 des ersten isolierten Bereichs 48, der mit einem strichpunktierten Kreis gegenzeichnet ist. Eine Brücke 46 verbindet dabei einen Kontakt 5 einer ersten Schaltung 17 des ersten, isolierten Bereichs 48 mit einem Kontakt 5 einer anderen Schaltung 17 eines zweiten, isolierten Kontaktbereichs 48, hier der linke Kontaktbereich 48 in 11. Die Brücke 46 kann hierzu wahlweise zusätzlich zumindest in einem oder mehren Teilbereichen mit einer Isolierung, z.B. wenigstens einer dielektrischen Schicht, auf der Unterseite bzw. der Seite hin zu dem Isolationsgraben 12 versehen sein. Des Weiteren verbinden zwei, beispielsweise übereinander angeordnete, Brücken 46 einen zweiten und dritten Kontakt 5 der zweiten Schaltung 19 des ersten, isolierten Kontaktbereichs 48 mit einem ersten und zweiten Kontakt 5 zweier anderer Schaltungen 17 und 19 eines dritten, isolierten Kontaktbereichs 48, hier der rechte isolierte Kontaktbereich 48 in 11.
  • In dem Beispiel in 11 kann der dritte, isolierte Kontaktbereich 48 wiederum mit einem Kontakt 5 einer weiteren Schaltung 17 eines weiteren Bereichs 48 des Substrats 16 über wenigstens eine Brücke 46 verbunden werden. Die Brücken 46, hier z.B. Metallbrücken, können hinsichtlich ihres Materials, ihrer Position, ihrer Höhe, Breite, Tiefe und/oder Form beliebig variiert werden und wahlweise zusätzlich mit wenigstens einer oder mehreren Perforationen (nicht dargestellt) versehen werden. Des Weiteren können im Fall von mehreren Brücken 46 diese nebeneinander, d.h. parallel, oder zumindest teilweise übereinander angeordnet werden, wobei in diesem Fall vorzugsweise eine Isolation, z.B. wenigstens eine dielektrische Schicht 34, zwischen den Brücken vorgesehen ist.
  • Die Anordnung und Ausbildung sowie Verbindung der Schaltungen in 11, sowie der Kontakte 5 und Brücken 46 in 11 ist rein beispielhaft und die Erfindung ist nicht auf dieses spezielle Ausführungsbeispiel beschränkt.
  • In 12 ist des Weiteren eine Schnittansicht durch einen Wafer 1 bzw. eine Substrat 16 gemäß einer Ausführungsform der Erfindung dargestellt. Der Wafer 1 bzw. das Substrat 16 weisen im Wesentlichen denselben Aufbau auf, wie der Wafer 1 bzw. das Substrat 16 in 7a. So ist in dem Substrat 16 ein Durchkontakt 10 ausgebildet, der von einem Isolationsgraben 12 umgeben ist und einen Kontakt 5 auf einer ersten Seite des Substrats 16, hier z.B. der Unterseite des Substrats 16, mit einer Metallebene 30 bzw. einem Kontaktbereich 26 auf der zweiten Seite des Substrats 16, hier der Oberseite des Substrats 16, leitend verbindet. Das Substrat 16 ist dabei z.B. leitfähig ausgebildet und weist wenigstens einen oder mehrere Stege 32 auf, wobei der jeweilige Steg 32 einerseits als Leiterbahn dient und andererseits den Durchkontakt 10 zusätzlich stabilisiert. Der Steg 32 weist in dem Beispiel in 12 einmal die Metallebene 30 aus wenigstens einer Metallschicht auf und darunter wahlweise zusätzlich wenigstens eine Isolationsschicht 28, beispielsweise wenigstens einer dielektrischen Schicht 34 auf.
  • Auf der ersten Seite des Substrats 16 bzw. des Wafers 1, hier z.B. der Unterseite, ist wenigstens eine Isolationsschicht 28 vorgesehen, beispielsweise wenigstens eine dielektrische Schicht 34, in welcher ein Kontakt 5 aufgenommen ist, der mit dem Substrat 16 verbunden ist. Die Isolationsschicht 28 ist dabei mit einer Kontaktöffnung 40 versehen, wobei die Kontaktöffnung 40 außerhalb des Durchkontakts 10 und seines Grabens 12 angeordnet ist und ausreichend groß ist, so dass ein Bond oder Bondpad 21 auf dem Kontakt 5 bzw. einem leitfähigen Verbindungsabschnitt 7 des Kontakts 5, wie in 12 gezeigt ist, vorgesehen werden kann. Der Bond oder Bondpad 21 kann dabei derart dimensioniert sein, so dass er von dem Graben 12 des Durchkontakts 10 beabstandet ist, wie in 12 gezeigt ist, oder den Graben 12 und/oder den Durchkontakt 10 teilweise oder vollständig überlappt (nicht dargestellt). Ein solcher Bond oder Bondpad 21 eignet sich besonders für eine spätere Flip-Chip-Technik.
  • 13 zeigt eine Schnittansicht durch einen Wafer 1 bzw. ein Substrat 16 gemäß einer weiteren Ausführungsform der Erfindung. Der Wafer 1 bzw. das Substrat 16 weisen im Wesentlichen denselben Aufbau auf, wie der Wafer 1 bzw. das Substrat 16 in 7a und in 12. In dem Substrat 16 ist ein Durchkontakt 10 ausgebildet, der von einem Isolationsgraben 12 umgeben ist und einen Kontakt 5 auf einer ersten Seite des Substrats 16, hier z.B. der Unterseite des Substrats, mit einer Metallebene 30 bzw. einen zweiten Kontaktbereich 26 auf der zweiten Seite des Substrats 16, hier der Oberseite des Substrats 16, leitend verbindet. Das Substrats 16 ist dabei z.B. leitfähig ausgebildet und weist ebenfalls wenigstens einen oder mehrere Stege 32 auf, wobei der jeweilige Steg 32 einerseits als Leiterbahn dient und andererseits den Durchkontakt 10 zusätzlich stabilisiert. In dem Beispiel in 13 weist der Steg 32 einmal die Metallebene 30 aus wenigstens einer Metallschicht auf und darunter wahlweise zusätzlich wenigstens eine Isolationsschicht 28, beispielsweise wenigstens einer dielektrischen Schicht 34 auf.
  • Wie in 13 gezeigt ist, ist auf der ersten Seite des Substrats 16 des Wafers 1, hier z.B. der Unterseite, wenigstens eine Isolationsschicht 28 vorgesehen, beispielsweise wenigstens eine dielektrische Schicht 34, in welcher der Kontakt 5 aufgenommen ist, der mit dem Substrat 16 verbunden ist. Die Isolationsschicht 28 ist dabei ebenfalls mit einer Kontaktöffnung 40 versehen. Die Kontaktöffnung 40 ist dabei unter dem Durchkontakt 10 und seinem Isolationsgraben 12 angeordnet, wobei ein Bond oder Bondpad 21 in der Kontaktöffnung 40 direkt auf dem Kontakt 5 vorgesehen ist. Der Bond oder das Bondpad 21 ist dabei so ausgebildet, dass er den Durchkontakt 10 und/oder den Isolationsgraben 12 zumindest teilweise oder vollständig überlappt und mit dem äußeren Rand des Isolationsgrabens 12 abschließt oder über diesen übersteht bzw. über den Isolationsgraben 12 hinaus ragt, wie in 13 beispielhaft gezeigt ist. Ein solcher Bond oder ein solches Bondpad 21 eignet sich ebenfalls besonders für eine spätere Flip-Chip-Technik.
  • In 14 ist des Weiteren eine Schnittansicht durch einen Wafer 1 bzw. ein Substrat 16 gemäß einer anderen Ausführungsform der Erfindung gezeigt. Die Ausführungsform in 14 entspricht dabei im Wesentlichen der Ausführungsform in 13, wobei ein Bond oder Bondpad 21 auf der zweiten Seite des Substrats 16, hier z. B. der Oberseite, des Substrats 16 vorgesehen ist und über wenigstens einen Steg 32 bzw. hier Leiterbahn mit dem Durchkontakt 10 verbunden ist. Genauer gesagt weist das Substrat 16 auf seiner ersten Seite, hier Unterseite, wenigstens eine Isolationsschicht 28 (z.B. eine dielektrische Schicht 34) und einen Kontakt 5 auf, der mit dem Durchkontakt 10 verbunden ist. Der Durchkontakt 10 ist von einem Isolationsgraben 12 umgeben und wird durch wenigstens einen Steg 32 zusätzlich stabilisiert, wobei der Steg 32 des Weiteren auch als Leiterbahn ausgebildet ist, um den Bond oder Bondpad 21 mit dem Durchkontakt 10 elektrisch zu verbinden. Auf der zweiten Seite des Substrats 16, hier der Oberseite, ist zunächst wenigstens eine Isolationsschicht 28, z.B. eine dielektrische Schicht 34 vorgesehen. Die Isolationsschicht 28 wurde dabei, wie zuvor z.B. anhand des Ausführungsbeispiels in 7a beschrieben, mit einer Öffnung 40 über dem Durchkontakt 10 und dem Isolationsgraben 12 versehen. Anschließend wurde eine Metallebene 30, welche wenigstens eine Metallschicht aufweist, auf das Substrat 16 aufgebracht und strukturiert, bevor der Isolationsgraben 12 ausgebildet wurde. Dabei kann nun wahlweise zusätzlich wenigstens eine Isolationsschicht 28, z.B. eine dielektrische Schicht 34, auf die Metallebene 30 aufgebracht werden und mit einer Öffnung 40 für einen Bond oder ein Bondpad 21 versehen werden, wie in 14 gezeigt ist. Statt der Isolationsschicht 28 mit der Öffnung 40, kann der Bond oder das Bondpad 21 aber auch direkt auf die Metallebene 30 aufgebracht werden. Der Bond oder Bondpad 21 ist hierbei von dem Isolationsgraben 12 des Durchkontakts 10 beabstandet bzw. außerhalb des Isolationsgrabens 12 und des Durchkontakts 10 in einem zweiten Kontaktbereich 26 angeordnet. Der erste Kontaktbereich 24 ist hierbei der Kontaktbereich 24, der den Durchkontakt 10 kontaktiert, wie in den vorherigen Ausführungsbeispielen beschrieben wurde.
  • In dem Ausführungsbeispiel in 14 ist der Bond oder das Bondpad 21, vergleichbar der Ausführungsform gemäß 12, derart dimensioniert, so dass er von dem Graben 12 des Durchkontakts 10 beabstandet ist, wie in 14 gezeigt ist, oder den Graben 12 und/oder den Durchkontakt 10 teilweise oder vollständig überlappt (nicht dargestellt). Ein solcher Bond oder ein solches Bondpad 21 eignet sich ebenso besonders für eine spätere Flip-Chip-Technik.
  • 15 zeigt eine Schnittansicht durch einen Wafer 1 bzw. ein Substrat 16 gemäß einer zusätzlichen Ausführungsform der Erfindung. Hierbei weisen der Wafer 1 bzw. das Substrat 16 im Wesentlichen denselben Aufbau auf, wie der Wafer 1 bzw. das Substrat 16 in 7a und 13. Das Substrat 16 weist dabei einen Durchkontakt 10 auf, der von einem Isolationsgraben 12 umgeben ist. Hierbei ist auf einer ersten Seite des Substrats 16, hier z.B. der Unterseite des Substrats, ein Kontakt 5 vorgesehen, der mit dem Durchkontakt 10 verbunden ist, sowie wenigstens eine Isolationsschicht 28 (z.B. eine dielektrische Schicht 34).
  • Auf der zweiten Seite des Substrats 16, hier der Oberseite des Substrats 16, ist ebenfalls wenigstens eine Isolationsschicht 28, z.B. eine dielektrische Schicht 34 vorgesehen. Diese ist mit jeweils einer Öffnung 40 für den Durchkontakt 10 und den Isolationsgraben 12 versehen. Anschließend ist auf die Isolationsschicht 28 und in die Kontaktöffnung 40 des Durchkontakts 10 eine Metallebene 30 abgeschieden worden, welche wenigstens eine Metallschicht aufweist. Daran anschließend wird der Isolationsgraben 12 geätzt und dabei auch die ein oder mehreren vorgesehenen Stege 32 geätzt bzw. unterätzt. Die Stege 32 sind dabei zusätzlich als Leiterbahnen ausgebildet, wobei die Stege 32, wie in dem Beispiel in 15, außerdem zusätzlich wenigstens eine Isolationsschicht 28 aufweisen können. Der Isolationsgraben 12 ist dabei außerdem wahlweise zusätzlich mit wenigstens einer Isolationsschicht 28 isoliert, beispielsweise einer Oxidschicht oder einer dielektrischen Schicht, wie in 15 gezeigt ist.
  • Schließlich kann nun der Bond oder das Bondpad 21 direkt auf der Metallebene 30 über dem Durchkontakt 10 bzw. dem ersten Kontaktbereich 24 vorgesehen werden (nicht dargestellt). Alternativ kann auf der Metallebene 30 zunächst auch wenigstens eine weitere Isolationsschicht 28 vorgesehen werden und diese mit einer Öffnung 40 für den Bond oder das Bondpad 21 über dem Durchkontakt 10 bzw. dem ersten Kontaktbereich 24 versehen werden, wie in 15 beispielhaft gezeigt ist. Der Bond oder das Bondpad 21 ist dabei so ausgebildet, dass er den Durchkontakt 10 und/oder den Isolationsgraben 12 zumindest teilweise oder vollständig überlappt und mit dem äußeren Rand des Isolationsgrabens 12 abschließt oder über diesen übersteht bzw. über den Isolationsgraben 12 hinaus ragt, wie in 15 beispielhaft gezeigt ist. Ein solcher Bond oder ein solches Bondpad 21 eignet sich ebenfalls besonders für eine spätere Flip-Chip-Technik.
  • Die Erfindung kann insbesondere zur Herstellung von Sensoren, z.B. Beschleunigungssensoren und Drehratensensoren eingesetzt werden. Ebenso kann das Verfahren als Isolationsverfahren bei CMOS- oder BCD-Prozessen verwendet werden. Des Weiteren kann die Erfindung u. a. bei Flip-Chip Prozessen eingesetzt werden, sowie zur Herstellung von ASICS oder MEMS Halbleiterbauelementen, um nur einige Beispiele zu nennen. Die Erfindung ist auf die Beispiele von Prozessen und Halbleiterbauelementen nicht beschränkt.

Claims (15)

  1. Verfahren zum Bereitstellen und Verbinden eines ersten Kontaktbereichs (24) mit wenigstens einem zweiten Kontaktbereich (26) auf einem Substrat (16) mit den Schritten: Bereitstellen einer Isolationsschicht (28) auf dem Substrat (16), Ausbilden einer Öffnung (40) in der Isolationsschicht (28) in einem ersten Bereich (36); Ausbilden eines Kontaktlochs (40) in der Isolationsschicht (28) in einem zweiten Bereich (38), welcher von dem ersten Bereich (36) umgeben ist; Aufbringen wenigstens einer Metallschicht (30) auf die Isolationsschicht (28); Ausbilden des ersten Kontaktbereichs (24) in dem Kontaktloch (40) und des zweiten Kontaktbereichs (26) in der wenigstens einen Metallschicht (30) wenigstens einer Leiterbahn (32) zwischen den beiden Kontaktbereichen (24, 26) in der wenigstens einen Metallschicht (30) wobei die Leiterbahn (32) über den ersten Bereich (36) geführt ist; Ausbilden eines lsolationsgrabens (12) in dem ersten Bereich (36) mittels Ätzen, wobei das Ätzen nach dem Ausbilden der Kontaktbereiche (24, 26) und der Leiterbahn (32) erfolgt.
  2. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet , dass das Ätzen des lsolationsgrabens (12) mit wenigstens einem isotropen Ätzprozess und/oder anisotropen Ätzprozess durchgeführt ist, wobei der anisotrope Ätzprozess ein Trenchprozess ist.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die wenigstens eine Metallschicht (30) ein Metall oder eine Metalllegierung aufweist, insbesondere ein Metall oder eine Metalllegierung mit einem Zugstress.
  4. Verfahren nach einem der Ansprüche 1 bis 3, gekennzeichnet durch, Ausbilden wenigstens eines Verbindungsabschnitts (44) in der wenigstens einen Metallschicht (30), wobei der Verbindungsabschnitt (44) mit der oder den Leiterbahnen (32) des ersten Kontaktbereichs (24) verbunden ist und wobei der Verbindungsabschnitt (44) wenigstens eine weitere Leiterbahn (32) aufweist, mit welcher der Verbindungsabschnitt (44) den ersten Kontaktbereich (24) mit dem wenigstens zweiten Kontaktbereich (26) verbindet.
  5. Verfahren nach einem der Ansprüche 1 bis 4, gekennzeichnet durch, Ausbilden des Isolationsgrabens (12) mit verschieden breiten Bereichen, wobei der Bereich des Isolationsgrabens (12) weniger breit ausgebildet ist, über welchen die Leiterbahn (32) verläuft, als der Bereich des Isolationsgrabens (12) über den keine Leiterbahn verläuft.
  6. Verfahren nach einem der Ansprüche 1 bis 5, gekennzeichnet durch, Ausbilden wenigstens einer Metallbrücke (46) zum Verbinden des ersten und zweiten Kontaktbereichs (24, 26, 48), insbesondere Ausbilden wenigstens einer oder mehrerer Metallbrücken (46) über einem Isolationsgraben (12), wobei wenigstens zwei Metallbrücken dieser Metallbrücken (46) zueinander parallel oder zumindest teilweise übereinander angeordnet ausgebildet sind, wobei zumindest in dem Bereich wo die beiden Metallbrücken (46) übereinander angeordnet sind wenigstens eine Isolationsschicht (28) zwischen den beiden Metallbrücken (46) zusätzlich vorgesehen werden kann, wobei wenigstens eine Metallbrücke (46) keine oder wenigstens eine Perforation aufweist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass zumindest der erste Kontaktbereich (24) als Durchkontakt (10) ausgebildet ist und/oder wenigstens eine Schaltung (17, 19) und/oder wenigstens einen Bereich mit einer vorbestimmten Dotierung aufweist.
  8. Verfahren nach wenigstens einem der Ansprüche 1 bis 7, gekennzeichnet durch, ein Isolieren des Isolationsgrabens (12) mit wenigstens einer Isolationsschicht (28) und/oder teilweises oder vollständiges Verfüllen des Isolationsgrabens (12), insbesondere mit Moldmasse.
  9. Verfahren nach wenigstens einem der Ansprüche 1 bis 8, gekennzeichnet durch, Ausbilden der Isolationsschicht (28) durch Abscheiden wenigstens einer dielektrischen Schicht (34) oder Oxidschicht, wobei zumindest im Bereich der Leiterbahn (32) zusätzlich oder statt der Isolationsschicht (28) wenigstens eine Diffusionsbarrierenschicht vorgesehen ist.
  10. Verfahren nach wenigstens einem der Ansprüche 1 bis 9, gekennzeichnet durch, Ausbilden wenigstens eines Bonds oder Bondpads (21) in dem ersten Kontaktbereich (24), dem zweiten Kontaktbereich (26), auf einem Kontakt (5) und/oder einem leitenden Verbindungsabschnitt (7) des Kontakts (5) auf einer gegenüberliegenden Seite des ersten oder zweiten Kontaktbereichs (24, 26), wobei der Bond oder Bondpad (21) insbesondere derart ausbildbar ist, so dass er einen Isolationsgraben (12) des ersten Kontaktbereichs (24) nicht, zumindest teilweise abdeckt oder über den Isolationsgraben hinaussteht, wobei der Isolationsgraben (12) insbesondere zusätzlich mit wenigstens einer Isolationsschicht (28) isolierbar ist.
  11. Substrat (16) mit einem Halbleiterbauelement, welches einen von einem Isolationsgraben (12) umgebenen ersten Kontaktbereich (24) aufweist, welcher mit wenigstens einem zweiten Kontaktbereich (26) außerhalb des Isolationsgrabens (12) über wenigstens eine Leiterbahn (32) verbunden ist, wobei die Leiterbahn (32) über den Isolationsgraben (12) des ersten Kontaktbereiches (24) geführt ist, und mit einer Isolationsschicht (34), welche im Bereich des Isolationsgrabens (12) eine Öffnung (40) aufweist und in dem ersten Kontaktbereich (24) ein Kontaktloch (40) aufweist.
  12. Substrat nach Anspruch 11, dadurch gekennzeichnet, dass der Isolationsgraben (12) ungefüllt oder zumindest teilweise ausgefüllt bzw. verfüllt ausgebildet ist, insbesondere mittels einer Moldmasse, wobei der Isolationsgraben (12) oder zumindest dessen Seitenwände zusätzlich mit wenigstens einer Isolationsschicht (28) versehen sein kann.
  13. Substrat nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass der zweite Kontaktbereich (26) außerhalb des Grabens (12) des ersten Kontaktbereichs (24) ausgebildet ist, wobei der erste Kontaktbereich (24) und/oder der zweite Kontaktbereich (24, 26) wenigstens einen Kontakt (5, 10), wenigstens eine Schaltung (17, 19) und/oder wenigstens einen Bereich mit einer vorbestimmten Dotierung aufweist oder bildet.
  14. Substrat nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass das Halbleiterbauelement, ein mikromechanisches Halbleiterbauelement ist.
  15. Substrat nach Anspruch 14, wobei das Halbleiterbauelement ein MEMS-Bauelement oder ein ASIC- Bauelement ist.
DE102010000892.3A 2010-01-14 2010-01-14 Verfahren zum Bereitstellen und Verbinden von zwei Kontaktbereichen eines Halbleiterbauelements bzw. einem Substrat, sowie ein Substrat mit zwei solchen verbundenen Kontaktbereichen Active DE102010000892B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102010000892.3A DE102010000892B4 (de) 2010-01-14 2010-01-14 Verfahren zum Bereitstellen und Verbinden von zwei Kontaktbereichen eines Halbleiterbauelements bzw. einem Substrat, sowie ein Substrat mit zwei solchen verbundenen Kontaktbereichen
US13/004,427 US8607447B2 (en) 2010-01-14 2011-01-11 Method for providing and connecting two contact areas of a semiconductor component or a substrate, and a substrate having two such connected contact areas

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010000892.3A DE102010000892B4 (de) 2010-01-14 2010-01-14 Verfahren zum Bereitstellen und Verbinden von zwei Kontaktbereichen eines Halbleiterbauelements bzw. einem Substrat, sowie ein Substrat mit zwei solchen verbundenen Kontaktbereichen

Publications (2)

Publication Number Publication Date
DE102010000892A1 DE102010000892A1 (de) 2011-07-21
DE102010000892B4 true DE102010000892B4 (de) 2019-01-03

Family

ID=44257913

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010000892.3A Active DE102010000892B4 (de) 2010-01-14 2010-01-14 Verfahren zum Bereitstellen und Verbinden von zwei Kontaktbereichen eines Halbleiterbauelements bzw. einem Substrat, sowie ein Substrat mit zwei solchen verbundenen Kontaktbereichen

Country Status (2)

Country Link
US (1) US8607447B2 (de)
DE (1) DE102010000892B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011085084B4 (de) * 2011-10-24 2022-01-13 Robert Bosch Gmbh Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat sowie Substrat mit einer elektrischen Durchkontaktierung
EP2854167B1 (de) 2011-11-23 2016-01-20 ams AG Halbleitervorrichtung mit Substratdurchgang, der von einer Lötkugel abgedeckt wird, und zugehöriges Herstellungsverfahren
CN103922267A (zh) * 2013-01-10 2014-07-16 深迪半导体(上海)有限公司 一种基于mems的惯性传感器生产及晶圆级封装工艺
DE102013211597B4 (de) * 2013-06-20 2022-08-11 Robert Bosch Gmbh ASIC-Bauelement mit einem Durchkontakt
DE102018113498B4 (de) 2018-06-06 2024-02-22 Tdk Corporation MEMS-Vorrichtung
DE102019113293A1 (de) * 2019-05-20 2020-11-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement, system und verfahren zur überprüfung einer lötstelle

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438478A (en) 1992-10-20 1995-08-01 Ibiden Co., Ltd. Electronic component carriers and method of producing the same as well as electronic devices
US20040104454A1 (en) * 2002-10-10 2004-06-03 Rohm Co., Ltd. Semiconductor device and method of producing the same
DE102007059337A1 (de) 2006-12-15 2008-07-03 Qimonda North America Corp. Halbleiterkomponente mit Durchkontakten

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000064650A (ko) * 1996-03-22 2000-11-06 에를링 블로메, 타게 뢰브그렌 반전도성기판의표면에배열된반도체부품과그제조방법및반도체구조안에차폐된전기신호전도체및그제조방법
GB0206509D0 (en) * 2002-03-20 2002-05-01 Qinetiq Ltd Micro-Electromechanical systems
US7578189B1 (en) * 2006-05-10 2009-08-25 Qualtre, Inc. Three-axis accelerometers
US7824943B2 (en) * 2006-06-04 2010-11-02 Akustica, Inc. Methods for trapping charge in a microelectromechanical system and microelectromechanical system employing same
US20070290220A1 (en) * 2006-06-20 2007-12-20 Bily Wang Package for a light emitting diode and a process for fabricating the same
DE102006056809B9 (de) * 2006-12-01 2009-01-15 Infineon Technologies Austria Ag Anschlussstruktur für ein elektronisches Bauelement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438478A (en) 1992-10-20 1995-08-01 Ibiden Co., Ltd. Electronic component carriers and method of producing the same as well as electronic devices
US20040104454A1 (en) * 2002-10-10 2004-06-03 Rohm Co., Ltd. Semiconductor device and method of producing the same
DE102007059337A1 (de) 2006-12-15 2008-07-03 Qimonda North America Corp. Halbleiterkomponente mit Durchkontakten

Also Published As

Publication number Publication date
US20110169169A1 (en) 2011-07-14
US8607447B2 (en) 2013-12-17
DE102010000892A1 (de) 2011-07-21

Similar Documents

Publication Publication Date Title
DE102009045385B4 (de) Verfahren zum Herstellen eines Durchkontaktes und entsprechendes mikromechanisches Bauelement
DE102010000892B4 (de) Verfahren zum Bereitstellen und Verbinden von zwei Kontaktbereichen eines Halbleiterbauelements bzw. einem Substrat, sowie ein Substrat mit zwei solchen verbundenen Kontaktbereichen
DE102013211597B4 (de) ASIC-Bauelement mit einem Durchkontakt
DE102010029504B4 (de) Bauelement mit einer Durchkontaktierung und Verfahren zu dessen Herstellung
WO2010081603A1 (de) Halbleiterschaltung mit durchkontaktierung und verfahren zur herstellung vertikal integrierter schaltungen
DE102009034404A1 (de) Transformatoren und Verfahren zum Herstellen derselben
DE102008042258A1 (de) Verfahren zur Herstellung eines mikromechanischen Chips sowie ein Bauelement mit einem derartigen Chip
DE102006060533A1 (de) Verfahren zur Herstellung einer ersten Schicht mit einer elektrischen Leitung und Anordnung mit einer Kontaktschicht
DE102012210033B4 (de) Bauelement mit Durchkontaktierung und Verfahren zur Herstellung
DE102008034789B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Verfahren zum Herstellen einer SOI-Vorrichtung, Halbleitervorrichtung und SOI-Vorrichtung
DE102007024041A1 (de) Speicher, Anordnung von Kondensatorelementen und Verfahren zum Herstellen einer Anordnung
DE102010038910B4 (de) Halbleitervorrichtung mit Durchgangselektrode und Herstellungsverfahren
DE102011010362B4 (de) Halbleiterbauelement mit Durchkontaktierung und Herstellungsverfahren
DE102018217270A1 (de) Transformator, Transformatorfertigungsverfahren und Halbleitervorrichtung
DE102016109950B3 (de) Integrierte Schaltung mit einem - durch einen Überführungsdruck aufgebrachten - Bauelement und Verfahren zur Herstellung der integrierten Schaltung
DE102013211562B4 (de) Verfahren zum Erzeugen einer Metallstruktur in einem Halbleitersubstrat
DE102010000895B4 (de) Verfahren zum Herstellen eines Durchkontaktes eines Halbleiterbauelements mit einem umgebenden ringförmigen Isolationsgraben und entsprechendes Halbleiterbauelement
DE102007010884B4 (de) Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einem Trench-Transistor und Halbleiterbauelementanordnung mit einem Trench-Transistor
DE102007025880A1 (de) Mikromechanisches Bauelement und Verfahren zur Herstellung eines mikromechanischen Bauelements mit einer Dünnschichtkappe
DE102014107018A1 (de) Halbleitervorrichtung mit lötbaren und bondbaren elektrischen Kontaktplättchen
DE102004023462B4 (de) Verfahren zur Ausbildung von Leiterbahnstrukturen auf Halbleiterbauelementen
DE102009036033A1 (de) Druckkontaktierung für Halbleiterwafer und Herstellungsverfahren
WO2004068574A1 (de) Soi kontaktstruktur(en) und zugehöriges herstellungsverfahren
EP3110748B1 (de) Verfahren zur herstellung eines bauteils und bauteil
DE102014202825B4 (de) Mikromechanisches Bauteil mit hermetischer Durchkontaktierung und Verfahren zur Herstellung eines mikromechanischen Bauteils mit einer hermetischen Durchkontaktierung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final