DE102004023462B4

DE102004023462B4 - Verfahren zur Ausbildung von Leiterbahnstrukturen auf Halbleiterbauelementen

Info

Publication number: DE102004023462B4
Application number: DE102004023462A
Authority: DE
Inventors: Michael Bernhard Sommer; Andreas Huber; Günter Gerstmeier
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2004-05-12
Filing date: 2004-05-12
Publication date: 2006-06-08
Anticipated expiration: 2024-05-13
Also published as: DE102004023462A1; US20050263894A1; US7393721B2

Abstract

Verfahren zur Ausbildung von Leiterbahnstrukturen auf Halbleiterbauelementen, bei dem
ausgehend von gleichartigen Halbleiterchips unterschiedliche Leiterbahnstrukturen hergestellt werden, wozu
eine Passivierungsschicht (3) auf einer Oberseite des Halbleiterbauelements mittels eines Ätzverfahrens mit Öffnungen (4) versehen wird, wobei jeweils eine Metallfläche (5) einer obersten Metallisierungsebene (1) als Ätzstoppschicht eingesetzt wird,
zumindest eine der Metallflächen (5) im Bereich der betreffenden Öffnungen (4) mit einer weiteren Öffnung versehen wird und
durch die Öffnungen hindurch mittels fokussierten Ionenstrahls eine Leiterbahnstruktur (6) in einer unter der Metallfläche (5) vorhandenen weiteren Metallisierungsebene (2) verändert wird, indem Leiterbahnen miteinander verbunden werden und/oder mindestens eine Leiterbahn unterbrochen wird.

Description

In der Halbleitertechnologie ist es oftmals erforderlich, die Verschaltung der auf Halbleiterchips integrierten elektronischen Schaltungen nachträglich in gewissem Umfang zu verändern. Dabei kann es sich um Änderungen handeln, die nur die zu Testzwecken vorgesehenen Schaltungskomponenten betreffen. Das Design der Schaltung sollte daher möglichst flexibel sein, um ohne grundlegende Änderung der Bauelementstruktur die geforderten Varianten der Verdrahtung herstellen zu können. Es ist daher insbesondere wünschenswert, die in den Metallisierungsebenen auf der Oberseite des Halbleiterchips vorgesehene Verdrahtung derart veränderbar auszugestalten, dass Schaltungsteile mit relativ geringen Abwandlungen an unterschiedliche Funktionen der Schaltung angepasst werden können. Damit ist es insbesondere möglich, bei der Herstellung der Halbleiterchips unterschiedliche Testschaltungen zu aktivieren oder alternative Schaltungsfunktionen zu realisieren.
Der flexible Schaltungsentwurf führt jedoch dazu, dass diese Schaltungen, einschließlich der vorgesehenen Alternativen, mehr Platz auf dem Halbleiterchip beanspruchen, als das bei einer elektronischen Schaltung der Fall ist, die auf eine bestimmte Funktionsweise beschränkt ist. Je mehr Optionen offen gehalten sind, desto größer ist in der Regel der für die Schaltung erforderliche Flächenbedarf.
Eine Möglichkeit, die elektrischen Verbindungen der Schaltungskomponenten aus dem Halbleiterchip flexibel zu gestalten, besteht darin, von der Möglichkeit Gebrauch zu machen, mittels so genannter Fuses und Anti-Fuses Leiterbahnen zu unterbrechen bzw. Leiterbahnenden elektrisch leitend miteinander zu verbinden. Im Fall von Leiterbahnen, die als Strukturen in Metallisierungsebenen ausgebildet sind, können Unterbrechungen einer Leiterbahn z. B. durch Anwendung eines Laserstrahls hergestellt werden, mit dem ein Teil der metallischen Leiterbahn entfernt wird. Der Laserstrahl kann jedoch nur relativ grobe Leiterbahnstrukturen aufbrechen, sodass bei einer derartigen Fuse-Realisation ein relativ großer Flächenbedarf besteht.
Die Verdrahtung der Halbleiterbauelemente erfolgt in der Regel in einer Mehrzahl von auf dem Halbleiterkörper angeordneten Metallisierungsebenen, die jeweils strukturiert und voneinander durch Zwischenmetalldielektrika getrennt sind. Eine Variation der Verschaltung der integrierten Schaltungskomponenten kann auch dadurch vorgesehen sein, dass diese Verdrahtung so aufgebaut ist, dass durch Veränderung der Struktur nur weniger Metallisierungsebenen, vorzugsweise nur einer einzigen Metallisierungsebene, unter Einsatz einer entsprechend abgewandelten Strukturierungsmaske die geforderten unterschiedlichen Schaltungsfunktionen realisiert werden können. Das setzt jedoch voraus, dass zumindest eine Maske für die auf demselben Wafer prozessierten Halbleiterchips unterschiedlich gestaltet ist oder dass die betreffenden Masken beim Wechsel der prozessierten Wafer ausgetauscht werden. Eine nachträgliche Änderung der Leiterbahnstruktur der Metallisierungsebenen ist in der Regel nicht möglich, da in oberen Metallisierungsebenen Leiterbahnen angeordnet sein können, die keinesfalls entfernt oder auch nur beschädigt werden dürfen.

In der US 5904556 ist ein Verfahren zur Herstellung integrierter Schaltungen beschrieben, bei dem in einem Passivierungsfilm auf einer mehrlagigen Metallisierungsstruktur eines Bauelementes eine Öffnung zum Anbringen eines Anschlusskontaktes auf der obersten Metalllage hergestellt wird.

In der WO 90/03046 ist eine integrierte Schaltung beschrieben, bei der ringsum elektrisch isolierte Blindleiterbahnen vorhanden sind, die nur zur Erreichung einer planaren Oberseite zwischen Signalleitern angeordnet sind.

Ausgehend von gleichartigen Halbleiterchips unterschiedliche Leiterbahnstrukturen der Schaltungsverdrahtung herzustellen, gelingt mit dem Verfahren zur Ausbildung von Leiterbahnstrukturen auf Halbleiterbauelementen mit den Merkmalen des Anspruchs 1. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.

Erfindungsgemäß wird eine Leiterbahnstruktur in dem Halbleiterchip vorgesehen, die mittels Einsatzes eines fokussierten Ionenstrahls (FIB, focused ion beam) verändert wird, indem Leiterbahnen miteinander verbunden werden und/oder mindestens eine Leiterbahn unterbrochen wird. Die betroffene Leiterbahnstruktur befindet sich vorzugsweise unmittelbar unterhalb einer obersten Metallisierungsebene, die in erster Linie dafür vorgesehen ist, Anschlusskontaktflächen, z. B. für Bonddrähte oder Flip-Chip-Montage, bereitzustellen. Die Angabe der Position der Metallisierungsebene als oberster Metallisierungsebene geht von einer Ausrichtung des Halbleiterchips mit dem Substrat oder Halbleiterkörper zuunterst aus. Die oberste Metallisierungsebene ist daher diejenige Metallisierungsebene, die von dem Halbleiterkörper am weitesten entfernt ist.

Die oberste Metallisierungsebene ist von einer Passivierungsschicht bedeckt. In dieser Passivierungsschicht befinden sich Öffnungen, in denen Metallflächen der obersten Metallisierungsebene freigelegt sind. Diese metallischen Oberflächen dienen teilweise zum elektrischen Anschluss und in dem Bereich der veränderbaren Leiterbahnstruktur als Ätzstoppschicht, um an dieser Stelle die Passivierungsschicht entfernen zu können, ohne darunter befindliche Leiterbahnstrukturen zu beschädigen. Die zu variierende Leiterbahnstruktur befindet sich zumindest unter einem Teil der Metallflächen. Die betreffenden Metallflächen brauchen daher nicht für den elektrischen Anschluss vorgesehen zu sein und können insbesondere allseits elektrisch isoliert sein.

Zur Anwendung des fokussierten Ionenstrahls wird in der betreffenden Metallfläche eine Öffnung hergestellt, sodass die darunter angeordnete Leiterbahnstruktur mit dem fokussierten Ionenstrahl verändert werden kann. Mit dem Ionenstrahl kann Material der Leiterbahn abgetragen werden, sodass eine elektrisch leitende Verbindung unterbrochen wird; mit dem Ionenstrahl kann aber auch ein Metall abgeschieden werden, mit dem zwei einander gegenüberliegende Enden der Leiterbahnstruktur elektrisch leitend miteinander verbunden werden, sodass eine Verbindung geschlossen wird. Die Anwendung des Ionenstrahls geschieht im Prinzip wie sonst üblich. Die Variation der Schaltung kann daher unter Einsatz eines technischen Verfahrens vorgenommen werden, das von anderen Anwendungen her bereits an sich bekannt ist.

Ein besonderer Vorteil dieser Struktur des Halbleiterchips und des zugehörigen Verfahrens besteht darin, dass die obere Passivierungsschicht mit Ausnahme der relativ kleinen Öffnungen über den Metallflächen erhalten bleibt, sodass der Halbleiterchip nach der Behandlung mit dem fokussierten Ionenstrahl in der herkömmlichen Weise mit einem Gehäuse, insbesondere einer abdeckenden Vergussmasse, versehen werden und in einer Applikation eingesetzt werden kann. Da die zu verändernden Leiterbahnstrukturen dicht unter einer jeweiligen in der obersten Metallisierungsebene vorgesehenen Metallfläche angeordnet sind, kann der fokussierte Ionenstrahl eingesetzt werden, ohne dass Signalleiterbahnen beschädigt werden.

Typische Abmessungen der Metallflächen sind beispielsweise 10 μm × 10 μm. Daher ist die Fläche für einen FIB-Einsatz ausreichend groß, und die ebene Topologie des Halbleiterbauelementes in diesem Bereich erleichtert den FIB-Einsatz ebenfalls. Ein fokussierter Ionenstrahl kann auch angewendet werden, wenn Leiterbahnstrukturen verändert werden sollen, unter denen sich weitere strukturierte Metallisierungsebenen befinden. Die Metallflächen der obersten Metallisierungsebene, unter denen die variierten Leiterbahnstrukturen angeordnet sind, können auch Teil der Spannungsversorgung sein, da diese großflächigen, breiten Zuleitungen durch das Öffnen der Metallflächen in dem für den Einsatz des Ionenstrahls vorgesehenen Bereich nicht wesentlich beeinträchtigt werden. Über die oberste Metallisierungsebene können z. B. Versorgungsspannungen an die Schaltung angelegt werden. Bei der Herstellung der Halbleiterbauelemente werden geänderte Regeln für die Überprüfung des Designs (DRC, design rule check) angewendet, um festzustellen, ob eine für einen FIB-Eingriff vorgesehene Leiterbahnstruktur vorhanden ist und ob diese Leiterbahnstruktur an der richtigen Stelle der Chipverdrahtung angeordnet ist.

Es folgt eine genauere Beschreibung des Halbleiterchips und des Verfahrens anhand der 1 bis 3.

Die 1 zeigt ein Ausführungsbeispiel des Halbleiterchips im Querschnitt.

Die 2 zeigt eine schräge Schnittaufsicht auf einen Halbleiterchip mit der zu verändernden Leiterbahnstruktur.

Die 3 zeigt die Struktur einer durch FIB veränderten Leiterbahnstruktur.

Die 1 zeigt im Querschnitt ein Halbleiterbauelement, bei dem auf einem Substrat 10, das aus einem Halbleiterkörper gebildet ist, eine Mehrzahl von Metallisierungsebenen 1, 2, 7 mit dazwischen vorhandenen Zwischenmetalldielektrika 8 angeordnet ist. In dem Substrat sind die Komponenten einer elektronischen Schaltung ausgebildet, von denen als Beispiel eine Transistorstruktur 9 angedeutet ist. Die Oberseite ist mit einer Passivierungsschicht 3 bedeckt. In der Passivierungsschicht 3 befinden sich Öffnungen 4, in denen Metallflächen 5 der obersten Metallisierungsebene 1 freigelegt sind. Diese Metallflächen 5 dienen teils dem elektrischen Anschluss, teils aber auch als Ätzstoppschicht beim Herstellen der betreffenden Öffnungen 4 über den Leiterbahnstrukturen 6, die durch den FIB-Eingriff verändert werden sollen. Die zu verändernden Leiterbahnstrukturen 6 sind in einer darunter vorhandenen Metallisierungsebene 2, in dem Ausführungsbeispiel der 1 in der zweitobersten Metallisierungsebene, vorgesehen. In diesem Beispiel sind unter der mittleren in der 1 eingezeichneten Öffnung Komponenten der Leiterbahnstruktur 6 mit einer dazwischen vorhandenen Lücke eingezeichnet, die durch einen FIB-Eingriff geschlossen werden kann. Unter der rechts eingezeichneten Öffnung befindet sich eine durchgehende Leiterbahn der Leiterbahnstruktur 6, die z. B. an der mit dem kleinen Kreuz bezeichneten Stelle mittels FIB aufgebrochen werden kann. Zwischen den strukturierten Metallisierungsebenen befinden sich vertikale elektrische Verbindungen 18, mit denen die Verdrahtung der elektronischen Schaltung bewirkt ist.
Die Leiterbahnstruktur 6 der in diesem Ausführungsbeispiel zweitobersten Metallisierungsebene wird mittels fokussierten Ionenstrahls derart verändert, dass die Verdrahtung den je weiligen Erfordernissen des einzelnen Halbleiterchips angepasst wird. Der beispielsweise gemäß der 1 strukturierte Halbleiterchip kann daher auf einfache Weise schaltungstechnisch variiert werden, ohne dass die oberseitig aufgebrachte Passivierungsschicht 3 entfernt werden muss. Die hierfür vorgesehenen zusätzlichen Öffnungen 4 entsprechen in den Abmessungen in etwa den Öffnungen über den Anschlusskontaktpads, die für den externen elektrischen Anschluss ohnehin vorgesehen werden müssen. Die Metallflächen 5 über den zu verändernden Leiterbahnstrukturen 6 können an die Schaltung angeschlossen sein, z. B. als Teil der Zuleitung der Versorgungsspannung; diese Metallflächen 5 können aber auch allseits elektrisch isoliert sein, sodass sie nur eine Schutzschicht während des Ätzprozesses bilden, mit dem die Öffnungen 4 in der Passivierungsschicht 3 hergestellt werden. Um die Leiterbahnstruktur 6 unter der jeweiligen Metallfläche 5 verändern zu können, wird die betreffende Metallfläche selbst mit einer weiteren Öffnung versehen, um so die darunter angeordnete Leiterbahnstruktur dem fokussierten Ionenstrahl zugänglich zu machen.
Die 2 zeigt einen Ausschnitt aus einem erfindungsgemäßen Halbleiterchip in einem erfindungswesentlichen Bereich. In diesem Ausschnitt ist in einer schrägen Schnittaufsicht eine Metallfläche 5 der obersten Metallisierungsebene 1 mit einer Öffnung 4 in der darüber vorhandenen Passivierungsschicht 3 dargestellt. Die Leiterbahnstruktur 6, die mittels fokussierten Ionenstrahls verändert werden soll, ist in einer darunter vorhandenen, hier in der zweitobersten Metallisierungsebene 2 angeordnet und in das Zwischenmetalldielektrikum 8 eingebettet. Die verdeckten Konturen sind gestrichelt eingezeichnet. Weitere Metallisierungsebenen 7 umfassen weitere Leiterbahnen, die in diesem Beispiel quer zu den Leiterbahnen der Leiterbahnstruktur 6 verlaufen.
Die hintere in dem Ausschnitt der 2 dargestellte Leiterbahn der Leiterbahnstruktur 6 wird z. B. in dem für eine Unterbrechung vorgesehenen Bereich 11, der in der 2 mit einem Kreuz markiert ist, aufgebrochen. Die vordere Leiterbahn der Leiterbahnstruktur 6 ist unterbrochen und besitzt zwei einander gegenüberliegend angeordnete Leiterbahnenden 12, die nach Bedarf mit dem fokussierten Ionenstrahl miteinander verbunden werden können. Die Darstellung der 2 ist nicht maßstabsgetreu; die Struktur der Leiter ist nur zur Verdeutlichung des Prinzips angegeben; und die Abmessungen entsprechen nicht notwendig den bevorzugten Ausführungsformen. Nach Bedarf können mittels fokussierten Ionenstrahls statt der zweitobersten Metallisierungsebene auch weiter darunter befindliche Leiterbahnstrukturen bearbeitet werden. In dem Bereich der betreffenden Metallfläche 5 können z. B. darunter angeordnete Metallisierungsebenen Aussparungen besitzen, sodass mit dem fokussierten Ionenstrahl tiefer liegende Metallisierungsebenen erreicht werden. Auf diese Weise ist es auch möglich, Leiterbahnstrukturen in den unteren Metallisierungsebenen zu verändern. Bevorzugt ist jedoch eine Ausgestaltung des Halbleiterchips gemäß den 1 und 2, bei denen die mittels FIB-Eingriff variierte Leiterbahnstruktur 6 direkt unterhalb der Metallfläche 5 angeordnet ist.
Wie eine Veränderung der besagten Leiterbahnstruktur 6 vorgenommen werden kann, ist im Schema in der 3 dargestellt. Die 3 zeigt eine Leiterbahnstruktur 6, die hier eine erste Anschlussleitung 13, eine zweite Anschlussleitung 14 mit Ausrichtungsfortsätzen 15 sowie Leiterstreifen 16 umfasst. Die Anschlussleitungen können z. B. Leitungen für ho hen und niedrigen Signalpegel oder die Anschlüsse der Versorgungsspannung sein. Zwischen den Anschlussleitungen befinden sich die Leiterstreifen 16, die in diesem Beispiel in gleichem Abstand parallel zueinander angeordnet sind. Die Leiterstreifen 16 sind typisch z. B. etwa 300 nm breit; dazwischen kann ein Abstand von typisch z. B. etwa 500 nm vorgesehen sein. Zwischen den Leiterstreifen 16 und den Anschlussleitungen befindet sich ein Abstand von typisch z. B. etwa 250 nm. Auf den Leiterstreifen befinden sich Kontaktbereiche 17, an denen aus der Zeichenebene heraustretende vertikale elektrisch leitende Verbindungen angeordnet sein können, mit denen die Leiterbahnen der Leiterbahnstruktur 6 mit weiteren Metallisierungsebenen des Halbleiterchips verbunden sind.
Im linken Bereich der 3 ist eine Verbindung 19 eingezeichnet. An dieser Stelle wurde mittels fokussierten Ionenstrahls eine Verbindung zwischen dem betreffenden Leiterstreifen und der zweiten Anschlussleitung 14 hergestellt. Im oberen Bereich der 3 ist eine Verbindung 19 zwischen einem weiteren Leiterstreifen und der ersten Anschlussleitung 13 eingezeichnet. Derselbe Leiterstreifen 16 ist in der Mitte mit einer Unterbrechung 20 versehen. Die elektrisch leitende Verbindung zwischen den beiden Kontaktbereichen 17 dieses Leiterstreifens wurde daher unterbrochen, um so die Verdrahtung der Schaltung zu verändern. Die 3 zeigt selbstverständlich nur bestimmte Ausführungsbeispiele der Ausgestaltung der Leiterbahnstruktur 6 und deren Modifizierung mittels fokussierten Ionenstrahls.
Die in der 3 außerdem dargestellten Ausrichtungsfortsätze 15 können dafür vorgesehen werden, die Ausrichtung des Ionenstrahls nach dem Öffnen der die Leiterbahnstruktur 6 abdeckenden Metallfläche zu erleichtern. Eine Positionsbestim mung ist erforderlich, um festzustellen, welcher Teil der Leiterbahnstruktur 6 sich unter der zuvor hergestellten Öffnung der Metallfläche befindet. Das wird durch Markierungen, wie z. B. die eingezeichneten Ausrichtungsfortsätze 15, erleichtert. Die Ausrichtungsfortsätze 15 können zudem auch unterschiedliche Längen besitzen, sodass die Position durch eine Messung dieser Länge bestimmt werden kann und eine Positionierung des Ionenstrahls an den zu verändernden Leiterstreifen 16 auf einfache Weise möglich ist. Nach der beschriebenen Veränderung der Leiterbahnstruktur wird der Halbleiterchip gehäust und kann wie üblich in der Applikation eingesetzt werden.

1: oberste Metallisierungsebene
2: darunter vorhandene Metallisierungsebene
3: Passivierungsschicht
4: Öffnung
5: Metallfläche
6: Leiterbahnstruktur
7: weitere Metallisierungsebene
8: Zwischenmetalldielektrikum
9: Transistorstruktur
10: Substrat
11: Bereich für Unterbrechung
12: Leiterbahnende
13: erste Anschlussleitung
14: zweite Anschlussleitung
15: Ausrichtungsfortsatz
16: Leiterstreifen
17: Kontaktbereich
18: vertikale elektrische Verbindung
19: Verbindung
20: Unterbrechung

Claims

Verfahren zur Ausbildung von Leiterbahnstrukturen auf Halbleiterbauelementen, bei dem ausgehend von gleichartigen Halbleiterchips unterschiedliche Leiterbahnstrukturen hergestellt werden, wozu eine Passivierungsschicht (3) auf einer Oberseite des Halbleiterbauelements mittels eines Ätzverfahrens mit Öffnungen (4) versehen wird, wobei jeweils eine Metallfläche (5) einer obersten Metallisierungsebene (1) als Ätzstoppschicht eingesetzt wird, zumindest eine der Metallflächen (5) im Bereich der betreffenden Öffnungen (4) mit einer weiteren Öffnung versehen wird und durch die Öffnungen hindurch mittels fokussierten Ionenstrahls eine Leiterbahnstruktur (6) in einer unter der Metallfläche (5) vorhandenen weiteren Metallisierungsebene (2) verändert wird, indem Leiterbahnen miteinander verbunden werden und/oder mindestens eine Leiterbahn unterbrochen wird.
Verfahren nach Anspruch 1, bei dem die mittels fokussierten Ionenstrahls zu verändernde Leiterbahnstruktur (6) mit vertikalen elektrischen Verbindungen (18) zu einer oder mehreren Metallisierungsebenen oberhalb oder unterhalb der Leiterbahnstruktur (6) versehen wird.
Verfahren nach Anspruch 1 oder 2, bei dem die Metallfläche (5) der obersten Metallisierungsebene (1), die mit der weiteren Öffnung versehen wird, elektrisch isoliert angeordnet wird.