DE10017741A1 - Gehäuse für Halbleiterchips - Google Patents
Gehäuse für HalbleiterchipsInfo
- Publication number
- DE10017741A1 DE10017741A1 DE10017741A DE10017741A DE10017741A1 DE 10017741 A1 DE10017741 A1 DE 10017741A1 DE 10017741 A DE10017741 A DE 10017741A DE 10017741 A DE10017741 A DE 10017741A DE 10017741 A1 DE10017741 A1 DE 10017741A1
- Authority
- DE
- Germany
- Prior art keywords
- base substrate
- chip
- connection
- housing
- connection contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
- H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
- H01L2924/15157—Top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Das erfindungsgemäße Gehäuse verwendet ein Grundsubstrat (1) aus Kunststoff, das z. B. in einem herkömmlichen Spritzgussverfahren in einer an sich bekannten Weise in großer Stückzahl kostengünstig hergestellt werden kann. Das Grundsubstrat ist an seinen Oberflächen mit geeignet strukturierten Metallschichten (31, 32, 33, 34, 35, 36, 37, 38, 39, 40) versehen, die als Anschlusskontaktflächen und als Leiterbahnen vorgesehen sind. Das Grundsubstrat besitzt vorzugsweise mindestens eine Ausnehmung oder Aussparung, in die ein Halbleiterchip (2) eingesetzt wird.
Description
Die vorliegende Erfindung betrifft ein Gehäuse für Halblei
terchips, das insbesondere für Hochfrequenzbauelemente geeig
net ist.
Für die Montage von Halbleiterchips existiert bereits eine
Reihe verschiedener Gehäuseentwicklungen, die sich durch die
Anordnung des Chips auf einem Trägersubstrat sowie die elek
trisch leitenden Verbindungen zu externen Anschlüssen hin un
terscheiden. Meistens ist unter einem Gehäuse nur ein Träger
oder ein mit elektrischen Leitern geeignet strukturierter
Rahmen zu verstehen, auf dem der Halbleiterchip befestigt und
kontaktiert wird und anschließend mit einer Vergussmasse oder
Pressmasse umschlossen wird.
Aufgabe der vorliegenden Erfindung ist es, ein Gehäuse für
Halbleiterchips anzugeben, das kostengünstig in großer Stück
zahl hergestellt werden kann und eine große Flexibilität bei
der Gestaltung der elektrischen Anschlüsse ohne zusätzlichen
Prozessaufwand bietet.
Diese Aufgabe wird mit dem Gehäuse mit den Merkmalen des An
spruches 1 gelöst. Ausgestaltungen ergeben sich aus den ab
hängigen Ansprüchen.
Das erfindungsgemäße Gehäuse verwendet ein Grundsubstrat aus
Kunststoff, das z. B. in einem herkömmlichen Spritzgussver
fahren in einer an sich bekannten Weise in großer Stückzahl
kostengünstig hergestellt werden kann. Das Grundsubstrat ist
an seinen Oberflächen mit geeignet strukturierten Metall
schichten versehen, die als Anschlusskontaktflächen und als
Leiterbahnen vorgesehen sind. Das Grundsubstrat besitzt vor
zugsweise mindestens eine Ausnehmung oder Aussparung, in die
ein Halbleiterchip eingesetzt werden kann.
Die Abmessungen und die Strukturierung des Grundsubstrates
können so gewählt werden, dass es als Gehäuse für eine Viel
zahl von Halbleiterchips dient. Nach dem Einsetzen der Halb
leiterchips und der Kontaktierung sowie ggf. nach weiteren
erforderlichen Herstellungsschritten können die für die ein
zelnen Bauelemente vorgesehenen Anteile des Grundsubstrates
voneinander getrennt und so die vorgesehenen Einzelgehäuse
mit jeweiligen Bauelementen vereinzelt werden. Am einfachsten
geschieht das durch Sägen, Brechen oder Stanzen, vorzugsweise
an für das verwendete Werkzeug vorgesehenen Ansatzbereichen
oder Sollbruchstellen an dem Grundsubstrat. Das Grundsub
strat, von dem bei der Herstellung ausgegangen wird, ist da
her vorzugsweise eine Anordnung (Array) vereinzelbarer Chip
gehäuse.
Das Grundsubstrat kann bereits bei der Herstellung mit Durch
kontaktierungen (vias) versehen werden, die später elektri
sche Verbindungen von Anschlusskontaktflächen auf der Vorder
seite mit Anschlusskontaktflächen auf der Rückseite des Sub
strates ermöglichen. Die für die Durchkontaktierungen erfor
derlichen Kanäle in dem Kunststoffmaterial können bei der
Herstellung des Kunststoffkörpers des Grundsubstrates bereits
ausgebildet werden, z. B. indem eine geeignete Form für ein
Spritzgussverfahren verwendet wird. Statt dessen können die
Kanäle nachträglich durch Bohren oder Ätzen in dem Grundsub
strat hergestellt werden.
Ein bevorzugtes Herstellungsverfahren sieht vor, die Oberflä
chen des Grundsubstrates vollständig zu metallisieren, wobei
die Kunststoffoberfläche beispielsweise durch galvanische Ab
scheidung mit einer dünnen Metallschicht versehen wird. Diese
aufgebrachte Metallschicht wird anschließend strukturiert,
was z. B. mit Hilfe von Schreiblasern oder lithographischen
(Ätz-)Verfahren geschehen kann. Grundsätzlich ist es aber
auch möglich, unter Verwendung einer geeignet angepassten
Maskentechnik die Metallschicht bereits mit der vorgesehenen
Struktur aufzubringen. Die strukturierte Metallschicht wird
vorzugsweise auf der für das Anbringen eines Halbleiterchips
vorgesehenen Vorderseite und der gegenüberliegenden Rückseite
des Substrat hergestellt. Für eine elektrisch leitende Ver
bindung zwischen einer Anschlusskontaktfläche dieser Metall
schicht auf der Vorderseite mit einer Anschlusskontaktfläche
auf der Rückseite wird das Metall auch in die für die Durch
kontaktierungen vorgesehenen Kanäle eingebracht. Falls keine
solchen Kanäle vorgesehen sind, kann eine entsprechende leit
fähige Verbindung zwischen der Vorderseite und der Rückseite
des Substrates auch durch geeignet strukturierte und in der
aufgebrachten Metallschicht ausgebildete Leiterbahnen erfol
gen, die auf den Seitenwänden des Grundsubstrates vorhanden
sind.
Die auf der Rückseite des Grundsubstrates in der aufgebrach
ten Metallschicht strukturierten Anschlusskontaktflächen sind
für die elektrische Kontaktierung mit entsprechenden An
schlußkontaktflächen (pads) z. B. auf einer Leiterplatte ge
eignet angeordnet. Die Anschlusskontaktflächen an dem Grund
substrat können beliebige geometrische Formen aufweisen. Die
Anschlusskontaktflächen können außerdem in einer an sich be
kannten Weise mit einem Korrosionsschutz, z. B. einer Vergol
dung, versehen sein.
Das erfindungsgemäße Gehäuse lässt sich daher mit an sich be
kannten Verfahrensschritten auf vergleichsweise einfache Wei
se in großer Stückzahl herstellen. Es besteht offensichtlich
eine große Freiheit in der Strukturierung des Gehäuses selbst
zur Aufnahme unterschiedlichster Halbleiterchips und in der
Strukturierung der elektrischen Kontaktierung und Verdrah
tung. Das Gehäuse kann ferner praktisch an beliebig gestalte
te Subträger, Leiterplatten, Leiterrahmen oder geschlossene
Gehäuse angepasst werden. Zum Schutz des jeweiligen Halblei
terchips kann der Chip mit einer Vergussmasse umschlossen
werden, die vorzugsweise in eine Aussparung des Grundsubstrates,
in die der Halbleiterchip eingesetzt wird, nach dem Ein
setzen des Chips eingepresst wird.
Es folgt eine genauer Beschreibung von Beispielen des erfin
dungsgemäßen Gehäuses anhand der Fig. 1 bis 7.
Fig. 1 zeigt eine Anordnung mit einem erfindungsgemäßen
Gehäuse und einem darin eingesetzten Halbleiterchip
im Querschnitt.
Fig. 2 zeigt die in Fig. 1 eingezeichnete Schnittauf
sicht.
Fig. 3 zeigt das Ausführungsbeispiel von Fig. 1 in Auf
sicht auf die Rückseite.
Fig. 4 zeigt ein alternatives Ausführungsbeispiel mit
Durchkontaktierungen im Querschnitt.
Fig. 5 zeigt ein weiteres Ausführungsbeispiel mit Durch
kontaktierungen und alternativer Anschlusskontak
tierung des Chips im Querschnitt.
Fig. 6 zeigt die, Anordnung von Fig. 5 in Aufsicht auf die
Oberseite.
Fig. 7 zeigt die Anordnung von Fig. 5 in Aufsicht auf die
Unterseite.
In Fig. 1 ist im Querschnitt ein Grundsubstrat 1 aus Kunst
stoff dargestellt. Dieses Grundsubstrat 1 ist mit einer Aus
sparung versehen, in die ein Chip 2 eingesetzt ist. Die Ober
seiten des Grundsubstrates 1 sind mit Metallisierungen verse
hen, die für einen elektrischen Anschluss des Chips 2 struk
turiert sind. Ein erster Anteil 31 der Metallisierungen be
findet sich auf dem Boden der für den Chip 2 vorgesehenen
Aussparung, so dass ggf. vorhandene Rückseitenkontakte des
Chips 2 dort mit der Metallisierung elektrisch leitend ver
bunden sein können. Dieser erste Anteil 31 der Metallisierung
ist über einen zweiten Anteil 32 an der in der Figur linken
Seitenwand der Aussparung, einen auf der Vorderseite des
Grundsubstrates vorhandenen dritten Anteil 33 sowie über ei
nen an der in der Figur linken äußeren Seitenwand des Grund
substrates vorhandenen vierten Anteil 34 der Metallisierung
bis zu einem fünften Anteil 35 geführt, der auf der Rückseite
vorhanden ist, um einen elektrischen Kontakt, z. B. zu einer
Anschlusskontaktfläche einer Leiterplatte, herzustellen. Auf
der Oberseite des Chips befindet sich in diesem Beispiel ein
Chipkontakt 3, der über einen Bonddraht 4 mit einem sechsten
Anteil 36 der Metallisierung elektrisch leitend verbunden
ist. Um den Bonddraht 4 ebenfalls in der für den Chip 2 vor
gesehen Aussparung geschützt unterbringen zu können und au
ßerdem das Befestigen des Bonddrahtes auf dem sechsten Anteil
36 der Metallisierung zu erleichtern, ist in diesem Bereich
des sechsten Anteils 36 der Metallisierung die Aussparung in
dem Grundsubstrat 1 mit einer Stufe ausgebildet. Der sechste
Anteil 36 der Metallisierung ist über einen siebten Anteil 37
an der in der Fig. 1 rechten Seitenwand der Aussparung, ei
nen auf der Vorderseite des Grundsubstrates daran anschlie
ßend vorhandenen achten Anteil 38 der Metallisierung sowie
über einen an der in der Figur rechten äußeren Seitenwand des
Grundsubstrates vorhandenen neunten Anteil 39 der Metallisie
rung bis zu einem zehnten Anteil 40 der Metallisierung als
weiterer Anschlusskontaktfläche auf der Rückseite des Grund
substrates 1 geführt.
Anschlusskontakte sowohl auf der Vorderseite wie auf der
Rückseite des zu montierenden Chips 2 können wie beschrieben
mit der dargestellten Ausführungsform des erfindungsgemäßer
Gehäuses auf einfache Weise elektrisch leitend mit Anschluss
kontaktflächen verbunden werden, die unmittelbar auf An
schlusskontaktflächen einer Leiterplatte oder einem Leiter
rahmen kontaktiert werden können. In Fig. 1 ist noch eine
die Aussparung auffüllende Vergussmasse 5 eingezeichnet, die
den Chip 2 und eventuell vorhandene Bonddrähte nach außen
schützt.
In Fig. 2 ist die Anordnung gemäß Fig. 1 in einer Aufsicht
dargestellt, deren Schnittfläche in Fig. 1 durch die strich
punktierte Linie bezeichnet ist. Die durch die Vergussmasse
verdeckten Konturen sind in Fig. 2 gestrichelt eingezeichnet.
Erkennbar sind die schrägen Seitenwände 6 der in dem
Grundsubstrat 1 vorhandenen Aussparung. Der Chip 2 besitzt
zwei Chipkontakte 3, die jeweils über einen Bonddraht 4, der
hier der Einfachheit halber mit einer geraden, durchgezogenen
Linie wiedergegeben ist, mit einer durch einen sechsten An
teil 36 der Metallisierung gegebenen Anschlusskontaktfläche
verbunden sind. Die in Fig. 1 dargestellten einzelnen Antei
le der Metallschicht sind in Fig. 2 mit denselben Bezugszei
chen versehen, so dass eine Zuordnung einander entsprechender
Anteile ohne weitere Erläuterungen möglich ist.
Die in Fig. 2 dargestellte Anordnung kann z. B. hergestellt
werden, indem zunächst ausgehend von einem Grundsubstrat, das
für eine Vielzahl von Halbleiterchips vorgesehen ist, die Me
tallisierung aufgebracht und strukturiert wird und die Halb
leiterchips in eine jeweilige vorgesehene Aussparung einge
setzt und kontaktiert werden. Danach werden die einzelnen
Bauelemente in eine jeweilige Anordnung gemäß den Fig. 1
und 2 vereinzelt, indem beispielsweise längs der in Fig. 2
eingezeichneten seitlichen Grenzflächen 10 der Kunststoffkör
per des Grundsubstrates 1 durchgesägt wird. Falls bei Verwen
dung von in Kanälen angeordneten Durchkontaktierungen die Me
tallisierungen auf den Seitenflächen (vierter Anteil 34 und
neunter Anteil 39) entfallen, können die zu vereinzelnden Be
standteile des Grundsubstrates 1 in Reihen senkrecht und
waagrecht angeordnet sein. Es wird dann, beispielsweise durch
Sägen, das Grundsubstrat entlang Seitenflächen 10 in zwei
beispielsweise zueinander senkrechten Richtungen zerlegt.
Fig. 3 zeigt das Ausführungsbeispiel gemäß Fig. 1 in einer.
Aufsicht auf die Rückseite. Es ist dort zu erkennen, wie der
vierte Anteil 34 und der neunte Anteil 39 der Metallschicht
mit einem fünften Anteil 35 und einem zehnten Anteil 40 der
Metallschicht elektrisch leitend verbunden sind, die An
schlusskontaktflächen auf der Rückseite des Grundsubstrates 1
bilden.
In Fig. 4 ist im Querschnitt ein anderes Ausführungsbeispiel
dargestellt, bei dem statt der Metallschicht auf den Seiten
wänden des Grundsubstrates 1 elektrisch leitend ausgebildete
Durchkontaktierungen 81 vorhanden sind. Diese Durchkontaktie
rungen (vias) verbinden durch das Kunststoffmaterial des
Grundsubstrates 1 hindurch Anschlusskontaktflächen 71, 75 auf
der Vorderseite des Grundsubstrates bzw. der Rückseite des
Grundsubstrates elektrisch leitend miteinander. In dem in
Fig. 4 im Querschnitt dargestellten Ausführungsbeispiel ist
ein Chip 2 mit Chipkontakten 30 nach Art einer Flip-Chip-
Montage mit den Anschlusskontaktflächen 71 auf der Vordersei
te des Grundsubstrates 1 kontaktiert. Eine Füllmasse 9 (un
derfill) verschließt den Zwischenraum zwischen dem Grundsub
strat 1 und dem Chip 2.
In Fig. 5 ist ein ähnliches Ausführungsbeispiel dargestellt,
bei dem der Chip 2 sowohl mit einem Chipkontakt 3 auf der
Vorderseite als auch mit einer Kontaktfläche auf der Rücksei
te mit dem Grundsubstrat 1 elektrisch leitend kontaktiert
ist. Der Chip 2 ist hier auf einer größer bemessenen An
schlusskontaktfläche 72 des Grundsubstrates 1 angebracht.
Diese Anschlusskontaktfläche 72 ist über eine Durchkontaktie
rung 82 mit einer zugehörigen rückseitigen Anschlusskontakt
fläche 76 elektrisch leitend verbunden. Der auf der Vorder
seite des Chips vorhandene Chipkontakt 3 ist in diesem Bei
spiel mittels eines Bonddrahtes 4 mit einer vorderseitigen
Anschlusskontaktfläche 73 des Grundsubstrates 1 elektrisch
leitend verbunden. Zur Verbindung dieser Anschlusskontaktflä
che 73 mit einer zugeordneten Anschlusskontaktfläche 77 auf
der Rückseite des Grundsubstrates 1 ist eine weitere Durch
kontaktierung 84 vorhanden. Der Chip 2 kann mit einer Ver
gussmasse 5 eingeschlossen sein. Eine derartig den Chip 2 um
schließende Vergussmasse kann auch im Beispiel der Fig. 4
vorhanden sein.
Fig. 6 zeigt das Ausführungsbeispiel gemäß Fig. 5 in einer
Aufsicht ohne vorhandene Vergussmasse 5, deren Kontur in Fig.
5 deshalb nur gestrichelt eingezeichnet ist. Der in Fig.
5 dargestellte Querschnitt ist in Fig. 6 mit der strichpunk
tierten Linie bezeichnet. Da die weitere Durchkontaktierung
84 in dem in Fig. 5 dargestellten Querschnitt, wie aus Fig.
6 erkennbar, nur als verdeckte Kontur erscheint, ist die Be
grenzung der Durchkontaktierung 84 in Fig. 5 nur mit gestri
chelten Linien angedeutet. Fig. 6 zeigt die in diesem Bei
spiel quadratische, aber grundsätzlich in beliebiger geome
trischer Form gestaltbare Vorderseite des Grundsubstrates 1
mit dem darauf angebrachten Chip 2. Der Chip verfügt in die
sem Beispiel über zwei vorderseitige Chipkontakte 3, die mit
tels Bonddrähten 4 mit einer jeweiligen Anschlusskontaktflä
che 73 auf der Vorderseite des Grundsubstrates elektrisch
leitend verbunden sind. In diesem Beispiel sind die An
schlusskontaktflächen 73 mit weiteren Anschlusskontaktflächen
74 auf der Vorderseite des Grundsubstrates 1 elektrisch lei
tend verbunden. Unter diesen weiteren Anschlusskontaktflächen
74 befinden sich die Durchkontaktierungen 83, 84, die in die
sem Beispiel zylindrisch ausgebildet sind und deren in der in
Fig. 6 dargestellten Aufsicht verdeckte Konturen mit gestri
chelten Kreisen wiedergegeben sind. Die von einem rückseiti
gen Anschluss des Chips 2 über die Anschlusskontaktfläche 72
zu der rückseitigen Anschlusskontaktfläche 76 des Grundsub
strates führende Durchkontaktierung 82 ist in Fig. 6 eben
falls als verdeckte Kontur durch einen gestrichelten Kreis
wiedergegeben. Das Ausführungsbeispiel gemäß Fig. 6 veran
schaulicht, dass die auf der Vorderseite des Grundsubstrates
für den elektrischen Anschluss des Chips vorgesehenen An
schlusskontaktflächen 73 nicht unmittelbar mit Durchkontak
tierungen zur Rückseite des Grundsubstrates versehen sein
müssen. Es besteht daher für die Anordnung der vorderseitigen
und rückseitigen Anschlusskontaktflächen 71, 72, 73, 74, 75,
76, 77 ein weiter Spielraum, der für eine Anpassung der
Strukturierung der Metallisierung des Grundsubstrates zur
Verfügung steht.
Fig. 7 zeigt das Ausführungsbeispiel gemäß den Fig. 5 und
6 in einer Aufsicht auf die Rückseite des Grundsubstrates 1.
Die beschriebenen Durchkontaktierungen 82, 83, 84 sind hier
als von den Anschlusskontaktflächen 76, 77 verdeckte Konturen
ebenfalls mit gestrichelten Kreisen wiedergegeben. Durch die
strichpunktierten Konturen ist angedeutet, dass die An
schlusskontaktflächen 76, 77 prinzipiell beliebig gestaltet
sein können. Die seitlichen Abmessungen lassen sich daher in
idealer Weise an die Anschlusskontaktflächen eines externen
Gehäuses oder einer Leiterplatte so anpassen, dass ein direk
ter elektrischer Kontakt z. B. mittels eines zwischen die An
schlusskontaktflächen eingefügten Weichlotes hergestellt wer
den kann.
Die Vorteile des erfindungsgemäßen Gehäuses liegen insbeson
dere in der Möglichkeit einer kostengünstigen Herstellung des
Grundsubstrates aus Kunststoff; dieser Vorteil kommt insbe
sondere zum Tragen, wenn eine möglichst große Anzahl verein
zelter Gehäuse aus einem ursprünglichen Grundsubstrat herge
stellt wird. Durch die gleichzeitige Strukturierung der An
schlußkontaktflächen zur Leiterplatte hin entfallen ansonsten
erforderliche aufwendige Prozessschritte zur separaten An
bringung von Kontakten. Die Anordnung der Anschlusskontakt
flächen auf der Rückseite des Grundsubstrates verringert die
Gehäuseabmessungen. Zur Herstellung sind nur Prozessschritte,
die an sich bekannt sind, erforderlich. Die verschiedenen
Ausführungsbeispiele des Gehäuses entstehen durch eine Ab
wandlung der Form des Kunststoffkörpers und der Strukturie
rung der Metallisierung. Das Gehäuse kann daher sehr leicht
an unterschiedliche Chipabmessungen und Kontaktanordnungen
angepasst werden. Das gilt insbesondere für die Größe der An
schlusskontaktflächen und die Abmessung, insbesondere die
Dicke des Chips. Außerdem ist es möglich, durch Verwendung
mehrerer Anschlusspositionen (Anschlusskontaktflächen, Aus
sparungen) in dem Grundsubstrat Gehäuse für Multichipmodule
auszubilden. Die in einem Gehäuse untergebrachten Chips kön
nen außerdem über die strukturierte Metallschicht miteinander
elektrisch leitend verbunden sein. Auch hierfür sind keine
Verfahrensschritte erforderlich, die über den üblichen Pro
zessablauf zur Herstellung des erfindungsgemäßen Gehäuses
hinausgehen.
Claims (4)
1. Gehäuse für Halbleiterchips
- - mit mindestens einem zur Aufnahme eines Chips (2) vorgese henen Bereich,
- - mit mindestens einer Anschlusskontaktfläche (31, 36, 71, 72, 73) zum elektrischen Anschluss eines Chipkontaktes (3, 30) und
- - mit mindestens einer Anschlusskontaktfläche (35, 40, 75, 76, 77) zum elektrischen Anschluss an einen externen Lei ter,
- - ein Gehäusekörper vorhanden ist, der durch ein Grundsub strat (1) aus Kunststoff gebildet ist,
- - das Grundsubstrat (1) zwei einander gegenüberliegende Oberseiten besitzt, von denen je eine für eine Kontaktie rung des Chips und für externen elektrischen Anschluss vorgesehen ist,
- - diese Oberseiten mit einer strukturierten Metallisierung (31 bis 40, 71 bis 77) versehen sind, in der die An schlusskontaktflächen ausgebildet sind, und
- - mindestens eine elektrisch leitende Verbindung zwischen der mindestens einen Anschlusskontaktfläche zum elektri schen Anschluss des Chipkontaktes und der mindestens einen Anschlusskontaktfläche zum elektrischen Anschluss an den externen Leiter vorhanden ist.
2. Gehäuse nach Anspruch 1, bei dem
die elektrisch leitende Verbindung zwischen den Anschlusskon
taktflächen in einer durch die Metallisierung gebildeten Me
tallschicht an einer Oberfläche des Grundsubstrates ausgebil
det ist.
3. Gehäuse nach Anspruch 1, bei dem
- - innerhalb des Grundsubstrates mindestens ein Kanal ausge bildet ist, der die einander gegenüberliegenden Oberseiten des Grundsubstrates verbindet, und
- - die elektrisch leitende Verbindung zwischen den Anschluss kontaktflächen mindestens eine Durchkontaktierung (81, 82, 83, 84) aufweist, die durch in den Kanal eingebrachtes Me tall ausgebildet ist.
4. Gehäuse nach einem der Ansprüche 1 bis 3, bei dem
das Grundsubstrat (1) in jeder Richtung eine maximale Abmes
sung von 2 mm aufweist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10017741A DE10017741A1 (de) | 2000-04-10 | 2000-04-10 | Gehäuse für Halbleiterchips |
US09/832,246 US6576995B2 (en) | 2000-04-10 | 2001-04-10 | Housing for semiconductor chips |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10017741A DE10017741A1 (de) | 2000-04-10 | 2000-04-10 | Gehäuse für Halbleiterchips |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10017741A1 true DE10017741A1 (de) | 2001-10-25 |
Family
ID=7638207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10017741A Ceased DE10017741A1 (de) | 2000-04-10 | 2000-04-10 | Gehäuse für Halbleiterchips |
Country Status (2)
Country | Link |
---|---|
US (1) | US6576995B2 (de) |
DE (1) | DE10017741A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015111492A1 (de) * | 2015-07-15 | 2017-01-19 | Osram Opto Semiconductors Gmbh | Bauelement und Verfahren zur Herstellung von Bauelementen |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008014923A1 (de) * | 2008-03-19 | 2009-09-24 | Epcos Ag | Foliensensor und Verfahren zur Herstellung eines Foliensensors |
US9305874B2 (en) | 2014-04-13 | 2016-04-05 | Infineon Technologies Ag | Baseplate for an electronic module and method of manufacturing the same |
MX2018001527A (es) * | 2015-08-07 | 2018-05-17 | Vishay Dale Electronics Llc | Cuerpo moldeado y dispositivo electrico que tiene un cuerpo moldeado para aplicaciones de alto voltaje. |
EP3499560B1 (de) * | 2017-12-15 | 2021-08-18 | Infineon Technologies AG | Halbleitermodul und verfahren zu dessen herstellung |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4906802A (en) * | 1988-02-18 | 1990-03-06 | Neal Castleman | Molded chip carrier |
DE19728992A1 (de) * | 1997-07-07 | 1999-01-14 | Siemens Components Pte Ltd Sem | Gehäuse für zumindest einen Halbleiterkörper |
EP0996154A1 (de) * | 1998-03-27 | 2000-04-26 | Seiko Epson Corporation | Halbleiterbauelement und dessen herstellungsverfahren, bauelementsubstrat, und elektronisches bauelement |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4843280A (en) * | 1988-01-15 | 1989-06-27 | Siemens Corporate Research & Support, Inc. | A modular surface mount component for an electrical device or led's |
DE19621124A1 (de) * | 1996-05-24 | 1997-11-27 | Siemens Ag | Optoelektronischer Wandler und dessen Herstellungsverfahren |
US6020636A (en) * | 1997-10-24 | 2000-02-01 | Eni Technologies, Inc. | Kilowatt power transistor |
US6057175A (en) * | 1997-12-04 | 2000-05-02 | Medtronic, Inc. | Method of making encapsulated package |
JP3553405B2 (ja) * | 1999-03-03 | 2004-08-11 | ローム株式会社 | チップ型電子部品 |
-
2000
- 2000-04-10 DE DE10017741A patent/DE10017741A1/de not_active Ceased
-
2001
- 2001-04-10 US US09/832,246 patent/US6576995B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4906802A (en) * | 1988-02-18 | 1990-03-06 | Neal Castleman | Molded chip carrier |
DE19728992A1 (de) * | 1997-07-07 | 1999-01-14 | Siemens Components Pte Ltd Sem | Gehäuse für zumindest einen Halbleiterkörper |
EP0996154A1 (de) * | 1998-03-27 | 2000-04-26 | Seiko Epson Corporation | Halbleiterbauelement und dessen herstellungsverfahren, bauelementsubstrat, und elektronisches bauelement |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015111492A1 (de) * | 2015-07-15 | 2017-01-19 | Osram Opto Semiconductors Gmbh | Bauelement und Verfahren zur Herstellung von Bauelementen |
US10535806B2 (en) | 2015-07-15 | 2020-01-14 | Osram Opto Semiconductors Gmbh | Component and method of producing components |
DE102015111492B4 (de) | 2015-07-15 | 2023-02-23 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Bauelemente und Verfahren zur Herstellung von Bauelementen |
Also Published As
Publication number | Publication date |
---|---|
US6576995B2 (en) | 2003-06-10 |
US20010030359A1 (en) | 2001-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19802347B4 (de) | Stapelbares Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben und Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls | |
DE68917694T2 (de) | Schaltungsplattenzusammenbau und Kontaktstift, der darin verwendet wird. | |
DE1933547A1 (de) | Anschlussvorrichtung fuer Halbleiterelemente | |
EP1481423A2 (de) | Elektronisches modul, nutzen mit zu vereinzelnden elektronischen modulen und verfahren zu deren herstellung | |
DE102014113519B4 (de) | Elektronisches Bauelement, Anordnung und Verfahren | |
DE102014116133B4 (de) | Optoelektronisches Bauelement, Verfahren zum Herstellen eines optoelektronischen Bauelements und Verfahren zum Herstellen einer optoelektronischen Anordnung | |
DE10004410A1 (de) | Halbleiterbauelement mit an der Unterseite befindlichen Kontakten und Verfahren zur Herstellung | |
WO2021008813A1 (de) | Bauteil und verfahren zur herstellung eines bauteils | |
DE69723801T2 (de) | Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung | |
EP1106040B1 (de) | Verfahren zur herstellung von verdrahtungen mit elektrisch leitenden querverbindungen zwischen ober- und unterseite eines substrats sowie verdrahtung mit derartigen querverbindungen | |
DE19649549C1 (de) | Anordnung, insbesondere zur Verwendung in einem elektronischen Steuergerät, und Verfahren zur Herstellung derselben | |
DE102005006280B4 (de) | Halbleiterbauteil mit einem Durchkontakt durch eine Gehäusemasse und Verfahren zur Herstellung desselben | |
DE102008058003B4 (de) | Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul | |
DE10017741A1 (de) | Gehäuse für Halbleiterchips | |
DE19830158C2 (de) | Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente | |
EP0710432B1 (de) | Verfahren zur herstellung von folienleiterplatten oder halbzeugen für folienleiterplatten sowie nach dem verfahren hergestellte folienleiterplatten und halbzeuge | |
EP0938252A2 (de) | Elektrische Schaltungsanordnung | |
DE102006037691A1 (de) | Moldgehäuse in Einpresstechnik | |
DE102017109515A1 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE10139985B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung | |
DE10223203B4 (de) | Elektronisches Bauelement-Modul und Verfahren zu dessen Herstellung | |
DE10225431A1 (de) | Verfahren zur Anschlußkontaktierung von elektronischen Bauelementen auf einem isolierenden Substrat und nach dem Verfahren hergestelltes Bauelement-Modul | |
DE102018109211A1 (de) | Oberflächenmontierbares Bauteil | |
DE102004023462B4 (de) | Verfahren zur Ausbildung von Leiterbahnstrukturen auf Halbleiterbauelementen | |
DE10209204A1 (de) | Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |