DE102017109515A1 - Halbleiteranordnung und Verfahren zu deren Herstellung - Google Patents

Halbleiteranordnung und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102017109515A1
DE102017109515A1 DE102017109515.2A DE102017109515A DE102017109515A1 DE 102017109515 A1 DE102017109515 A1 DE 102017109515A1 DE 102017109515 A DE102017109515 A DE 102017109515A DE 102017109515 A1 DE102017109515 A1 DE 102017109515A1
Authority
DE
Germany
Prior art keywords
stamped grid
contact
grid
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017109515.2A
Other languages
English (en)
Inventor
Johannes Kolb
Michael Meisser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schaeffler Technologies AG and Co KG
Original Assignee
Schaeffler Technologies AG and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schaeffler Technologies AG and Co KG filed Critical Schaeffler Technologies AG and Co KG
Priority to DE102017109515.2A priority Critical patent/DE102017109515A1/de
Publication of DE102017109515A1 publication Critical patent/DE102017109515A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49537Plurality of lead frames mounted in one device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Abstract

In einer Halbleiteranordnung (1) mit mindestens einem Halbleiterbauelement (3) ist ein erster Kontakt (31) des Halbleiterbauelements (3) leitend mit einer ersten Seite (23) eines Stanzgitters (2, 21) verbunden. Eine Durchkontaktierung (6) durch das Stanzgitter (2, 21) verbindet eine auf einer zweiten Seite (24) des Stanzgitters (2, 21) angebrachte Leiteranordnung (5) mit einem zweiten Kontakt (32) des Halbleiterbauelements (3). Ein dritter Kontakt des Halbleiterbauelements (3) kann mit einem weiteren Stanzgitter (22) leitend verbunden sein. Das weitere Stanzgitter (22) kann mit einem Kühlkörper wärmeleitend verbunden sein.

Description

  • Die Erfindung betrifft eine Halbleiteranordnung, bei welcher zumindest ein Halbleiterbauelement mit mindestens einem Stanzgitter elektrisch leitend verbunden ist, sowie ein Verfahren zur Herstellung der Halbleiteranordnung.
  • Halbleiterbauelemente, insbesondere Halbleiterbauelemente der Leistungselektronik, können zur Gewährleistung einer hohen Stromtragfähigkeit mit Stanzgittern kontaktiert werden.
  • Ein bisher ungelöstes technisches Problem besteht darin, die hohe Stromtragfähigkeit mit der Integration der für schnelles Schalten der Halbleiterbauelemente notwendigen zusätzlichen Komponenten zu kombinieren. Dies betrifft insbesondere Zwischenkreiskondensatoren und Ansteuerschaltungen für ein Halbleiterbauelement. Darüber hinaus sind viele Halbleiteranordnungen, welche über Stanzgitterstrukturen (auch als Leadframes bezeichnet) verfügen und damit eine hohe Stromtragfähigkeit aufweisen, lateral aufgebaut und enthalten lediglich die Halbleiterbauelemente, bei denen es sich oftmals um Leistungshalbleiterbauelemente handelt. Daher weisen sie folgende Nachteile auf:
  • Halbleiteranordnungen mit lediglich Stanzgitterstrukturen integrieren in der Regel keine weiteren (passiven) Bauelemente, daher werden von verwendeten Leiterschleifen, z.B. Kommutierungsschleifen, relativ große Flächen aufgespannt. Die Leiterschleifen für die zu schaltende Leistung und die Ansteuerung der Halbleiterbauelemente, etwa eine Gateansteuerung, sind nicht innerhalb der Halbleiteranordnung mit Stanzgitterstruktur geschlossen, sondern erstrecken sich auf einen übergeordneten Schaltungsträger. Infolge weisen diese Leiterschleifen hohe parasitäre Induktivitäten auf, die die mögliche Schaltgeschwindigkeit reduzieren.
  • Halbleiteranordnungen mit eingebetteten Leistungshalbleiterbauelementen, die bspw. auf FR4-Material aufbauen, verfügen über niedrige Induktivitäten und kleinflächige Leiterschleifen, allerdings sind die Chips von organischem Leiterplattenmaterial umgeben und müssen aufwändig durch Laserbohrung freigelegt werden. Die Anpassung der Module an neue Aufgaben durch Änderung der Leistungshalbleiter ist nicht ohne weiteres möglich. Die Laserbohrungen werden als Durchkontaktierungen ausgeführt, d.h. ihre Innenwände werden metallisiert. Diese Metallisierungslage weist nur einen sehr geringen Querschnitt auf und kann daher einen signifikanten thermischen und elektrischen Widerstand darstellen.
  • Bei Modulen mit eingebetteten Leistungshalbleiterbauelementen ist die maximale Größe der Dickkupfer-Leiterstrukturen in Nähe der Leistungshalbleiterbauelemente aufgrund der Unterschiede in der thermischen Ausdehnung auf Flächen von in der Regel 11×11 mm beschränkt. Die flächige Ausführung als Leiterplatte erlaubt nicht die örtlich begrenzte Freistellung von Stanzgitterstrukturen, beispielsweise zur hochstromfähigen Anbindung an übergeordnete Schaltungsträger.
  • Module mit eingebetteten Leistungshalbleitern verfügen als elektrische Isolationsbarriere lediglich über die Isolierung durch FR4. Insbesondere in der Nähe der Halbleiterbauelemente treten vergleichsweise kurze Isolationswege auf, die darüber hinaus durch Delamination geschwächt werden können.
  • Die internationale Veröffentlichung WO 2013/142867 A1 zeigt eine Halbleiteranordnung, bei welcher Halbleiterbauelemente auf mehreren Ebenen angeordnet und in jeder Ebene durch Stanzgitter verbunden sind. Gebogene Abschnitte eines Stanzgitters stellen elektrisch leitende Verbindungen zwischen den Ebenen her.
  • Das Patent US 6,278,179 B1 zeigt eine Halbleiteranordnung, bei der Halbleiterbauelemente auf zwei gegenüberliegenden Seiten jeweils durch flächige Leiter kontaktiert werden. Zur Kontaktierung weiterer Kontakte der Halbleiterbauelemente sind separate Leiterstreifen vorgesehen.
  • Die europäische Patentanmeldung EP 2 477 220 A2 zeigt eine Anordnung durch Stanzgitter verbundener Halbleiterbauelemente, bei denen die Ansteuerung etwa eines Gates eines Halbleiterbauelements über Verdrahtungen erfolgt.
  • Die EP 1 172 850 A2 zeigt eine mehrlagige Anordnung von Halbleiterbauelementen, bei der Kontakte der Halbleiterbauelemente mit Leiterstreifen verbunden sind, welche an den Rand der Anordnung geführt werden.
  • Die EP 1 411 551 A1 und die JP 2008-270527 zeigen weitere mehrlagige Halbleiteranordnungen.
  • Halbleiteranordnungen aus dem Stand der Technik, für den Niederspannungs-/ Hochstrombereich, haben eine Reihe von Nachteilen. Die Leistungshalbleiter werden zwar flächig kontaktiert, oftmals zweiseitig, womit einer ausreichenden Stromtragfähigkeit und einer guten thermischen Anbindung Rechnung getragen wird. Allerdings erfolgt die Kontaktierung weiterer Halbleiterkontakte, etwa von Gates, entweder über Bonddrähte, die eine hohe Induktivität und eine begrenzte Lebensdauer aufweisen, oder es werden in Leiterplattenstrukturen eingebettete Halbleiterbauelemente verwendet. Letztere erfordern den Einsatz teurer Lasertechnik und eine sehr hohe Präzision bei der Positionierung der Halbleiterbauelemente im Produktionsprozess. Eine weitere Folge beim Einsatz von Leiterplatten ist eine verringerte thermische und elektrische Leitfähigkeit des wie eben erwähnt hergestellten Kontakts, da die mittels Laser hergestellten Durchkontaktierungen vergleichsweise geringe Metallisierungsquerschnitte haben. Außerdem ist bei in Leiterplatten eingebetteten Halbleiterbauelementen eine Kontaktierung eines Halbleiterbauelements mittels etablierter Prozesse wie Löten oder Bonden unmöglich.
  • Halbleiteranordnungen nach dem Stand der Technik weisen teils Leiteranordnungen mit großen eingeschlossenen Flächen auf. Die dadurch bedingten Induktivitäten verringern die maximal möglichen Schaltgeschwindigkeiten.
  • Es ist daher Aufgabe der Erfindung, Halbleiteranordnungen mit hoher Stromtragfähigkeit zu schaffen, bei denen Induktivitäten gegenüber dem Stand der Technik verringert und dadurch höhere maximale Schaltgeschwindigkeiten möglich sind.
  • Ebenso soll ein Herstellungsverfahren für derartige Halbleiteranordnungen angegeben werden.
  • Die erfindungsgemäße Halbleiteranordnung weist mindestens ein Halbleiterbauelement auf. Ein erster Kontakt des mindestens einen Halbleiterbauelements ist elektrisch leitend mit einem ersten Stanzgitter verbunden. Die elektrisch leitende Verbindung ist dabei auf einer ersten Seite des ersten Stanzgitters hergestellt. Je nach Schaltung und verwendetem Halbleiterbauelement können auch mehrere Kontakte des Halbleiterbauelements elektrisch leitend mit dem ersten Stanzgitter, insbesondere auf der ersten Seite des Stanzgitters, verbunden sein.
  • Eine zweite Seite des ersten Stanzgitters liegt dessen erster Seite gegenüber. Auf dieser zweiten Seite ist eine Leiteranordnung ausgebildet. Die Leiteranordnung ist in Ausführungsformen gegenüber dem ersten Stanzgitter elektrisch isoliert, mit Ausnahme von etwaigen gezielt hergestellten Kontakten. In Ausführungsformen kann die Leiteranordnung die Struktur einer Leiterplatte haben. Es ist in Ausführungsformen möglich, dass mehrere Ebenen von Leiteranordnungen, mitunter jeweils von der Struktur einer Leiterplatte, übereinander und gegeneinander elektrisch isoliert (mit Ausnahme etwaiger gezielt hergestellter Kontakte) auf der zweiten Seite des ersten Stanzgitters vorgesehen sind. Die Leiteranordnungen können mit oberflächenmontierten Bauelementen (SMDs, surface mounted devices), sowie Anschlussbauelementen, z.B. Steckern oder Schraubkontakten, bestückt werden, die vorzugsweise mittels Lötung befestigt werden.
  • Die Halbleiteranordnung weist erfindungsgemäß eine Durchkontaktierung (auch als VIA oder Via, vertical interconnect access, bekannt) auf, welche in dem ersten Stanzgitter ausgebildet ist. Die Durchkontaktierung ist von dem ersten Stanzgitter elektrisch isoliert und verbindet zumindest einen Teil der Leiteranordnung elektrisch leitend mit einem zweiten Kontakt des Halbleiterbauelements.
  • Die Stanzgitterstruktur gewährleistet eine hohe Stromtragfähigkeit, während die Kontaktierung des zweiten Kontakts des Halbleiterbauelements mittels der Durchkontaktierung gegenüber dem Stand der Technik eine deutlich reduzierte Induktivität aufweist, sodass höhere maximale Schaltgeschwindigkeiten möglich sind.
  • In bevorzugten Ausführungsformen kann es sich bei dem mindestens einen Halbleiterbauelement um einen Leistungshalbleiter handeln.
  • Die Stanzgitter können beispielsweise aus Kupfer oder einem anderen Metall gefertigt sein.
  • In einer Ausführungsform ist ein zweites Stanzgitter vorgesehen, welches an einer ersten Seite des zweiten Stanzgitters mit einem dritten Kontakt des mindestens einen Halbleiterbauelements elektrisch leitend verbunden ist. Auch hier trägt das Stanzgitter zur hohen Stromtragfähigkeit bei. Bevorzugt liegt das zweite Stanzgitter dem ersten Stanzgitter gegenüber und ist besonders bevorzugt planparallel zum ersten Stanzgitter ausgerichtet. Das mindestens eine Halbleiterbauelement befindet sich in einer solchen Ausgestaltung damit zwischen dem ersten Stanzgitter und dem zweiten Stanzgitter.
  • Die elektrisch leitenden Verbindungen zwischen Stanzgitter und erstem bzw. drittem Kontakt des Halbleiterbauelements können beispielsweise durch flächige Lötung oder Sinterung erzeugt werden, was zu einer mechanisch flexiblen und thermisch sehr leitfähigen Anbindung führt.
  • In einer Weiterbildung ist das zweite Stanzgitter an einer zweiten Seite des zweiten Stanzgitters, welche der ersten Seite des zweiten Stanzgitters gegenüberliegt, mit einem Kühlkörper verbunden. Zwischen dem Kühlkörper und dem zweiten Stanzgitter kann dabei eine elektrisch isolierende, jedoch gut wärmeleitende Trennschicht eingefügt sein. Hierdurch wird ein guter Wärmeabfluss zum Kühlkörper erzielt, ohne die elektrische Funktion der Halbleiteranordnung zu beeinträchtigen.
  • Eine Verbesserung der Wärmeabfuhr aus der Halbleiteranordnung wird auch erzielt, wenn das erste Stanzgitter und das zweite Stanzgitter durch wenigstens einen Steg wärmeleitend verbunden sind. Der wenigstens eine Steg kann dabei aus Metall, etwa Kupfer, bestehen, und gegen die Stanzgitter elektrisch isoliert sein, beispielsweise durch elektrisch isolierende, jedoch gut wärmeleitende Trennschichten. Ebenso ist es möglich, dass durch einen oder mehrere Stege das erste Stanzgitter und das zweite Stanzgitter elektrisch leitend miteinander verbunden sind; genauer kann ein Teil des ersten Stanzgitters durch einen Steg mit einem Teil des zweiten Stanzgitters elektrisch leitend verbunden sein. In diesem Fall kann durch einen oder mehrere der Stege zusätzlich eine wärmeleitende Verbindung zwischen dem ersten Stanzgitter und dem zweiten Stanzgitter hergestellt sein.
  • In Ausführungsformen der Halbleiteranordnung ist der zweite Kontakt des Halbleiterbauelements, also derjenige Kontakt, welcher über eine Durchkontaktierung mit zumindest einem Teil der Leiteranordnung auf der zweiten Seite des ersten Stanzgitters elektrisch leitend verbunden ist, ein Steuerkontakt des Halbleiterbauelements; ein nicht einschränkendes Beispiel für solch einen Steuerkontakt im Falle etwa eines Metall-Oxid-Halbleiter-Feldeffekttransistors (metal oxide semiconductor field-effect transistor, MOS-FET) oder eines Bipolartransistors mit isolierter Gate-Elektrode (insulated-gate bipolar transistor, IGBT) ist ein Gate des entsprechenden Halbleiterbauelements.
  • In Ausführungsformen beinhaltet die Leiteranordnung eine Ansteuerschaltung für das Halbleiterbauelement. Diese Ansteuerschaltung ist dabei dann über die Durchkontaktierung mit einem Steuerkontakt des Halbleiterbauelements elektrisch leitend verbunden. Ein nicht einschränkendes Beispiel für eine solche Ansteuerschaltung ist eine Gatetreiberschaltung.
  • Die Leiteranordnung auf der zweiten Seite des ersten Stanzgitters kann eine Feinleiterstruktur sein, die die Ausbildung komplexer Schaltungen wie der bereits erwähnten Ansteuerschaltung oder z.B. von anderen Steuerungsschaltungen erlaubt. Diese sind auf kürzestem Wege und mit minimaler Induktivität (koaxiale Struktur der isolierten Durchkontaktierung) an den Steuerkontakt oder/und einen anderen zweiten Kontakt des Halbleiterbauelements angebunden.
  • Bei dem erfindungsgemäßen Verfahren zur Herstellung einer Halbleiteranordnung wird zunächst ein Stanzgitter hergestellt, etwa aus einem Metall, beispielsweise Kupfer, gestanzt. Anschließend wird mindestens eine Öffnung für eine Durchkontaktierung in das Stanzgitter eingebracht. Diese Öffnung reicht von einer ersten Seite des Stanzgitters zu einer zweiten Seite des Stanzgitters, welche der ersten Seite des Stanzgitters gegenüberliegt. Die mindestens eine Öffnung kann etwa durch Bohren, Fräsen oder Stanzen hergestellt werden. In die mindestens eine Öffnung wird elektrisches Isolatormaterial eingebracht. Ebenso wird elektrisches Isolatormaterial auf zumindest einen Bereich auf der zweiten Seite des Stanzgitters aufgebracht; dabei kann also die gesamte zweite Seite des Stanzgitters mit elektrischem Isolatormaterial bedeckt werden, oder nur ein Teilbereich der zweiten Seite des Stanzgitters. In dem zumindest einen Bereich auf der zweiten Seite des Stanzgitters wird so eine elektrisch isolierende Schicht hergestellt. Auf das elektrische Isolatormaterial auf dem zumindest einen Bereich auf der zweiten Seite des Stanzgitters wird mindestens eine Leiteranordnung aufgebracht. Diese Leiteranordnung kann eine Leiterplattenstruktur aufweisen. Unter einer Leiterplattenstruktur wird hier eine Vielzahl von Leitern verstanden, welche in einer oder in mehreren Ebenen angeordnet sind, und welche untereinander isoliert sind, mit Ausnahme von beabsichtigten elektrischen Kontakten zwischen Leitern der Vielzahl von Leitern.
  • Sodann wird mindestens eine Durchkontaktierung hergestellt. Dazu wird ein Kanal in dem elektrischen Isolatormaterial, das zuvor in die mindestens eine Öffnung für die Durchkontaktierung eingebracht wurde, hergestellt. Die innere Wandung dieses Kanals wird dann metallisiert. Die dadurch auf der Wandung des Kanals erzeugte elektrisch leitende Metallschicht ist durch das elektrische Isolatormaterial, in welchem der Kanal ausgebildet ist, von dem Stanzgitter elektrisch isoliert.
  • Es wird dann eine elektrisch leitende Verbindung zwischen einem ersten Kontakt eines Halbleiterbauelements und der ersten Seite des Stanzgitters hergestellt. Dies kann beispielsweise durch flächiges Löten oder Sintern erfolgen. Ebenfalls wird eine elektrisch leitende Verbindung zwischen der Durchkontaktierung und einem zweiten Kontakt des Halbleiterbauelements hergestellt.
  • Nach diesem Verfahren können selbstverständlich auch mehrere Halbleiterbauelemente mit dem ersten Stanzgitter verbunden werden, indem entsprechende Durchkontaktierungen hergestellt und die elektrischen Verbindungen zwischen erster Seite des Stanzgitters und erstem Kontakt des jeweiligen Halbleiterbauelements, sowie zwischen jeweiliger Durchkontaktierung und zweitem Kontakt des jeweiligen Halbleiterbauelements hergestellt werden, wie oben beschrieben.
  • In einer Ausführungsform des Verfahrens wird zusätzlich eine elektrisch leitende Verbindung zwischen einem dritten Kontakt des Halbleiterbauelements und einem weiteren Stanzgitter hergestellt, wobei das weitere Stanzgitter dem mit dem ersten Kontakt des Halbleiterbauelements verbundenen Stanzgitter gegenüberliegt. Auch diese Verbindung kann beispielsweise durch flächiges Löten oder Sintern erzeugt werden.
  • In einer Weiterbildung dieser Ausführungsform wird eine wärmeleitende Verbindung zwischen dem weiteren Stanzgitter und einem Kühlkörper hergestellt. Dabei kann zwischen dem Kühlkörper und dem weiteren Stanzgitter eine elektrisch isolierende, aber gut wärmeleitende Trennschicht eingebracht werden.
  • In allen Ausführungsformen des erfindungsgemäßen Verfahrens ist es möglich, in der damit hergestellten Halbleiteranordnung die Zwischenräume zu vergießen, vorteilhaft als letzten Schritt. Auf diese Weise kann jede Halbleiteranordnung individuell an spezielle Gegebenheiten angepasst werden, beispielsweise können ohne Probleme Halbleiterbauelemente unterschiedlicher Dicke in den Halbleiteranordnungen eingesetzt werden. Als Vergussmasse können dabei Materialien mit besonders guter elektrischer Isolationsfestigkeit und Robustheit gegenüber thermischem und mechanischem Stress zum Einsatz kommen.
  • Die erfindungsgemäßen Halbleiteranordnungen, welche mit dem erfindungsgemäßen Verfahren hergestellt werden können, sowie dieses Verfahren selbst haben eine Reihe von Vorteilen:
  • Es ergeben sich sehr kompakte Halbleiteranordnungen, die als „Module Function Block“ angesehen werden können: Sie enthalten neben den z.B. als Halbbrücke verschalteten Leistungshalbleitern Gatetreiber oder andere Ansteuerschaltungen, Zwischenkreiskondensatoren, Temperatursensoren und Auswerteschaltungen, Kontroll- und Überwachungsschaltungen.
  • Diese Halbleiteranordnungen sorgen in Beispielen von Schaltungen für eine Reduktion externer Energiespeicherbauelemente hinsichtlich ihres Volumens und Gewichtes, da deren Speicherkapazität durch die Erhöhung der Schaltfrequenz reduziert werden kann. Als Energiespeicherbauelement kann insbesondere ein Zwischenkreiskondensator fungieren. Aufgrund der höheren Schaltfrequenz sind geringere Kapazitäten des Zwischenkreiskondensators möglich, was auch eine Verringerung von Volumen und Gewicht des Zwischenkreiskondensators ermöglicht.
  • Es ergibt sich eine erhöhte Leistungsdichte und Effizienz der erfindungsgemäßen Halbleiteranordnungen gegenüber dem Stand der Technik, da die thermische und elektrische Anbindung der Halbleiterbauelemente verbessert und damit die Verlustleistung reduziert sowie die Wärmeabfuhr verbessert wird.
  • Die erfindungsgemäßen Halbleiteranordnungen haben höhere mögliche Schaltfrequenzen durch geringere Schaltverluste, da schnellere Schaltvorgänge möglich sind. Dies ergibt sich durch die im Vergleich zum Stand der Technik geringeren Induktivitäten in einem Ansteuerkreis, etwa Gatekreis, der Halbleiteranordnung.
  • Die erfindungsgemäßen Halbleiteranordnungen können flexibel mit unterschiedlichen Leistungshalbleiterbauelementen ausgestattet werden: Da die Halbleiterbauelemente nicht klassisch eingebettet werden, beispielsweise in eine Leiterplattenstruktur, kann sich die Geometrie sowohl innerhalb einer Halbleiteranordnung als auch von Halbleiteranordnung zu Halbleiteranordnung unterscheiden. Kompensiert wird dies durch das unterschiedliche Volumen der Vergussmasse. Hersteller von Halbleiteranordnungen können bei Rückgriff auf die erfindungsgemäßen Halbleiteranordnungen somit sehr schnell auf Kundenwünsche, bzw. auf eine große Vielfalt an Erfordernissen eingehen, ohne für jede Variante die Stanzgitter und die darauf ausgebildeten Leiteranordnungen einem Neudesign zu unterziehen.
  • Im Folgenden werden die Erfindung und ihre Vorteile noch an Hand der beigefügten Zeichnungen, welche Ausführungsformen der Erfindung zeigen, näher beschrieben, ohne dass die Erfindung dadurch auf die gezeigten Ausführungsformen beschränkt sein soll.
    • 1 zeigt eine Ausführungsform der erfindungsgemäßen Halbleiteranordnung.
    • 2 illustriert eine Ausführungsform des erfindungsgemäßen Herstellungsverfahrens.
    • 3 illustriert eine weitere Ausführungsform des erfindungsgemäßen Herstellungsverfahrens.
    • 4 zeigt eine weitere Ausführungsform der erfindungsgemäßen Halbleiteranordnung.
    • 5 zeigt eine weitere Ausführungsform der erfindungsgemäßen Halbleiteranordnung.
    • 6 zeigt eine weitere Ausführungsform der erfindungsgemäßen Halbleiteranordnung.
  • Die Größenverhältnisse der einzelnen, in den Figuren dargestellten Elemente entsprechen nicht unbedingt den realen Größenverhältnissen.
  • 1 zeigt eine Ausführungsform einer erfindungsgemäßen Halbleiteranordnung 1. Die dargestellte Halbleiteranordnung 1 weist ein erstes Stanzgitter 21 und ein zweites Stanzgitter 22 auf, welche einander gegenüberliegen und planparallel zueinander angeordnet sind. Die Stanzgitter 21, 22 sind beispielsweise aus Kupfer hergestellt. Zwischen dem ersten Stanzgitter 21 und dem zweiten Stanzgitter 22 sind Halbleiterbauelemente 3 angeordnet, gezeigt sind zwei Halbleiterbauelemente 3. Eine erste Seite 23 des ersten Stanzgitters 21 ist mit einem ersten Kontakt 31 des Halbleiterbauelements 3, bevorzugt durch flächiges Löten oder Sintern, verbunden. Eine erste Seite 25 des zweiten Stanzgitters 22 ist mit einem dritten Kontakt (nicht dargestellt) des Halbleiterbauelements 3, bevorzugt durch flächiges Löten oder Sintern, verbunden. Der dritte Kontakt ist in der gezeigten Ausführungsform flächig am Halbleiterbauelement 3 ausgebildet; die elektrisch leitfähige Anbindung an das zweite Stanzgitter 22 erfolgt über eine Löt- und/oder Sinterschicht 9.
  • Auf einer zweiten Seite 24 des ersten Stanzgitters 21 ist mindestens eine elektrisch isolierende Schicht 4 aufgebracht, in der gezeigten Ausführungsform zwei elektrisch isolierende Schichten 4 übereinander. Die elektrisch isolierenden Schichten 4 dienen dazu, eine Leiteranordnung 5 von dem ersten Stanzgitter 21 zumindest teilweise elektrisch zu isolieren, sowie hier auch dazu, in einer hier zweilagig ausgebildeten Leiteranordnung 5 die beiden Lagen von Leitern zumindest teilweise voneinander elektrisch zu isolieren, jeweils mit Ausnahme von gewünschten elektrischen Kontakten zwischen Leitern der Leiteranordnung untereinander und zwischen Leitern der Leiteranordnung und dem ersten Stanzgitter 21. In dem ersten Stanzgitter 21 sind Durchkontaktierungen 6 ausgebildet, welche eine metallische Schicht 61 aufweisen, durch welche zumindest ein jeweiliger Teil der Leiteranordnung 5 mit einem zweiten Kontakt 32 des jeweiligen Halbleiterbauelements 3 elektrisch leitend verbunden ist. Die metallische Schicht 61 ist gegen das erste Stanzgitter 21 durch elektrisches Isolatormaterial 62, welches identisch zu dem in den elektrisch isolierenden Schichten 4 genutzten Material sein kann, elektrisch isoliert.
  • Durch einen metallischen Steg 7, etwas aus Kupfer, wird in dem gezeigten Ausführungsbeispiel eine elektrisch leitende Verbindung zwischen dem ersten Stanzgitter 21 und dem zweiten Stanzgitter 22 hergestellt. Der Steg 7 ist dabei durch jeweils eine Löt- und/oder Sinterschicht 9 mit dem ersten Stanzgitter 21 und dem zweiten Stanzgitter 22 verbunden. In anderen Ausführungsformen können ein oder mehrere Stege eine gut wärmeleitende, aber elektrisch isolierende, Verbindung zwischen dem ersten Stanzgitter und dem zweiten Stanzgitter herstellen. Die Stege können dabei beispielsweise ebenfalls aus Kupfer hergestellt sein, und durch Trennschichten aus einem gut wärmeleitenden, aber elektrisch isolierenden Material von dem ersten Stanzgitter und dem zweiten Stanzgitter getrennt sein. Durch ein ebensolches Material ist es möglich, eine zweite Seite 26 des zweiten Stanzgitters 22 mit einem Kühlkörper (nicht gezeigt) zu verbinden, um eine Wärmeabfuhr aus der Halbleiteranordnung 1 zu verbessern. Entsprechende elektrisch isolierende, aber gut wärmeleitende Materialien sind dem Fachmann bekannt. Ferner ist Vergussmasse 11 dargestellt, welche Zwischenräume in der Halbleiteranordnung 1 ausfüllt. Wie außerdem gezeigt ist, kann eine erfindungsgemäße Halbleiteranordnung 1 noch weitere Elemente tragen, hier sind zwei SMD-Bauteile 12 gezeigt, welche mit der Leiteranordnung 5 verbunden sind.
  • 2 zeigt Stadien eines Herstellungsverfahrens für eine erfindungsgemäße Halbleiteranordnung. In einem Schritt a wird ein Stanzgitter 2 bereitgestellt, welches in bekannter Weise hergestellt werden kann. In Schritt b wird eine Öffnung 27 in das Stanzgitter 21 eingebracht, beispielsweise durch Bohren, Fräsen oder Stanzen. Die Öffnung 27 reicht dabei durch das Stanzgitter 2 hindurch, von einer ersten Seite 23 bis zu einer zweiten Seite 24 des Stanzgitters 2. In einem Schritt c wird die Öffnung 27 mit elektrischem Isolatormaterial 62 gefüllt und eine elektrisch isolierende Schicht 4, durchaus aus dem gleichen Isolatormaterial, auf die zweite Seite 24 des Stanzgitters 2 aufgebracht. In Schritt d wird eine Leiteranordnung 5 auf die elektrisch isolierende Schicht 4 aufgebracht. In Schritt e wird ein Kanal 63 in dem elektrisch isolierenden Material 62 ausgebildet, und eine Innenwandung des Kanals 63 mit einer metallischen Schicht 61 versehen. Auf diese Weise wird eine Durchkontaktierung hergestellt. Es ist ferner gezeigt, dass sowohl die Leiteranordnung 5 als auch das Stanzgitter 2 weiter strukturiert werden können, das Stanzgitter 2 beispielsweise durch Fräsen. In Schritt f wird ein Halbleiterbauelement 3 mit dem Stanzgitter 2 verbunden und dabei eine elektrisch leitende Verbindung zwischen der ersten Seite 23 des Stanzgitters 2 und einem ersten Kontakt 31 des Halbleiterbauelements 3, sowie eine elektrisch leitende Verbindung zwischen der Durchkontaktierung, genauer der metallischen Schicht 61, und einem zweiten Kontakt 32 des Halbleiterbauelements 3 hergestellt.
  • 3 zeigt eine alternative Ausführungsform, in der eine zweite Lage einer Leiteranordnung 5 auf der zweiten Seite des Stanzgitters aufgebracht wird. Diese Ausführungsform des Verfahrens verläuft bis einschließlich Schritt d wie in 2 gezeigt. Das Stadium des Schrittes d ist hier als erstes gezeigt. Es wird hier lediglich die elektrisch isolierende Schicht 4 aus der 2 mit dem Bezugszeichen 41 versehen, und gleichfalls die Leiteranordnung 5 aus der 2 mit dem Bezugszeichen 51. In Schritt d1 wird eine weitere elektrisch isolierende Schicht 42 aufgebracht, welche die bisher ausgebildete Leiteranordnung 51 bedeckt. Auf der weiteren elektrisch isolierenden Schicht 42 wird eine weitere Leiteranordnung 52 ausgebildet. Dies kann man auch so ausdrücken, dass die Leiteranordnung auf dem Stanzgitter 2 eine erste Lage 51 und eine zweite Lage 52 aufweist. Die erste Lage 51 ist dabei von der zweiten Lage 52 durch die weitere elektrisch isolierende Schicht 42 getrennt. Die weiteren Schritte e und f verlaufen analog zur 2. In Schritt e wird ein Kanal 63 in dem elektrisch isolierenden Material 62 ausgebildet, und eine Innenwandung des Kanals 63 mit einer metallischen Schicht 61 versehen. Der Kanal 63 verläuft hier auch durch die elektrisch isolierenden Schichten 41 und 42, so dass es möglich ist, auch die zweite Lage 52 der Leiteranordnung mit der metallischen Schicht 61 zu verbinden. Auf diese Weise wird eine Durchkontaktierung hergestellt. Es ist ferner gezeigt, dass die Leiteranordnung 51, 52 weiter strukturiert werden kann. In Schritt f wird ein Halbleiterbauelement 3 mit dem Stanzgitter 2 verbunden, und dabei eine elektrisch leitende Verbindung zwischen der ersten Seite 23 des Stanzgitters 2 und einem ersten Kontakt 31 des Halbleiterbauelements 3, sowie eine elektrisch leitende Verbindung zwischen der Durchkontaktierung, genauer der metallischen Schicht 61, und einem zweiten Kontakt 32 des Halbleiterbauelements 3 hergestellt.
  • Das Herstellungsverfahren kann in Ausführungsformen weitere Schritte enthalten, beispielsweise können die Leiteranordnungen auf der zweiten Seite des Stanzgitters weiter strukturiert und dabei auch elektrische Kontakte zwischen Komponenten verschiedener Leiteranordnungen hergestellt werden. Ebenso kann das Stanzgitter weiter strukturiert werden, es können beispielsweise Kontakte zum Anschluss der erfindungsgemäßen Halbleiteranordnung an eine übergeordnete Schaltung ausgebildet werden. Auch Leiteranordnungen mit mehr als zwei Lagen sind auf der zweiten Seite des Stanzgitters denkbar. Ferner ist es möglich, zusätzliche Bauteile, etwa SMD-Bauteile 12 wie in 1 gezeigt, mit der Halbleiteranordnung 1 zu verbinden.
  • 4 zeigt einen Ausschnitt aus einem Ausführungsbeispiel einer erfindungsgemäßen Halbleiteranordnung 1. Ein Halbleiterbauelement 3 befindet sich zwischen einem ersten Stanzgitter 21 und einem zweiten Stanzgitter 22, wie bereits zu 1 beschrieben. Eine Leiteranordnung 5 ist zweilagig ausgebildet; entsprechende elektrisch isolierende Schichten 4 sind ebenfalls gezeigt. In der Leiteranordnung 5 ist ferner ein Sensor 8, beispielsweise ein Temperatursensor, vorgesehen. Der Sensor 8 ist elektrisch leitend mit der Leiteranordnung 5 verbunden, um seine Ausgangssignale über die Leiteranordnung 5 zur Verfügung zu stellen. Eine Durchkontaktierung 6 stellt über die metallische Schicht 61 eine elektrische Verbindung zwischen der Leiteranordnung 5 und einem zweiten Kontakt 32 des Halbleiterbauelements 3 her; zwischen dem zweiten Kontakt 32 und der metallischen Schicht 61 kann dabei eine Löt- und/oder Sinterverbindung bestehen. Gezeigt ist ferner der erste Kontakt 31 des Halbleiterbauelements 3, Vergussmasse 11 und ein Teil eines SMD-Bauteils 12. Man beachte, dass in dieser Ausführungsform auch die Durchkontaktierung 6 mit Vergussmasse 11 gefüllt ist. Wie bereits oben erwähnt, ist bei den erfindungsgemäßen Halbleiteranordnungen 1 die metallische Schicht 61 der Durchkontaktierung 6 durch elektrisches Isoliermaterial 62 gegen das erste Stanzgitter 21 elektrisch isoliert.
  • 5 und 6 zeigen Ausschnitte weiterer Ausführungsbeispiele der erfindungsgemäßen Halbleiteranordnung 1. Etliche gezeigte Elemente wurden bereits in 4 oder den 1 bis 3 beschrieben. Sowohl in 5 als auch 6 ist die Leiteranordnung 5 zweilagig ausgebildet, dementsprechend ist auch die elektrisch isolierende Schicht 4 zweilagig ausgebildet. Die Ausführungsbeispiele zeigen unterschiedlich ausgestaltete Durchkontaktierungen 6. 5 zeigt eine Durchkontaktierung 6, welche über ein Kontaktelement 64 mit einem zweiten Kontakt 32 des Halbleiterbauelements 3 verbunden ist; das Kontaktelement 64 kann insbesondere aus dem gleichen Material wie das Stanzgitter 21 bestehen, und bildet hier gewissermaßen einen Boden der Durchkontaktierung 6. Die metallische Schicht 61 steht dabei mit dem Kontaktelement 64 in elektrisch leitender Verbindung, und das Kontaktelement 64 bietet eine größere Kontaktfläche mit dem zweiten Kontakt 32 des Halbleiterbauelements 3 als die metallische Schicht 61 selbst in der Ausführungsform der 4. Zwischen dem Kontaktelement 64 und dem zweiten Kontakt 32 des Halbleiterbauelements 3 kann dabei eine Löt- und/oder Sinterverbindung bestehen. In 6 ist die Durchkontaktierung mit einer Kupferfüllung 65 ausgefüllt, statt Kupfer kann auch ein anderes geeignetes Metall verwendet werden. Auch auf diese Weise ergibt sich eine größere Kontaktfläche mit dem zweiten Kontakt 32 des Halbleiterbauelements 3 als in Fällen, wie in 4, in denen die elektrische Verbindung mit dem zweiten Kontakt des Halbeleiterbauelements 3 allein durch die metallische Schicht 61 der Durchkontaktierung 6 erfolgt. In 6 sind auch die Löt- und/oder Sinterschichten 9 gezeigt, über die erster Kontakt 31 und dritter Kontakt des Halbleiterbauelements 3 mit den Stanzgittern 21 bzw. 22 verbunden sind. Ebenso ist der zweite Kontakt 32 des Halbleiterbauelements 3 über eine solche Löt- und/oder Sinterschicht mit der metallischen Schicht 61 der Durchkontaktierung 6 verbunden.
  • Bezugszeichenliste
  • 1
    Halbleiteranordnung
    2
    Stanzgitter
    11
    Vergussmasse
    12
    SMD-Bauteil
    21
    erstes Stanzgitter
    22
    zweites Stanzgitter
    23
    erste Seite des ersten Stanzgitters
    24
    zweite Seite des ersten Stanzgitters
    25
    erste Seite des zweiten Stanzgitters
    26
    zweite Seite des zweiten Stanzgitters
    27
    Öffnung
    3
    Halbleiterbauelement
    31
    erster Kontakt
    32
    zweiter Kontakt
    4
    elektrisch isolierende Schicht
    41
    elektrisch isolierende Schicht
    42
    elektrisch isolierende Schicht
    5
    Leiteranordnung
    51
    erste Lage der Leiteranordnung
    52
    zweite Lage der Leiteranordnung
    6
    Durchkontaktierung
    61
    metallische Schicht
    62
    elektrisches Isolatormaterial
    63
    Kanal
    64
    Kontaktelement
    65
    Kupferfüllung
    7
    Steg
    8
    Sensor
    9
    Löt-/Sinterschicht
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2013/142867 A1 [0008]
    • US 6278179 B1 [0009]
    • EP 2477220 A2 [0010]
    • EP 1172850 A2 [0011]
    • EP 1411551 A1 [0012]
    • JP 2008270527 [0012]

Claims (10)

  1. Halbleiteranordnung (1) mit mindestens einem Halbleiterbauelement (3), einem ersten Stanzgitter (21), das auf einer ersten Seite (23) des ersten Stanzgitters (21) mit einem ersten Kontakt (31) des mindestens einen Halbleiterbauelements (3) elektrisch leitend verbunden ist; einer Leiteranordnung (5) auf einer zweiten Seite (24) des ersten Stanzgitters (5), welche der ersten Seite (23) gegenüberliegt; gekennzeichnet durch eine Durchkontaktierung (6), welche in dem ersten Stanzgitter (21) ausgebildet und von dem ersten Stanzgitter (21) elektrisch isoliert ist, und welche die Leiteranordnung (5) mit einem zweiten Kontakt (32) des Halbleiterbauelements (3) elektrisch leitend verbindet.
  2. Halbleiteranordnung (1) nach Anspruch 1, mit einem zweiten Stanzgitter (22), welches an einer ersten Seite (25) des zweiten Stanzgitters (22) mit einem dritten Kontakt des mindestens einen Halbleiterbauelements (3) elektrisch leitend verbunden ist.
  3. Halbleiteranordnung (1) nach Anspruch 2, wobei das zweite Stanzgitter (22) an einer zweiten Seite (26) des zweiten Stanzgitters (22), welche der ersten Seite (25) des zweiten Stanzgitters (22) gegenüberliegt, mit einem Kühlkörper verbunden ist.
  4. Halbleiteranordnung (1) nach Anspruch 2 oder 3, wobei das erste Stanzgitter (21) und das zweite Stanzgitter (22) durch mindestens einen Steg (7) wärmeleitend und/oder elektrisch leitend verbunden sind.
  5. Halbleiteranordnung (1) nach einem der vorausgehenden Ansprüche, wobei der zweite Kontakt (32) ein Steuerkontakt des Halbleiterbauelements (3) ist.
  6. Halbleiteranordnung (1) nach Anspruch 5, wobei die Leiteranordnung (5) eine Ansteuerschaltung für das Halbleiterbauelement (3) beinhaltet und diese Ansteuerschaltung über die Durchkontaktierung (6) mit dem Steuerkontakt (32) des Halbleiterbauelements (3) verbunden ist.
  7. Halbleiteranordnung (1) nach einem der vorhergehenden Ansprüche, wobei das Halbleiterbauelement (3) ein Leistungshalbleiter ist.
  8. Verfahren zur Herstellung einer Halbleiteranordnung (1), wobei das Verfahren zumindest die folgenden Schritte umfasst: a) Herstellen eines Stanzgitters (2); b) Einbringen von mindestens einer Öffnung (27) für eine Durchkontaktierung (6) in das Stanzgitter (2), welche von einer ersten Seite (23) des Stanzgitters (2) zu einer der ersten Seite (23) des Stanzgitters (2) gegenüberliegenden zweiten Seite (24) des Stanzgitters (2) reicht; c) Einbringen von elektrischem Isolatormaterial (62) in die mindestens eine Öffnung (27) für die Durchkontaktierung (6) und Aufbringen von elektrischem Isolatormaterial (4) auf zumindest einen Bereich auf der zweiten Seite (24) des Stanzgitters (2); d) Aufbringen mindestens einer Leiteranordnung (5) auf das elektrische Isolatormaterial (4) auf dem zumindest einen Bereich der zweiten Seite (24) des Stanzgitters (2); e) Herstellen der Durchkontaktierung (6) durch Herstellen eines Kanals (63) in dem in die jeweilige Öffnung (27) für die Durchkontaktierung (6) eingebrachten Isolatormaterial (62) und Aufbringen einer metallischen Schicht (61) auf eine Innenwandung des Kanals (63); f) Herstellen einer elektrisch leitenden Verbindung zwischen einem ersten Kontakt (31) eines Halbleiterbauelements (3) und der ersten Seite (23) des Stanzgitters (2), sowie einer elektrisch leitenden Verbindung zwischen der Durchkontaktierung (6) und einem zweiten Kontakt (32) des Halbleiterbauelements (3).
  9. Verfahren nach Anspruch 8, welches zusätzlich den Schritt umfasst: g) Herstellen einer elektrisch leitenden Verbindung zwischen einem dritten Kontakt des Halbleiterbauelements (3) und einem weiteren Stanzgitter (22), wobei das weitere Stanzgitter (22) dem mit dem ersten Kontakt (31) verbundenen Stanzgitter (2) gegenüberliegt.
  10. Verfahren nach Anspruch 9, welches zusätzlich den Schritt umfasst: h) Herstellen einer wärmeleitenden Verbindung zwischen dem weiteren Stanzgitter (22) und einem Kühlkörper.
DE102017109515.2A 2017-05-04 2017-05-04 Halbleiteranordnung und Verfahren zu deren Herstellung Pending DE102017109515A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102017109515.2A DE102017109515A1 (de) 2017-05-04 2017-05-04 Halbleiteranordnung und Verfahren zu deren Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017109515.2A DE102017109515A1 (de) 2017-05-04 2017-05-04 Halbleiteranordnung und Verfahren zu deren Herstellung

Publications (1)

Publication Number Publication Date
DE102017109515A1 true DE102017109515A1 (de) 2018-11-08

Family

ID=63895346

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017109515.2A Pending DE102017109515A1 (de) 2017-05-04 2017-05-04 Halbleiteranordnung und Verfahren zu deren Herstellung

Country Status (1)

Country Link
DE (1) DE102017109515A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019109461A1 (de) * 2019-04-10 2020-10-15 Schaeffler Technologies AG & Co. KG Leistungsmodul mit zwischenkreiskondensator
DE102019207012A1 (de) * 2019-05-15 2020-11-19 Zf Friedrichshafen Ag Elektronikmodul zur Leistungssteuerung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019109461A1 (de) * 2019-04-10 2020-10-15 Schaeffler Technologies AG & Co. KG Leistungsmodul mit zwischenkreiskondensator
DE102019207012A1 (de) * 2019-05-15 2020-11-19 Zf Friedrichshafen Ag Elektronikmodul zur Leistungssteuerung

Similar Documents

Publication Publication Date Title
DE102011083223B4 (de) Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte
EP2308274B1 (de) Leiterplatine mit elektronischem bauelement
DE102006009021B4 (de) Halbleiterbauelement mit Elektrodenteil
DE102006021959B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
EP2201585B1 (de) Elektrisches vielschichtbauelement
DE60029962T2 (de) Anordnung für die montage von chips auf leiterplatten
EP1772902B1 (de) Leistungshalbleitermodul mit Isolationszwischenlage und Verfahren zu seiner Herstellung
DE2542518B2 (de) Stromversorgungssystem fuer hochintegrierte halbleiterschaltungen
EP3361836B1 (de) Niederinduktive halbbrückenanordnung
DE19928788A1 (de) Elektronische Keramikkomponente
DE102014113519B4 (de) Elektronisches Bauelement, Anordnung und Verfahren
DE102017220175A1 (de) Platinentechnologie für leistungselektronische Schaltungen
DE102018121403A1 (de) Verfahren zur Herstellung einer stabilisierten Platine
DE102018104972B4 (de) Leiterplattenelement mit integriertem elektronischen Schaltelement, Stromrichter und Verfahren zum Herstellen eines Leiterplattenelements
DE102011080153A1 (de) Flexible verbindung von substraten in leistungshalbleitermodulen
EP3599636A1 (de) Keramischer schaltungsträger und elektronikeinheit
DE102017109515A1 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
WO2014202282A1 (de) Leiterplatte
DE102004058806A1 (de) Schaltungsstruktur auf einem Kühlkörper und Verfahren zur Herstellung derartiger Schaltungsstrukturen
DE102016211479A1 (de) Leistungsmodul
WO2013186035A1 (de) Optoelektronischer halbleiterchip
WO2017093116A1 (de) Elektronisches leistungsmodul
DE102017202329A1 (de) Multilayer-Leiterplatte sowie elektronische Anordnung mit einer solchen
DE102014109385A1 (de) Elektronische Bauteilanordnung
WO2020120287A1 (de) Träger, anordnung mit einem träger und verfahren zum herstellen eines trägers

Legal Events

Date Code Title Description
R012 Request for examination validly filed