WO2004068574A1 - Soi kontaktstruktur(en) und zugehöriges herstellungsverfahren - Google Patents

Soi kontaktstruktur(en) und zugehöriges herstellungsverfahren Download PDF

Info

Publication number
WO2004068574A1
WO2004068574A1 PCT/DE2004/000146 DE2004000146W WO2004068574A1 WO 2004068574 A1 WO2004068574 A1 WO 2004068574A1 DE 2004000146 W DE2004000146 W DE 2004000146W WO 2004068574 A1 WO2004068574 A1 WO 2004068574A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
substrate
metal
insulator
passivation
Prior art date
Application number
PCT/DE2004/000146
Other languages
English (en)
French (fr)
Inventor
Steffen Richter
Dirk Nuernbergk
Wolfgang Goettlich
Original Assignee
X-Fab Semiconductor Foundries Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE2003103643 external-priority patent/DE10303643B3/de
Application filed by X-Fab Semiconductor Foundries Ag filed Critical X-Fab Semiconductor Foundries Ag
Priority to PCT/DE2004/000146 priority Critical patent/WO2004068574A1/de
Priority to US10/543,896 priority patent/US7485926B2/en
Priority to EP04706605A priority patent/EP1595285A1/de
Priority to DE112004000646T priority patent/DE112004000646D2/de
Publication of WO2004068574A1 publication Critical patent/WO2004068574A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts

Definitions

  • the invention relates to SOI structures (silicon-on-insulator), in which there are electrical connections between component structures in the upper semiconductor layer insulated from the substrate and the semiconductor substrate, which lead through the insulator layer to the upper semiconductor layer.
  • SOI structures silicon-on-insulator
  • An SOI structure consists of a thin semiconductor layer, which is located on a thin oxide layer.
  • the oxide layer is usually produced as a buried oxide (BOX) and in turn lies on a semiconductor layer, generally a silicon layer, namely the silicon substrate, which usually has a thickness of 300 to 800 ⁇ m. This substrate is only used to handle the structure.
  • the actual component functions are implemented as in normal CMOS processes on homogeneous silicon wafers in the near-surface semiconductor layer.
  • the object of the invention is to provide an electrical connection of SOI component structures in an active silicon layer to the substrate, bypassing or avoiding rear-side metallization of the substrate.
  • the degree of integration of circuits should be increased. Components other than SOI technology should also be included.
  • an implementation establishes a connection of active structures on the upper side to the substrate.
  • This can be simple or multiple, as in the layer stack claimed, so that different component groups on the top can be connected separately to the substrate.
  • a connection of top-side component structures with doping regions in the substrate is also possible.
  • At least one layer sequence is applied to the insulator layer of the SOI wafer.
  • first passivation layer with an opening above the metal filling, over which lies a second layer as a metallization layer, which is conductively connected to the metal filling and makes electrical contact or a conductive structure to the substrate, to structures prepared on the front side of the SOI to contact to the substrate or to conductively connect.
  • FIG. 1 illustrates a first exemplary embodiment in which a substrate is contacted via a layer stack.
  • FIG. 1 illustrates the embodiment of Figure 1 with explanatory reference numerals.
  • FIG. 3 illustrates a further exemplary embodiment with a separate lateral connection additionally drawn in on the substrate, above the insulating layer 11, starting from the first metallization 70.
  • the active structures on the upper side are shown schematically here at 40 and 50 and were shown in FIG Figure 1 not shown separately.
  • FIG. 1 serves to explain the invention in more detail, it schematically shows the contacting of the substrate via a layer stack.
  • the bushing establishes a connection from the active structures on the top to the substrate.
  • This can be simple or multiple, as in the stack shown in Fig.1, so that different groups of components on the top can be connected separately to the substrate. It is also possible to connect the top-side component structures to doping regions in the substrate.
  • Contact occurs at the interfaces between the metal of the bushing and the substrate. This can be an ohmic contact or a Schottky contact. Both types are of technical importance and can be set in a targeted manner.
  • the contacting of the substrate according to FIG. 1 also shows FIG. 3.
  • the design is identical.
  • the added reference symbols are intended to give a more detailed explanation of the layer stack that is located at each passage 19, 20.
  • the substrate is contacted via the layer stack 80, which consists of several layers, in the example six layers.
  • the bushing 20 is a metallic filling of a hole or opening 19 in the insulator layer 11, which is the subject of an SOI wafer 10.
  • the substrate 13 carries the insulator 11, for example as a BOX layer. Above the insulator 11 there is an already structured semiconductor layer 12, which is shown in the left and right edge region as a structured residual layer 12 'and 12 "for at least partially holding active components.
  • These components are symbolically designated by 40 and 50 and are located on the left and to the right of the layer stack 80, which is arranged in an area which is free from the single-crystal semiconductor layer 12.
  • This area is denoted by 12a, the entire single-crystal semiconductor layer 12 being structured in this area, the area 12a free of this layer, the remaining layers 12 'and 12 "results.
  • the bushing 19 for example as an etched-through hole, is filled with a metal mass to create a metal layer (or a metal plug "plug") which essentially closes upwards and downwards with the insulator layer or is in contact with the substrate layer 13 downwards.
  • the feedthrough connects active structures 40, 50 on the upper side (front side V) of the SOI wafer to the substrate 13, which has a rear side R.
  • This implementation can be carried out in a single or multiple manner, as in the stack shown in FIG. In this way, different component groups on the upper side can each be connected separately to the substrate.
  • Components can also be or are connected to the same feedthrough hole or the conductive connection 20 in order to conductively connect multiple components to the same substrate location on the same feedthrough 19/20.
  • Doping regions can be provided on the surface of the substrate in the feedthrough opening 19. If no doping region is provided, a Schottky contact 13c is formed, as illustrated in FIG. 2. In the case of a doping region with p- or n-doping, an ohmic contact with the substrate 13 is formed. This interface area is called the "interface" between the metal of the bushing and the substrate.
  • the layer sequence 30 to 32 or nested 70 to 72 will be explained in the following.
  • the stack structure of the layers according to FIG. 2 results.
  • the substrate contact 20 is guided to the front side and built up layer by layer in order to be able to contact it metallically at different levels, at different heights or distances from the insulating layer 11.
  • These different levels are each spaced apart by a thickness of a passivation layer 70, 71, 72, which are arranged alternately in the stack and have a through opening, through which the metallic conductive structure 20 is reached by the metallization layers 70, 71, 72, so that a central one or internal passage through the stack, which lies above the feed-through opening 19 and is completely electrically conductive filled with metal.
  • the insulator layer is provided with the through hole 19 which extends as far as the substrate 13, in particular by etching. Multiple holes can be spaced apart and etched substantially simultaneously.
  • a metal feedthrough 20 is produced by filling the respective feedthrough hole 19. It ends with the insulator layer.
  • a perforated passivation layer 30 is applied above the metal bushing 20 as the first passivation, which has a lateral extension and rests on the insulator 11.
  • a metal layer 70 is applied, which extends through the perforated passivation layer at the opening and touches the metal layer 20 in an electrically conductive manner in the through hole, as shown at 70a.
  • the contact point 20a has a depression which essentially corresponds to the shape or extent of the opening through the passivation layer 30.
  • the first metal layer 70 can be structured in order to produce the electrical contact in the region of component structures.
  • the lateral interconnect 70a starting from the first metallization 70, this illustrates FIG. 3 as a further exemplary embodiment.
  • the laterally extending interconnect 70a reaches the structure 40 prepared in the active semiconductor layer 12 '.
  • This lateral connection extends on the first level (height level) above the surface of the insulator layer 11.
  • Another passivation layer 31 is applied to the metallization 70 and broken through, just like the first passivation layer 30.
  • the described sequence of layer pairs can be continued several times. So the second passivation 31 and the second metallization 71.
  • a third passivation 32 and a third metallization 72 can follow, as illustrated in FIG.
  • the passivation is broken in the area above the metallic feedthrough 20 to form a central or inner core made of metallic material for the conductive connection of the uppermost metallization layer 72 to the substrate 13 or to the ohmic or Schottky contact 13c.
  • the passivation layers are each reduced more in the lateral direction, the further they are from the insulator layer 11.
  • the stack tapers upwards, as can be seen in the section of FIGS. 1 to 3.
  • FIG. 3 shows an assumed metal track 72b on the third level, which passes over to a further prepared structure 50 in the active semiconductor layer 12 "and makes electrical contact there, like the laterally extending conductor track 70a to the first groomed structure 40 at the lowest level.
  • the various electrical tracks are brought together via the stacked metallization and from different levels in order to make electrical contact with them through the bushing 19/20 to the substrate 13.
  • the structures described, in particular the stack structure 80 are not round in their outer extent, preferably rectangular or square.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es werden eine Anordnung und ein Herstellungsverfahren zur elektrischen Verbindung von aktiven Halbleiterstrukturen in oder auf einer einkristallinen Siliziumschicht (12) auf der Vorderseite (V) von Silicon-on-Insulator-Halbleiterscheiben (SOI,10) mit dem Substrat (13) angegeben. Die elektrische Verbindung (20) erfolgt durch eine Isolatorschicht (11) hindurch. Ein Stapel von Schichten (30 bis 32, 70 bis 72) ist oberhalb des Verbindungsstücks (20) auf der Isolatorschicht (11) angeordnet.

Description

SOI-Kontaktstruktur(en) und zugehöriges Herstellungsverfahren
Die Erfindung bezieht sich auf SOI-Strukturen (Silicon-on-lnsulator), bei denen elektrische Verbindungen zwischen Bauelementstrukturen in der oberen vom Substrat isolierten Halbleiterschicht und dem Halbleitersubstrat bestehen, welche durch die Isolatorschicht zur oberen Halbleiterschicht führen.
Eine SOI-Struktur besteht aus einer dünnen Halbleiterschicht, welche sich auf einer dünnen Oxidschicht befindet. Die Oxidschicht wird üblicherweise als vergrabenes Oxid (buried oxide: BOX) erzeugt und liegt wiederum auf einer Halbleiterschicht, im allgemeinen einer Siliziumschicht, nämlich dem Siliziumsubstrat, welches gewöhnlich eine Dicke von 300 bis 800μm hat. Dieses Substrat dient nur zur Handhabung der Struktur. Die eigentlichen Bauelementefunktionen werden wie in gewöhnlichen CMOS- Prozessen auf homogenen Siliziumscheiben in der oberflächennahen Halbleiterschicht realisiert.
Ein wesentlicher Unterschied zu Standard CMOS-Prozessen besteht darin, daß die Bauelemente durch Gräben, die bis zur Isolationsschicht reichen, dielektrisch voneinander getrennt sind. Hierdurch wird die gegenseitige elektrische Beeinflussung der Bauelemente stark verringert. Diese dielektrische Isolation macht die SOI- Technologie auch für Hochvolt-Anwendungen geeignet.
Einerseits bringt es Vorteile mit sich, wenn die Bauelemente nicht über das Substrat miteinander gekoppelt sind. Es entfallen dadurch bestimmte unerwünschte Substrateffekte, wie z.B. Latch-Up, signifikante Sperrströme bei erhöhten
Temperaturen, erhöhte parasitäre Kapazitäten an den Source/Bulk- bzw. Drain/Bulk-pn Übergängen. Andererseits bringt es Vorteile mit sich, wenn eine Substratverbindung besteht, z.B. um bestimmte, im Substrat erzeugte aktive oder passive Strukturen mit in die Schaltung einschließen zu können. Auf diese Weise sind auch Bauelemente anderer, nicht der SOI-Technologie entsprechender Verfahrensweisen integrierbar. Elektrische Anschlüsse zum Substrat wären dann vorteilhaft. Die dafür verwendbare Rückseitenmetallisierung des Substrats ist jedoch kein Bestandteil der SOI- Technologie. Die entsprechenden Gehäuse sehen einen Rückseitenkontakt nicht vor und oft reicht bei Schaltkreisen die Anzahl der Pins nicht aus, um die Rückseite zu kontaktieren oder einen solchen Kontakt nach außen führen zu können. Aufgabe der Erfindung ist es, eine elektrische Verbindung von SOI- Bauelementstrukturen in einer aktiven Siliziumschicht mit dem Substrat unter Umgehung oder Vermeidung einer Rückseitenmetallisierung des Substrats anzugeben. Dabei soll der Integrationsgrad von Schaltungen erhöht werden. Auch andere als der SOI-Technologie entsprechende Bauelemente sollen einbezogen werden.
Die erfindungsgemäße Lösung ist im kennzeichnenden Teil des Anspruchs 1 oder 7 oder mit den Merkmalen der Ansprüche 11 oder 20 umschrieben. Weitere Ausgestaltungen der Erfindung sind in den Unteransprüchen enthalten.
Eine Durchführung stellt auf diese Weise eine Verbindung von aktiven Strukturen auf der Oberseite zu dem Substrat her. Diese kann einfach ausgeführt sein oder mehrfach, wie bei dem beanspruchten Schichtenstapel, so dass unterschiedliche Bauelementegruppen auf der Oberseite separat mit dem Substrat verbunden werden können.
Auch ist eine Verbindung von oberseitigen Bauelementestrukturen mit Dotierungsgebieten im Substrat möglich.
Auf der Isolatorschicht des SOI Wafers ist mindestens eine Schichtenfolge, bestehend aus jeweils zwei Schichten aufgebracht.
Von den Schichten liegt eine erste Passivierungsschicht mit einer Öffnung über der Metallfüllung, über der eine zweite Schicht als Metallisierungsschicht liegt, die mit der Metallfüllung leitend verbunden ist und elektrischen Kontakt bzw. eine Leitstruktur zu dem Substrat herstellt, um auf der Vorderseite des SOI präparierte Strukturen zum Substrat zu kontaktieren bzw. leitend zu verbinden.
Mehrfaches Wiederholen ergibt eine Folge aus jeweils einer Passivierungsschicht, welche eine Öffnung über dem Bereich der Metallfüllung besitzt, und jeweils einer Metallisierungsschicht, die über der Passivierungsschicht und dem Bereich der Metallfüllung liegt.
Elektrischer Kontakt wird zwischen dem Substrat und von auf der Scheibenvorderseite präparierten Strukturen hergestellt, so dass der Stapel von mehreren sich abwechselnden Metall- und Passivierungsschichten verschiedene leitfähige Höhenschichten besitzt, die einen unterschiedlichen Abstand von der Isolatorschicht haben. Ausführungsbeispiele erläutern und ergänzen die Erfindung, wobei gleiche Bezugszeichen gleiche Elemente beschreiben.
Figur 1 veranschaulicht ein erstes Ausführungsbeispiel, bei dem eine Kontaktierung eines Substrats über einen Schichtstapel erfolgt.
Figur 2 veranschaulicht das Ausführungsbeispiel von Figur 1 mit erläuternden Bezugszeichen.
Figur 3 veranschaulicht ein weiteres Ausführungsbeispiel mit zusätzlich eingezeichneter separater lateraler Verbindung auf dem Substrat, oberhalb der Isolierschicht 11 , ausgehend von der ersten Metallisierung 70. Die aktiven Strukturen auf der Oberseite sind hier schematisch bei 40 und 50 dargestellt, und waren zur Verdeutlichung eines Substratkontakts in Figur 1 nicht gesondert gezeigt.
Zur näheren Erläuterung der Erfindung dient Figur 1 , sie zeigt schematisch die Kontaktierung des Substrats über einen Schichtstapel.
Die Durchführung stellt auf diese Weise eine Verbindung von den aktiven Strukturen auf der Oberseite zu dem Substrat her. Diese kann einfach ausgeführt sein oder mehrfach, wie bei dem in Fig.1 gezeigten Stapel, so daß unterschiedliche Bauelementegruppen auf der Oberseite separat mit dem Substrat verbunden werden können. Auch ist die Verbindung der oberseitigen Bauelementestrukturen mit Dotierungsgebieten im Substrat möglich.
Mit den in der Figur 1 angegebenen Bezeichnungen ist diese selbsterklärend und bedarf keiner weiteren Erläuterung.
An den Schnittstellen zwischen dem Metall der Durchführung und dem Substrat entsteht ein Kontakt. Dieser kann ein ohmscher Kontakt sein oder ein Schottky-Kontakt. Beide Arten sind von technischer Bedeutung und können zielgerichtet eingestellt werden.
Die Kontaktierung des Substrats nach Figur 1 zeigt auch die Figur 3. Die Ausführung ist identisch. Die hinzugenommenen Bezugszeichen sollen eine detailliertere Erläuterung des Schichtenstapels geben, der sich bei jeder Durchführung 19,20 befindet. Die Kontaktierung des Substrat erfolgt ebenso wie die Figur 1 über den Schichtenstapel 80, der aus mehreren Schichten besteht, in Beispiel sechs Schichten. Die Durchführung 20 ist eine metallische Auffüllung eines Lochs oder Durchbruchs 19 in der Isolatorschicht 11 , die Gegenstand eines SOI-Wafers 10 ist. Das Substrat 13 trägt den Isolator 11 , beispielsweise als BOX-Schicht. Oberhalb des Isolators 11 ist eine bereits strukturiert dargestellte Halbleiterschicht 12, die in dem linken und rechten Randbereich als strukturierte Restschicht 12' und 12" zur zumindest teilweisen Aufnahme von aktiven Bauelementen dargestellt ist. Diese Bauelemente sind symbolisch mit 40 und 50 bezeichnet und befinden sich links und recht von dem Schichtenstapel 80, der in einem Bereich angeordnet ist, der von der einkristallinen Halbleiterschicht 12 frei ist. Dieser Bereich ist mit 12a bezeichnet, wobei die gesamte einkristalline Halbleiterschicht 12 durch Strukturierung in diesem Bereich, dem von dieser Schicht freien Bereich 12a, die Restschichten 12' und 12" ergibt.
Die Durchführung 19 als beispielsweise eingeätztes Durchführungsloch ist mit einer Metallmasse aufgefüllt, zur Schaffung einer Metallschicht (oder eines Metallpfropfens "Plug"), der nach oben und nach unten mit der Isolatorschicht im Wesentlichen abschließt bzw. nach unten auf der Substratschicht 13 berührend aufliegt.
Die Durchführung stellt auf diese Weise eine Verbindung von aktiven Strukturen 40,50 auf der Oberseite (Vorderseite V) des SOI-Wafers zu dem Substrat 13 her, welches eine Rückseite R besitzt.
Diese Durchführung kann einfach ausgeführt sein oder mehrfach, wie bei dem in Figur 1 gezeigten Stapel. So können unterschiedliche Bauelementegruppen auf der Oberseite jeweils separat mit dem Substrat verbunden werden. Unterschiedliche
Bauelemente (oder -gruppen) können auch mit demselben Durchführungsloch bzw. der leitenden Verbindung 20 verbunden sein oder werden, um mehrere Bauteile mit derselben Substratstelle an derselben Durchführung 19/20 leitend zu verbinden.
An der Oberfläche des Substrats in der Durchführungsöffnung 19 können - nicht gesondert dargestellte - Dotierungsgebiete vorgesehen sein. Ist kein Dotierungsgebiet vorgesehen, bildet sich ein Schottky-Kontakt 13c, wie in Figur 2 veranschaulicht. Bei einem Dotierungsgebiet mit p- oder n-Dotierung bildet sich ein ohmscher Kontakt zum Substrat 13. Dieser Grenzflächenbereich wird "Schnittstelle" genannt, zwischen dem Metall der Durchführung und dem Substrat.
Die Schichtenfolge 30 bis 32 bzw. darin verschachtelt 70 bis 72 soll im folgenden erläutert werden. Bei einem Herstellverfahren ergibt sich die Stapelstruktur der Schichten nach Figur 2. Der Substratkontakt 20 wird zur Vorderseite geführt und dort schichtenweise aufgebaut, um ihn in verschiedenen Ebenen, auf verschiedenen Höhen bzw. Abständen von der Isolierschicht 11 metallisch kontaktieren zu können. Diese verschiedenen Ebenen sind jeweils beabstandet um eine Dicke einer Passivierungsschicht 70,71 ,72, welche abwechselnd im Stapel angeordnet sind und eine Durchführungsöffnung besitzen, durch welche die metallische Leitstruktur 20 von den Metallisierungsschichten 70,71 ,72 erreicht wird, so dass sich ein zentraler oder innerer Durchgang durch den Stapel ergibt, der oberhalb der Durchführungsöffnung 19 liegt und gänzlich elektrisch leitend metallisch aufgefüllt ist.
An Stellen, die frei von der aktiven Halbleiterschicht 12 sind, also dem Graben 12a, wird die Isolatorschicht mit dem Durchführungsloch 19 versehen, das bis auf das Substrat 13 reicht, insbesondere durch eine Ätzung. Mehrere Löcher können beabstandet und im wesentlichen zeitgleich geätzt werden.
Eine Metalldurchführung 20 wird durch Auffüllen des jeweiligen Durchführungslochs 19 erzeugt. Sie schließt mit der Isolatorschicht ab.
Oberhalb der Metalldurchführung 20 wird eine durchbrochene Passivierungsschicht 30 als erste Passivierung aufgebracht, die eine laterale Erstreckung hat und auf dem Isolator 11 aufliegt. In einem weiteren Verfahrensschritt wird eine Metallschicht 70 aufgelegt, welche durch die durchbrochene Passivierungsschicht am Durchbruch hindurchreicht und elektrisch leitend die Metallschicht 20 im Durchführungsloch berührt, wie bei 70a dargestellt. Die Berührungsstelle 20a weist eine Vertiefung auf, welche im wesentlichen der Form oder Erstreckung des Durchbruchs durch die Passivierungsschicht 30 entspricht.
Gegebenenfalls kann die erste Metallschicht 70 strukturiert werden, um im Bereich von Bauelementstrukturen den elektrischen Kontakt herzustellen. Dieses veranschaulicht mit der lateralen Leitbahn 70a, ausgehend von der ersten Metallisierung 70, die Figur 3 als weiteres Ausführungsbeispiel. Die sich lateral erstreckende Leitbahn 70a erreicht die in der aktiven Halbleiterschicht 12' präparierte Struktur 40. Diese laterale Verbindung erstreckt sich auf der ersten Ebene (Höhenebene) oberhalb der Oberfläche der Isolatorschicht 11. Eine weitere Passivierungsschicht 31 wird auf die Metallisierung 70 aufgebracht und ebenso durchbrochen, wie schon die erste Passivierungschicht 30.
Die beschriebene Folge von Schichtenpaaren aus jeweils Passivierung und Metallisierung kann mehrfach fortgesetzt werden. So die zweite Passivierung 31 und die zweite Metallisierung 71. Eine dritte Passivierung 32 und eine dritte Metallisierung 72 können folgen, wie in Figur 2 veranschaulicht.
Jeweils durchbrochen ist die Passivierung im Bereich oberhalb der metallischen Durchführung 20, zur Bildung eines zentralen oder inneren Kerns aus metallischem Material zur leitenden Verbindung auch der obersten Metallisierungsschicht 72 bis zum Substrat 13 bzw. zum ohmschen oder Schottky-Kontakt 13c.
In lateraler Richtung sind die Passivierungschichten jeweils stärker reduziert, je weiter sie von der Isolatorschicht 11 entfernt sind. Der Stapel verjüngt sich nach aufwärts, wie das im Schnitt der Figuren 1 bis 3 ersichtlich ist.
In Figur 3 ist in einem weiteren Ausführungsbeispiel eine angenommene Metallbahn 72b auf der dritten Ebene gezeigt, welche zu einer weiteren präparierten Struktur 50 in der aktiven Halbleiterschicht 12" herüberreicht und dort eine elektrische Kontaktierung vornimmt, wie schon die lateral sich erstreckende Leiterbahn 70a zu der ersten präparierten Struktur 40 auf der untersten Höhenebene.
Die verschiedenen elektrischen Bahnen werden über die gestapelte Metallisierung und von unterschiedlichen Ebenen zusammengeführt, um sie gemeinsam durch die eine Durchführung 19/20 zum Substrat 13 elektrisch leitend zu kontaktieren.
In einer Aufsicht sind die beschriebenen Strukturen, insbesondere die Stapelstruktur 80 nicht rund in ihrer äußeren Erstreckung, bevorzugt rechteckig oder quadratisch.
Mehrere der beschriebenen Stapelstrukturen können jeweils in Bereichen angeordnet sein, die frei von der aktiven Halbleiterschicht sind und dem "Graben" 12a entsprechen.

Claims

Ansprüche:
1. Zur Vorderseite geführte Substratkontakte von Silicon-on-lnsulator Halbleiterscheiben (SOI), bestehend aus einer dünnen einkristallinen Siliziumschicht, welche sich auf einer dünnen Isolatorschicht befindet und diese
Doppelschicht von einem einkristallinen Halbleitersubstrat getragen wird, dadurch gekennzeichnet, daß die Isolatorschicht in von der einkristallinen Halbleiterschicht freien Bereichen Durchbrechungen aufweist, welche bis zum Substrat reichen und mit einem Metall gefüllt sind, und sich auf der Isolatorschicht mindestens eine Schichtenfolge, bestehend aus jeweils zwei Schichten befindet, wobei die erste eine Passivierungsschicht mit einer Öffnung über dem Bereich de Metallfüllung ist, über der die zweite als Metallisierungsschicht liegt, die mit der Metallfüllung verbunden ist und den elektrischen Kontakt zwischen dem Substrat und den auf der Scheibenvorderseite präparierten Strukturen herstellt.
2. Zur Vorderseite geführte Substratkontakte nach Anspruch 1 , dadurch gekennzeichnet, daß die Isolatorschicht eine Siliziumoxidschicht ist.
3. Zur Vorderseite geführte Substratkontakte nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Passivierungsschicht eine Siliziumnitridschicht ist.
4. Zur Vorderseite geführte Substratkontakte nach Anspruch 3, dadurch gekennzeichnet, daß das Substrat aus einer hochdotierten einkristallinen Siliziumscheibe besteht.
5. Zur Vorderseite geführte Substratkontakte nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Metallfüllung mit dem Substrat einen ohmschen Kontakt bildet.
6. Zur Vorderseite geführte Substratkontakte nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Metallfüllung mit dem Substrat einen Schottk Kontakt bildet.
7. Verfahren zur Herstellung von zur Vorderseite geführten Substratkontakten von Silicon-on-lnsulator (SOI) Halbleiterscheiben, mit folgenden Hauptarbeitsschritten an Stellen, die frei von der aktiven Halbleiterschicht sind, wird in die Isolatorschicht (Oxidschicht) ein Durchführungsloch bis auf das Substrat geätzt;
Herstellen einer Metalldurchführung durch Auffüllen des
Durchführungsloches mit einer Metallschicht, die mit der Isolatorschicht abschließt;
Erzeugung einer - an der Metalldurchführung durchbrochenen - Passivierungsschicht;
Aufbringen einer weiteren Metallschicht und ggf. Strukturierung derselben im Bereich der Bauelementestrukturen, die den elektrischen Kontakt zu den auf der Vorderseite in der aktiven Halbleiterschicht präparierten Strukturen herstellt; - Aufbringen einer weiteren Passivierungsschicht.
8. Verfahren nach Anspruch 7, wobei sich die Folge der Herstellung einer Passivierungsschicht, welche eine Öffnung über dem Bereich der Metallfüllung besitzt, und einer Metallisierungsschicht, die über dieser Passivierungsschicht und dem Bereich der Metallfüllung liegt und den elektrischen Kontakt zwischen dem
Substrat und von auf der Scheibenvorderseite präparierten Strukturen herstellt, mehrfach wiederholt, so daß ein Stapel von mehreren sich abwechselnden Metall- und Passivierungsschichten entsteht.
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die
Bedingungen an der Grenze Metall/Substrat so eingestellt werden, daß sich ein ohmscher Kontakt zum Substrat ausbildet.
10. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Bedingungen an der Grenze Metall/Substrat so eingestellt werden, daß sich ein
Schottky-Kontakt zum Substrat ausbildet.
11. Silicon-on-lnsulator Halbleiterscheibe mit zumindest einem zur Vorderseite (V) geführten Substratkontakt (13c,20), welche Scheibe (10) eine strukturierte einkristalline Halbleiterschicht (12;12',12") besitzt, welche sich auf einer Isolatorschicht (11) befindet, welche Schichten von einem einkristallinen Halbleitersubstrat (13) getragen werden, wobei
(i) die Isolatorschicht (11) in von der einkristallinen Halbleiterschicht freien Bereichen (12a) Durchbrechungen (19) aufweist, welche bis zum Substrat (13) reichen und mit einem Metall gefüllt sind (20), (ii) auf der Isolatorschicht mindestens eine Schichtenfolge, bestehend aus jeweils zwei Schichten (30,70;31 ,71 ) aufgebracht ist;
(iii) von den Schichten eine erste eine Passivierungsschicht (30) mit einer
Öffnung über der Metallfüllung (20) ist, über der eine zweite Schicht als eine Metallisierungsschicht (70) liegt, die mit der Metallfüllung leitend verbunden ist und elektrischen Kontakt bzw. eine Leitstruktur zu dem Substrat (13) herstellt, um auf der Vorderseite (V) präparierte Strukturen (40,50) zum
Substrat zu kontaktieren bzw. leitend zu verbinden.
12. Halbleiterscheibe nach Anspruch 11 , wobei die Isolatorschicht eine Siliziumoxidschicht ist.
13. Halbleiterscheibe nach Anspruch 11 oder 12, wobei die Passivierungsschicht (30) eine Siliziumnitridschicht oder eine Plasmanitridschicht ist.
14. Halbleiterscheibe nach Anspruch 13, wobei das Substrat aus hochdotiertem einkristallinem Silizium besteht.
15. Halbleiterscheibe nach einem der Ansprüche 11 bis 14, wobei die Metallfüllung o) mit dem Substrat einen ohmschen Kontakt bildet.
16. Halbleiterscheibe nach einem der Ansprüche 11 bis 14, wobei die
Metallfüllung (20) mit dem Substrat einen Schottky-Kontakt (13c) bildet.
16a. Halbleiterscheibe nach Anspruch 11 , wobei die Schichtenfolge (80) zumindest zweimal übereinander angebracht ist.
16b. Halbleiterscheibe nach Anspruch 11 , wobei die Schichtenfolge zumindest dreimal vorgesehen ist, zur Bildung eines Schichtenstapels mit metallischen Vertikalkern (20,70a,71a,72a). c. Halbleiterscheibe nach Anspruch 11 , wobei eine Randgeometrie der Schichtenfolge eckig ausgebildet ist.
d. Halbleiterscheibe nach Anspruch 11 , wobei die Schichten einer jeweiligen Schichtenfolge im wesentlichen eben ausgebildet sind.
17. Verfahren zur Herstellung von zu einer Vorderseite geführten Substratkontakten auf einer Silicon-on-lnsulator (SOI) Halbleiterscheibe, mit folgenden Schritten an Stellen, die frei von einer aktiven Halbleiterschicht (12; 12', 12") sind, wird in eine Isolatorschicht (11) zumindest ein Durchführungsloch bis auf das Substrat eingebracht;
Herstellen einer Metalldurchführung (20) durch Auffüllen des
Durchführungslochs mit einem Metall, welches mit der Isolatorschicht im
Wesentlichen abschließt;
Erzeugung einer - an der Metalldurchführung (20) unter- oder durchbrochenen - ersten Passivierungsschicht (30);
Aufbringen einer Metallschicht (70) auf die Passivierungsschicht (30);
Aufbringen einer weiteren Passivierungsschicht (31 ) auf die Metallschicht
(70).
18. Verfahren nach Anspruch 17, wobei die Folge der Herstellung der ersten
Passivierungsschicht, welche eine Öffnung über dem Bereich der Metallfüllung besitzt, und einer darüber angeordneten Metallisierungsschicht, die über der ersten Passivierungsschicht und dem Bereich der Metallfüllung liegt, um elektrischen Kontakt zwischen dem Substrat und von auf der Scheibenvorderseite präparierten Strukturen herzustellen, mehrfach wiederholt wird, so dass ein
Stapel von mehreren sich abwechselnden Metall- und Passivierungsschichten entsteht (30,70;31 , 71 ;32,72).
19. Verfahren nach Anspruch 17 oder 18, wobei Bedingungen an der Grenze von Metall (20) zum Substrat so eingestellt werden, dass sich ein ohmscher Kontakt zum Substrat ausbildet.
20. Verfahren nach Anspruch 17 oder 18, wobei Bedingungen an der Grenzfläche zwischen Metall (20) und Substrat so eingestellt werden, dass sich ein Schottky- Kontakt (13c) zum Substrat ausbildet.
21. Verfahren nach Anspruch 17, wobei die zumindest eine Öffnung (19) durch Ätzen eingebracht wird.
22. Verfahren nach Anspruch 17, wobei eine Strukturierung der Metallschicht (70,71) im Bereich von Bauelementestrukturen erfolgt, um elektrischen Kontakt zu den auf der Vorderseite in der aktiven Halbleiterschicht präparierten Strukturen herzustellen.
23. Verfahren nach Anspruch 17, wobei eine weitere Metallschicht (71) auf die weitere Passivierungsschicht (31) aufgebracht wird.
24. Verfahren nach Anspruch 17, wobei mehrere Durchführungslöcher und mehrere Metallfüllungen (20) vorgesehen sind, jede davon versehen mit einer Schichtenfolge aus mehreren Paaren von Passivierungs- und Metallschicht (30,70).
25. Verfahren nach Anspruch 17, wobei eine weiter entfernt von der
Isolatorschicht (11) liegende Schicht (73) der Schichtenfolge (80) eine geringere laterale Erstreckung besitzt, als eine näher zu der Isolatorschicht (11) liegende Schicht (30) der Schichtenfolge (80).
26. Verfahren nach Anspruch 17 oder 25, wobei die Schichten randseitig nicht rund ausgebildet sind.
27. Verfahren nach Anspruch 17, wobei zumindest zwei Bauelemente (40,50) auf zumindest zwei nicht gleichen Ebenen (70,71 ,72) des Schichtenstapels (80) elektrisch leitend (70a,72b) mit auf zumindest zwei nicht gleichen Ebenen vorgesehenen Metallisierungsschichten (70,72) des Stapels verbunden sind, zur gleichen Metallfüllung (20) leitfähig.
PCT/DE2004/000146 2003-01-30 2004-01-30 Soi kontaktstruktur(en) und zugehöriges herstellungsverfahren WO2004068574A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/DE2004/000146 WO2004068574A1 (de) 2003-01-30 2004-01-30 Soi kontaktstruktur(en) und zugehöriges herstellungsverfahren
US10/543,896 US7485926B2 (en) 2003-01-30 2004-01-30 SOI contact structures
EP04706605A EP1595285A1 (de) 2003-01-30 2004-01-30 Soi kontaktstruktur(en) und zugehöriges herstellungsverfahren
DE112004000646T DE112004000646D2 (de) 2003-01-30 2004-01-30 SOI Kontaktstruktur(en) und zugehöriges Herstellungsverfahren

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10303643.1 2003-01-30
DE2003103643 DE10303643B3 (de) 2003-01-30 2003-01-30 Verfahren zur Herstellung von Substratkontakten bei SOI-Schaltungsstrukturen
PCT/DE2004/000146 WO2004068574A1 (de) 2003-01-30 2004-01-30 Soi kontaktstruktur(en) und zugehöriges herstellungsverfahren

Publications (1)

Publication Number Publication Date
WO2004068574A1 true WO2004068574A1 (de) 2004-08-12

Family

ID=32826181

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2004/000146 WO2004068574A1 (de) 2003-01-30 2004-01-30 Soi kontaktstruktur(en) und zugehöriges herstellungsverfahren

Country Status (3)

Country Link
US (1) US7485926B2 (de)
EP (1) EP1595285A1 (de)
WO (1) WO2004068574A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007016257A1 (de) 2007-04-04 2008-10-09 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung eines elektrischen Trägerscheibenkontaktes mit vorderseitigem Anschluss

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485926B2 (en) * 2003-01-30 2009-02-03 X-Fab Semiconductor Foundries Ag SOI contact structures
DE102005046624B3 (de) * 2005-09-29 2007-03-22 Atmel Germany Gmbh Verfahren zur Herstellung einer Halbleiteranordnung
US7982281B2 (en) * 2007-07-25 2011-07-19 Infineon Technologies Ag Method of manufacturing a semiconductor device, method of manufacturing a SOI device, semiconductor device, and SOI device

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241211A (en) * 1989-12-20 1993-08-31 Nec Corporation Semiconductor device
US5569621A (en) * 1994-02-04 1996-10-29 Analog Devices, Incorporated Integrated circuit chip supported by a handle wafer and provided with means to maintain the handle wafer potential at a desired level
US5610083A (en) * 1996-05-20 1997-03-11 Chartered Semiconductor Manufacturing Pte Ltd Method of making back gate contact for silicon on insulator technology
JP2000012868A (ja) * 1998-06-23 2000-01-14 Toshiba Corp 半導体装置及びその製造方法
US6124615A (en) * 1998-05-04 2000-09-26 United Microelectronics Corp. Stacked semiconductor structure for high integration of an integrated circuit with junction devices
US6272736B1 (en) * 1998-11-13 2001-08-14 United Microelectronics Corp. Method for forming a thin-film resistor
US20020022328A1 (en) * 2000-07-12 2002-02-21 Chartered Semiconductor Manufacturing Ltd. Method of forming PID protection diode for SOI wafer
US20020045298A1 (en) * 2000-10-12 2002-04-18 Akira Takahashi Method for forming semiconductor device
US6407429B1 (en) * 1999-10-20 2002-06-18 Samsung Electronics Co., Ltd. Semiconductor device having silicon on insulator and fabricating method therefor
WO2002073667A2 (en) * 2001-03-14 2002-09-19 Honeywell International Inc. Formation of a frontside contact on silicon-on-insulator substrate

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665622A (en) * 1995-03-15 1997-09-09 International Business Machines Corporation Folded trench and rie/deposition process for high-value capacitors
CA2233096C (en) * 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
JP4437570B2 (ja) * 1999-07-12 2010-03-24 株式会社ルネサステクノロジ 半導体装置及び半導体装置の製造方法
JP3589997B2 (ja) * 2001-03-30 2004-11-17 株式会社東芝 赤外線センサおよびその製造方法
US7485926B2 (en) * 2003-01-30 2009-02-03 X-Fab Semiconductor Foundries Ag SOI contact structures
JP2005109346A (ja) * 2003-10-01 2005-04-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP4904815B2 (ja) * 2003-10-09 2012-03-28 日本電気株式会社 半導体装置及びその製造方法
JP2005175090A (ja) * 2003-12-09 2005-06-30 Toshiba Corp 半導体メモリ装置及びその製造方法
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US20080048186A1 (en) * 2006-03-30 2008-02-28 International Business Machines Corporation Design Structures Incorporating Semiconductor Device Structures with Self-Aligned Doped Regions
US7898014B2 (en) * 2006-03-30 2011-03-01 International Business Machines Corporation Semiconductor device structures with self-aligned doped regions and methods for forming such semiconductor device structures
US7718503B2 (en) * 2006-07-21 2010-05-18 Globalfoundries Inc. SOI device and method for its fabrication

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241211A (en) * 1989-12-20 1993-08-31 Nec Corporation Semiconductor device
US5569621A (en) * 1994-02-04 1996-10-29 Analog Devices, Incorporated Integrated circuit chip supported by a handle wafer and provided with means to maintain the handle wafer potential at a desired level
US5610083A (en) * 1996-05-20 1997-03-11 Chartered Semiconductor Manufacturing Pte Ltd Method of making back gate contact for silicon on insulator technology
US6124615A (en) * 1998-05-04 2000-09-26 United Microelectronics Corp. Stacked semiconductor structure for high integration of an integrated circuit with junction devices
JP2000012868A (ja) * 1998-06-23 2000-01-14 Toshiba Corp 半導体装置及びその製造方法
US6272736B1 (en) * 1998-11-13 2001-08-14 United Microelectronics Corp. Method for forming a thin-film resistor
US6407429B1 (en) * 1999-10-20 2002-06-18 Samsung Electronics Co., Ltd. Semiconductor device having silicon on insulator and fabricating method therefor
US20020022328A1 (en) * 2000-07-12 2002-02-21 Chartered Semiconductor Manufacturing Ltd. Method of forming PID protection diode for SOI wafer
US20020045298A1 (en) * 2000-10-12 2002-04-18 Akira Takahashi Method for forming semiconductor device
WO2002073667A2 (en) * 2001-03-14 2002-09-19 Honeywell International Inc. Formation of a frontside contact on silicon-on-insulator substrate

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 2000, no. 04 31 August 2000 (2000-08-31) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007016257A1 (de) 2007-04-04 2008-10-09 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung eines elektrischen Trägerscheibenkontaktes mit vorderseitigem Anschluss

Also Published As

Publication number Publication date
EP1595285A1 (de) 2005-11-16
US20060160339A1 (en) 2006-07-20
US7485926B2 (en) 2009-02-03

Similar Documents

Publication Publication Date Title
DE1514818C3 (de)
DE102016114912B4 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE1933731C3 (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltung
DE69025886T2 (de) Verfahren zum teilweisen Anfüllen von Kontakten oder Durchführungen verschiedener Tiefe
DE112010000142B4 (de) Kostenoptimiertes Verfahren zum Bilden von hoch dichten passiven Kondensatoren zum Ersetzen diskreter Kondensatoren unter Verwendung eines kostenoptimierten modularen 3D-Wafer-Wafer-Integrationsschemas
DE102011088581B4 (de) Verfahren zur Herstellung von Gehäuseverbindungen und damit hergestelltes Bauelement
DE102007063728B4 (de) Halbleiterbauelementanordnung mit einem Trench-Transistor
DE69931890T2 (de) Integrierter Leistungsschaltkreis mit vertikalem Stromfluss und dessen Herstellungsverfahren
DE102020008064B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
WO2010081603A1 (de) Halbleiterschaltung mit durchkontaktierung und verfahren zur herstellung vertikal integrierter schaltungen
DE102014110450B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE19654280A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE112014001786T5 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
EP0698293B1 (de) Verfahren zur herstellung eines halbleiterbauelements mit stromanschlüssen für hohe integrationsdichte
DE102014211904B4 (de) Halbleitervorrichtung
DE102019123600B4 (de) Abschirmstruktur für rückseitige substrat-durchkontaktierungen (tsvs)
EP1595285A1 (de) Soi kontaktstruktur(en) und zugehöriges herstellungsverfahren
DE102022132305A1 (de) Genutetes bondpad in einer wafer-stapelstruktur
DE19918671B4 (de) Vertikal integrierbare Schaltung und Verfahren zu ihrer Herstellung
DE10205122A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102007010884B4 (de) Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einem Trench-Transistor und Halbleiterbauelementanordnung mit einem Trench-Transistor
DE4309898B4 (de) Verfahren zur Herstellung eines Bipolartransistors mit einer Polysiliziumschicht zwischen einem Halbleiterbereich und einem Oberflächenelektrodenmetall
DE102017120574B4 (de) Hochspannungs-widerstandsbauelement
DE102017212763A1 (de) Eine Vorrichtung und ein Verfahren zum Herstellen einer Vorrichtung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004706605

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2006160339

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10543896

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2004706605

Country of ref document: EP

DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
WWP Wipo information: published in national office

Ref document number: 10543896

Country of ref document: US