DE102007016257A1 - Verfahren zur Herstellung eines elektrischen Trägerscheibenkontaktes mit vorderseitigem Anschluss - Google Patents

Verfahren zur Herstellung eines elektrischen Trägerscheibenkontaktes mit vorderseitigem Anschluss Download PDF

Info

Publication number
DE102007016257A1
DE102007016257A1 DE200710016257 DE102007016257A DE102007016257A1 DE 102007016257 A1 DE102007016257 A1 DE 102007016257A1 DE 200710016257 DE200710016257 DE 200710016257 DE 102007016257 A DE102007016257 A DE 102007016257A DE 102007016257 A1 DE102007016257 A1 DE 102007016257A1
Authority
DE
Germany
Prior art keywords
carrier
carrier disc
circuit
electrical connection
disc contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE200710016257
Other languages
English (en)
Inventor
Alexander Dr. Hölke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Priority to DE200710016257 priority Critical patent/DE102007016257A1/de
Priority to PCT/EP2008/054123 priority patent/WO2008122624A2/de
Publication of DE102007016257A1 publication Critical patent/DE102007016257A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Element Separation (AREA)

Abstract

Es wird ein Verfahren zur einfachen Herstellung einer vorderseitigen Bondinsel zum elektrischen Anschluss der Trägerscheibe bei Bauelementen der SOI-Technologie beschrieben. Die Bondinsel wird am Ende des CMOS-Prozesses ausgebildet. Es werden Kosten eingespart und es wird eine höhere Variabilität der elektrischen Anschlussmöglichkeiten erreicht.

Description

  • Die Erfindung bezieht sich auf Bauelemente der SOI-Technologie (Semiconductor On Insulator) unter Einsatz dicker Schichten auf der Silizium-Trägerscheibe, wobei die Schichtdicken in der Größenordnung von einigen µm liegen und es darauf ankommt, die Silizium-Trägerscheibe elektrisch zu kontaktieren.
  • Die elektrische Kontaktierung der Trägerscheibe von der Vorderseite der SOI-Scheibe ist von der Dünnschicht-SOI-Technologie her bekannt (z. B. US 5 314 841 ; WO 01/99180 , DE OL 2004/068 574 ). Bei dünnen Schichten kann die Herstellung des Rückseitenkontaktes gut in den CMOS-Prozess integriert werden. Durch einen zusätzlichen Ätzschritt wird die vergrabene Oxidschicht von der Vorderseite aus durchdrungen und die Trägerscheibe freigelegt. Die Kontaktierung kann dann mittels der im Prozess vorhandenen Schritte erfolgen. Die Planarisierung ist wegen der dünnen Schichten ausreichend und bedarf keiner besonderen Maßnahmen.
  • Bei Dickschicht-SOI-Technologien, bei denen die Schichtdicke allein schon mehrere µm beträgt, kann die Verfahrensweise der Dünnschicht-SOI-Technologie nicht angewendet werden, da diese eine unzureichende Planarisierung verursachen würde, die zum Ausschuss führt. Eine Lösung für die Dickschicht-SOI-Technologie ist aus der US 5 479 048 bekannt, welche jedoch einen erheblichen Aufwand beinhaltet. Sie beruht auf der Herstellung von speziellen Kontaktgräben, ähnlich den Islationsgräben (Trenches), die neben den Isolationsgräben erzeugt werden. Diese Gräben werden mit leitfähigem Material verfüllt und müssen danach planarisiert werden. Der aufwändige Grabenprozess muss also zweimal durchgeführt werden. Die Ausbeute wird dadurch negativ beeinflusst.
  • Die einfache Variante der Kontaktierung der Rückseite der Trägerscheibe mittels eines Leitklebers ist ebenfalls aufwändig und teuer und lässt keinen Spielraum für das Anlegen unterschiedlicher Potenziale, z. B. auch bei Vorhandensein mehrerer Trägerscheibenkontakte auf einem Bauelementechip oder bei Einbeziehung bestimmter Trägerscheibenbereiche eines Chip zur Ausbildung von zusätzlichen Bauelementestrukturen.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren nach dem Oberbegriff des Anspruchs 1 so zu gestalten, dass die Technologie zur Herstellung von Trägerscheibenkontakten vereinfacht wird, wodurch Kosten eingespart werden, die Ausbeute steigt und sich die Zuverlässigkeit verbessert sowie differenzierte Anwendungen, z. B. für unterschiedliche elektrische Potenziale von Rückseitenanschlüssen ermöglicht werden.
  • Gelöst wird die Aufgabe mit den im Anspruch 1 angegebenen Merkmalen.
  • Der Gegenstand des Anspruchs 1 weist die Vorteile auf, dass auf aufwändige Verfüllungs- und Planarisierungsschritte innerhalb des technologischen Verfahrensschrittablaufs verzichtet werden kann, wodurch Kosten eingespart werden, Ausbeute und Zuverlässigkeit der Bauelemente steigen und eine größere Variabilität des Einsatzes der Bauelemente gegeben ist.
  • Vorteilhafte Ausgestaltungen des Gegenstandes des Anspruchs 1 sind in den Unteransprüchen angegeben.
  • Ohne besonderen Mehraufwand können mehrere Trägerscheibenkontakte auf einem Chip hergestellt werden, wodurch auch mehrere Trägerscheibenkontaktierungen gleichen Potenzials an unterschiedlichen Stellen der Schaltung erfolgen können und/oder auch mit unterschiedlichen Potenzialen, wenn z. B. die Trägerscheibe zur Herstellung von so genannten vergrabenen Bauelementestrukturen mit einbezogen wird.
  • Das in der 1 angegebene Ausführungsbeispiel verdeutlicht die Einfachheit einer erfindungsgemäß hergestellten Trägerscheibenkontaktierstelle auf dem Chip und bedarf keiner weiteren Erläuterung.
    • 1
    Metallisierungsstapel
    2
    Aktives Silizium
    3
    Vergrabene Oxidschicht (BOX)
    4
    Trägerscheibe
    5
    Metallschicht der Trägerscheibenkontaktierstelle (Bondinsel)
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 5314841 [0002]
    • - WO 01/99180 [0002]
    • - DE 2004/068574 [0002]
    • - US 5479048 [0003]

Claims (7)

  1. Verfahren zur Herstellung eines elektrischen Trägerscheibenkontaktes mit vorderseitigem Anschluss für CMOS-Bauelemente der SOI-Technologie unter Einsatz dicker Schichten in der Größenordnung von einigen µm auf der Silizium-Trägerscheibe, wobei am Ende des CMOS-Prozesses die Trägerscheibe durch Ätzung einer Einsenkung in der Größe einer Bondinsel, die durch den gesamten Stapel aus Zwischenisolatoren, aktivem Silizium und vergrabenem Oxid reicht, freigelegt wird, wonach in diesem Gebiet die Bondinsel mittels einer Metallisierungsebene mit nachfolgender Strukturierung ausgebildet wird, mittels dieser später im Montageprozess durch Drahtbonden eine elektrische Verbindung zu anderen Bondinseln des Bauelementes hergestellt wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass im Montageprozess durch Drahtbonden eine elektrische Verbindung mit dem Gehäuse hergestellt wird.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass im Montageprozess durch Drahtbonden eine elektrische Verbindung mit dem Gehäuse und mit einer externen Schaltung auf einer Leiterplatte hergestellt wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass mehrere Trägerscheibenkontakte auf einem Chip hergestellt werden.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Trägerscheibenkontaktstellen im elektrisch nicht aktiven Gebiet der Schaltung liegen.
  6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Trägerscheibenkontaktstellen sowohl im elektrisch nicht aktiven als auch im elektrisch aktiven Gebiet der Schaltung liegen.
  7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Trägerscheibenkontaktstellen gleichzeitig die elektrische Isolation zweier im Trägerscheibenkontaktgebiet angrenzenden Bereiche unterschiedlicher Potenziale einer Schaltung realisieren.
DE200710016257 2007-04-04 2007-04-04 Verfahren zur Herstellung eines elektrischen Trägerscheibenkontaktes mit vorderseitigem Anschluss Withdrawn DE102007016257A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE200710016257 DE102007016257A1 (de) 2007-04-04 2007-04-04 Verfahren zur Herstellung eines elektrischen Trägerscheibenkontaktes mit vorderseitigem Anschluss
PCT/EP2008/054123 WO2008122624A2 (de) 2007-04-04 2008-04-04 Verfahren zur herstellung eines elektrischen trägerscheibenkontakts für einen vorderseitigen anschluss

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200710016257 DE102007016257A1 (de) 2007-04-04 2007-04-04 Verfahren zur Herstellung eines elektrischen Trägerscheibenkontaktes mit vorderseitigem Anschluss

Publications (1)

Publication Number Publication Date
DE102007016257A1 true DE102007016257A1 (de) 2008-10-09

Family

ID=39736160

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200710016257 Withdrawn DE102007016257A1 (de) 2007-04-04 2007-04-04 Verfahren zur Herstellung eines elektrischen Trägerscheibenkontaktes mit vorderseitigem Anschluss

Country Status (2)

Country Link
DE (1) DE102007016257A1 (de)
WO (1) WO2008122624A2 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5314841A (en) 1993-04-30 1994-05-24 International Business Machines Corporation Method of forming a frontside contact to the silicon substrate of a SOI wafer
US5479048A (en) 1994-02-04 1995-12-26 Analog Devices, Inc. Integrated circuit chip supported by a handle wafer and provided with means to maintain the handle wafer potential at a desired level
US6133625A (en) * 1998-03-13 2000-10-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
WO2001099180A2 (en) 2000-06-16 2001-12-27 Advanced Micro Devices, Inc. Novel frontside contact to substrate of soi device
WO2004068574A1 (de) 2003-01-30 2004-08-12 X-Fab Semiconductor Foundries Ag Soi kontaktstruktur(en) und zugehöriges herstellungsverfahren

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1514595A (en) * 1975-03-03 1978-06-14 Hughes Aircraft Co Package for hermetically sealing electronic circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5314841A (en) 1993-04-30 1994-05-24 International Business Machines Corporation Method of forming a frontside contact to the silicon substrate of a SOI wafer
US5479048A (en) 1994-02-04 1995-12-26 Analog Devices, Inc. Integrated circuit chip supported by a handle wafer and provided with means to maintain the handle wafer potential at a desired level
US6133625A (en) * 1998-03-13 2000-10-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
WO2001099180A2 (en) 2000-06-16 2001-12-27 Advanced Micro Devices, Inc. Novel frontside contact to substrate of soi device
WO2004068574A1 (de) 2003-01-30 2004-08-12 X-Fab Semiconductor Foundries Ag Soi kontaktstruktur(en) und zugehöriges herstellungsverfahren

Also Published As

Publication number Publication date
WO2008122624A3 (de) 2009-01-08
WO2008122624A2 (de) 2008-10-16

Similar Documents

Publication Publication Date Title
US6803302B2 (en) Method for forming a semiconductor device having a mechanically robust pad interface
DE102013214483B4 (de) Feldemissionsvorrichtungen und Verfahren zu ihrer Herstellung
DE102013211597B4 (de) ASIC-Bauelement mit einem Durchkontakt
DE102011053149C5 (de) Die-Anordnung und Verfahren zum Prozessieren eines Dies
JP2008258258A (ja) 半導体装置
CN101771013A (zh) 半导体装置及其制造方法
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
CN105720027A (zh) 半导体器件以及其制造方法
DE102009041463A1 (de) Halbleitervorrichtung mit mehreren Halbleitersubstraten und Verfahren zu deren Fertigung
JP2012033861A (ja) 積層半導体基板および積層チップパッケージ並びにこれらの製造方法
DE102015108246B4 (de) Gemoldete Chippackung und Verfahren zum Herstellen derselben
DE102005022017B3 (de) Verfahren zur Herstellung von Chip-Stapeln sowie zugehörige Chip-Stapel
WO2011151098A4 (de) Bauelement mit einer durchkontaktierung und verfahren zu dessen herstellung
DE102008058001A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE102013106378A1 (de) Chipgehäuse und verfahren zur herstellung eines chipgehäuses
DE102014224559A1 (de) Mikromechanische Sensorvorrichtung und entsprechendes Herstellungsverfahren
US20080284009A1 (en) Dimple free gold bump for drive IC
DE102015122294A1 (de) Isolierter Die
DE102021200073A1 (de) Herstellungsverfahren für ein mikromechanisches Bauelement und entsprechendes mikromechanisches Bauelement
DE102014211904A1 (de) Halbleitervorrichtung
CN107230671A (zh) 半导体集成电路芯片以及半导体集成电路晶片
DE102007016257A1 (de) Verfahren zur Herstellung eines elektrischen Trägerscheibenkontaktes mit vorderseitigem Anschluss
DE102014226436A1 (de) Mikromechanische Sensorvorrichtung und entsprechendes Herstellungsverfahren
DE102007002807B4 (de) Chipanordnung
DE102009046549A1 (de) Halbleitervorrichtung mit mehreren über einen Bondhügel als Flip-Chip gebondeten Substraten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee