DE102015108246B4 - Gemoldete Chippackung und Verfahren zum Herstellen derselben - Google Patents

Gemoldete Chippackung und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE102015108246B4
DE102015108246B4 DE102015108246.2A DE102015108246A DE102015108246B4 DE 102015108246 B4 DE102015108246 B4 DE 102015108246B4 DE 102015108246 A DE102015108246 A DE 102015108246A DE 102015108246 B4 DE102015108246 B4 DE 102015108246B4
Authority
DE
Germany
Prior art keywords
electronic
molded
chip
encapsulation
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015108246.2A
Other languages
English (en)
Other versions
DE102015108246A1 (de
Inventor
Franz Gabler
Horst Theuss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102015108246A1 publication Critical patent/DE102015108246A1/de
Application granted granted Critical
Publication of DE102015108246B4 publication Critical patent/DE102015108246B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/8392—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Gemoldete Chippackung, aufweisend:einen elektronischen Chip, angeordnet auf einer Stützstruktur und eine Vorderseite und eine Rückseite aufweisend, wobei mindestens zwei elektronische Kontakte auf dem elektronischen Chip ausgebildet sind, wobei ein erster der mindestens zwei elektronischen Kontakte auf der Vorderseite und ein zweiter der elektronischen Kontakte auf der Rückseite ausgebildet ist;eine selektive Isolierschicht, mindestens teilweise auf einem der elektronischen Kontakte angeordnet; undeine gemoldete Kapselung, mindestens die Rückseite des elektronischen Chips und Seitenwände des elektronischen Chips bedeckend, wobei die gemoldete Kapselung ein Matrixmaterial und ein leitfähiges Füllmaterial aufweist,wobei die selektive Isolierschicht elektrisch isolierend ist und das leitfähige Füllmaterial und die gemoldete Kapselung elektrisch leitfähig sind.

Description

  • Technisches Gebiet
  • Verschiedene Ausführungsformen beziehen sich auf eine gemoldete Chippackung und ein Verfahren zum Herstellen einer gemoldeten Chippackung.
  • Allgemeiner Stand der Technik
  • Gehäuste integrierte Schaltkreise sind im Stand der Technik wohlbekannt. Zum Beispiel ist ein integrierter Schaltkreis aus US 2014/0061878 A1 bekannt, der durch ein Haftmaterial (adhesive material) gekapselt ist, wobei das Haftmaterial an der Rückseite des Chips durch Druck, Dispensieren, Drucken oder Rotationsbeschichten aufgebracht wird. Dieses Haftmaterial, das an die Rückseite des Chips aufgebracht wird, wird dann auch verwendet, um einen Träger an der Rückseite des Chips zu befestigen.
  • Ferner werden in vielen technischen Gebieten gemoldete Chippackungen, z. B. so genannte gemoldete Leistungsmodule, verwendet, um Strom für elektronische Komponenten oder Bauelemente bereitzustellen oder zu schalten. Diese gemoldeten Chippackungen umfassen ein Formmaterial anstelle eines Haftmaterials, wobei das gemoldete Material verwendet wird, um durch einen Formprozess eine Kapselung zu bilden. Ein mögliches Gebiet ist zum Beispiel der Automobilbereich oder unterbrechungsfreie Stromversorgungen. Die meisten der gemoldeten Leistungsmodule umfassen mindestens einen Transistor, z. B. einen IGBT (insulated gate bipolar transistor, Bipolartransistor mit isolierter Gate-Elektrode) oder ein MOSFET. Üblicherweise werden die elektronischen Module in der Form von so genannten Packungen, die ein Gehäuse oder eine Kapselung umfassen, bereitgestellt.
  • Insbesondere im Fall von gemoldeten Leistungspackungen, d.h. elektronischen Chips, gepackt durch das Formen eines Formmaterials um dieselben, die zum Schalten von Strom verwendet werden oder dem Bereitstellen einer bestimmten Menge von Strom, und nicht nur geringe Stromsignale (Information), muss die in den Packungen produzierte Wärme von den Packungen dissipiert werden. Im Fall einer gemoldeten Kapselung kann die Wärmedissipation wegen eines isolierenden Effekts des Kapselungsmaterials begrenzt sein.
  • Ferner beschreibt US 2007/0262432 A1 eine Halbleitervorrichtung, die Halbleitervorrichtungskomponenten, darunter einen Halbleiterchip und einen Chipträger, aufweist, welche in eine Kunststoffgehäusezusammensetzung eingebettet sind. Die Halbleitervorrichtungskomponenten enthalten teilweise Kupfer oder weisen kupferhaltige Beschichtungen und/oder Beschichtungsstrukturen auf. Die kupferhaltigen Bereiche der Halbleitervorrichtungskomponenten weisen eine haftungsfördernde Schicht mit Kupfer(II)oxid-Whiskern auf denjenigen Oberflächen auf, die mit der Kunststoffgehäusezusammensetzung in Kontakt stehen.
  • US 2012/0280382 A1 beschreibt ein Halbleiterpackage. Das Halbleiterpackage beinhaltet ein Substrat, beispielsweise ein Schaltungssubstrat, einen auf dem Schaltungssubstrat montierten Halbleiterchip, ein Formteil, das den Halbleiterchip und das Schaltungssubstrat bedeckt. Zudem weist das Formteil ein erstes Temperaturregelelement auf sowie ein Wärmeableitungselement, das das Formteil bedeckt.
  • US 2009/0026560 A1 beschreibt eine Sensorvorrichtung mit einem Träger, einem auf dem Träger montierten Halbleitersensor und einer aktiven Oberfläche. Kontaktelemente verbinden den Träger elektrisch mit dem Halbleitersensor. Eine Schutzschicht aus einem anorganischen Material bedeckt zumindest die aktive Oberfläche und die Kontaktelemente.
  • US 2007/0090539 A1 beschreibt eine Halbleitervorrichtung, die einen Schaltungsträger mit einer Anzahl von internen Kontaktflächen aufweist sowie einen Halbleiterchip mit einer aktiven Oberfläche und einer Anzahl von Chipkontaktflächen aufweist. Bonddrahtverbindungen sind zwischen den Chipkontaktflächen und den internen Kontaktflächen des Schaltungsträgers angeordnet. Die Verbindungspunkte zwischen den Chip-Kontaktflächen und den Bonddrähten und/oder die Verbindungspunkte zwischen den internen Kontaktflächen und den Bonddrähten sind mit einer korrosionsbeständigen Schicht beschichtet.
  • US 2012/0139120 A1 beschreibt eine Halbleitervorrichtung mit einer Vielzahl von Halbleiterchips, die derart auf einem Träger montiert sind, dass ihre aktiven Oberflächen zu dem Träger hin ausgerichtet sind. Ein Verkapselungsmittel wird über den Halbleiterchips und dem Träger aufgebracht. Durch eine Oberfläche des Verkapselungsmittels werden Öffnungen gebildet, um das Verkapselungsmittel in unterschiedliche Segmente zu unterteilen. Der Träger wird entfernt. Über dem Verkapselungsmittel und dem Halbleiterchip wird nachfolgend eine Verbindungsstruktur ausgebildet.
  • Zusammenfassung
  • Verschiedene Ausführungsformen stellen eine gemoldete Chippackung (chip package) bereit, die einen auf einer Stützstruktur angeordneten elektronischen Chip aufweist und eine Vorderseite und eine Rückseite aufweist, wobei mindestens zwei elektronische Kontakte auf dem elektronischen Chip ausgebildet sind, wobei ein erster der mindestens zwei elektronischen Kontakte an der Vorderseite ausgebildet ist und ein zweiter der elektronischen Kontakte an der Rückseite ausgebildet ist; eine selektive Isolierschicht, die zumindest teilweise auf einem der elektronischen Kontakte angeordnet ist; und eine gemoldete Kapselung, die mindestens die Rückseite des elektronischen Chips und die Seitenwände des elektronischen Chips bedeckt, wobei die gemoldete Kapselung ein Matrixmaterial und ein leitfähiges Füllmaterial aufweist. Die selektive Isolierschicht ist elektrisch isolierend und das leitfähige Füllmaterial und die gemoldete Kapselung sind elektrisch leitfähig.
  • Ferner stellen verschiedenen Ausführungsformen ein Verfahren zum Herstellen einer gemoldeten Chippackung bereit, wobei das Verfahren das Anordnen eines elektronischen Chips auf einer Stützstruktur aufweist; das Ausbilden einer Isolierschicht auf mindestens Teilen des elektronischen Chips; und das Formen einer Kapselung, mittels Verwendens eines Formmaterials, das ein Matrixmaterial und ein leitfähiges Füllmaterial aufweist, welche den elektronischen Chip und die Stützstruktur mindestens teilweise bedeckt. Die Isolierschicht ist elektrisch isolierend und das leitfähige Füllmaterial und die Kapselung sind elektrisch leitfähig.
  • Darüber hinaus stellen verschiedene Ausführungsformen ein Verfahren zum Herstellen einer gemoldeten Chippackung bereit, wobei das Verfahren das Bereitstellen eines Leadframes aufweist, der wenigstens einen Chipaufnahmebereich aufweist; das Anordnen eines elektronischen Chips, der mindestens ein Kontaktpad an einer Vorderseite des elektronischen Chips aufweist, auf dem Chipaufnahmebereich; das Verbinden des mindestens einen Kontaktpads mit einem Teil des Leadframes mittels einer elektrisch leitfähigen Struktur; das selektive Ausbilden einer Isolierschicht auf der elektrisch leitfähigen Struktur; und das Formen einer Kapselung, durch Verwendung eines Formmaterials, das ein Matrixmaterial und ein leitfähiges Füllmaterial aufweist, welche mindestens die elektrisch leitfähige Struktur bedeckt. Die Isolierschicht ist elektrisch isolierend und das leitfähige Füllmaterial und die Kapselung sind elektrisch leitfähig.
  • Figurenliste
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen im Allgemeinen über die verschiedenen Ansichten hinweg auf die gleichen Teile. Die Zeichnungen sind nicht notwendigerweise maßstabsgerecht. Stattdessen liegt die Betonung im Allgemeinen darauf, die Prinzipien der Erfindung zu veranschaulichen. In der folgenden Beschreibung werden verschiedene Ausführungsformen unter Bezugnahme auf die folgenden Zeichnungen beschrieben; es zeigen:
    • 1A bis 1C veranschaulichen schematisch einen Prozessablauf eines Verfahrens zum Herstellen einer gemoldeten Chippackung nach einem ersten Ausführungsbeispiel;
    • 2A bis 2D veranschaulichen schematisch einen Prozessablauf eines Verfahrens zum Herstellen einer gemoldeten Chippackung nach einem zweiten Ausführungsbeispiel; und
    • 3 zeigt ein Flussdiagramm eines Verfahrens zum Herstellen einer gemoldeten Chippackung.
  • Ausführliche Beschreibung
  • Im Folgenden werden weitere Ausführungsbeispiele eines elektronischen Moduls, eines elektronischen Systems, und eines Verfahrens zum Herstellen eines elektronischen Systems erklärt. Es sollte beachtet werden, dass die Beschreibung spezifischer Merkmale im Kontext eines spezifischen Ausführungsbeispiels auch mit anderen Ausführungsbeispielen kombiniert werden kann.
  • Das Wort „beispielhaft“ wird hier im Sinne von „als ein Beispiel, Fallbeispiel, oder der Veranschaulichung dienend“ verwendet. Alle Ausführungsformen oder Auslegungen, die hier als Ausführungsbeispiele beschrieben werden, sind nicht zwingend als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Auslegungen zu verstehen.
  • Verschiedene Ausführungsbeispiele stellen ein Verfahren zum Herstellen einer gemoldeten Chippackung bereit, wobei ein Formprozess angewendet wird, um eine Kapselung für mindestens einen elektronischen Chip, angeordnet auf einer Stützstruktur oder Stützträger, wie einem Leadframe oder einem temporärer Träger, bereitzustellen. Ferner ist der elektronische Chip elektrisch mit einer elektrisch leitfähigen Struktur, wie einem Bonddraht, verbunden, die von einer Isolierschicht, oder einer optionalen Umverdrahtungsschicht, bedeckt ist. Insbesondere wird während des Formprozesses eine Formmasse (molding compound) oder Formmaterial (molding material) verwendet, das ein Matrixmaterial oder eine Matrixverbindung umfasst, in welchem/welcher eine große Menge eines leitfähigen (elektrisch und/oder thermisch leitfähigen) Füllmaterials, z. B. Metallpartikel, enthalten ist. Zum Beispiel kann das Formmaterial ein nicht-klebendes oder nicht-haftendes (non-sticky or nonadhesive) Material sein. Insbesondere kann das leitfähige Füllmaterial durch Partikel gebildet sein, die in dem Matrixmaterial gleichmäßig dispergiert sind.
  • Insbesondere kann die Stützstruktur ein Leadframe, ein Träger oder ein temporärer Träger, wie ein Embedded Wafer Layer Ball Grid Array (EWLB) oder Ähnliches sein. Zum Beispiel kann die Kapselung an der Rückseite des elektronischen Chips gebildet sein und kann die Rückseite des elektronischen Chips komplett bedecken. Insbesondere umfasst die Rückseite des elektronischen Chips mindestens einen elektrischen Kontakt, der mit der Kapselung, welche eine Erdung für den elektronischer Chip und die gemoldete Chippackung bilden kann, kontaktiert oder elektrisch verbunden ist. Außerdem kann die Kapselung wegen einer guten thermischen Leitfähigkeit des Formmaterials, einschließlich des leitfähigen Füllmaterials, eine Wärmesenke bilden.
  • Insbesondere kann das leitfähige Füllmaterial thermisch und/oder elektrisch leitfähig sein. Zum Beispiel kann das leitfähige Füllmaterial eine spezifische elektrische Leitfähigkeit von über 10•106S/m und/oder eine thermische Leitfähigkeit von über 70 W/mK aufweisen. Es sollte beachtet werden, dass das Formen einer Formmasse oder eines Formmaterials unterschieden werden muss vom Bilden einer Kapselung durch ein Haftmaterial. Insbesondere kann ein Formmaterial ein nicht-klebendes oder nicht-haftendes Material sein, während das Haftmaterial Hafteigenschaften aufweist. Ferner sollte beachtet werden, dass das Anwenden eines Haftmaterials verschieden ist vom Formen einer Packung (package) oder eines Gehäuses, da das Anwenden eines Haftmaterials sich ausschließlich auf eine Bond- oder Hafttechnik beziehen kann, angewendet zum Beispiel dazu, weitere Komponenten anzubringen oder anzuhaften.
  • Durch das Bereitstellen einer gemoldeten Kapselung, die eine relativ große Menge oder einen relativ großen Anteil eines (thermisch und/oder elektrisch) leitfähigen Füllmaterials umfasst, kann es möglich sein, ein einfaches und effizientes Herstellungsverfahren zum Bereitstellen eines guten thermischen Kontaktierens für elektronische Chips, z. B. einen Leistungstransistor oder Ähnliches, zu ermöglichen, und daher die Wärmedissipation desselben zu verbessern. Prinzipiell kann die Formmasse eine Wärmesenke für den elektronischen Chip oder den verpackten Chip bilden. Das heißt, die Packung, oder genauer die Kapselung oder Formmasse wirkt als die Wärmesenke. Im Fall von elektronischen Chips, die einen vertikalen Stromfluss aufweisen (Rückseitenkontakt), kann die Kapselung nicht nur als Schutzhülle verwendet werden, sondern kann auch als Kontaktschicht für den Rückseitenkontakt/die Rückseitenkontakte verwendet werden, und kann einen elektrisch leitfähigen Pfad für die rückseitigen Kontakte bilden. Zusätzlich kann die Bereitstellung von gemoldeter Kapselung, die das leitfähige Füllmaterial einschließt, ein kostengünstiger Weg zum Bereitstellen eines Halbleitergehäuses oder einer Halbleiterpackung sein, das/die eine große Wärmeproduktion aufweist.
  • Im Folgenden sind Ausführungsbeispiele der gemoldeten Chippackung beschrieben. Die Merkmale und Elemente, welche mit Bezug auf diese Ausführungsformen beschrieben werden, können jedoch auch mit Ausführungsbeispielen des Verfahrens zum Herstellen der gemoldeten Chippackung kombiniert werden.
  • Nach einem Ausführungsbeispiel der gemoldeten Chippackung ist das leitfähige Material ein wärmeleitfähiges Material, das einen Wärmeleitfähigkeitskoeffizienten von mehr als 70 W/mK aufweist.
  • Insbesondere kann der Wärmeleitfähigkeitskoeffizient mehr als 100 W/mK betragen, genauer mehr als 200 W/mK oder sogar mehr als 300 W/mK. Es kann daher möglich sein, dass der Gesamtwärmeleitfähigkeitskoeffizient des Formmaterials, d. h. einschließlich des Matrixmaterials, hoch genug sein kann, um die Verwendung der gemoldeten Kapselung als Wärmesenke zu ermöglichen.
  • Nach einem Ausführungsbeispiel der gemoldeten Chippackung ist das leitende Material ein elektrisch leitendes Material, das eine spezifische elektrische Leitfähigkeit von mehr als 10•106S/m aufweist.
  • Insbesondere kann die spezifische elektrische Leitfähigkeit größer als 20•106S/m sein, genauer größer als 30•106S/m oder sogar größer als 40•106S/m. Es kann daher möglich sein, dass die Kapselung ebenfalls zum Bereitstellen eines elektrischen Kontakts, z. B. der Erdung, verwendet werden kann.
  • Nach einem Ausführungsbeispiel umfasst die gemoldete Chippackung ferner eine Umverdrahtungsschicht, die elektrisch mit mindestens einem der elektronischen Kontakte verbunden ist.
  • Durch das Bereitstellen einer Umverdrahtungsschicht auf einer oder beiden Hauptseiten oder Hauptoberflächen der Stützstruktur oder des elektronischen Chips kann es möglich sein, einen effizienten Weg zum Kontaktieren einer Mehrzahl von elektrischen Kontakten oder Anschlüssen des elektronischen Chips bereitzustellen.
  • Nach einem Ausführungsbeispiel der gemoldeten Chippackung umfasst die Isolierschicht als Isoliermaterial mindestens ein Material ausgewählt aus der Gruppe bestehend aus Parylen; Amid; Passivierungsmaterialien; und Oxiden.
  • Im Allgemeinen kann die Isolierschicht alle Materialien umfassen oder daraus bestehen, die elektrisch isolierend sind und als dünne Schichten abgeschieden oder angewendet werden können. Insbesondere wird die Isolierschicht durch einen chemischen Gasphasenabscheidungsprozess gebildet. Der Bildungsprozess kann ein selektiver Bildungsprozess sein, bei dem eine Maske verwendet wird. Oder die Isolierschicht kann als eine kontinuierliche Schicht, die die gesamte Oberfläche bedeckt, gebildet werden und anschließend mit einem Muster versehen oder strukturiert werden.
  • Nach einem Ausführungsbeispiel der gemoldeten Chippackung ist die Stützstruktur ein Leadframe.
  • Nach einem Ausführungsbeispiel der gemoldeten Chippackung ist der erste Kontakt mit dem Leadframe durch eine elektrisch leitfähige Struktur elektrisch verbunden, wobei die selektive Isolierung auf der leitfähigen Struktur gebildet wird.
  • Insbesondere ist die elektrisch leitfähige Struktur ein leitfähiger Verbindungsanschluss (interconnect), z. B. ein Draht, Bonddraht oder Clip. Zum Beispiel kann die elektrisch leitfähige Struktur ein den ersten Kontakt elektrisch mit einem Kontaktbereich des gemoldeten Leadframes verbindender Bonddraht sein.
  • Nach einem Ausführungsbeispiel der gemoldeten Chippackung bedeckt die Isolierschicht Teile des Leadframes.
  • Nach einem Ausführungsbeispiel der gemoldeten Chippackung weist die Isolierschicht eine Dicke von weniger als 100 Mikrometern auf.
  • Insbesondere kann die Dicke weniger als 50 Mikrometer betragen, genauer zwischen 0,1 Mikrometer und 50 Mikrometer, noch genauer zwischen 0,1 Mikrometer und 25 Mikrometer oder sogar zwischen 0,1 Mikrometer und 10 Mikrometer oder weniger als 5 Mikrometer. Durch Bereitstellen einer solchen Isolierschicht kann es möglich sein, die gemoldete Kapselung als Wärmesenke zu verwenden, sowie als Erdungsanschluss der gemoldeten Chippackung.
  • Nach einem Ausführungsbeispiel umfasst die gemoldete Chippackung eine Mehrzahl von elektronischen Chips.
  • Im Folgenden sind Ausführungsbeispiele des Verfahrens zum Herstellen einer gemoldeten Chippackung beschrieben. Die Merkmale und Elemente, welche mit Bezug auf diese Ausführungsbeispiel beschrieben werden, können jedoch auch mit Ausführungsbeispielen der gemoldeten Chippackung kombiniert werden.
  • Nach einem Ausführungsbeispiel des Verfahrens wird eine Mehrzahl von elektronischen Chips auf der Stützstruktur angeordnet, bevor die Kapselung geformt wird, und das Verfahren umfasst ferner das Vereinzeln der elektronischen Chips nachdem die Kapselung geformt wurde.
  • Daher kann eine Mehrzahl von gemoldeten Chippackungen gebildet oder hergestellt werden, jede mindestens einen elektronischen Chip umfassend.
  • Nach einem Ausführungsbeispiel des Verfahrens wird das Formen ausgeführt durch einen der Prozesse aus der Gruppe von Prozessen bestehend aus: Formpressen (compression molding); Spritzpressen (transfer molding); und Spritzgießen (injection molding).
  • Nach einem Ausführungsbeispiel des Verfahrens ist die Stützstruktur ein temporärer Träger, wobei das Verfahren ferner das Entfernen der Stützstruktur nach dem Formen der Kapselung umfasst; und das Ausbilden einer Umverdrahtungsschicht, die mindestens einen Kontakt des elektronischen Chips kontaktiert.
  • Insbesondere kann die Umverdrahtungsschicht an der Vorderseite des elektronischen Chips gebildet, platziert oder angeordnet werden. Zusätzlich oder alternativ dazu kann eine weitere Umverdrahtungsschicht an der Rückseite des Chips und/oder an der Vorderseite des Chips gebildet werden. Insbesondere kann die Stützstruktur ein Embedded Wafer Ball Grid Array oder Ähnliches sein.
  • Nach einem Ausführungsbeispiel des Verfahrens weist die Isolierschicht eine Dicke von weniger als 15 Mikrometern auf.
  • Insbesondere kann die Dicke der Isolierschicht abhängig sein vom Spannungsniveau, welches innerhalb des elektronischen Chips und/oder der gemoldeten Chippackung verwendet wird. Zum Beispiel kann sie weniger als 10 Mikrometer, vorzugsweise weniger als 5 Mikrometer, oder sogar weniger als 2,5 Mikrometer betragen. Es sollte beachtet werden, dass die Isolierschicht von einer Kapselung, welche üblicherweise für Chippackungen verwendet wird, unterschieden werden muss, da diese Kapselungen Dicken aufweisen, welche viel dicker sind, z. B. in der Größenordnung von mindestens hunderten von Mikrometern oder sogar Millimetern.
  • Nach einem Ausführungsbeispiel des Verfahrens wird die Isolierschicht durch einen chemischen Gasphasenabscheidungsprozess gebildet.
  • Insbesondere kann eine Maske während des Formprozesses verwendet werden, um das Isoliermaterial ausschließlich selektiv anzuwenden oder aufzutragen. Alternativ dazu kann eine kontinuierliche Isolierschicht gebildet, z. B. abgeschieden werden, und Teile oder Bereiche der kontinuierlichen Isolierschicht können dann nachträglich selektiv entfernt werden.
  • Nach einem Ausführungsbeispiel des Verfahrens wird das leitfähige Füllmaterial durch Metallpartikel gebildet.
  • Insbesondere können die Metallpartikel Kupfer, Silber, Gold, Aluminium, Nickel oder Ähnliches oder Legierungen davon sein.
  • Nach einem Ausführungsbeispiel des Verfahrens ist das Matrixmaterial ein Material ausgewählt aus der Gruppe bestehend aus: Duroplast-Material; und Thermoplast-Material.
  • Nach einem Ausführungsbeispiel des Verfahrens kann das Füllmaterial zwischen 10 Vol.-% und 95 Vol.-% des Formmaterials ausmachen.
  • Insbesondere kann das Füllmaterial bis zu zwischen 25 Vol.-% und 90 Vol.-%, genauer zwischen 40 Vol.-% und 90 Vol.-% betragen.
  • 1A bis 1C veranschaulichen schematisch einen Prozessablauf eines Verfahrens zum Herstellen einer gemoldeten Chippackung nach einem ersten Ausführungsbeispiel.
  • Insbesondere zeigt 1A einen Chipträger 100, z. B. einen Leadframe oder ein Metallgitter, der/das einen Chipaufnahmebereich 101 und einen Anschlussbereich 102 aufweist. Auf dem Chipaufnahmebereich 101 ist ein elektronischer Chip 103 angebracht, z. B. durch Diebonding durch eine Bindeschicht oder Bondingschicht (nicht gezeigt). Wie in 1A gezeigt ist der elektronische Chip 103 nach oben gerichtet am Chipträger angebracht, d. h. die Rückseite des elektronischen Chips, mindestens einen elektronischen Kontakt 104 umfassend, ist an den Chipträger gebondet, während die Vorderseite des Chips (Kontakt- oder Signalflächen oder elektronische Kontakte enthaltend oder darauf angeordnet aufweisend) eine freie Seite des elektronischen Chips bildet. Um dies zu veranschaulichen ist eine Kontaktfläche 105 durch ein Ende einer elektrisch leitfähigen Struktur 106 kontaktiert, z. B. ein Bonddraht oder Clip, dessen anderes Ende mit dem Anschlussbereich 102 auf der anderen Seite kontaktiert ist. Daher bildet die elektrisch leitfähige Struktur 106 einen Verbindungsanschluss.
  • 1B veranschaulicht den nächsten Schritt des Verfahrens von 1. Insbesondere wird eine Isolierschicht 110 über dem elektronischen Chip gebildet, und insbesondere auf dem Verbindungsanschluss 106 und auf Teilen des Chipträgers 100. Die Isolierschicht 110 kann zum Beispiel als dünne Beschichtung von weniger als 10 Mikrometer gebildet werden. Insbesondere kann der Beschichtungsprozess ein chemischer Gasphasenabscheidungsprozess unter Verwendung einer Maske, um eine selektive Beschichtung oder einen selektiven Isolierungsprozess durchzuführen, sein. Ein geeignetes Material für die Beschichtung oder Isolierschicht 110 kann Parylen sein. Alternativ dazu kann die Isolierschicht 110 als kontinuierliche Schicht eines Isoliermaterials gebildet werden, von der nachträglich einige Regionen oder Bereiche entfernt werden können. Diese Isolierschicht 110 kann insbesondere in dem Fall, in dem die nachträglich gemoldete Kapselung eine relativ hohe Leitfähigkeit aufweist, durch die Tatsache, dass sie das Bilden von Kurzschlüssen verhindert, nützlich sein.
  • 1C veranschaulicht den nächsten Schritt des Verfahrens von 1. Insbesondere wird eine Kapselung 120 über dem elektronischen Chip 103 und der elektrisch leitfähigen Struktur 107 gebildet. Die Kapselung wird durch einen Formprozess wie Formpressen, Spritzpressen oder Spritzgießen gebildet. Zum Bilden der Kapselung wird ein Formmaterial verwendet, das ein Matrixmaterial, z. B. ein Thermoplas-Material oder Duroplast-Material, umfasst, in welches eine große Menge eines leitfähigen (thermisch und elektrisch) Materials eingebracht ist. Das leitfähige Material kann daher ein Füllmaterial, z. B. Metallpartikel gebildet aus Gold, Silber, Kupfer oder Nickel oder Legierungen davon, bilden. Prinzipiell ist die gemoldete Chippackung 140 nach diesem Schritt hergestellt. Nachträglich können einige elektrische Kontakte mit der Packung kontaktiert werden.
  • 2A bis 2D veranschaulichen schematisch einen Prozessablauf eines Verfahrens zum Herstellen einer gemoldeten Chippackung nach einem zweiten Ausführungsbeispiel.
  • Insbesondere zeigt 2A einen Chipträger 200, z. B. einen temporären Träger, wie eine Embedded Wafer Ball Grid Array-Schicht, an welcher zwei elektronischer Chips 203, durch z. B. Diebonding, angebracht sind. Wie in 2A gezeigt sind die elektronischen Chips 203 nach oben gerichtet am Chipträger oder Stützwafer angebracht, d. h. die Vorderseite des elektronischen Chips, die elektronischen Kontakte 205 umfassend, ist an den Chipträger gebondet. Elektrische(r) Kontakt(e) 204 an der Rückseite des elektronischer Chips, welche(r) zum Erden verwendet werden kann/können, liegt/liegen frei. Ferner wird eine Isolierschicht 210 über dem elektronischen Chip gebildet, und insbesondere auf Teilen der Rückseite der elektronischen Chips. Die Isolierschicht 210 kann zum Beispiel als dünne Beschichtung von weniger als 10 Mikrometer gebildet werden. Insbesondere kann der Beschichtungsprozess ein chemischer Gasphasenabscheidungsprozess unter Verwendung einer Maske, um eine selektive Beschichtung oder einen selektiven Isolierungsprozess durchzuführen, sein. Ein geeignetes Material für die Beschichtung oder Isolierschicht 210 kann Parylen sein. Alternativ dazu kann die Isolierschicht 210 als kontinuierliche Schicht eines Isoliermaterials gebildet werden, von dem nachträglich einige Regionen oder Bereiche entfernt werden. Diese Isolierschicht 210 kann insbesondere in dem Fall, in dem die nachträglich gemoldete Kapselung eine relativ hohe Leitfähigkeit aufweist, durch die Tatsache, dass sie das Bilden von Kurzschlüssen verhindert, nützlich sein.
  • 2B veranschaulicht den nächsten Schritt des Verfahrens von 2. Insbesondere wird der Stützwafer oder temporäre Träger entfernt und die Kapselung 220 wird über dem elektronischen Chip 203 gebildet. Die Kapselung wird durch einen Formprozess wie Formpressen, Spritzpressen oder Spritzgießen gebildet. Zum Bilden der Kapselung wird ein Formmaterial verwendet, das ein Matrixmaterial, z. B. ein Thermoplast-Material oder Duroplast-Material, umfasst, in welches eine große Menge eines leitfähigen (thermisch und elektrisch) Materials eingebracht ist. Das leitfähige Material kann daher ein Füllmaterial, z. B. Metallpartikel gebildet aus Gold, Silber, Kupfer oder Nickel oder Legierungen davon, bilden. Es sollte beachtet werden, dass der temporäre Träger bevor oder nach dem Bilden der Kapselung entfernt werden kann.
  • 2C veranschaulicht den nächsten Schritt des Verfahrens von 2. Insbesondere wird die Umverdrahtungsschicht 230, die isolierende Teile 231 und Leiterpfade 232 umfasst, an der Vorderseite (welche durch das Entfernen des temporären Trägers freigelegt wird) gebildet oder angebracht. Es sollte beachtet werden, dass selbstverständlich mehrere Umverdrahtungsschichten gebildet werden können.
  • 2D veranschaulicht den nächsten Schritt des Verfahrens von 2. Insbesondere wird ein Vereinzelungsschritt veranschaulicht, der die beiden gekapselten elektronischen Chips 203 voneinander trennt. Es sollte beachtet werden, dass selbstverständlich mehr als zwei elektronische Chips in dem temporären Träger angeordnet sein können. Nach dem Vereinzelungsschritt kann die Chippackung durch elektrisches Kontaktieren der Rückseite, durch die Formmasse oder Kapselung hindurch, vervollständigt werden.
  • 3 zeigt ein Flussdiagramm eines Verfahrens 300 zum Herstellen einer gemoldeten Chippackung. Insbesondere umfasst das Verfahren 300 zum Herstellen einer gemoldeten Chippackung das Anordnen eines elektronischen Chips auf einer Stützstruktur (Schritt 301), welche zum Beispiel ein temporärer Träger (wie ein ELWB) oder ein Leadframe sein kann. Nachträglich wird eine Isolierschicht auf mindestens Teilen des elektronischen Chips gebildet, z. B. auf elektrischem Kontakt oder elektrischen Kontakten, elektrisch leitfähigen Strukturen, dem elektronischen Chip und/oder Teilen der Stützstruktur (Schritt 302). Dann wird eine Kapselung unter Verwendung eines Formmaterials, welches ein Matrixmaterial und ein leitfähiges Füllmaterial umfasst, und welche den elektronischen Chip und mindestens teilweise die Stützstruktur bedeckt, geformt (Schritt 303).
  • Zusammenfassende Ausführungsbeispiele können eine gemoldete Chippackung und ein Verfahren zum Herstellen derselben mit einer guten thermischen Verbindung des jeweiligen elektronischen Chips, wie einem Transistor, zur gemoldeten Kapselung oder Packung bereitstellen. Um zu ermöglichen dass die gemoldete Kapselung nicht nur als Bedeckung oder Schutzschicht, sondern auch zum Bereitstellen eines elektrischen Rückseitenkontakts, verwendet werden kann, kann eine zusätzliche Isolierschicht selektiv auf dem elektronischen Chip und/oder Chipträger gebildet werden. Diese Isolierschicht kann durch einen gewöhnlichen Abscheidungsprozess, wie chemischer Gasphasenabscheidung, gebildet werden, und kann in dem Sinne selektiv sein, dass spezifische elektrische(r) Kontakt(e) oder Kontaktflächen an der Vorderseite und/oder Rückseite des elektronischen Chips nicht durch die Isolierschicht bedeckt sind.
  • Daher werden der elektrische Kontakt oder die elektrischen Kontakte (vorzugsweise an der Rückseite des Chips, zum Beispiel Drain(s) von Transistor(en) bildend) in elektrischen und thermischen Kontakt mit der Kapselung kommen, welche eine gemoldete Zusammensetzung ist, die ein Matrixmaterial und ein Füllmaterial umfasst, das eine hohe thermische und/oder elektrische Leitfähigkeit aufweist, und zum Beispiel aus Metallpartikeln gebildet ist.
  • Es sollte beachtet werden, dass der Begriff „umfassend“ andere Elemente oder Merkmale nicht ausschließt, und dass „ein“ oder „eine“ eine Mehrzahl nicht ausschließen. Außerdem können Elemente, die in Verbindung mit verschiedenen Ausführungsformen beschrieben werden, kombiniert werden.

Claims (20)

  1. Gemoldete Chippackung, aufweisend: einen elektronischen Chip, angeordnet auf einer Stützstruktur und eine Vorderseite und eine Rückseite aufweisend, wobei mindestens zwei elektronische Kontakte auf dem elektronischen Chip ausgebildet sind, wobei ein erster der mindestens zwei elektronischen Kontakte auf der Vorderseite und ein zweiter der elektronischen Kontakte auf der Rückseite ausgebildet ist; eine selektive Isolierschicht, mindestens teilweise auf einem der elektronischen Kontakte angeordnet; und eine gemoldete Kapselung, mindestens die Rückseite des elektronischen Chips und Seitenwände des elektronischen Chips bedeckend, wobei die gemoldete Kapselung ein Matrixmaterial und ein leitfähiges Füllmaterial aufweist, wobei die selektive Isolierschicht elektrisch isolierend ist und das leitfähige Füllmaterial und die gemoldete Kapselung elektrisch leitfähig sind.
  2. Gemoldete Chippackung nach Anspruch 1, wobei das leitfähige Material ein wärmeleitfähiges Material ist, das einen Wärmeleitfähigkeitskoeffizienten von mehr als 70 W/mK aufweist.
  3. Gemoldete Chippackung nach Anspruch 1 oder 2, wobei das leitfähige Material eine spezifische elektrische Leitfähigkeit von mehr als 10•106S/m aufweist.
  4. Gemoldete Chippackung nach einem der Ansprüche 1 bis 3, ferner aufweisend eine Umverdrahtungsschicht, die mit mindestens einem der elektronischen Kontakte elektrisch verbunden ist.
  5. Gemoldete Chippackung nach einem der Ansprüche 1 bis 4, wobei die Isolierschicht als isolierendes Material mindestens ein Material aufweist, ausgewählt aus der Gruppe bestehend aus: Parylen; Amid; Passivierungsmaterialien; und Oxiden.
  6. Gemoldete Chippackung nach einem der Ansprüche 1 bis 5, wobei die Stützstruktur ein Leadframe ist.
  7. Gemoldete Chippackung nach Anspruch 6, wobei der erste Kontakt mittels einer elektrisch leitfähigen Struktur an den Leadframe elektrisch verbunden ist, wobei die selektive Isolierung auf der leitfähigen Struktur ausgebildet ist.
  8. Gemoldete Chippackung nach Anspruch 6 oder 7, wobei die Isolierschicht Teile des Leadframes bedeckt.
  9. Gemoldete Chippackung nach einem der Ansprüche 1 bis 8, wobei die Isolierschicht eine Dicke von weniger als 100 Mikrometern aufweist.
  10. Gemoldete Chippackung nach einem der Ansprüche 1 bis 9, eine Mehrzahl von elektronischen Chips aufweisend.
  11. Verfahren zum Herstellen einer gemoldeten Chippackung, das Verfahren aufweisend: Anordnen eines elektronischen Chips auf einer Stützstruktur; Ausbilden einer Isolierschicht auf mindestens Teilen des elektronischen Chips; und Formen einer Kapselung, mittels Verwendens eines Formmaterials, welches ein Matrixmaterial und ein leitfähiges Füllmaterial aufweist, welche den elektronischen Chip und die Stützstruktur mindestens teilweise bedeckt, wobei die Isolierschicht elektrisch isolierend ist und das leitfähige Füllmaterial und die Kapselung elektrisch leitfähig sind.
  12. Verfahren nach Anspruch 11, wobei eine Mehrzahl von elektronischen Chips auf der Stützstruktur angeordnet ist, bevor die Kapselung geformt wird, und das Verfahren ferner aufweist: Vereinzeln der elektronischen Chips nachdem die Kapselung geformt wurde.
  13. Verfahren nach Anspruch 11 oder 12, wobei das Formen ausgeführt wird durch einen Prozess ausgewählt aus der Gruppe von Prozessen bestehend aus: Formpressen; Spritzpressen; und Spritzgießen.
  14. Verfahren nach einem der Ansprüche 11 bis 13, wobei die Stützstruktur ein temporärer Träger ist und wobei das Verfahren ferner aufweist: Entfernen der Stützstruktur nach dem Formen der Kapselung; und Ausbilden einer Umverdrahtungsschicht, welche mindestens einen Kontakt des elektronischen Chips kontaktiert.
  15. Verfahren zum Herstellen einer gemoldeten Chippackung, das Verfahren aufweisend: Bereitstellen eines Leadframes, mindestens einen Chipaufnahmebereich aufweisend; Anordnen eines elektronischen Chips, welcher zumindest ein Kontaktpad auf der Vorderseite des electronischen Chips aufweist, auf dem Chipaufnahmebereich; Verbinden des mindestens einen Kontaktpad mit einem Teil des Leadframes mittels einer elektrisch leitfähigen Struktur; selektives Ausbilden einer Isolierschicht auf der elektrisch leitfähigen Struktur; und Formen einer Kapselung, mittels Verwendens eines Formmaterials, welches ein Matrixmaterial und ein leitfähiges Füllmaterial aufweist, welche mindestens die elektrisch leitfähige Struktur bedeckt, wobei die Isolierschicht elektrisch isolierend ist und das leitfähige Füllmaterial und die Kapselung elektrisch leitfähig sind.
  16. Verfahren nach Anspruch 15, wobei die Isolierschicht eine Dicke von weniger als 15 Mikrometern aufweist.
  17. Verfahren nach Anspruch 15 oder 16, wobei die Isolierschicht mittels eines chemischen Gasphasenabscheidungsprozesses ausgebildet wird.
  18. Verfahren nach einem der Ansprüche 15 bis 17, wobei das leitfähige Füllmaterial mittels Metallpartikel gebildet ist.
  19. Verfahren nach einem der Ansprüche 15 bis 18, wobei das Matrixmaterial ein Material ist ausgewählt aus der Gruppe bestehend aus: Duroplast-Material; Thermoplast-Material.
  20. Verfahren nach einem der Ansprüche 15 bis 19, wobei das Füllmaterial zwischen 10 Vol.-% und 95 Vol.-% des Formmaterials ausmacht.
DE102015108246.2A 2014-05-26 2015-05-26 Gemoldete Chippackung und Verfahren zum Herstellen derselben Active DE102015108246B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/287,080 2014-05-26
US14/287,080 US9780061B2 (en) 2014-05-26 2014-05-26 Molded chip package and method of manufacturing the same

Publications (2)

Publication Number Publication Date
DE102015108246A1 DE102015108246A1 (de) 2015-11-26
DE102015108246B4 true DE102015108246B4 (de) 2020-08-06

Family

ID=54431977

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015108246.2A Active DE102015108246B4 (de) 2014-05-26 2015-05-26 Gemoldete Chippackung und Verfahren zum Herstellen derselben

Country Status (2)

Country Link
US (1) US9780061B2 (de)
DE (1) DE102015108246B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9252135B2 (en) 2014-02-13 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and methods of packaging semiconductor devices
US20170084521A1 (en) * 2015-09-18 2017-03-23 Industrial Technology Research Institute Semiconductor package structure
DE102016101801B4 (de) * 2016-02-02 2021-01-14 Infineon Technologies Ag Lastanschluss eines leistungshalbleiterbauelements, leistungshalbleitermodul damit und herstellungsverfahren dafür
DE102016106137B4 (de) * 2016-04-04 2023-12-28 Infineon Technologies Ag Elektronikvorrichtungsgehäuse umfassend eine dielektrische Schicht und ein Kapselungsmaterial
KR101821588B1 (ko) * 2016-04-22 2018-01-25 주식회사 코아비스 방열 성능을 개선한 연료펌프 모듈 및 이를 제조하는 연료펌프 모듈 제조방법
CN109346415B (zh) * 2018-09-20 2020-04-28 江苏长电科技股份有限公司 封装结构选择性包封的封装方法及封装设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090539A1 (en) 2005-05-31 2007-04-26 Khalil Hosseini Semiconductor device and method for producing the same
US20070262432A1 (en) 2006-05-11 2007-11-15 Infineon Technologies Ag Semiconductor device comprising semiconductor device components embedded in plastic housing composition
US20090026560A1 (en) 2007-07-25 2009-01-29 Infineon Technologies Ag Sensor package
US20120139120A1 (en) 2010-12-06 2012-06-07 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Openings Through Encapsulant to Reduce Warpage and Stress on Semiconductor Package
US20120280382A1 (en) 2011-05-02 2012-11-08 Samsung Electronics Co., Ltd. Semiconductor packages
US20140061878A1 (en) 2012-09-04 2014-03-06 Infineon Technologies Ag Integrated circuits and a method for manufacturing an integrated circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0710992A (ja) * 1993-06-04 1995-01-13 Neste Oy 加工可能な導電性ポリマー材料およびその製造方法
KR100202668B1 (ko) * 1996-07-30 1999-07-01 구본준 크랙 방지를 위한 반도체 패키지와 그 제조방법 및 제조장치
US7632587B2 (en) * 2004-05-04 2009-12-15 Angstrom Power Incorporated Electrochemical cells having current-carrying structures underlying electrochemical reaction layers
US7388753B2 (en) * 2005-04-13 2008-06-17 Sierra Wireless, Inc. Methods and apparatuses for thermal dissipation
TWI381399B (zh) * 2005-07-12 2013-01-01 Sulzer Metco Canada Inc 性能增進之導電性填料及由該填料製成的聚合物
JP2008294384A (ja) * 2007-04-27 2008-12-04 Renesas Technology Corp 半導体装置
JP5708486B2 (ja) * 2009-06-03 2015-04-30 住友ベークライト株式会社 半導体封止用樹脂組成物及び半導体装置
KR101918608B1 (ko) * 2012-02-28 2018-11-14 삼성전자 주식회사 반도체 패키지
US9230894B2 (en) * 2012-05-02 2016-01-05 Infineon Technologies Ag Methods for manufacturing a chip package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090539A1 (en) 2005-05-31 2007-04-26 Khalil Hosseini Semiconductor device and method for producing the same
US20070262432A1 (en) 2006-05-11 2007-11-15 Infineon Technologies Ag Semiconductor device comprising semiconductor device components embedded in plastic housing composition
US20090026560A1 (en) 2007-07-25 2009-01-29 Infineon Technologies Ag Sensor package
US20120139120A1 (en) 2010-12-06 2012-06-07 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Openings Through Encapsulant to Reduce Warpage and Stress on Semiconductor Package
US20120280382A1 (en) 2011-05-02 2012-11-08 Samsung Electronics Co., Ltd. Semiconductor packages
US20140061878A1 (en) 2012-09-04 2014-03-06 Infineon Technologies Ag Integrated circuits and a method for manufacturing an integrated circuit

Also Published As

Publication number Publication date
US20150340307A1 (en) 2015-11-26
DE102015108246A1 (de) 2015-11-26
US9780061B2 (en) 2017-10-03

Similar Documents

Publication Publication Date Title
DE102015108246B4 (de) Gemoldete Chippackung und Verfahren zum Herstellen derselben
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
DE102014111420B4 (de) Gemoldetes Halbleitergehäuse mit Rückseitennacktchipmetallisierung und Verfahren zur Herstellung eines Halbleitergehäuses
DE102013103011B4 (de) Eine Chipanordnung und ein Verfahren zum Bilden einer Chipanordnung
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102014019962B4 (de) Halbleitermodule und Verfahren zu deren Bildung
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102015115999B4 (de) Elektronische Komponente
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102014102118A1 (de) Halbleiterbauelement
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE102014117523B4 (de) Elektronische Vorrichtung
DE102014113376A1 (de) Verfahren zum herstellen eines chip-package, chip-package, verfahren zum herstellen einer chip-baugruppe und chip-baugruppe
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102015100862B4 (de) Elektronisches Durchsteck-Bauelement und Verfahren zum Fertigen eines elektronischen Durchsteck-Bauelements
DE102013109558B4 (de) Integrierte schaltkreise und verfahren zur herstellung eines integrierten schaltkreises
DE102013107593A1 (de) Eingebetteter ic-baustein und verfahren zur herstellung eines eingebetteten ic-bausteins
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
DE102014103403A1 (de) Chipbaugruppe und verfahren zum herstellen derselben
DE102013114938A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102013105995A1 (de) Elektronisches-Bauelemente-Package und Verfahren zur Herstellung eines Elektronisches-Bauelemente-Package
DE102013110541A1 (de) Integrierte schaltung, chipgehäuse und verfahren zur herstellung einer integrierten schaltung
DE102014100278A1 (de) Chipanordnung und verfahren zur herstellung einer chipanordnung
DE102014107743B4 (de) Leistungsmodul, das zwei Substrate aufweist, und Verfahren zu seiner Herstellung
DE102013106378A1 (de) Chipgehäuse und verfahren zur herstellung eines chipgehäuses

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative