DE102013109558B4 - Integrierte schaltkreise und verfahren zur herstellung eines integrierten schaltkreises - Google Patents

Integrierte schaltkreise und verfahren zur herstellung eines integrierten schaltkreises Download PDF

Info

Publication number
DE102013109558B4
DE102013109558B4 DE102013109558.5A DE102013109558A DE102013109558B4 DE 102013109558 B4 DE102013109558 B4 DE 102013109558B4 DE 102013109558 A DE102013109558 A DE 102013109558A DE 102013109558 B4 DE102013109558 B4 DE 102013109558B4
Authority
DE
Germany
Prior art keywords
chip
integrated circuit
encapsulation material
carrier
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013109558.5A
Other languages
English (en)
Other versions
DE102013109558A1 (de
Inventor
Khalil Hosseini
Joachim Mahler
Ivan Nikitin
Lukas Ossowski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013109558A1 publication Critical patent/DE102013109558A1/de
Application granted granted Critical
Publication of DE102013109558B4 publication Critical patent/DE102013109558B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29318—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/2936—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Integrierter Schaltkreis (270), der Folgendes aufweist:einen Chip (202), aufweisend eine Chiprückseite (216), eine Chipvorderseite (212) und eine Mehrzahl von Chipseitenwänden (206);ein Verkapselungsmaterial (218), das mindestens drei Seiten des Chips (202) bedeckt,wobei die mindestens drei Seiten des Chips (202) mindestens die Chiprückseite (216) und mindestens eine Chipseitenwand (206) der Mehrzahl von Chipseitenwänden (206) aufweisen,wobei eine Seite des Chips, die nicht durch das Verkapselungsmaterial (218) bedeckt ist, eine Chipvorderseite (212) umfasst,wobei ein oder mehrere elektrische Kontakte (217) auf der Chiprückseite (216) und zumindest einer der Chipseitenwände (206) ausgebildet sind,wobei das Verkapselungsmaterial (218) durch ein Klebstoffmaterial (218A) gebildet wird;einen Träger (222), der mittels des Verkapselungsmaterials (218) über der Chiprückseite (216) an dem Chip (202) angehaftet ist, undein elektrisch isolierendes Material (228), das die Chipvorderseite (212) und eine vordere Oberfläche des Verkapselungsmaterials (218) bedeckt,mindestens eine elektrische Zwischenverbindung (232), die von der Chipvorderseite (212) durch das elektrisch isolierende Material (228) zu einer offenliegenden Oberfläche des Integrierten Schaltkreises (270) gebildet wird, wobei die mindestens eine elektrische Zwischenverbindung (232) in elektrischer Verbindung mit dem Chip an der Chipvorderseite (212) steht,wobei das Klebstoffmaterial (218A) dafür konfiguriert ist, den Träger (222) an der Chiprückseite (216) anzuhaften und die Chiprückseite (216) und/oder zumindest eine Chipseitenwand (206) der Mehrzahl von Chipseitenwänden (206) mit dem Träger (222) elektrisch zu verbinden.

Description

  • Verschiedene Ausführungsformen betreffen allgemein integrierte Schaltkreise und ein Verfahren zur Herstellung eines integrierten Schaltkreises.
  • Bis zum heutigen Tag können Halbleiterchips und Halbleiterchip-Bausteine hergestellt werden, indem man zuerst Chips an einen Träger oder Leiterrahmen anhaftet und dann anschließend, gewöhnlich nach einer Weiterverarbeitung, die Chips mit weiterem Material, wie zum Beispiel einem Polymermaterial, verkapselt. Mit diesen Herstellungsprozessen können verschiedene Herausforderungen einhergehen. Sprödes Silizium und weiches Polymermaterial müssen möglicherweise zersägt werden. Des Weiteren kann es sein, dass mehrere Prozesse zwangsläufig voneinander abhängig sind. Mehrere Materialien, beispielsweise Klebstoffmaterialien, Verkapselungsmaterialien und Befestigungsmaterialien, können erforderlich sein. Prozesse zum Abscheiden verschiedener Materialien müssen möglicherweise sorgfältig miteinander integriert werden. Des Weiteren kann es sein, dass die verschiedenen Materialien zur Verwendung miteinander geeignet und/oder gut aufeinander abgestimmt sein müssen.
  • US 5 371 404 A offenbart ein Halbleiterbauelement, das ein Substrat, einen Flip-Chip, einen Unterfüllungskleber und ein thermisch und elektrisch leitendes Kunststoffmaterial aufweist. US 2003 / 0 141 105 A1 offenbart ein Schaltungskomponenten-Einbaumodul. US 2003 / 0 059 976 A1 offenbart ein oder mehrere integrierte Schaltungschips. DE 10 2009 012 524 A1 offenbart ein Verfahren zur Herstellung eines Halbleiterbauelements.
  • Verschiedene Ausführungsformen stellen einen integrierten Schaltkreis bereit, der Folgendes enthält: einen Chip, aufweisend eine Chiprückseite, eine Chipvorderseite und eine Mehrzahl von Chipseitenwänden; ein Verkapselungsmaterial, das mindestens drei Seiten des Chips bedeckt, wobei die mindestens drei Seiten des Chips mindestens die Chiprückseite und mindestens eine Chipseitenwand der Mehrzahl von Chipseitenwänden aufweisen, wobei eine Seite des Chips, die nicht durch das Verkapselungsmaterial bedeckt ist, eine Chipvorderseite umfasst, wobei ein oder mehrere elektrische Kontakte auf der Chiprückseite und zumindest einer der Chipseitenwände ausgebildet sind, wobei das Verkapselungsmaterial durch ein Klebstoffmaterial gebildet wird; einen Träger, der mittels des Verkapselungsmaterials an dem Chip angehaftet ist; und ein elektrisch isolierendes Material, das die Chipvorderseite und eine vordere Oberfläche des Verkapslungsmaterials bedeckt, mindestens eine elektrische Zwischenverbindung, die von der Chipvorderseite durch das elektrisch isolierende Material zu einer offenliegenden Oberfläche des integrierten Schaltkreises gebildet wird, wobei die mindestens eine elektrische Zwischenverbindung in elektrischer Verbindung mit dem Chip an der Chipvorderseite steht, wobei das Klebstoffmaterial dafür konfiguriert ist, den Träger an der Chiprückseite anzuhaften und die Chiprückseite und/oder zumindest eine Chipseitenwand der Mehrzahl von Chipseitenwänden mit dem Träger elektrisch zu verbinden.
  • Gemäß einer Ausführungsform enthält der Chip mindestens eine chiprückseitige Metallisierungsschicht, die über der mindestens einen Chiprückseite ausgebildet ist.
  • Gemäß einer Ausführungsform enthält das Klebstoffmaterial ein elektrisch leitfähiges Material.
  • Gemäß einer Ausführungsform hat das Klebstoffmaterial eine Wärmeleitfähigkeit von mindestens etwa 1 W/mK.
  • Gemäß einer Ausführungsform hat das Klebstoffmaterial eine Wärmeleitfähigkeit von mindestens etwa 50 W/mK.
  • Gemäß einer Ausführungsform ist das Klebstoffmaterial dafür konfiguriert, den Träger an einer der mindestens drei Seiten des Chips anzuhaften.
  • Gemäß einer Ausführungsform enthält das Klebstoffmaterial mindestens ein Material aus der folgenden Gruppe von Materialien: Polyimid, Epoxid, Acrylat, Silikon, Polyethylen-Terephthalat, Polysulfon, Poly(p-phenylen)sulfid, Polyetherketon, Polyetheretherketon und Flüssigkristallpolymere.
  • Gemäß einer Ausführungsform enthält das Klebstoffmaterial Füllstoffpartikel, wobei die Füllstoffpartikel mindestens ein Material aus der folgenden Gruppe von Materialien enthalten: Kupfer, Silber, Kohlenstoff, Bornitrid, mit isolierendem Polymer beschichtetes leitfähiges Silber, mit isolierendem Polymer beschichtetes leitfähiges Kupfer und mit isolierendem Polymer beschichteter leitfähiger Kohlenstoff.
  • Gemäß einer Ausführungsform enthält das Klebstoffmaterial Füllstoffpartikel, wobei die Füllstoffpartikel mindestens ein Material aus der folgenden Gruppe von Materialien enthalten: Aluminiumoxid, Siliziumoxid, Bornitrid, mit isolierendem Polymer beschichtetes leitfähiges Silber, mit isolierendem Polymer beschichtetes leitfähiges Kupfer und mit isolierendem Polymer beschichteter leitfähiger Kohlenstoff.
  • Gemäß einer Ausführungsform enthält der Chip mindestens eine Kontaktinsel, die über der Chipvorderseite ausgebildet ist.
  • Gemäß einer Ausführungsform enthält der Träger ein Leiterrahmenmaterial.
  • Gemäß einer Ausführungsform enthält der Träger Metall.
  • Verschiedene Ausführungsformen stellen einen integrierten Schaltkreis bereit, der Folgendes enthält: einen Chip; ein Verkapselungsmaterial, das mindestens drei Seiten des Chips bedeckt, wobei das Verkapselungsmaterial aus elektrisch leitfähigem Material gebildet wird.
  • Gemäß einer Ausführungsform enthält der Chip einen elektrischen Kontakt auf einer Seite des Chips, die durch das Verkapselungsmaterial bedeckt wird.
  • Gemäß einer Ausführungsform enthält der integrierte Schaltkreis des Weiteren einen Chip-externen Kontakt, der sich außerhalb des Chips befindet, wobei der Chip-externe Kontakt in und/oder über dem Verkapselungsmaterial angeordnet ist.
  • Gemäß einer Ausführungsform ist der Chip-externe Kontakt mittels des Verkapselungsmaterials elektrisch mit dem elektrischen Kontakt gekoppelt.
  • Gemäß einer Ausführungsform ist mindestens eine Seitenwand des Chips elektrisch von dem Verkapselungsmaterial isoliert.
  • Verschiedene Ausführungsformen stellen ein Verfahren zur Herstellung eines integrierten Schaltkreises bereit, wobei das Verfahren Folgendes enthält: Bedecken mindestens dreier Seiten eines Chips mit einem Verkapselungsmaterial, wobei der Chip eine Chiprückseite, eine Chipvorderseite und eine Mehrzahl von Chipseitenwänden aufweist, wobei die mindestens drei Seiten des Chips mindestens die Chiprückseite und mindestens eine Chipseitenwand aufweisen, wobei eine Seite des Chips, die nicht durch das Verkapselungsmaterial bedeckt ist, eine Chipvorderseite umfasst, wobei ein oder mehrere elektrische Kontakte auf der Chiprückseite und zumindest einer der Chipseitenwände ausgebildet sind, wobei das Verkapselungsmaterial durch ein Klebstoffmaterial gebildet wird; und Anhaften eines Trägers an den Chip mittels des Verkapselungsmaterials über der Chiprückseite, wobei das Anhaften eines Trägers an den Chip mittels des Verkapselungsmaterials das Anhaften des Chips an der Chiprückseite und das elektrische Verbinden des Trägers mit der Chiprückseite und/oder zumindest einer Chipseitenwand der Mehrzahl von Chipseitenwänden mittels des Verkapselungsmaterials umfasst; Bedecken der Chipvorderseite und einer vorderen Oberfläche des Verkapselungsmaterials mit einem elektrisch isolierenden Material; Bilden mindestens einer elektrischen Zwischenverbindung von der Chipvorderseite durch das elektrisch isolierende Material zu einer offenliegenden Oberfläche des integrierten Schaltkreises, wobei die mindestens eine elektrische Zwischenverbindung in elektrischer Verbindung mit dem Chip an der Chipvorderseite steht.
  • Gemäß einer Ausführungsform enthält das Verkapselungsmaterial ein elektrisch leitfähiges Material.
  • Gemäß einer Ausführungsform enthält das Anhaften eines Trägers an den Chip mittels des Verkapselungsmaterials des Weiteren das Bedecken mindestens einer Seitenwand mit dem Verkapselungsmaterial.
  • In den Zeichnungen bezeichnen gleiche Bezugszeichen in den verschiedenen Ansichten allgemein die gleichen Teile. Die Zeichnungen sind nicht unbedingt maßstabsgerecht; statt dessen wurde allgemein besonderer Wert auf die Veranschaulichung der Prinzipien der Erfindung gelegt. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung mit Bezug auf die folgenden Zeichnungen beschrieben, in denen Folgendes dargestellt ist:
    • 1 zeigt ein Verfahren zur Herstellung eines integrierten Schaltkreises gemäß einer Ausführungsform;
    • 2A bis 2F zeigen ein Verfahren zur Herstellung eines integrierten Schaltkreises gemäß einer Ausführungsform; und
    • 3 zeigt einen Teil eines Verfahrens zur Herstellung eines integrierten Schaltkreises gemäß einer Ausführungsform;
    • 4 zeigt einen Teil eines Verfahrens zur Herstellung eines integrierten Schaltkreises gemäß einer Ausführungsform;
    • 5 zeigt einen integrierten Schaltkreis gemäß einer Ausführungsform;
    • 6 zeigt einen integrierten Schaltkreis gemäß einer Ausführungsform;
    • 7 zeigt einen integrierten Schaltkreis gemäß einer Ausführungsform.
  • Die folgende detaillierte Beschreibung nimmt Bezug auf die begleitenden Zeichnungen, die - lediglich beispielhaft - konkrete Details und Ausführungsformen zeigen, wie die Erfindung praktiziert werden kann.
  • Das Wort „beispielhaft“ meint im Sinne des vorliegenden Textes „als ein Beispiel oder als Veranschaulichung“ dienend. Ausführungsformen oder Designs, die im vorliegenden Text als „beispielhaft“ beschrieben werden, sind nicht unbedingt als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Designs zu verstehen.
  • Das Wort „über“, das mit Bezug auf ein abgeschiedenes Material verwendet wird, das „über“ einer Seite oder Fläche ausgebildet wird, kann im vorliegenden Text in dem Sinne verwendet werden, dass das abgeschiedene Material „direkt auf“ - zum Beispiel in direktem Kontakt mit - der gemeinten Seite oder Oberfläche ausgebildet sein kann. Das Wort „über“, das mit Bezug auf ein abgeschiedenes Material verwendet wird, das „über“ einer Seite oder Fläche ausgebildet wird, kann im vorliegenden Text in dem Sinne verwendet werden, dass das abgeschiedene Material „indirekt auf“ der gemeinten Seite oder Fläche ausgebildet sein kann, wobei eine oder mehrere zusätzliche Schichten zwischen der gemeinten Seite oder Fläche und dem abgeschiedenen Material angeordnet sind.
  • Verschiedene Ausführungsformen stellen einen integrierten Schaltkreis, zum Beispiel eine Chip-Anordnung, bereit, wobei ein Halbleiterchip teilweise und/oder vollständig durch ein Klebstoffmaterial verkapselt oder umgeben kann sein, wobei das Klebstoffmaterial thermisch und/oder elektrisch leitfähig sein kann.
  • Verschiedene Ausführungsformen stellen eine integrierte Schaltkreischip-Anordnung bereit, wobei das Klebstoffmaterial ein elektrisch leitfähiges Material enthalten kann, das dafür verwendet werden kann, einen elektrischen Kontakt zu dem Chip herzustellen und den Chip neu zu verdrahten.
  • Verschiedene Ausführungsformen stellen eine integrierte Schaltkreischip-Anordnung bereit, wobei das Klebstoffmaterial dafür verwendet werden kann, einen Chip an einen Chip-Träger, wie zum Beispiel ein Leiterrahmenmaterial, zu haften oder damit zu verbinden, und des Weiteren dafür verwendet werden kann, den Chip zu verkapseln.
  • Verschiedene Ausführungsformen stellen Verfahren zur Herstellung der beschriebenen integrierten Schaltkreise und Chip-Anordnungen bereit.
  • 1 zeigt ein Verfahren 100 zur Herstellung eines integrierten Schaltkreises gemäß einer Ausführungsform. Das Verfahren 100 kann Folgendes enthalten:
  • Bedecken mindestens dreier Seiten eines Chips mit einem Verkapselungsmaterial, wobei das Verkapselungsmaterial durch ein Klebstoffmaterial gebildet wird (in 110); und
  • Anhaften eines Trägers an den Chip mittels des Verkapselungsmaterials (in 120).
  • 2A bis 2G zeigen Querschnittsveranschaulichungen des Verfahrens 200 zur Herstellung eines integrierten Schaltkreises gemäß einer Ausführungsform.
  • Wie in Ansicht 210 von 2A gezeigt, kann ein Halbleiterwafer-Substrat zu individualisierten Chips 202 (auch als Halbleiterplättchen bezeichnet) individualisiert, zum Beispiel vereinzelt, werden.
  • Das Halbleiterwafer-Substrat kann verschiedene Materialien, zum Beispiel Halbleitermaterialien, enthalten. Das Wafer-Substrat kann mindestens ein Material aus der Gruppe bestehend aus Silizium, Germanium, Gruppe-III- bis V-Materialien und Polymeren enthalten. Gemäß einer Ausführungsform kann das Wafer-Substrat dotiertes oder undotiertes Silizium enthalten. Gemäß einer weiteren Ausführungsform kann das Wafer-Substrat einen Silizium-auf-Isolator (SOI)-Wafer enthalten. Gemäß einer Ausführungsform kann das Wafer-Substrat ein Halbleiterverbundmaterial enthalten, zum Beispiel Gallium-Arsenid (GaAs), Indium-Phosphid (InP), Gallium-Nitrid (GaN) oder Silizium-Carbid (SiC). Gemäß einer Ausführungsform kann das Wafer-Substrat ein quaternäres Halbleiterverbundmaterial enthalten, zum Beispiel Indium-Gallium-Arsenid (InGaAs).
  • Die Chips 202 können jeweils eine Dicke tC im Bereich von etwa 150 µm bis etwa 900 µm haben, zum Beispiel etwa 200 µm bis etwa 400 µm. Dementsprechend kann das Verkapselungsmaterial 218 eine Dicke tE im Bereich von etwa 200 µm bis etwa 1100 µm, zum Beispiel etwa 250 µm bis etwa 500 µm, haben.
  • Die Individualisierung der Chips 202 kann mittels Standardprozessen ausgeführt werden, zum Beispiel Sägen. Während des oder der Individualisierungsprozesse kann der Wafer durch einen Vereinzelungsträger 204, zum Beispiel Vereinzelungsband oder -folie, gehalten werden. Der Vereinzelungsträger 204 kann es ermöglichen, dass die mehreren individualisierten Chips 202 durch einen gemeinsamen durchgängigen Träger gehalten werden. Um eine elektrische Passivierung und/oder eine gute elektrische Durchschlagfestigkeit der Chipseitenwände 206 sicherzustellen, kann mindestens eine (nicht gezeigte) zusätzliche Isolierschicht 207, zum Beispiel eine elektrische Isolierschicht, optional über den Chipseitenwänden 206 abgeschieden werden. Die zusätzliche Isolierschicht 207 kann zum Beispiel Siliziumdioxid (SiO2) oder Siliziumnitrid (Si3N4) sein und kann mehrere Mikrometer dick sein. Die zusätzliche Isolierschicht 207 sein zum Beispiel durch chemisches Aufdampfen (Chemical Vapor Deposition, CVD) abgeschieden werden.
  • Wie in Ansicht 220 von 2B gezeigt, können die mehreren individualisierten Chips 202 vorübergehend an einem vorübergehenden Träger 208 angehaftet, zum Beispiel laminiert oder geklebt, werden. Die individualisierten Chips 202 können so angehaftet werden, dass ihre Vorderseiten 212 zu dem vorübergehenden Träger 208 weisen und an diesem montiert werden. Der vorübergehende Träger 208 kann eine Folie enthalten, wie zum Beispiel eine elastische Folie, die expandiert oder gereckt werden kann. Darum können größere Lücken 214 zwischen benachbarten Chips 202 entstehen.
  • In der folgenden Beschreibung kann auf Prozesse Bezug genommen werden, die auf einem einzelnen Chip ausgeführt werden. Es versteht sich jedoch, dass die im vorliegenden Text und im Folgenden beschriebenen Prozesse auch auf mehrere Chips angewendet werden können, zum Beispiel einen, zwei, drei, vier usw., oder sogar mehrere zehn, Hunderte oder sogar Tausende Chips. Oder anders ausgedrückt: Es kann eine diskontinuierliche Verarbeitung, auch als Parallelverarbeitung bekannt, der mehreren Chips ausgeführt werden.
  • Wie in Ansicht 230 von 2C gezeigt, können mindestens drei Seiten 206, 216 des Chips 202 mit Verkapselungsmaterial 218 bedeckt werden, wobei das Verkapselungsmaterial 218 aus Klebstoffmaterial 218A gebildet werden kann. Es versteht sich, dass gemäß verschiedenen Ausführungsformen „mindestens drei Seiten“ auch drei, vier, fünf, sechs oder mehr Seiten des Chips 202 bedeuten kann. Mindestens drei Seiten 206, 216 des Chips 202 können mindestens eine Chiprückseite 216 und mindestens eine Chipseitenwand 206 enthalten, zum Beispiel Seitenwände 206 des Chips 202 und eine Rückseite 216 des Chips 202. Die Vorderseite 212 des Chips 202 kann durch den vorübergehenden Träger 208 gehalten werden und so angeordnet sein, dass sie dem vorübergehenden Träger 208 zugewandt ist, und somit frei von dem Verkapselungsmaterial 218 sein kann. Es versteht sich, dass das Verkapselungsmaterial 218 den Chip 202 vollständig umgeben kann, außer auf mindestens einer Seite des Chips 202, zum Beispiel außer auf der Vorderseite 212 des Chips 202.
  • Die Vorderseite 212 kann auch als eine „erste Seite“, „Oberseite“ oder „obere Seite“ des Chips bezeichnet werden. Die Begriffe „Oberseite“, „erste Seite“, „Vorderseite“ oder „obere Seite“ können im Weiteren gegeneinander austauschbar verwendet werden. Die Rückseite 216 kann auch als „zweite Seite“ oder „Unterseite“ des Chips bezeichnet werden. Die Begriffe „zweite Seite“, „Rückseite“ oder „Unterseite“ können im Weiteren gegeneinander austauschbar verwendet werden.
  • Im Sinne des vorliegenden Textes können mit Bezug auf Halbleiterchips, zum Beispiel Leistungsbauelemente und Logikbausteine, die Begriffe „Oberseite“, „erste Seite“, „Vorderseite“ oder „obere Seite“ als die Seite des Chips verstanden werden, auf der elektrische Komponenten, zum Beispiel elektrisch aktive Regionen von Bauelementen in dem Chip, ausgebildet werden können. In der Regel kann mindestens eine Kontaktinsel über der Chipvorderseite ausgebildet werden, wobei die mindestens eine Kontaktinsel eine Elektrode sein kann, die mit einer aktiven Region der Bauelemente in dem Chip verbunden ist. Als Beispiele können zu elektrisch aktiven Regionen des Bauelements elektrische Quellenregionen, elektrischen Abzugsregionen, elektrische Kanalregionen und elektrischen Steuerelektrodenregionen gehören.
  • Die Begriffe „zweite Seite“, „Rückseite“ oder „Unterseite“ können als die Seite des Chips gegenüber der Vorderseite verstanden werden. In einigen Halbleiterchips kann die Rückseite frei von Metallisierung, zum Beispiel frei von jeglichen Kontaktinseln, sein, zum Beispiel im Fall von Halbleiter-Logikchips. In anderen Halbleiterchips, zum Beispiel Halbleiter-Leistungschips, kann eine Rückseitenmetallisierung, zum Beispiel eine rückseitige Kontaktinsel, auf der Chiprückseite ausgebildet werden. Darum kann ein Halbleiter-Leistungstransistor einen vertikalen Stromfluss durch den Chip unterstützen, zum Beispiel zwischen einer Kontaktinsel auf der Chipvorderseite und einer Kontaktinsel, die über einer Chiprückseite ausgebildet ist.
  • Der Chip 202 kann mindestens eine Kontaktinsel 226 enthalten, die über der Chipvorderseite 212 ausgebildet ist, die nicht mit Verkapselungsmaterial bedeckt zu sein braucht. Der Chip 202 kann außerdem optional einen elektrischen Kontakt 217 enthalten, der auf einer Seite, zum Beispiel mindestens einer der Seiten 206, 216, des Chips 202 ausgebildet ist, die mit Verkapselungsmaterial 218 bedeckt ist. Gemäß einer Ausführungsform kann der elektrische Kontakt 217 auf der Rückseite 216 des Chips 202 ausgebildet werden. Oder anders ausgedrückt: Der elektrische Kontakt 217 kann einen Rückseitenmetallisierungskontakt enthalten oder ein solcher sein.
  • Das Verkapselungsmaterial 218 kann ein Klebstoffmaterial 218A enthalten oder aus einem solchen bestehen. Das Klebstoffmaterial 218A kann mindestens ein Material enthalten, das aus der folgenden Gruppe von Materialien ausgewählt ist: Polyimid, Epoxid, Acrylat, Silikon, Polyethylen-Terephthalat, Polysulfon, Poly(p-phenylen)sulfid, Polyetherketon, Polyetheretherketon und Flüssigkristallpolymere. Das Klebstoffmaterial 218A kann ein elektrisch leitfähiges Material enthalten. Das Klebstoffmaterial 218A kann eine Wärmeleitfähigkeit von mindestens etwa 1 W/mK enthalten oder aufweisen. Zum Beispiel kann das Klebstoffmaterial 218A eine Wärmeleitfähigkeit von mindestens etwa 50 W/mK enthalten oder aufweisen.
  • Das Klebstoffmaterial 218A kann ein elektrisch leitfähiges Zweikomponenten-Härtermaterial enthalten. Das Verkapselungsmaterial 218, das Klebstoffmaterial 218A enthalten oder daraus bestehen kann, kann über oder direkt auf der Chiprückseite 216, über oder direkt auf den Chipseitenwänden 206 sowie in Lücken 214 zwischen benachbarten Chips 202 aufgebracht werden. Dies kann durch einen Druck-, Dosier-, Bedruckungs- oder Aufschleuderprozess erreicht werden.
  • Wie in Ansicht 240 von 2D gezeigt, kann der Träger 222 mittels Verkapselungsmaterial 218 an dem Chip 202 angehaftet werden. Der Träger 222 kann in und/oder über dem Verkapselungsmaterial 218 angeordnet werden. Das Klebstoffmaterial 218A kann dafür konfiguriert sein, den Träger 222 an einer von mindestens drei Seiten 206, 216 des Chips 202 anzuhaften. Zum Beispiel kann das Klebstoffmaterial 218A dafür konfiguriert sein, den Träger 222 an der Chiprückseite 216 oder an dem elektrischen Kontakt 217 anzuhaften. Zum Beispiel kann das Klebstoffmaterial 218A dafür konfiguriert sein, den Träger 222 an der Chiprückseite 216 und den Chipseitenwänden 206 anzuhaften.
  • Das Verkapselungsmaterial 218 und mehrere individualisierte Chips 202 können einen rekonstituierten Wafer 224 bilden. Mehrere individualisierte Chips 202 können in Substratform mit Verkapselungsmaterial 218 zusammengehalten werden.
  • Der rekonstituierte Wafer 224 kann über dem Träger 222 angeordnet werden. Das Verkapselungsmaterial 218, d. h. das Klebstoffmaterial 218A, kann mittels B-Stufen-Aushärtung in einer bestimmten Passform an den Träger 222 angehaftet werden. Oder anders ausgedrückt: Das Verkapselungsmaterial 218, d. h. das Klebstoffmaterial 218A, braucht nur teilweise so ausgehärtet zu werden, dass der Träger 222 sein kann angebracht sein kann angebracht. Typische Temperaturen für das Aushärten in der b-Stufe können im Bereich von etwa 50°C bis 150°C liegen.
  • Das Klebstoffmaterial 218A kann ein elektrisch leitfähiges Material enthalten. Zum Beispiel kann das Verkapselungsmaterial eine elektrisch leitfähige Chipbefestigungs-Vergussmasse enthalten oder sein. Das Klebstoffmaterial 218A kann dafür konfiguriert sein, eine Chiprückseite 216 und/oder eine Chipseitenwand 206 elektrisch mit dem Träger 222 zu verbinden. Der Träger 222 kann direkt an das Klebstoffmaterial 218A angehaftet werden.
  • Der Träger 222 kann ein Leiterrahmenmaterial enthalten. Zum Beispiel kann der Träger 222 Metall enthalten. Zum Beispiel kann der Träger 222 mindestens ein Material, ein Element oder eine Legierung enthalten, das bzw. die aus folgender Gruppe von Materialien ausgewählt ist: Kupfer, Aluminium, Silber, Zinn, Gold, Palladium, Zink, Nickel, Eisen. Der Träger 222 kann die Form eines Flachmaterials und/oder einer Folie haben. Der Träger 222 kann als ein Chip-externer Kontakt bezeichnet werden, der sich außerhalb des Chips 202 befinden kann. Der Träger 222, d. h. der Chip-externe Kontakt, kann mit der Chiprückseite 216 und/oder dem elektrischen Kontakt 217 mittels Verkapselungsmaterial 218 elektrisch verbunden sein.
  • Das Klebstoffmaterial 218A kann Füllstoffpartikel 221 enthalten. Gemäß einer Ausführungsform können die Füllstoffpartikel 221 elektrisch leitfähig sein. Gemäß einer Ausführungsform können die Füllstoffpartikel 221 mindestens ein Material enthalten, das aus der folgenden Gruppe von Materialien ausgewählt ist: Kupfer, Silber, Kohlenstoff, Bornitrid, mit isolierendem Polymer beschichtetes leitfähiges Silber, mit isolierendem Polymer beschichtetes leitfähiges Kupfer und mit isolierendem Polymer beschichteter leitfähiger Kohlenstoff. Die Füllstoffpartikel 221 können etwa 15 Volumen-% bis etwa 90 Volumen-% Klebstoffmaterial 218A bilden, wobei der Rest des Klebstoffmaterials 218A durch Matrixmaterial gebildet wird, zum Beispiel Polyimid und/oder Epoxid und/oder Acrylat und/oder Silikon.
  • Das Verkapselungsmaterial 218 kann mindestens eine Seitenwand 206 bedecken. Mindestens eine Seitenwand 206 des Chips 202 kann elektrisch von dem Verkapselungsmaterial 218 isoliert sein, zum Beispiel über eine (nicht gezeigte) optional abgeschiedene zusätzliche Isolierschicht 207. Alternativ kann mindestens eine Seitenwand 206 elektrisch mit dem Verkapselungsmaterial 218 verbunden sein. Zum Beispiel können die Seitenwände 206 und die Chiprückseite 216 oder die Seitenwände 206 und der chiprückseitige elektrische Kontakt 217 dergestalt elektrisch verbunden, d. h. kurzgeschlossen, sein, dass die gleiche Spannung an sie angelegt werden kann. Zum Beispiel kann der elektrische Kontakt 217 über der Chiprückseite 216 sowie über den Seitenwänden 206 ausgebildet werden.
  • Infolge dessen kann das Verkapselungsmaterial 218 außerdem die Funktion erfüllen, den Chip 202 und die Umverdrahtungs-Chiprückseite 216 und eventuell sogar die Chipseitenwände 206 elektrisch zu kontaktieren; zum Beispiel durch Umlenken des elektrischen Stroms zwischen dem chiprückseitigen elektrischen Kontakt 217 und dem Träger 202 und/oder den Chipseitenwänden 206. Des Weiteren kann das Verkapselungsmaterial 218 eine höhere Wärmeleitfähigkeit, zum Beispiel mehr als 1 W/mK, zum Beispiel mehr als 50 W/mK, als herkömmliche Vergussmaterialien haben, deren Wärmeleitfähigkeit normalerweise etwa 1 W/mK beträgt. Darum kann die Wärmedissipation von dem Chip 202 erhöht werden.
  • Wie in Ansicht 250 von 2E gezeigt, kann - nach dem Anhaften des Trägers 222 an dem Chip 202 mittels des Verkapselungsmaterials 218 - der vorübergehende Träger 208 entfernt werden, und das Aufbringen elektrischer Kontakte und dielektrischer Materialien über der Chipvorderseite 212 kann ausgeführt werden. Elektrische Zwischenverbindungen können elektrisch mit den Chips 202 verbunden und/oder physisch an den Chips 202 angebracht werden. Die Chips 202 können mit dielektrischen Materialien verkapselt werden, und elektrisch leitfähiges Band kann auf der Chipvorderseite 212 verlegt werden.
  • Elektrisch isolierendes Material 228 kann eine Seite des Chips 202 bedecken, die nicht mit dem Verkapselungsmaterial 218 bedeckt ist, d. h. die Chipvorderseite 212. Elektrisch isolierendes Material 228 kann optional in Form einer elektrisch isolierenden Folie oder eines elektrisch isolierenden Films, zum Beispiel eines Polyimid-Films, abgeschieden werden. Alternativ können herkömmliche Abscheidungsverfahren wie zum Beispiel Aufschleudern, chemisches Aufdampfen oder Verdampfen dafür verwendet werden, elektrisch isolierendes Material über der Chipvorderseite 212 auszubilden.
  • Mindestens eine elektrische Zwischenverbindung 232, zum Beispiel mehrere elektrische Zwischenverbindungen 232, können durch elektrisch isolierendes Material 228 ausgebildet werden. Beispielsweise können die elektrischen Zwischenverbindungen 232 durch elektrisch isolierendes Material 238 elektrisch isoliert werden. Die elektrischen Zwischenverbindungen 232 können so angeordnet werden, dass sie in elektrischer Verbindung mit dem Chip 202 stehen können. Zum Beispiel kann jede elektrische Zwischenverbindung 232 in elektrischer Verbindung mit einer oder mehreren Chip-Kontaktinseln 226 stehen, die über der Chipvorderseite 212 ausgebildet sind.
  • Wie in Ansicht 260 von 2F gezeigt, kann eine Individualisierung der gesamten Komponente ausgeführt werden. Oder anders ausgedrückt: Ein vereinzeltes Bauelement 270, das auch als ein integrierter Schaltkreis 270 bezeichnet werden kann, kann von anderen Bauelementen oder integrierten Schaltkreisen durch Vereinzelung des elektrisch isolierenden Materials 228, des Verkapselungsmaterials 218 und des Trägers 222 abgetrennt werden. Vereinzelte Bauelemente können problemlos auf einer gedruckten Leiterplatte (Printed Circuit Board, PCB) aufgebracht werden.
  • Es ist zu erkennen, dass der integrierte Schaltkreis 270 Folgendes enthalten kann:
    • einen Chip 202;
    • ein Verkapselungsmaterial 218, das mindestens drei Seiten 206, 216 des Chips 202 bedeckt, wobei das Verkapselungsmaterial 218 aus Klebstoffmaterial 218A gebildet werden kann; und einen Träger 222, der mittels Verkapselungsmaterial 218 an dem Chip 202 angehaftet ist.
  • Gemäß verschiedenen Ausführungsformen kann, wie in 3 gezeigt, anstelle des Verkapselungsmaterials 218 das Verkapselungsmaterial 318 verwendet werden. Das Verkapselungsmaterial 318 kann mit dem Verkapselungsmaterial 218 identisch sein, außer dass das Verkapselungsmaterial 318 elektrisch isolierend sein kann. Zum Beispiel kann das Verkapselungsmaterial 318 aus Klebstoffmaterial 318A gebildet werden (analog dem Klebstoffmaterial 218A), jedoch kann das Verkapselungsmaterial 318 frei von den oben beschriebenen Füllstoffpartikeln, zum Beispiel Silberteilchen, Kupferteilchen und Kupferteilchen, sein. Zum Beispiel kann das Verkapselungsmaterial 318 ein Klebstoffmaterial 318A sein, das mindestens ein Material aus der folgenden Gruppe von Materialien enthalten oder daraus bestehen kann: Polyimid, Epoxid, Acrylat, Silikon, Polyethylen-Terephthalat.
  • Gemäß verschiedenen Ausführungsformen kann, wie in 4 gezeigt, anstelle des Verkapselungsmaterials 218 das Verkapselungsmaterial 418 verwendet werden. Das Verkapselungsmaterial 418 kann mit dem Verkapselungsmaterial 218 identisch sein, außer dass das Verkapselungsmaterial 418 Füllstoffpartikel 421 anstelle der Füllstoffpartikel 221 enthalten kann. Oder anders ausgedrückt: Anstelle Füllstoffpartikel wie zum Beispiel Kupfer und/oder Silber und/oder Kohlenstoff, wie oben beschrieben, zu verwenden, kann das Klebstoffmaterial 418A elektrisch isolierende Füllstoffpartikel 421 enthalten. Zum Beispiel kann das Klebstoffmaterial 418A Füllstoffpartikel 421 enthalten, wobei die Füllstoffpartikel 421 mindestens ein Material aus der folgenden Gruppe von Materialien enthalten können: Aluminiumoxid, Siliziumoxid, Bornitrid, mit isolierendem Polymer beschichtetes leitfähiges Silber, mit isolierendem Polymer beschichtetes leitfähiges Kupfer und mit isolierendem Polymer beschichteter leitfähiger Kohlenstoff.
  • Diese elektrisch isolierenden Füllstoffpartikel 421 können zu einer Verkleinerung des Wärmeausdehnungskoeffizienten (Coefficient of Thermal Expansion, CTE) führen, der besser zu dem Träger 222 passen kann, zum Beispiel zu Kupfer oder zu dem Chip 202, zum Beispiel zu Silizium. Diese elektrisch isolierenden Füllstoffpartikel 421 können des Weiteren zu einer Verringerung der Feuchtigkeitsaufnahme führen.
  • 5 zeigt eine Draufsicht 510 der Chipvorderseite 212, wobei ein elektrisch leitfähiges Klebstoffmaterial, wie zum Beispiel eine Deckfolie, mindestens eine elektrische Zwischenverbindung 232 bilden und über dem elektrisch isolierenden Material 228 ausgebildet werden kann, das zum Beispiel eine elektrisch isolierende Folie, zum Beispiel eine Polyimidfolie, enthalten kann.
  • 6 und 7 zeigen integrierte Schaltkreise, die nach einem der Verfahren 100 bis 300, einzeln oder in Kombination, hergestellt werden können.
  • 6 zeigt eine Illustration eines integrierten Schaltkreises 610 gemäß einer Ausführungsform. Der integrierte Schaltkreis 610 kann Folgendes enthalten:
    • einen Chip 202;
    • ein Verkapselungsmaterial 218, das mindestens drei Seiten 206, 216 des Chips 202 bedeckt, wobei das Verkapselungsmaterial 218 aus Klebstoffmaterial 218A gebildet werden kann; und
    • einen Träger 222, der mittels Verkapselungsmaterial 218 an dem Chip 202 angehaftet ist.
  • 7 zeigt eine Illustration eines integrierten Schaltkreises 710 gemäß einer Ausführungsform. Der integrierte Schaltkreis 710 kann Folgendes enthalten:
    • ein Verkapselungsmaterial 218, das mindestens drei Seiten 206, 216 des Chips 202 bedeckt, wobei das Verkapselungsmaterial 218 aus elektrisch leitfähigem Material gebildet werden kann.
  • Gemäß verschiedenen Ausführungsformen kann der Chip 202 über das Verkapselungsmaterial 218, zum Beispiel das Klebstoffmaterial 218A, auf dem Träger 222 befestigt werden, und mittels eines Hochtemperaturprozesses kann der Chip 202 mit Verkapselungsmaterial 218 umgeben werden, das zum Beispiel einen Klebstofffilm enthalten kann.
  • Gemäß verschiedenen Ausführungsformen braucht möglicherweise kein Sägen durch sprödes Silizium und weiches Leim- oder Polymermaterial ausgeführt zu werden. Des Weiteren kann eine bessere Zuverlässigkeit der Komponente erreicht werden, und es können weniger Prozessschritte erforderlich sein. Das Klebstoffmaterial 218A kann außerdem als ein Verkapselungsmaterial fungieren, zum Beispiel als das Verkapselungsmaterial 218, und umgekehrt. Das Verkapselungsmaterial 218, d. h. das Klebstoffmaterial 218A, kann ein elektrisch leitfähiges Material sein. Ein direkter Kontakt des Chips kann möglich sein, indem man beispielsweise elektrisch leitendes und/oder thermisch leitendes Verkapselungsmaterial 218 direkt auf den Chip 202 aufbringt. Verschiedene Verbesserungen können im Hinblick auf dünne und kleine Chips im Vergleich zur Verwendung standardmäßiger Vergussmassen erreicht werden.

Claims (16)

  1. Integrierter Schaltkreis (270), der Folgendes aufweist: einen Chip (202), aufweisend eine Chiprückseite (216), eine Chipvorderseite (212) und eine Mehrzahl von Chipseitenwänden (206); ein Verkapselungsmaterial (218), das mindestens drei Seiten des Chips (202) bedeckt, wobei die mindestens drei Seiten des Chips (202) mindestens die Chiprückseite (216) und mindestens eine Chipseitenwand (206) der Mehrzahl von Chipseitenwänden (206) aufweisen, wobei eine Seite des Chips, die nicht durch das Verkapselungsmaterial (218) bedeckt ist, eine Chipvorderseite (212) umfasst, wobei ein oder mehrere elektrische Kontakte (217) auf der Chiprückseite (216) und zumindest einer der Chipseitenwände (206) ausgebildet sind, wobei das Verkapselungsmaterial (218) durch ein Klebstoffmaterial (218A) gebildet wird; einen Träger (222), der mittels des Verkapselungsmaterials (218) über der Chiprückseite (216) an dem Chip (202) angehaftet ist, und ein elektrisch isolierendes Material (228), das die Chipvorderseite (212) und eine vordere Oberfläche des Verkapselungsmaterials (218) bedeckt, mindestens eine elektrische Zwischenverbindung (232), die von der Chipvorderseite (212) durch das elektrisch isolierende Material (228) zu einer offenliegenden Oberfläche des Integrierten Schaltkreises (270) gebildet wird, wobei die mindestens eine elektrische Zwischenverbindung (232) in elektrischer Verbindung mit dem Chip an der Chipvorderseite (212) steht, wobei das Klebstoffmaterial (218A) dafür konfiguriert ist, den Träger (222) an der Chiprückseite (216) anzuhaften und die Chiprückseite (216) und/oder zumindest eine Chipseitenwand (206) der Mehrzahl von Chipseitenwänden (206) mit dem Träger (222) elektrisch zu verbinden.
  2. Integrierter Schaltkreis (270) nach Anspruch 1, wobei der Chip (202) mindestens eine chiprückseitige Metallisierungsschicht (217) aufweist, die über der mindestens einen Chiprückseite (216) ausgebildet ist.
  3. Integrierter Schaltkreis (270) nach einem der Ansprüche 1 bis 2, wobei das Klebstoffmaterial (218A) eine Wärmeleitfähigkeit von mindestens 1 W/mK aufweist.
  4. Integrierter Schaltkreis (270) nach einem der Ansprüche 1 bis 3, wobei das Klebstoffmaterial (218A) eine Wärmeleitfähigkeit von mindestens 50 W/mK aufweist.
  5. Integrierter Schaltkreis (270) nach einem der Ansprüche 1 bis 4, wobei das Klebstoffmaterial (218A) dafür konfiguriert ist, den Träger (222) an mindestens einer der Mehrzahl von Seitenwänden (206) des Chips (202) anzuhaften.
  6. Integrierter Schaltkreis (270) nach einem der Ansprüche 1 bis 5, wobei das Klebstoffmaterial (218A) dafür konfiguriert ist, eine Chiprückseite (216) und eine Chipseitenwand (206) mit dem Träger (222) elektrisch zu verbinden.
  7. Integrierter Schaltkreis (270) nach einem der Ansprüche 1 bis 6, wobei das Klebstoffmaterial (218A) mindestens ein Material aus der folgenden Gruppe von Materialien aufweist: Polyimid, Epoxid, Acrylat, Silikon, Polyethylen-Terephthalat, Polysulfon, Poly(p-phenylen)sulfid, Polyetherketon, Polyetheretherketon, Flüssigkristallpolymere.
  8. Integrierter Schaltkreis (270) nach einem der Ansprüche 1 bis 7, wobei das Klebstoffmaterial (218A) Füllstoffpartikel (221) aufweist, wobei die Füllstoffpartikel (221) mindestens ein Material aus der folgenden Gruppe von Materialien aufweisen: Kupfer, Silber, Kohlenstoff, Bornitrid, mit isolierendem Polymer beschichtetes leitfähiges Silber, mit isolierendem Polymer beschichtetes leitfähiges Kupfer und mit isolierendem Polymer beschichteter leitfähiger Kohlenstoff.
  9. Integrierter Schaltkreis (270) nach einem der Ansprüche 1 bis 8, wobei das Klebstoffmaterial (218A) Füllstoffpartikel (221) aufweist, wobei die Füllstoffpartikel (221) mindestens ein Material aus der folgenden Gruppe von Materialien aufweisen: Aluminiumoxid, Siliziumoxid.
  10. Integrierter Schaltkreis (270) nach einem der Ansprüche 1 bis 9, wobei der Chip (202) mindestens eine Kontaktinsel (226) aufweist, die über der Chipvorderseite (212) ausgebildet ist.
  11. Integrierter Schaltkreis (270) nach einem der Ansprüche 1 bis 10, wobei der Träger (222) ein Leiterrahmenmaterial aufweist.
  12. Integrierter Schaltkreis (270) nach einem der Ansprüche 1 bis 11, wobei der Träger (222) Metall aufweist.
  13. Integrierter Schaltkreis (270) nach einem der Ansprüche 1 bis 12, wobei mindestens eine Seitenwand (206) des Chips (202) elektrisch von dem Verkapselungsmaterial (218) isoliert ist.
  14. Verfahren (100) zur Herstellung eines integrierten Schaltkreises (270), wobei das Verfahren Folgendes aufweist: Bedecken mindestens dreier Seiten eines Chips (202) mit einem Verkapselungsmaterial (218), wobei der Chip (202) eine Chiprückseite (216), eine Chipvorderseite (212) und eine Mehrzahl von Chipseitenwänden (206) aufweist, wobei die mindestens drei Seiten des Chips (202) mindestens die Chiprückseite (216) und mindestens eine Chipseitenwand (206) aufweisen, wobei eine Seite des Chips (202), die nicht durch das Verkapselungsmaterial (218) bedeckt ist, eine Chipvorderseite (212) umfasst, wobei ein oder mehrere elektrische Kontakte (217) auf der Chiprückseite (216) und zumindest einer der Chipseitenwände (206) ausgebildet sind, wobei das Verkapselungsmaterial (218) durch ein Klebstoffmaterial (218A) gebildet wird (110); Anhaften (120) eines Trägers (222) an den Chip (202) mittels des Verkapselungsmaterials (218) über der Chiprückseite (216), wobei das Anhaften (120) eines Trägers (222) an den Chip (202) mittels des Verkapselungsmaterials (218) das Anhaften des Trägers (222) an der Chiprückseite (216) und das elektrische Verbinden des Trägers (222) mit der Chiprückseite (216) und/oder zumindest einer Chipseitenwand (206) der Mehrzahl von Chipseitenwänden mittels des Verkapselungsmaterials (218) umfasst; Bedecken der Chipvorderseite (212) und einer vorderen Oberfläche des mit einem elektrisch isolierenden Material (228); Bilden mindestens einer elektrischen Zwischenverbindung von der Chipvorderseite (212) durch das elektrisch isolierende Material (228) zu einer offenliegenden Oberfläche des Verkapselungsmaterials (218) Integrierten Schaltkreises (270), wobei die mindestens eine elektrische Zwischenverbindung (232) in elektrischer Verbindung mit dem Chip an der Chipvorderseite (212) steht.
  15. Verfahren (100) nach Anspruch 14, wobei das Verkapselungsmaterial (218) ein elektrisch leitfähiges Material aufweist.
  16. Verfahren (100) nach Anspruch 15, wobei das Anhaften (120) eines Trägers (222) an den Chip mittels des Verkapselungsmaterials (218) des Weiteren das Bedecken mindestens einer Seitenwand (206) mit dem Verkapselungsmaterial (218) umfasst.
DE102013109558.5A 2012-09-04 2013-09-02 Integrierte schaltkreise und verfahren zur herstellung eines integrierten schaltkreises Active DE102013109558B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/602,359 US8749075B2 (en) 2012-09-04 2012-09-04 Integrated circuits and a method for manufacturing an integrated circuit
US13/602,359 2012-09-04

Publications (2)

Publication Number Publication Date
DE102013109558A1 DE102013109558A1 (de) 2014-03-06
DE102013109558B4 true DE102013109558B4 (de) 2021-05-12

Family

ID=50098588

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013109558.5A Active DE102013109558B4 (de) 2012-09-04 2013-09-02 Integrierte schaltkreise und verfahren zur herstellung eines integrierten schaltkreises

Country Status (3)

Country Link
US (1) US8749075B2 (de)
CN (1) CN103681531B (de)
DE (1) DE102013109558B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2434619B1 (de) * 2010-09-22 2018-11-14 General Electric Technology GmbH Anordnung von leiterstabenden
DE102013210850B3 (de) * 2013-06-11 2014-03-27 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleitermoduls unter Verwendung eines Adhäsionsträgers
US9780061B2 (en) 2014-05-26 2017-10-03 Infineon Technologies Ag Molded chip package and method of manufacturing the same
DE102015102535B4 (de) * 2015-02-23 2023-08-03 Infineon Technologies Ag Verbundsystem und Verfahren zum haftenden Verbinden eines hygroskopischen Materials
DE102015118245B4 (de) * 2015-10-26 2024-10-10 Infineon Technologies Austria Ag Elektronische Komponente mit einem thermischen Schnittstellenmaterial, Herstellungsverfahren für eine elektronische Komponente, Wärmeabfuhrkörper mit einem thermischen Schnittstellenmaterial und thermisches Schnittstellenmaterial
DE102016101887B4 (de) * 2016-02-03 2019-01-17 Infineon Technologies Ag Verfahren zum Herstellen eines Package mit Befestigung eines Chipbefestigungsmediums an einem bereits gekapselten elektronischen Chip
DE102016124270A1 (de) * 2016-12-13 2018-06-14 Infineon Technologies Ag Halbleiter-package und verfahren zum fertigen eines halbleiter-package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
US20030059976A1 (en) * 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
US20030141105A1 (en) * 1999-12-20 2003-07-31 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
DE102009012524A1 (de) * 2008-03-12 2009-10-01 Infineon Technologies Ag Halbleitermodul

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW256013B (en) * 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
US6025995A (en) * 1997-11-05 2000-02-15 Ericsson Inc. Integrated circuit module and method
US6784541B2 (en) * 2000-01-27 2004-08-31 Hitachi, Ltd. Semiconductor module and mounting method for same
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US7300824B2 (en) * 2005-08-18 2007-11-27 James Sheats Method of packaging and interconnection of integrated circuits
US8025112B2 (en) * 2008-08-22 2011-09-27 Tdy Industries, Inc. Earth-boring bits and other parts including cemented carbide
US8642389B2 (en) * 2009-08-06 2014-02-04 Infineon Technologies Ag Method of manufacturing a semiconductor device
US20110273957A1 (en) * 2009-08-21 2011-11-10 Fabien Guizelin Apparatus and Method for Decoupling a Seismic Sensor From Its Surroundings

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
US20030141105A1 (en) * 1999-12-20 2003-07-31 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US20030059976A1 (en) * 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
DE102009012524A1 (de) * 2008-03-12 2009-10-01 Infineon Technologies Ag Halbleitermodul

Also Published As

Publication number Publication date
US20140061878A1 (en) 2014-03-06
US8749075B2 (en) 2014-06-10
CN103681531A (zh) 2014-03-26
CN103681531B (zh) 2017-03-01
DE102013109558A1 (de) 2014-03-06

Similar Documents

Publication Publication Date Title
DE102013109558B4 (de) Integrierte schaltkreise und verfahren zur herstellung eines integrierten schaltkreises
DE102009059236B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102013103011B4 (de) Eine Chipanordnung und ein Verfahren zum Bilden einer Chipanordnung
DE102015107445B4 (de) Package für elektronische Vorrichtungen mit Metallblöcken und Verfahren zum Herstellen desselben
DE102014019962B4 (de) Halbleitermodule und Verfahren zu deren Bildung
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102008064826B3 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102013104487B4 (de) Verfahren zum Herstellen eines Chipgehäuses
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102015115999B4 (de) Elektronische Komponente
DE102015108246B4 (de) Gemoldete Chippackung und Verfahren zum Herstellen derselben
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102013104952B4 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102013102058B4 (de) Chipanordnungen und Verfahren zum Bilden einer Chipanordnung
DE102014100278A1 (de) Chipanordnung und verfahren zur herstellung einer chipanordnung
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE102014103403A1 (de) Chipbaugruppe und verfahren zum herstellen derselben
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
DE102012102124B4 (de) Leistungshalbleitervorrichtung
DE102010000402B4 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE102013110541A1 (de) Integrierte schaltung, chipgehäuse und verfahren zur herstellung einer integrierten schaltung
WO2005086224A1 (de) Halbleiterbauteil mit einem dünnen halbleiterchip und einem steifen verdrahtungssubstrat sowie verfahren zur herstellung und weiterverarbeitung von dünnen halbleiterchips
DE102013106378B4 (de) Verfahren zur herstellung eines chipgehäuses
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative