DE102008064826B3 - Halbleiterbauelement und Verfahren zum Herstellen desselben - Google Patents

Halbleiterbauelement und Verfahren zum Herstellen desselben Download PDF

Info

Publication number
DE102008064826B3
DE102008064826B3 DE102008064826.4A DE102008064826A DE102008064826B3 DE 102008064826 B3 DE102008064826 B3 DE 102008064826B3 DE 102008064826 A DE102008064826 A DE 102008064826A DE 102008064826 B3 DE102008064826 B3 DE 102008064826B3
Authority
DE
Germany
Prior art keywords
semiconductor chip
carrier
electrically insulating
insulating layer
electrically conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008064826.4A
Other languages
English (en)
Inventor
Ralf Otremba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Application granted granted Critical
Publication of DE102008064826B3 publication Critical patent/DE102008064826B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Ein Bauelement (200), umfassend:
einen Träger, der ein Diepad (1a) und Pins (1a, 1c) umfasst;
eine über dem Träger angeordnete elektrisch isolierende Schicht (2), wobei die elektrisch isolierende Schicht (2) eine dem Träger zugewandte erste Oberfläche und eine der ersten Oberfläche gegenüberliegende zweite Oberfläche umfasst;
einen über der zweiten Oberfläche der elektrisch isolierenden Schicht (2) angeordneten ersten Halbleiterchip (3), wobei der erste Halbleiterchip (3) ein erstes Kontaktelement (4a) auf einer ersten Oberfläche und ein zweites Kontaktelement (4b) auf einer zweiten Oberfläche aufweist;
eine zwischen der elektrisch isolierenden Schicht (2) und dem ersten Halbleiterchip (3) angeordnete elektrisch leitende Schicht (5), wobei die elektrisch leitende Schicht (5) den ersten Halbleiterchip (3) an mindestens einen der Pins (1b, 1c) elektrisch koppelt; und
einen über dem Träger angeordneten den ersten Halbleiterchip (3) steuernden zweiten Halbleiterchip (6), wobei der zweite Halbleiterchip (6) auf dem Träger aufgebracht ist und wobei sich die elektrisch leitende Schicht (5) zu einer von dem Träger wegweisenden Oberfläche des zweiten Halbleiterchips (6) erstreckt.

Description

  • Hintergrund
  • Diese Erfindung betrifft ein Halbleiterbauelement und ein Herstellungsverfahren dafür.
  • Leistungshalbleiterchips können beispielsweise in Halbleiterbauelemente integriert sein. Leistungshalbleiterchips eignen sich insbesondere für das Schalten oder Steuern von Strömen und/oder Spannungen.
  • Unterschiedliche Halbleiterbauelemente mit insbesondere vertikalen Halbleiterchips und Verfahren zu deren Herstellung sind in den Schriften DE 102 34 978 A1 , DE 196 25 240 A1 , US 2007/0138651 A1 , DE 11 2006 001 663 T5 , DE 103 01 091 A1 beschrieben.
  • Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes Halbleiterbauelement sowie ein Verfahren zur Herstellung eines solchen Halbleiterbauelements zu schaffen.
  • Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Patentansprüche gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Gemäß einem ersten Aspekt umfasst ein Bauelement die folgenden Komponenten: einen Träger, der ein Diepad und Pins umfasst; eine über dem Träger angeordnete elektrisch isolierende Schicht, wobei die elektrisch isolierende Schicht eine dem Träger zugewandte erste Oberfläche und eine der ersten Oberfläche gegenüberliegende zweite Oberfläche umfasst; einen über der zweiten Oberfläche der elektrisch isolierenden Schicht angeordneten ersten Halbleiterchip, wobei der erste Halbleiterchip ein erstes Kontaktelement auf einer ersten Oberfläche und ein zweites Kontaktelement auf einer zweiten Oberfläche aufweist; eine zwischen der elektrisch isolierenden Schicht und dem ersten Halbleiterchip angeordnete elektrisch leitende Schicht, wobei die elektrisch leitende Schicht den ersten Halbleiterchip an mindestens einen der Pins elektrisch koppelt; und einen über dem Träger angeordneten den ersten Halbleiterchip steuernden zweiten Halbleiterchip, wobei der zweite Halbleiterchip auf dem Träger aufgebracht ist und wobei sich die elektrisch leitende Schicht zu einer von dem Träger wegweisenden Oberfläche des zweiten Halbleiterchips erstreckt.
  • Gemäß einem zweiten Aspekt umfasst ein Verfahren die folgenden Schritte: Bereitstellen eines Trägers, der ein Diepad und Pins umfasst; Abscheiden einer elektrisch isolierenden Schicht über dem Träger, wobei die abgeschiedene elektrisch isolierende Schicht eine dem Träger zugewandte erste Oberfläche und eine der ersten Oberfläche gegenüberliegende zweite Oberfläche umfasst; Abscheiden einer elektrisch leitenden Schicht über der elektrisch isolierenden Schicht; Anordnen eines ersten Halbleiterchips über der elektrisch leitenden Schicht und über der zweiten Oberfläche der elektrisch isolierenden Schicht, wobei der erste Halbleiterchip ein erstes Kontaktelement auf einer ersten Oberfläche und ein zweites Kontaktelement auf einer zweiten Oberfläche aufweist und wobei die elektrisch leitende Schicht den ersten Halbleiterchip an mindestens einen der Pins elektrisch koppelt; und Aufbringen eines den ersten Halbleiterchip steuernden zweiten Halbleiterchips auf dem Träger, wobei sich die elektrisch leitende Schicht zu einer von dem Träger wegweisenden Oberfläche des zweiten Halbleiterchips erstreckt.
  • Kurze Beschreibung der Zeichnungen
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein weiteres Verständnis von Ausführungsformen zu vermitteln, und sind in diese Spezifikation integriert und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der damit einhergehenden Vorteile der Ausführungsformen werden, wenn sie unter Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden, ohne weiteres gewürdigt. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • 1 veranschaulicht schematisch einen Querschnitt durch ein Bauelement 100.
  • 2a veranschaulicht schematisch einen Querschnitt durch ein Bauelement 200 als ein Ausführungsbeispiel.
  • 2b veranschaulicht schematisch eine Draufsicht des Bauelements 200.
  • 3a bis 3f veranschaulichen schematisch ein Ausführungsbeispiel eines Verfahrens zum Herstellen des Bauelements 200.
  • Ausführliche Beschreibung
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, in denen als Veranschaulichung spezifische Ausführungsformen gezeigt werden, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa ”oben”, ”unten”, ”vorne”, ”hinten”, ”vorderer”, ”hinterer” usw. unter Bezugnahme auf die Orientierung der Figur(en), die beschrieben wird (werden), verwendet. Weil Komponenten von Ausführungsformen in einer Reihe unterschiedlicher Orientierungen positioniert werden können, wird die Richtungsterminologie zu Veranschaulichungszwecken verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen.
  • Es versteht sich, dass Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nichts anderes spezifisch angegeben ist.
  • Nachfolgend werden Ausführungsformen unter Bezugnahme auf die Zeichnungen beschrieben, wobei gleiche Bezugszahlen im allgemeinen dazu verwendet werden, um durchweg auf gleiche Elemente Bezug zu nehmen, und wobei die verschiedenen Strukturen nicht notwendigerweise maßstabsgetreu gezeichnet sind. In der folgenden Beschreibung sind zu Erläuterungszwecken zahlreiche spezifischen Details dargelegt, um ein eingehendes Verständnis von einem oder mehreren Aspekten von Ausführungsformen zu vermitteln. Für einen Fachmann kann es jedoch offensichtlich sein, dass ein oder mehrere Aspekte der Ausführungsformen mit einem geringeren Grad dieser spezifischen Details praktiziert werden können. In anderen Fällen sind bekannte Strukturen und Einrichtungen in Blockdiagrammform dargestellt, um das Beschreiben eines oder mehrerer Aspekte der Ausführungsformen zu erleichtern. Die folgende Beschreibung soll deshalb nicht in einem beschränkenden Sinne verstanden werden, und der Schutzbereich der Anmeldung wird durch die beigefügten Ansprüche definiert.
  • Bauelemente mit einem über einem Träger angeordneten Halbleiterchip werden unten beschrieben. Der Träger kann eine beliebige Gestalt oder Größe aufweisen oder aus einem beliebigen Material bestehen. Während der Herstellung des Bauelements kann der Träger auf eine Weise bereitgestellt werden, dass andere Träger in der Nähe angeordnet sind und zum Zwecke des Trennens der Träger durch Verbindungsmittel mit dem Träger verbunden sind. Der Träger kann aus Metallen oder Metalllegierungen hergestellt sein, insbesondere Kupfer, Kupferlegierungen, Aluminium, Aluminiumlegierungen oder anderen Materialien. Er kann weiterhin elektrisch leitend sein und unter anderem als Kühlkörper zum Ableiten der von dem Halbleiterchip erzeugten Hitze dienen. Beispielsweise kann der Träger ein Leadframe (Systemträger) sein, der aus einem oder mehreren Diepads (Chipträgern) und Pins besteht.
  • Halbleiterchips wie unten beschrieben können extrem unterschiedlicher Art sein und können beispielsweise integrierte elektrische oder elektrooptische Schaltungen enthalten. Die Halbleiterchips können beispielsweise als Leistungstransistoren, Leistungsdioden, Steuerschaltungen, Mikroprozessoren oder mikroelektromechanische Komponenten konfiguriert sein. Insbesondere können Halbleiterchips mit einer vertikalen Struktur involviert sein, d. h., dass die Halbleiterchips derart hergestellt sein können, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptoberflächen der Halbleiterchips fließen können. Ein Halbleiterchip mit einer vertikalen Struktur kann Kontaktelemente insbesondere an seinen beiden Hauptoberflächen aufweisen, d. h. an seiner Oberseite und seiner Unterseite. Insbesondere können Leistungstransistoren und Leistungsdioden eine vertikale Struktur besitzen. Beispielsweise können sich der Sourceanschluss und der Gateanschluss eines Leistungstransistors und der Anodenanschluss einer Leistungsdiode auf einer Hauptoberfläche befinden, während der Drainanschluss des Leistungstransistors und der Kathodenanschluss der Leistungsdiode auf der anderen Hauptoberfläche angeordnet sind. Eine Leistungsdiode kann insbesondere als eine Schottky-Diode ausgeführt sein. Weiterhin können die unten beschriebenen Bauelemente integrierte Schaltungen zum Steuern der integrierten Schaltungen von anderen Halbleiterchips enthalten, beispielsweise den integrierten Schaltungen von Leistungstransistoren oder Leistungsdioden. Die Halbleiterchips brauchen nicht aus einem spezifischen Halbleitermaterial hergestellt zu sein und können weiterhin anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie etwa beispielsweise Isolatoren, Kunststoffe oder Metalle. Zudem können die Halbleiterchips gehaust oder ungehäust sein.
  • Die beschriebenen Halbleiterchips besitzen Kontaktelemente, die das Herstellen eines elektrischen Kontakts mit den Halbleiterchips gestatten. Die Kontaktelemente können aus einem beliebigen gewünschten elektrisch leitenden Material hergestellt sein, beispielsweise einem Metall wie etwa Aluminium, Gold oder Kupfer, einer Metalllegierung oder einem elektrisch leitenden organischen Material. Die Halbleiterchips besitzen mindestens ein erstes Kontaktelement auf einer ersten Oberfläche und mindestens ein zweites Kontaktelement auf einer zweiten Oberfläche. Die Kontaktelemente können sich auf einer oder mehreren aktiven Oberflächen der Halbleiterchips oder auf anderen Oberflächen der Halbleiterchips befinden.
  • Falls das Bauelement mehr als einen Halbleiterchip enthält, können die Halbleiterchips in einer funktionalen Beziehung zueinander stehen. Beispielsweise kann einer der Halbleiterchips einen anderen der Halbleiterchips steuern.
  • Die unten beschriebenen Bauelemente enthalten weiterhin eine über dem Träger angeordnete, elektrisch isolierende Schicht. Die elektrisch isolierende Schicht kann aus einem beliebigen Material bestehen, beispielsweise kann sie Metalloxide (insbesondere Aluminiumoxid, Silberoxid, Titanoxid, Kupferoxid, Chromoxid oder Zinkoxid), Halbleiteroxid (insbesondere Siliziumoxid), Epoxidharz, diamantartigen Kohlenstoff, Imide, organische Materialien, Keramikmaterialen, Gläser oder Polymere wie etwa Parylen enthalten. Wenn die elektrisch isolierende Schicht aus Siliziumoxid hergestellt ist, kann sie weiterhin andere Elemente wie etwa Phosphor oder Bor enthalten.
  • Die Dicke der elektrisch isolierenden Schicht kann beispielsweise im Bereich zwischen 10 nm und 150 μm liegen, insbesondere kann sie im Bereich von 1 μm und 50 μm liegen, und ganz insbesondere kann sie im Bereich zwischen 1 μm und 10 μm liegen. Die elektrisch isolierende Schicht kann wärmeleitend sein. Die Wärmeleitfähigkeit der elektrisch isolierenden Schicht kann beispielsweise im Beriech von 0,01 W/mK und 500 W/mK, insbesondere im Bereich zwischen 0,1 W/mK und 50 W/mK liegen. Die elektrisch isolierende Schicht kann eine hohe Blockierungsfähigkeit besitzen, um eine gute elektrische Isolierung bereitzustellen. Die Werte für die Blockierungsfähigkeit können beispielsweise im Bereich zwischen 1 V/μm und 1000 V/μm, insbesondere im Bereich zwischen 10 V/μm und 200 V/μm und ganz insbesondere im Bereich zwischen 100 V/μm und 200 V/μm liegen.
  • Die elektrisch isolierende Schicht kann möglicherweise nur einen Bruchteil einer beliebigen Anzahl von Oberflächen des Trägers bedecken und kann zusätzlich eine beliebige andere Komponente des Bauelements zu einem beliebigen Grad bedecken, insbesondere die Halbleiterchips und die Kontaktelemente der Halbleiterchips.
  • Die elektrisch isolierende Schicht kann über beliebige Mittel hergestellt sein, die für das Herstellen einer elektrisch isolierenden Schicht angemessen sind. Beispielsweise können planare Techniken zum Herstellen der elektrisch isolierenden Schicht verwendet werden. Der Ausdruck ”elektrisch isolierend” bezieht sich auf die Eigenschaft, dass die Schicht relativ zu anderen Komponenten des Bauelements höchstens nur marginal elektrisch leitend ist. Insbesondere bezieht sich der Ausdruck ”elektrisch isolierend” auf die höchstens nur marginale elektrische Leitfähigkeit in einer Richtung hauptsächlich senkrecht zu der Erstreckungsebene der elektrisch isolierenden Schicht.
  • Die elektrisch isolierende Schicht kann Hafteigenschaften bezüglich des Trägers und auch bezüglich möglicher Vergussmaterialien besitzen, die auf das Bauelement angewendet werden mit dem Zweck des Häusens des Teils des Trägers, wo die Halbleiterchips platziert sind. Die Haftung der elektrisch isolierenden Schicht bezüglich Vergussmaterialien und/oder dem Träger kann gemäß dem Material der Vergussmaterialien und/oder dem Träger variieren.
  • Während der Herstellung des Bauelements können Teile der elektrisch isolierenden Schicht entfernt werden, um elektrische Verbindungen zwischen Komponenten des Bauelements herzustellen. Beispielsweise können vor dem Aufbringen der elektrisch isolierenden Schicht auf den Träger Kontaktelemente oder Teile der Halbleiterchips durch eine Maskierungsschicht abgedeckt werden, um zu verhindern, dass die elektrisch leitende Schicht auf von der Maskierungsschicht abgedeckten Bereichen abgeschieden wird. Nach der Abscheidung der elektrisch isolierenden Schicht wird die Maskierungsschicht abgehoben. Bei Verwendung eines galvanischen Verfahrens zum Abscheiden der elektrisch isolierenden Schicht kann zudem ein geeignetes elektrisches Potential an die Kontaktelemente des Halbleiterchips angelegt werden, um zu verhindern, dass die Kontaktelemente mit der elektrisch isolierenden Schicht abgedeckt werden. Weitere, während des Abscheidungsprozesses verwendete Verfahren sind zum Beispiel Ätz- oder Sputterverfahren.
  • Ein weiteres Beispiel für eine Implementierung der elektrisch isolierenden Schicht ist eine elektrisch isolierende Folie, die auf den Träger laminiert und strukturiert wird. Das Strukturieren einer derartigen elektrisch isolierenden Folie kann beispielsweise durch einen Stanzprozess, Laserablation oder einen beliebigen, dem Fachmann bekannten geeigneten Prozess erreicht werden. Falls der Träger als ein Leadframe implementiert wird, der ein Diepad und Pins enthält, kann die elektrisch isolierende Folie Lücken zwischen dem Diepad und den Pins überbrücken. Die elektrisch isolierende Folie kann als eine Plattform für die Abscheidung von weiteren Schichten dienen.
  • Die unten beschriebenen Bauelemente können weiterhin eine zwischen der elektrisch isolierenden Schicht und mindestens einem der Halbleiterchips angeordnete elektrisch leitende Schicht enthalten. Die elektrisch leitende Schicht kann durch beliebige Mittel hergestellt sein, die für das Herstellen von elektrisch leitenden Schichten angemessen sind. Beispielhafte Herstellungsverfahren sind galvanische oder chemische Abscheidungsprozesse. Prinzipiell können die Herstellungsprozesse für die elektrisch leitende Schicht von einem ähnlichen Typ wie die oben erwähnten Herstellungsprozesse für die Herstellung der elektrisch isolierenden Schicht sein (zum Beispiel Maskieren, Ätzen usw.).
  • Hinsichtlich ihrer geometrischen Form oder Materialzusammensetzung kann die elektrisch leitende Schicht beliebig hergestellt werden. Die elektrisch leitende Schicht kann beispielsweise als mehrere längliche Strukturen oder eine flächenmäßige Beschichtung ausgeführt sein. Zu ihrer Herstellung kann jedes leitende Material verwendet werden, wie etwa beispielsweise Metalle (Kupfer, Aluminium, Gold usw.), Metalllegierungen oder organische Leiter. Im allgemeinen braucht die elektrisch leitende Schicht nicht homogen oder nur aus einem spezifischen Material hergestellt zu sein, d. h. verschiedene Zusammensetzungen und Konzentrationen der in der elektrisch leitenden Schicht enthaltenen Materialien sind möglich.
  • Die elektrisch leitende Schicht kann elektrische Verbindungen zwischen verschiedenen Komponenten des Bauelements bereitstellen. Falls der Träger als ein Leadframe verkörpert ist, der ein Diepad und Pins enthält, kann die elektrisch leitende Schicht insbesondere eine elektrische Kopplung zwischen den Halbleiterchips und den Pins des Leadframes bereitstellen.
  • Es wird angemerkt, dass die Anzahl der zum Herstellen des Bauelements verwendeten elektrisch isolierenden und/oder elektrisch leitenden Schichten jeweils nicht auf eine oder zwei beschränkt zu sein braucht. Tatsächlich kann eine beliebige Anzahl von aufeinandergestapelten Schichten bereitgestellt sein. Mehrere elektrisch isolierende Schichten können aufeinandergestapelt werden, können aber auch durch eine oder mehrere elektrisch leitende Schichten getrennt sein. Jede der mehreren elektrisch isolierenden Schichten und/oder der elektrisch leitenden Schichten kann jeweils eine andere Dicke, Materialzusammensetzung und einen anderen Grad an Trägerabdeckung aufweisen als die restliche Anzahl von elektrisch isolierenden Schichten und/oder elektrisch leitenden Schichten, die zum Herstellen des Bauelements verwendet werden.
  • Die hierin beschriebenen Bauelemente können weiterhin eine Vergussmasse oder ein Gehäuse, die oder das Teile des Bauelements bedeckt, enthalten. Die Vergussmasse kann beispielsweise aus einem thermoplastischen Kunststoff oder einem duroplastischen Kunststoff wie etwa beispielsweise Epoxidharz hergestellt sein. Beispielsweise ist es möglich, dass mindestens eine Oberfläche des Trägers nicht vollständig mit der Vergussmasse bedeckt ist. Auf diese Weise kann eine Kopplung des Trägers an einen Kühlkörper bereitgestellt werden. Der Kühlkörper kann aus einem Material mit einer hohen Wärmeleitfähigkeit hergestellt sein (beispielsweise einem Metall oder einer Metalllegierung), um den Wärmetransport von dem Bauelement weg zu unterstützen. Weiterhin kann das Bauelement auf einer Leiterplatte montiert sein, wobei diejenige Oberfläche des Trägers, die nicht mit der Vergussmasse bedeckt ist, der Leiterplatte zugewandt ist.
  • 1 veranschaulicht schematisch ein Bauelement 100 in einem Querschnitt als ein Beispiel. Das Bauelement 100 enthält einen Träger 1, eine über dem Träger 1 angeordnete elektrisch isolierende Schicht 2 und einen über der elektrisch isolierenden Schicht 2 angeordneten ersten Halbleiterchip 3. Der erste Halbleiterchip 3 zeigt ein erstes Kontaktelement 4a auf seiner oberen Oberfläche und ein zweites Kontaktelement 4b auf seiner dem Träger 1 zugewandten unteren Oberfläche. Es versteht sich, dass der erste Halbleiterchip 3 je nach seiner gewünschten Funktionalität weitere Kontaktelemente enthalten kann.
  • Das Bauelement 100 kann weiterhin eine zwischen der elektrisch isolierenden Schicht 2 und dem ersten Halbleiterchip 3 angeordnete elektrisch leitende Schicht 5 enthalten. Die elektrisch leitende Schicht 5 kann mit dem zweiten Kontaktelement 4b in Kontakt stehen, wodurch die Möglichkeit einer elektrischen Verbindung zwischen dem ersten Halbleiterchip 3 und weiteren elektrischen Komponenten (nicht dargestellt) bereitgestellt wird. Es ist anzumerken, dass die elektrisch isolierende Schicht 2 den Träger 1 elektrisch gegenüber dem ersten Halbleiterchip 3 und/oder der elektrisch leitenden Schicht 5 isolieren kann. Weiterhin kann die elektrisch isolierende Schicht 2 wärmeleitend sein. In diesem Fall kann die elektrisch isolierende Schicht 2 die von dem ersten Halbleiterchip 3 erzeugte Hitze zum Träger 1 leiten.
  • 2a veranschaulicht schematisch ein Bauelement 200 in einem Querschnitt als ein Ausführungsbeispiel. Das Bauelement 200 enthält ein Trägerelement, das in diesem Fall als ein Leadframe ausgeführt ist, der aus einem Diepad 1a und Pins 1b und 1c besteht. Wegen der gewählten Perspektive von 2a verdecken die Pins 1b und 1c weitere hinter ihnen angeordnete Pins. Einem Fachmann ist wohlbekannt, dass die Anzahl der Pins eines Leadframes willkürlich sein kann und im allgemeinen von der Gesamtfunktionalität des Bauelements 200 abhängt. Es ist anzumerken, dass 2a am besten in Kombination mit 2b betrachtet wird, die die Draufsicht auf das Bauelement 200 veranschaulicht.
  • Das Bauelement 200 enthält weiterhin eine über dem Diepad 1a und den Pins 1b und 1c angeordnete elektrisch isolierende Schicht 2. Wie bereits in früheren Absätzen erwähnt, kann die elektrisch isolierende Schicht 2 aus beliebigen Materialien bestehen, auf unterschiedliche Weisen hergestellt sein und von willkürlicher geometrischer Form sein, und zwar in Abhängigkeit von der gewünschten Funktionalität des Bauelements 200. Beispielsweise kann die elektrisch isolierende Schicht 2 durch planare Techniken abgeschieden werden. In 2a überbrückt die elektrisch isolierende Schicht 2 jeweils die Lücken zwischen dem Diepad 1a und den gezeigten Pins 1b bzw. 1c. Auf diese Weise wird es möglich, sogar in dem Gebiet der Lücken weitere Schichten über der elektrisch isolierenden Schicht 2 abzuscheiden. Natürlich kann das Bauelement 200 weitere Pins enthalten, die nicht mit dem Diepad 1a verbunden sind, indem die elektrisch isolierende Schicht 2 verwendet wird. Es ist anzumerken, dass die elektrisch isolierende Schicht 2 in bestimmten Bereichen geöffnet (oder alternativ nicht abgeschieden) ist, um die Möglichkeit bereitzustellen, die darunterliegenden Schichten oder Komponenten elektrisch zu verbinden.
  • Das Bauelement 200 enthält weiterhin einen zweiten Halbleiterchip 6, der die Funktion des Steuerns des ersten Chips 3 besitzen kann. Der Steuerchip 6 kann durch in der Technik wohlbekannte willkürliche Techniken auf dem Diepad 1a angebracht sein. Beispielsweise kann der Steuerchip 6 über einen Lötprozess wie etwa Weichlöten, Hartlöten oder Diffusionslöten an dem Diepad 1a befestigt sein. Eine weitere Möglichkeit zum Befestigen des Steuerchips 6 an dem Diepad 1a kann der Einsatz einer Haftschicht sein, die elektrisch leitend oder isolierend sein kann. Im Fall des Bauelements 200 steht der Steuerchip 6 in direktem Kontakt mit dem Diepad 1a. Es wäre jedoch auch möglich, den Steuerchip 6 auf der elektrisch isolierenden Schicht 2 zu befestigen, so lange die Funktionalität des Bauelements 200 nicht auf unerwünschte Weise geändert wird. Folglich können die Prozesse des Befestigens des Steuerchips 6 und des Abscheidens der elektrisch isolierenden Schicht 2 vertauscht werden.
  • Das Bauelement 200 enthält weiterhin eine über der elektrisch isolierenden Schicht 2, den Pins 1b und 1c und Teilen des Steuerchips 6 abgeschiedene elektrisch leitende Schicht 5. Ähnlich zu der elektrisch isolierenden Schicht 2 unter ihr kann die elektrisch leitende Schicht 5 aus beliebigen Materialien bestehen, auf unterschiedliche Weisen abgeschieden sein und von beliebiger geometrischer Form sein, und zwar in Abhängigkeit von der gewünschten Funktionalität des Bauelements 200. Die elektrisch leitende Schicht 5 kann zwischen den Pins 1b und 1c und weiteren Komponenten des Bauelements 200, wie etwa den Halbleiterchips 3 und 6, elektrische Verbindungen herstellen. Im Fall von Pin 1c wurde eine elektrische Verbindung zu dem Steuerchip 6 durch Verwendung der elektrisch leitenden Schicht 5 implementiert. Der Pin 1c kann mit externen Einrichtungen auf seiner Unterseite (oder allgemein an Positionen, die nicht von anderen Komponenten des Bauelements bedeckt sind wie beispielsweise einer Vergussmasse) verbunden sein. Die auf dem Steuerchip 6 abgeschiedene elektrisch leitende Schicht 5 kann auch verwendet werden, um andere elektrisch leitende Elemente wie etwa Bonddrähte zu befestigen (vgl. den befestigten Bonddraht 7a auf der Oberseite des Steuerchips 6).
  • Bei der vorliegenden Ausführungsform ist der erste Halbleiterchip 3 als ein Leistungs-MOSFET (Metal Oxide Semiconductor Field Effect Transistor – Metalloxidhalbleiter-Feldeffekttransistor) 3 implementiert. Auf der oberen Oberfläche des Leistungs-MOSFET 3 sind zwei Kontaktelemente 4a' und 4a'' so angeordnet, dass das Kontaktelement 4a' einen Sourceanschluss und das Kontaktelement 4a'' einen Gateanschluss darstellt. Ein einen Drainanschluss darstellendes Kontaktelement 4b ist auf der unteren Oberfläche des Leistungs-MOSFET 3 angeordnet. Die Anordnung der Kontaktelemente 4a', 4a'' und 4b führt zu einem in einer Richtung senkrecht zu den Hauptoberflächen des Leistungs-MOSFET 3 fließenden elektrischen Strom. Der Leistungs-MOSFET 3 wird z. B. unter Verwendung eines Lötprozesses (z. B. Weichlöten, Hartlöten, Diffusionslöten) auf der elektrisch leitenden Schicht 5 angebracht, kann aber auch durch eine Haftschicht an der elektrisch leitenden Schicht 5 befestigt werden.
  • Das Kontaktelement 4a'' (d. h. der Gateanschluss) auf der oberen Oberfläche des Leistungs-MOSFET 3 ist durch einen Bonddraht 7a elektrisch an den Steuerchip 6 gekoppelt. Diese elektrische Verbindung könnte natürlich auch durch eine elektrisch leitende Schicht oder einen Clip hergestellt werden. Die beiden Halbleiterchips 3 und 6 sind funktional aneinander gekoppelt, wobei der Steuerchip 6 den Leistungs-MOSFET 3 steuert. Das Kontaktelement 4a' (d. h. der Sourceanschluss) auf der oberen Oberfläche des Leistungs-MOSFET 3 ist elektrisch an einen oder mehrere der Pins 1d des Leadframes gekoppelt. Die Pins 1d sind wegen ihrer Anordnung hinter den Pins 1b in 2a nicht zu sehen. Die Verbindung wird durch einen (nicht vollständig sichtbaren) Bonddraht 7b hergestellt, kann aber auch durch eine elektrisch leitende Schicht oder einen Clip realisiert werden. Die Pins 1d können über ihre unteren Oberflächen an externe Vorrichtungen angeschlossen sein. Das Kontaktelement 4b (d. h. der Drainanschluss) auf der unteren Oberfläche des Leistungs-MOSFET 3 ist durch die elektrisch leitende Schicht 5 elektrisch an den Pin 1b gekoppelt. Wie in 2b dargestellt, kann die elektrisch leitende Schicht 5 auch eine Verbindung zu mehreren Drainpins 1b bereitstellen. Die Drainpins 1b können über ihre unteren Oberflächen mit externen Vorrichtungen verbunden sein.
  • Es ist anzumerken, dass der Leistungs-MOSFET 3 und insbesondere sein Drainanschluss 4b wegen der Anordnung der elektrisch isolierenden Schicht 2 und der elektrisch leitenden Schicht 5 elektrisch von dem Steuerchip 6 und dem Diepad 1a isoliert sind. Die Drainspannung eines Leistungs-MOSFET kann bis zu 1 kV oder mehr betragen. Da das Diepad 1a elektrisch von dem Leistungs-MOSFET 3 isoliert ist (d. h., sie weisen nicht das gleiche elektrische Potential auf), kann der Steuerchip 6 das Diepad 1a kontaktieren, ohne jegliche, durch die Hochspannungen des Leistungs-MOSFET 3 verursachte Beschädigung zu erfahren.
  • Komponenten des Bauelements 200 können mit einer Vergussmasse 8 bedeckt sein. Die Vergussmasse 8 kann gemäß vorausgegangener Absätze implementiert sein und dient üblicherweise dem Schutz von Komponenten des Bauelements 200 vor Umwelteinflüssen wie Schmutz, Feuchtigkeit oder mechanischem Stoß. In 2a und 2b bedeckt die Vergussmasse 8 nicht die jeweiligen unteren Seiten der Pins 1b, 1c und 1d und auch nicht die untere Seite des Diepad 1a.
  • Ein Kühlkörper, der in 2a nicht dargestellt ist, kann thermisch an das Diepad 1a gekoppelt sein. Beim Betrieb kann die von dem Leistungs-MOSFET 3 und dem Steuerchip 6 erzeugte Hitze durch den Kühlkörper von dem Bauelement 200 weggeleitet werden. Ein effektiver Ableitungsweg geht von den unteren Oberflächen der Halbleiterchips 3 und 6 zu dem Kühlkörper, wobei die Schichten 2 und 5 und das Diepad 1 überquert werden. Die Dicke und das Material der elektrisch isolierenden Schicht 2 sollten deshalb so gewählt werden, dass gleichzeitig eine hohe Wärmeleitfähigkeit sowie gute Isoliereigenschaften bereitgestellt werden. Die untere Oberfläche des Bauelements 200 kann auch zum Montieren des Bauelements 200 auf einer Leiterplatte wie etwa einem PCB (Printed Circuit Board) verwendet werden. Die Teile des Diepad 1a und der Pins 1b bis 1d, die nicht mit der Vergussmasse 8 bedeckt sind, können an Kontaktbereiche der Leiterplatte gelötet werden.
  • 2b veranschaulicht schematisch eine Draufsicht des Bauelements 200, wobei sich der Zusammenhang zwischen 2a und 2b für einen Fachmann von selbst erklärt. Die Vergussmasse 8 kapselt die meisten der Komponenten des Bauelements 200 und ist einfach durch eine gestrichelte Linie angedeutet. Wegen der gewählten Perspektive und der Übersichtlichkeit halber ist die elektrisch isolierende Schicht 2 nicht explizit dargestellt. Aus 2b geht hervor, dass der Leadframe mehrere Drainpins 1b, mehrere Pins 1c, die den Steuerchip 6 kontaktieren, und mehrere Sourcepins 1d enthält. Es ist anzumerken, dass 2b explizit die Verbindung zwischen den Sourcepins 1d und dem Leistungs-MOSFET 3 veranschaulicht durch Verwenden der Bonddrähte 7b, die in 2a nicht ganz sichtbar sind.
  • In 3a bis 3f sind verschiedene Stadien der Herstellung des Bauelements 200 beispielhaft dargestellt. Zum Herstellen des Bauelements 200 werden zuerst der Leadframe einschließlich dem Diepad 1a und die Pins 1b bis 1d bereitgestellt (siehe 3a). Der Leadframe kann aus einem Metall wie etwa Kupfer, Eisen, Nickel oder Aluminium oder einer Metalllegierung oder einem anderen elektrisch leitenden Material hergestellt sein. Der Steuerchip 6 wird dann auf dem Diepad 1a montiert (siehe 3b).
  • Eine elektrisch isolierende Folie 2 wird auf dem Diepad 1a und den Pins 1b und 1c abgeschieden, um die Lücken zwischen ihnen zu überbrücken (siehe 3c). Die elektrisch isolierende Folie 2 kann beispielsweise auf den Leadframe laminiert werden und durch einen Stanzprozess, Laserablation oder irgendeinen anderen, dem Fachmann bekannten geeigneten Prozess strukturiert werden. Die elektrisch isolierende Folie 2 kann aus einem Kunststoff- oder synthetischen Material oder irgendeinem anderen geeigneten Material hergestellt sein.
  • Die elektrisch isolierende Folie 2 kann als eine Plattform für die Abscheidung von weiteren Schichten wie etwa der elektrisch leitenden Schicht 5 dienen (siehe 3d). Die elektrisch leitende Schicht 5 kann unter Verwendung eines beliebigen geeigneten Abscheidungsverfahrens wie etwa stromlose oder galvanische Plattierungsprozesse, physikalische Dampfabscheidung, chemische Dampfabscheidung, Sputtern, Aufschleuderprozesse (Spin-on Prozesse), Sprayabscheidung oder Tintenstrahldrucken (Ink-Jet Drucken) abgeschieden werden. Kupfer, Eisen, Nickel oder andere Metalle oder Metalllegierungen können als Materialien für die elektrisch leitende Schicht 5 verwendet werden.
  • Der Leistungs-MOSFET 3 kann auf der elektrisch leitenden Schicht 5 platziert werden, wobei sein Drainanschluss 4b dem Diepad 1a zugewandt ist (siehe 3e). Die elektrische Verbindung zwischen dem Drainanschluss 4b und der elektrisch leitenden Schicht 5 kann beispielsweise durch Aufschmelzlöten, Vakuumlöten, Diffusionslöten oder Adhäsionsbonden hergestellt werden, indem ein elektrisch leitender Kleber verwendet wird.
  • Wenn Diffusionslöten als verbindende Technik verwendet wird, ist es möglich, Lotmaterialien zu verwenden, die nach dem Ende der Lötoperation an der Grenzfläche zwischen dem Drainanschluss 4b und der elektrisch leitenden Schicht 5 wegen Grenzflächendiffusionsprozessen zu intermetallischen Phasen führen. In diesem Fall kann der Einsatz von AuSn-, AgSn-, CuSn-, AgIn-, AuIn- oder CuIn-Loten in Erwägung gezogen werden. Wenn der Leistungs-MOSFET 3 durch Klebung an die elektrisch leitende Schicht 5 gebondet wird, ist es möglich, leitende Kleber zu verwenden, die auf Epoxidharzen basieren können und mit Gold, Silber, Nickel oder Kupfer angereichert sind, um die Stromleitfähigkeit zu erzeugen.
  • Andere elektrische Verbindungen mit den Anschlüssen 4a' und 4a'' auf der oberen Oberfläche des Leistungs-MOSFET 3 können durch Bonddrähte 7a und 7b hergestellt werden, wie in 3e dargestellt.
  • Die Vergussmasse 8 wird zum Kapseln des Bauelements 200 verwendet (siehe 3e). Die Vergussmasse 8 kann einen beliebigen Anteil des Bauelements 200 kapseln, lässt aber die unteren Oberflächen des Diepad 1a und der Pins 1b bis 1d unbedeckt. Zudem können, wie in 3e dargestellt, die unteren Oberflächen des Diepad 1a und der Pins 1b bis 1d sowie eine Oberfläche der Vergussmasse 8 eine Ebene bilden. Die Vergussmasse 8 kann aus einem beliebigen geeigneten thermoplastischen oder duroplastischen Material bestehen, insbesondere kann es aus einem Material bestehen, das üblicherweise in der heutigen Halbleiterhäusungstechnologie verwendet wird. Zum Bedecken der Komponenten des Bauelements 200 mit der Vergussmasse 8 können verschiedene Techniken eingesetzt werden, beispielsweise Formpressen oder Spritzgießen.
  • Im Folgenden werden Ausgestaltungen 1 bis 23 beschrieben:
    • 1. Ein Bauelement, umfassend: einen Träger; eine über dem Träger angeordnete elektrisch isolierende Schicht; und einen über der elektrisch isolierenden Schicht angeordneten ersten Halbleiterchip, wobei der erste Halbleiterchip ein erstes Kontaktelement auf einer ersten Oberfläche und ein zweites Kontaktelement auf einer zweiten Oberfläche aufweist.
    • 2. Das Bauelement aus Ausgestaltung 1, wobei der erste Halbleiterchip ein Leistungshalbleiter ist.
    • 3. Das Bauelement aus Ausgestaltung 1, wobei der Träger elektrisch leitend ist.
    • 4. Das Bauelement aus Ausgestaltung 1, wobei der Träger ein Diepad und Pins umfasst.
    • 5. Das Bauelement aus Ausgestaltung 4, wobei die elektrisch isolierende Schicht mindestens eine Lücke zwischen dem Diepad und mindestens einem der Pins überbrückt.
    • 6. Das Bauelement aus Ausgestaltung 1, wobei die elektrisch isolierende Schicht eine elektrisch isolierende Folie ist.
    • 7. Das Bauelement aus Ausgestaltung 1, ferner umfassend eine zwischen der elektrisch isolierenden Schicht und dem ersten Halbleiterchip angeordnete elektrisch leitende Schicht.
    • 8. Das Bauelement aus Ausgestaltung 7, wobei die elektrisch leitende Schicht den ersten Halbleiterchip an mindestens einen der Pins elektrisch koppelt.
    • 9. Das Bauelement aus Ausgestaltung 1, ferner umfassend einen über dem Träger angeordneten zweiten Halbleiterchip.
    • 10. Das Bauelement aus Ausgestaltung 9, wobei der zweite Halbleiterchip den ersten Halbleiterchip steuert.
    • 11. Das Bauelement aus Ausgestaltung 9, wobei der zweite Halbleiterchip auf dem Träger aufgebracht ist.
    • 12. Das Bauelement aus Ausgestaltung 9, wobei sich die elektrisch leitende Schicht zu einer von dem Träger wegweisenden Oberfläche des zweiten Halbleiterchips erstreckt.
    • 13. Das Bauelement aus Ausgestaltung 1, ferner umfassend eine Vergussmasse, wobei eine Oberfläche des Trägers nur teilweise mit der Vergussmasse bedeckt ist.
    • 14. Das Bauelement aus Ausgestaltung 1, wobei ein Kühlkörper an eine Oberfläche des Trägers gekoppelt ist.
    • 15. Ein Verfahren, umfassend: Bereitstellen eines Trägers; Abscheiden einer elektrisch isolierenden Schicht über dem Träger; und Anordnen eines ersten Halbleiterchips über der elektrisch isolierenden Schicht, wobei der erste Halbleiterchip ein erstes Kontaktelement auf einer ersten Oberfläche und ein zweites Kontaktelement auf einer zweiten Oberfläche aufweist.
    • 16. Das Verfahren aus Ausgestaltung 15, wobei der Träger ein Diepad und Pins umfasst.
    • 17. Das Verfahren aus Ausgestaltung 15, ferner umfassend das Abscheiden einer elektrisch leitenden Schicht über der elektrisch isolierenden Schicht vor dem Anordnen des ersten Halbleiterchips.
    • 18. Das Verfahren aus Ausgestaltung 17, wobei die elektrisch leitende Schicht derart abgeschieden wird, dass sie mindestens einen der Pins elektrisch kontaktiert.
    • 19. Das Verfahren aus Ausgestaltung 17, wobei der erste Halbleiter derart angeordnet ist, dass seine erste Oberfläche der elektrisch leitenden Schicht zugewandt ist und das erste Kontaktelement elektrisch durch die elektrisch leitende Schicht mit mindestens einem der Pins verbunden ist.
    • 20. Das Verfahren aus Ausgestaltung 15, ferner umfassend das Anordnen eines zweiten Halbleiterchips über dem Träger vor dem Abscheiden der elektrisch isolierenden Schicht.
    • 21. Ein Bauelement, umfassend: einen Träger, der mindestens zwei durch eine Lücke getrennte Teile umfasst; eine über dem Träger angeordnete und die Lücke überbrückende elektrisch isolierende Schicht; und einen über der elektrisch isolierenden Schicht angeordneten Halbleiterchip.
    • 22. Ein Bauelement, umfassend: einen Träger; eine über dem Träger angeordnete elektrisch isolierende Schicht; eine über der elektrisch isolierenden Schicht angeordnete elektrisch leitende Schicht; und einen über der elektrisch leitenden Schicht angeordneten Halbleiterchip, wobei eine erste Oberfläche des Halbleiterchips ein erstes Kontaktelement umfasst und der elektrisch leitenden Schicht zugewandt ist.
    • 23. Ein Verfahren, umfassend: Bereitstellen eines Trägers; Laminieren einer elektrisch isolierenden Folie auf den Träger; und Anordnen eines ersten Halbleiterchips über der elektrisch isolierenden Folie, wobei der erste Halbleiterchip ein erstes Kontaktelement auf einer ersten Oberfläche und ein zweites Kontaktelement auf einer zweiten Oberfläche aufweist.
  • Wenngleich ein bestimmtes Merkmal oder Aspekt einer Ausführungsform möglicherweise bezüglich nur einer von mehreren Implementierungen offenbart worden ist, kann außerdem ein derartiges Merkmal oder ein derartiger Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierung kombiniert werden, wie dies möglicherweise für eine beliebige gegebene oder besondere Anwendung gewünscht und vorteilhaft ist. In dem Ausmaß zudem, in dem die Ausdrücke ”enthalten”, ”haben”, ”mit” oder andere Varianten davon entweder in der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, sollen solche Ausdrücke auf eine Weise einschließend sein, die dem Ausdruck ”umfassend” ähnlich ist. Die Ausdrücke ”gekoppelt” und ”verbunden” zusammen mit Ableitungen sind möglicherweise verwendet worden. Es versteht sich, dass diese Ausdrücke möglicherweise verwendet worden sind, um anzuzeigen, dass zwei Elemente miteinander ungeachtet dessen kooperieren oder interagieren, ob sie im direkten physikalischen oder elektrischen Kontakt stehen oder sie nicht in direktem Kontakt miteinander stehen. Weiterhin versteht sich, dass Ausführungsformen in diskreten Schaltungen, teilweise integrierten Schaltungen oder vollständig integrierten Schaltungen oder Programmierungsmitteln implementiert werden können. Außerdem soll der Ausdruck ”beispielhaft” lediglich ein Beispiel bedeuten, anstatt das beste oder optimale. Es versteht sich zudem, dass hierin gezeigte Merkmale und/oder Elemente mit bestimmten Abmessungen relativ zueinander der Einfachheit halber und zum besseren Verständnis dargestellt worden sind und dass tatsächliche Abmessungen von den hierin dargestellten wesentlich abweichen können.

Claims (8)

  1. Ein Bauelement (200), umfassend: einen Träger, der ein Diepad (1a) und Pins (1a, 1c) umfasst; eine über dem Träger angeordnete elektrisch isolierende Schicht (2), wobei die elektrisch isolierende Schicht (2) eine dem Träger zugewandte erste Oberfläche und eine der ersten Oberfläche gegenüberliegende zweite Oberfläche umfasst; einen über der zweiten Oberfläche der elektrisch isolierenden Schicht (2) angeordneten ersten Halbleiterchip (3), wobei der erste Halbleiterchip (3) ein erstes Kontaktelement (4a) auf einer ersten Oberfläche und ein zweites Kontaktelement (4b) auf einer zweiten Oberfläche aufweist; eine zwischen der elektrisch isolierenden Schicht (2) und dem ersten Halbleiterchip (3) angeordnete elektrisch leitende Schicht (5), wobei die elektrisch leitende Schicht (5) den ersten Halbleiterchip (3) an mindestens einen der Pins (1b, 1c) elektrisch koppelt; und einen über dem Träger angeordneten den ersten Halbleiterchip (3) steuernden zweiten Halbleiterchip (6), wobei der zweite Halbleiterchip (6) auf dem Träger aufgebracht ist und wobei sich die elektrisch leitende Schicht (5) zu einer von dem Träger wegweisenden Oberfläche des zweiten Halbleiterchips (6) erstreckt.
  2. Das Bauelement (200) aus Anspruch 1, wobei der erste Halbleiterchip (3) ein Leistungshalbleiter ist.
  3. Das Bauelement (200) aus Anspruch 1, wobei der Träger elektrisch leitend ist.
  4. Das Bauelement (200) aus Anspruch 1, wobei die elektrisch isolierende Schicht (2) mindestens eine Lücke zwischen dem Diepad (1a) und mindestens einem der Pins (1b, 1c) überbrückt.
  5. Das Bauelement (200) aus Anspruch 1, wobei die elektrisch isolierende Schicht (2) eine elektrisch isolierende Folie ist.
  6. Das Bauelement (200) aus Anspruch 1, ferner umfassend eine Vergussmasse (8), wobei eine Oberfläche des Trägers nur teilweise mit der Vergussmasse (8) bedeckt ist.
  7. Das Bauelement (200) aus Anspruch 1, wobei ein Kühlkörper an eine Oberfläche des Trägers gekoppelt ist.
  8. Ein Verfahren, umfassend: Bereitstellen eines Trägers, der ein Diepad (1a) und Pins (1b, 1c) umfasst; Abscheiden einer elektrisch isolierenden Schicht (2) über dem Träger, wobei die abgeschiedene elektrisch isolierende Schicht (2) eine dem Träger zugewandte erste Oberfläche und eine der ersten Oberfläche gegenüberliegende zweite Oberfläche umfasst; Abscheiden einer elektrisch leitenden Schicht (5) über der elektrisch isolierenden Schicht (2); Anordnen eines ersten Halbleiterchips (3) über der elektrisch leitenden Schicht (5) und über der zweiten Oberfläche der elektrisch isolierenden Schicht (2), wobei der erste Halbleiterchip (3) ein erstes Kontaktelement (4a) auf einer ersten Oberfläche und ein zweites Kontaktelement (4b) auf einer zweiten Oberfläche aufweist und wobei die elektrisch leitende Schicht (5) den ersten Halbleiterchip (3) an mindestens einen der Pins (1b, 1c) elektrisch koppelt; und Aufbringen eines den ersten Halbleiterchip (3) steuernden zweiten Halbleiterchips (6) auf dem Träger, wobei sich die elektrisch leitende Schicht (5) zu einer von dem Träger wegweisenden Oberfläche des zweiten Halbleiterchips (6) erstreckt.
DE102008064826.4A 2007-06-26 2008-05-09 Halbleiterbauelement und Verfahren zum Herstellen desselben Active DE102008064826B3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/768,587 US7683477B2 (en) 2007-06-26 2007-06-26 Semiconductor device including semiconductor chips having contact elements
US11/768,587 2007-06-26

Publications (1)

Publication Number Publication Date
DE102008064826B3 true DE102008064826B3 (de) 2015-05-28

Family

ID=40076167

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102008023127.4A Active DE102008023127B4 (de) 2007-06-26 2008-05-09 Halbleiterbauelement und Verfahren zur Herstellung
DE102008064826.4A Active DE102008064826B3 (de) 2007-06-26 2008-05-09 Halbleiterbauelement und Verfahren zum Herstellen desselben

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102008023127.4A Active DE102008023127B4 (de) 2007-06-26 2008-05-09 Halbleiterbauelement und Verfahren zur Herstellung

Country Status (2)

Country Link
US (1) US7683477B2 (de)
DE (2) DE102008023127B4 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112006004099B4 (de) * 2006-11-14 2013-08-22 Infineon Technologies Ag Elektronisches Bauelement und Verfahren zu dessen Herstellung
US8138588B2 (en) * 2006-12-21 2012-03-20 Texas Instruments Incorporated Package stiffener and a packaged device using the same
US7863102B2 (en) * 2008-02-22 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with external interconnects within a die platform
US8138587B2 (en) * 2008-09-30 2012-03-20 Infineon Technologies Ag Device including two mounting surfaces
US8178954B2 (en) * 2009-07-31 2012-05-15 Alpha & Omega Semiconductor, Inc. Structure of mixed semiconductor encapsulation structure with multiple chips and capacitors
US7994615B2 (en) * 2009-08-28 2011-08-09 International Rectifier Corporation Direct contact leadless package for high current devices
US20110075392A1 (en) * 2009-09-29 2011-03-31 Astec International Limited Assemblies and Methods for Directly Connecting Integrated Circuits to Electrically Conductive Sheets
US8522426B2 (en) * 2010-06-05 2013-09-03 Raytheon Company Vent blocking on vented ball grid arrays to provide a cleaner solution barrier
US20120200281A1 (en) * 2011-02-07 2012-08-09 Texas Instruments Incorporated Three-Dimensional Power Supply Module Having Reduced Switch Node Ringing
DE102012018928A1 (de) * 2012-09-25 2014-03-27 Infineon Technologies Ag Halbleitergehäuse für Chipkarten
US9230889B2 (en) 2013-01-16 2016-01-05 Infineon Technologies Ag Chip arrangement with low temperature co-fired ceramic and a method for forming a chip arrangement with low temperature co-fired ceramic
US9397018B2 (en) 2013-01-16 2016-07-19 Infineon Technologies Ag Chip arrangement, a method for manufacturing a chip arrangement, integrated circuits and a method for manufacturing an integrated circuit
US9504143B2 (en) * 2013-04-24 2016-11-22 Infineon Technologies Ag Electrical circuit
US20150075849A1 (en) * 2013-09-17 2015-03-19 Jia Lin Yap Semiconductor device and lead frame with interposer
DE102015106148A1 (de) * 2015-04-22 2016-10-27 Infineon Technologies Austria Ag Vorrichtung mit einem logischen Halbleiterchip mit einer Kontaktelektrode für Clip-Bonding
US9760754B2 (en) * 2015-07-06 2017-09-12 Sunasic Technologies Inc. Printed circuit board assembly forming enhanced fingerprint module
CN107342275A (zh) * 2016-04-29 2017-11-10 台达电子工业股份有限公司 基板、功率模块封装及图案化的绝缘金属基板的制造方法
US9865531B2 (en) * 2016-04-29 2018-01-09 Delta Electronics, Inc. Power module package having patterned insulation metal substrate
US10056319B2 (en) * 2016-04-29 2018-08-21 Delta Electronics, Inc. Power module package having patterned insulation metal substrate
US9905439B2 (en) * 2016-04-29 2018-02-27 Delta Electronics, Inc. Power module package having patterned insulation metal substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19625240A1 (de) * 1995-10-26 1997-04-30 Mitsubishi Electric Corp Halbleitervorrichtung
DE10234978A1 (de) * 2002-07-31 2004-02-12 Osram Opto Semiconductors Gmbh Oberflächenmontierbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10301091A1 (de) * 2003-01-14 2004-07-22 Infineon Technologies Ag Leistungs-Halbleiterbauelement, Multichip-Anordnung und Verfahren zur Verbindung von einem gemeinsamen Substratträger zugeordneten Halbleitereinrichtung
US20070138651A1 (en) * 2005-12-21 2007-06-21 International Rectifier Corporation Package for high power density devices
DE112006001663T5 (de) * 2005-06-30 2008-05-08 Fairchild Semiconductor Corp. Halbleiterchip-Gehäuse und Verfahren zur Herstellung desselben

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7202909A (de) * 1972-03-04 1973-09-07
EP0120500B1 (de) * 1983-03-29 1989-08-16 Nec Corporation LSI Verpackung hoher Dichte für logische Schaltungen
US6107674A (en) 1993-05-05 2000-08-22 Ixys Corporation Isolated multi-chip devices
US6242802B1 (en) * 1995-07-17 2001-06-05 Motorola, Inc. Moisture enhanced ball grid array package
US6218202B1 (en) * 1998-10-06 2001-04-17 Texas Instruments Incorporated Semiconductor device testing and burn-in methodology
KR100470386B1 (ko) * 1998-12-26 2005-05-19 주식회사 하이닉스반도체 멀티-칩패키지
KR100335481B1 (ko) 1999-09-13 2002-05-04 김덕중 멀티 칩 패키지 구조의 전력소자
US6344687B1 (en) * 1999-12-22 2002-02-05 Chih-Kung Huang Dual-chip packaging
US6531784B1 (en) * 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
US6909178B2 (en) * 2000-09-06 2005-06-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
DE10051159C2 (de) * 2000-10-16 2002-09-19 Osram Opto Semiconductors Gmbh LED-Modul, z.B. Weißlichtquelle
JP2002329836A (ja) * 2001-05-02 2002-11-15 Mitsubishi Electric Corp 半導体装置および配線フィルム
US6617680B2 (en) * 2001-08-22 2003-09-09 Siliconware Precision Industries Co., Ltd. Chip carrier, semiconductor package and fabricating method thereof
US6747348B2 (en) * 2001-10-16 2004-06-08 Micron Technology, Inc. Apparatus and method for leadless packaging of semiconductor devices
US6538313B1 (en) * 2001-11-13 2003-03-25 National Semiconductor Corporation IC package with integral substrate capacitor
GB0128351D0 (en) 2001-11-27 2002-01-16 Koninkl Philips Electronics Nv Multi-chip module semiconductor devices
US6747300B2 (en) 2002-03-04 2004-06-08 Ternational Rectifier Corporation H-bridge drive utilizing a pair of high and low side MOSFETs in a common insulation housing
US7388294B2 (en) * 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
US6853060B1 (en) * 2003-04-22 2005-02-08 Amkor Technology, Inc. Semiconductor package using a printed circuit board and a method of manufacturing the same
US20040262781A1 (en) * 2003-06-27 2004-12-30 Semiconductor Components Industries, Llc Method for forming an encapsulated device and structure
US20050023682A1 (en) * 2003-07-31 2005-02-03 Morio Nakao High reliability chip scale package
TWI221327B (en) * 2003-08-08 2004-09-21 Via Tech Inc Multi-chip package and process for forming the same
TWI247371B (en) * 2004-02-06 2006-01-11 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
US8552551B2 (en) * 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US20060006510A1 (en) * 2004-07-06 2006-01-12 Koduri Sreenivasan K Plastic encapsulated semiconductor device with reliable down bonds
JP2006223016A (ja) 2005-02-08 2006-08-24 Renesas Technology Corp 電源システム、マルチチップモジュール、システムインパッケージ、および非絶縁型ｄｃ／ｄｃコンバータ
US7385282B2 (en) * 2005-10-19 2008-06-10 Chipmos Technologies Inc. Stacked-type chip package structure
DE102006012781B4 (de) * 2006-03-17 2016-06-16 Infineon Technologies Ag Multichip-Modul mit verbessertem Systemträger und Verfahren zu seiner Herstellung
DE102006053922A1 (de) * 2006-11-15 2008-05-29 Infineon Technologies Ag Modul mit Trägerelement
US8188596B2 (en) * 2007-02-09 2012-05-29 Infineon Technologies Ag Multi-chip module

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19625240A1 (de) * 1995-10-26 1997-04-30 Mitsubishi Electric Corp Halbleitervorrichtung
DE10234978A1 (de) * 2002-07-31 2004-02-12 Osram Opto Semiconductors Gmbh Oberflächenmontierbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10301091A1 (de) * 2003-01-14 2004-07-22 Infineon Technologies Ag Leistungs-Halbleiterbauelement, Multichip-Anordnung und Verfahren zur Verbindung von einem gemeinsamen Substratträger zugeordneten Halbleitereinrichtung
DE112006001663T5 (de) * 2005-06-30 2008-05-08 Fairchild Semiconductor Corp. Halbleiterchip-Gehäuse und Verfahren zur Herstellung desselben
US20070138651A1 (en) * 2005-12-21 2007-06-21 International Rectifier Corporation Package for high power density devices

Also Published As

Publication number Publication date
US20090001554A1 (en) 2009-01-01
US7683477B2 (en) 2010-03-23
DE102008023127A1 (de) 2009-01-02
DE102008023127B4 (de) 2014-11-13

Similar Documents

Publication Publication Date Title
DE102008064826B3 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102008025451B4 (de) Halbleiterbauelement und Verfahren zum Platzieren von Halbleiterbauelementen
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102008027703B4 (de) Bauelement, Module und Verfahren zu deren Herstellung
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102008046728B4 (de) Elektronikbauelement und Verfahren zur Herstellung
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE102013103085B4 (de) Mehrfachchip-Leistungshalbleiterbauteil
DE102009013818B4 (de) Elektronische Vorrichtung und ihre Herstellung
DE102008039389B4 (de) Bauelement und Verfahren zur Herstellung
DE102009040557B4 (de) Bauelement mit zwei Montageoberflächen, System und Verfahren zu seiner Herstellung
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
DE102008029644B4 (de) Halbleiterbauelement als Modul und Verfahren zu seiner Herstellung
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE102006031405B4 (de) Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
DE102008035911B4 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102015115999B4 (de) Elektronische Komponente
DE102009034578A1 (de) Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
DE102008062498A1 (de) Elektronikbauelement und Verfahren
DE102009039227B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102014109909A1 (de) Chipbaugruppe mit eingebetteter passiver Komponente
DE102008034164A1 (de) Halbleitermodul

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R129 Divisional application from

Ref document number: 102008023127

Country of ref document: DE

Effective date: 20140618

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative