DE102006031405B4 - Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben - Google Patents

Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102006031405B4
DE102006031405B4 DE102006031405.0A DE102006031405A DE102006031405B4 DE 102006031405 B4 DE102006031405 B4 DE 102006031405B4 DE 102006031405 A DE102006031405 A DE 102006031405A DE 102006031405 B4 DE102006031405 B4 DE 102006031405B4
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor chip
area
chip stack
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006031405.0A
Other languages
English (en)
Other versions
DE102006031405A1 (de
Inventor
Dipl.-Phys. Dipl.-Ing. Ralf (FH) Otremba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006031405.0A priority Critical patent/DE102006031405B4/de
Priority to US11/773,474 priority patent/US8134236B2/en
Publication of DE102006031405A1 publication Critical patent/DE102006031405A1/de
Application granted granted Critical
Publication of DE102006031405B4 publication Critical patent/DE102006031405B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73219—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Halbleitermodul mit Schaltfunktionen, wobei das Halbleitermodul für die Schaltfunktionen Halbleiterchips aufweist, die in einem Halbleiterchipstapel angeordnet sind, wobei die Halbleiterchips (3, 4) des Halbleiterchipstapels (2) jeweils einen großflächigen Kontakt (5) auf der Oberseite (6, 7) und der Rückseite (8, 9) aufweisen, der in seiner flächigen Erstreckung vollständig die Oberseite (6, 7) und/oder die Rückseite (8, 9) des Halbleiterchips (3, 4) einnimmt, wobei zwischen aufeinander ausgerichteten großflächigen Kontakten (5) der gestapelten Halbleiterchips (3,4) eine Diffusionslotschicht (14) angeordnet ist, die sich bis an die Ränder (10, 11, 12, 13) der Halbleiterchips (3, 4) erstreckt, wobei die Halbleiterchips (3, 4) des Halbleiterchipstapels (2) erste (19, 20) und zweite (21, 28) Leistungselektroden aufweisen und die ersten Leistungselektroden (19, 20) als großflächige Kontakte (5) aufeinander gestapelt sind und zwischen den ersten Leistungselektroden (19, 20) die Diffusionslotschicht (14) aufweisen,wobei der Halbleiterchipstapel (2) auf seiner Oberseite (22) und seiner Unterseite (23) zweite Leistungselektroden (21, 28) als großflächige Kontakte (5), die nahezu die Oberseite (22) und die Unterseite (23) des Halbleiterchipstapels (2) bedecken, aufweist, und wobei die Oberseite (22) und die Unterseite (23) des Halbleiterchipstapels (2) zusätzlich jeweils eine kleinflächige Steuerelektrode (24, 27) aufweisen,dadurch gekennzeichnet, dassdie erste Leistungselektrode (19, 20) eine Drainelektrode und die zweite Leistungselektrode (21, 28) eine Sourceelektrode eines vertikalen Feldeffektleistungshalbleiterbauelements ist.

Description

  • Die Erfindung betrifft ein Halbleitermodul mit Schaltfunktionen, wobei das Halbleitermodul für die Schaltfunktionen Halbleiterchips aufweist. Ferner betrifft die Erfindung ein Verfahren zur Herstellung des Halbleitermoduls. Ein derartiges Halbleitermodul soll in der Strom- und Spannungsversorgung mit Schalt- und/oder Schutzfunktionen eingesetzt werden.
  • In diesem Zusammenhang sind aus den Druckschriften von D. H. Lu et. al, „Integrated Bi-directional Trench Lateral Power MOSFETs for One Chip Lithium-ion Battery Protection ICs" IE-EE, 0-7803-8889-5/05 (2005), Seiten 355-356, und von A. Sawle et. al. „Novel Power MOSFET Packaging Technology Doubles Power Density in Synchronous Buck Converters for Next Generation Microprocessors“, APEC Conference, (2002), Halbleitermodule mit Schaltfunktionen bekannt, wobei die Schaltfunktionen monolithisch auf einem Halbleiterchip angeordnet sind. Die Komplexität von derartigen monolithischen Lösungen birgt die Gefahr, einer erhöhten Ausfallrate bei der Fertigung. Auch sind die Chipkosten höher als bei diskreten Lösungen, bei denen diskrete Halbleiterchips auf einer gemeinsamen Schaltungsplatine untereinander verbunden werden. Jedoch hat auch diese Lösung den Nachteil, dass trotz kostengünstiger Fertigung das Halbleitermodul nicht weiter verkleinert werden kann und deutlich größere Außenabmessungen aufweist als die monolithische Lösung.
  • Die US 5 825 090 A offenbart ein Halbleiterbauteil, bei dem zwei Halbleiterwafer jeweils mittels einer Legierungsschicht auf gegenüberliegende Seiten einer Metallplatte aufgebracht werden.
  • Die DE 101 26 309 A1 offenbart einen Halbleiterbauteilstapel, bei dem die Drainelektrode des ersten Halbleiterchips an der Sourceelektrode des zweiten Halbleiterchips angeschlossen ist.
  • Die EP 1 432 036 A2 offenbart ein Halbleiterbauteil, bei dem ein Halbleiterbauelement mit Schaltfunktion auf einem zweiten Halbleiterbauelement mit Schaltfunktion montiert ist.
  • 15 DE 40 36 222 A1 Die offenbart ein Verbindungsverfahren auf Basis von Silizium-Verschmelzung zum Verbinden von zwei Halbleiterkörpern.
  • Die US 2005 / 0 121 801 A1 beschreibt eine Halbleiteranordnung mit zwei Halbleiterchips, die jeweils eine Metallisierung aufweisen und die so übereinander angeordnet sind, dass die Metallisierungen einander zugewandt sind.
  • Die DE 102 08 635 A1 beschreibt eine Diffusionslotstelle und ein Diffusionslötverfahren. Die Diffusionslotstelle umfasst intermetallische Phasen von zwei Lotkomponenten und Nanopartikel eines Zusatzwerkstoffs.
  • Die DE 103 14 876 A1 beschreibt ein Verfahren zum mehrstufigen Herstellen von Diffusionslotverbindungen für Leistungsbauteile mit Halbleiterchips, wobei die Schmelztemperaturen van Diffusionslot-Legierungen und Diffusionslotverbindungen derart gestaffelt werden, dass eine erste Schmelztemperatur der ersten Diffusionslot-Legierung niedriger ist als eine zweite Schmelztemperatur der zweiten Diffusionslot-Legierung und wobei die zweite Schmelztemperatur niedriger ist als eine dritte Schmelztemperatur einer ersten Diffusionslotverbindung der ersten Diffusionslot-Legierung.
  • Die US 4 237 600 A beschreibt ein Verfahren zum Herstellen einer Diodenanordnung. Hierbei wird ein Halbleiterwafer so prozessiert, dass er p-n- oder p-i-n-Übergänge und Metallisiierungen auf beiden Oberflächen aufweist. Diese Wafer wird dann auf einen entsprechend prozessierten weiteren Wafer gebondet.
  • Die 10 2004 041 088 A1 beschreibt ein Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip. Der Halbleiterchip weist auf seiner Oberseite Außenseitenelektroden von Halbleiterbauelementen auf. Auf seiner Rückseite weist er einen der Rückseite angepassten Rückseiten-lnnenflachleiter auf, während auf der Oberseite mehrere Oberseiten-lnnenflachleiter in Verbindung mit dem Halbleiterchip stehen.
  • Aufgabe der Erfindung ist es, ein Halbleitermodul mit Schaltfunktionen für die Strom- und Spannungsversorgung zu schaffen, mit dem sowohl die flächige Erstreckung des Halbleitermoduls weiter vermindert werden kann als auch die Fertigungskosten der Herstellung des Halbleitermoduls reduziert werden können, und ein Verfahren zum Herstellen eines solchen Halbleitermoduls zur Verfügung zu stellen. Diese Aufgabe wird durch ein Halbleitermodul nach Anspruch 1 oder 2 und ein Verfahren nach Anspruch 9 oder 10 gelöst.
  • Erfindungsgemäß wird ein Halbleitermodul mit Schaltfunktionen und ein Verfahren zur Herstellung desselben geschaffen. Das Halbleitermodul weist für die Schaltfunktionen Halbleiterchips auf, die in einem Halbleiterchipstapel angeordnet sind. Die Halbleiterchips des Halbleiterchipstapels weisen jeweils einen großflächigen Kontakt auf der Oberseite und/oder der Rückseite auf, der in seiner flächigen Erstreckung vollständig die Oberseite und/oder die Rückseite des Halbleiterchips einnimmt. Zwischen den aufeinander ausgerichteten großflächigen Kontakten der gestapelten Halbleiterchips ist eine Diffusionslotschicht angeordnet, die sich bis an die Ränder der Halbleiterchips erstreckt.
  • Ein derartiges Halbleitermodul hat den Vorteil, dass die beanspruchte Fläche gegenüber einem monolithisch integriertem Halbleitermodul nochmals halbiert werden kann. Dabei ist die Zunahme der Höhe des Halbleiterchipstapels äußerst gering, zumal die Halbleiterchips mit ihren Rückseiten, praktisch Rückseite an Rückseite, diffusionsgelötet sind und keinerlei Interposer oder Zwischenlagen vorgesehen ist. Wenn zusätzlich die Halbleiterchips des Halbleiterchipstapel des erfindungsgemäßen Halbleitermoduls in ihrer Dicke gedünnt sind, kann davon ausgegangen werden, dass sogar die Bauteilhöhe identisch mit einer monolithischen Lösung ist. Somit kann in vorteilhafter Weise mit dem hier erfindungsgemäß vorgeschlagenen Power Wafer Stak eine weitere Minimierung in Bezug auf das Modulvolumen erreicht werden. Ferner lassen sich Chipkostenvorteile dieser diskreten Chiplösung mit einer moderaten Montagekostenerhöhung kombinieren, da die großflächige fusionsgelötete Verbindung von zwei Halbleiterchips vorzugsweise von zwei „Power MOSFET's“ auf Waferebene stattfinden kann, womit eine Vielzahl von Halbleiterchipstapeln parallel produziert werden kann. Ein weiterer Vorteil liegt darin, dass die Verbindung der Halbleiterchips im Halbleiterchipstapel mittels Diffusionslot die spätere Montage dieser Halbleiterchipstapel ohne Reduzierung der Temperaturprofile ermöglicht, da sich die Diffusionslotverbindung weitestgehend in eine höher schmelzende Verbindung aus intermetallischen Phasen umwandelt. Somit sind vorzugsweise die Diffusionslotschicht von aufeinander diffusionsgelöteten Halbleiterwafern, deren großflächige Rückseitenkontakte die Rückseiten der Halbleiterwafer einnehmen, dadurch charakterisiert, dass sie die Halbleiterwaferrückseiten vollständig bedecken.
  • Die Halbleiterchips des Halbleiterchipstapels weisen erste und zweite Leistungselektroden auf, wobei die ersten Leistungselektroden als großflächige Kontakte aufeinander gestapelt sind und zwischen diesen ersten Leistungselektroden die Diffusionslotschicht angeordnet ist. Darüber hinaus weist der Halbleiterchipstapel sowohl auf seiner Oberseite als auch auf seiner Unterseite zweite Leistungselektroden als großflächige Kontakte auf, die jedoch in ihrer flächigen Erstreckung nur nahezu die Oberseite und die Unterseite des Halbleiterchipstapels bedecken. Die Oberseite und die Unterseite des Halbleiterchipstapels weisen zusätzlich zu den zweiten großflächigen Leistungselektroden jeweils eine kleinflächige Steuerelektrode auf.
  • In diesem Zusammenhang wird unter flächiger Erstreckung die zweidimensionale Größenordnung der miteinander kooperierenden Leistungselektroden verstanden. Wobei im Fall der ersten Leistungselektrode diese vollständig die Rückseite eines Halbleiterchips im Halbleiterchipstapel bedeckt, so dass die Diffusionslotschicht bis an die Ränder der Halbleiterchips heranreicht, während die zweiten Leistungselektroden zwar großflächig sind, jedoch einen Teil der Oberseiten und auch die Unterseite des Halbleiterchipstapels für kleinflächige Steuerelektroden freilassen. Kleinflächig heißt in diesem Zusammenhang, dass das Flächenverhältnis zwischen kleinflächig und großflächig kleiner als 1:4 ist.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung weist das Halbleitermodul auf seiner Unterseite als oberflächenmontierbare Außenkontakte zwei großflächige zweite Leistungselektroden und zwei kleinflächige Steuerelektroden auf, wobei die Diffusionslotschicht innerhalb des Halbleitermoduls großflächige erste Leistungselektroden der Halbleiterchips elektrisch und mechanisch verbindet.
  • Vorzugsweise werden die Außenkontakte durch Flachleiter dargestellt, wobei der Halbleiterchipstapel auf Flachleitern fixiert ist, die oberflächenmontierbare flache Außenkontakte des Halbleitermoduls bilden. Ein erster Flachleiter ist dazu mit einer zweiten Leistungselektrode der Unterseite des Halbleiterchipstapels verbunden. Ein zweiter Flachleiter ist mit einer Steuerelektrode der Unterseite des Halbleiterchipstapels elektrisch und mechanisch verbunden, und ein dritter Flachleiter ist über ein Verbindungselement innerhalb des Halbleitermoduls mit einer weiteren zweiten Leistungselektrode auf der Oberseite des Halbleiterchipstapels und ein vierter Flachleiter über ein weiteres Verbindungselement mit einer weiteren Steuerelektrode auf der Oberseite des Halbleiterchipstapels elektrisch verbunden. Somit kann das Halbleitermodul von den flachen Außenkontakten, die auf der Unterseite des Halbleitermoduls angeordnet sind, elektrisch mit einer übergeordneten Schaltungsplatine verbunden werden.
  • Diese Anordnung ist vorzugsweise in ein Kunststoffgehäuse eingebaut, in dessen Kunststoffgehäusemasse der Halbleiterchipstapel, die Verbindungselemente und die Oberflächen von Flachleitern eingebettet sind, wobei jedoch Außenkontaktflächen der Flachleiter auf der Unterseite des Halbleitermoduls von Kunststoffgehäusemasse freigehalten sind. Ein derartiges Halbleitermodul kann praktisch auf jeder beliebigen Oberseite einer übergeordneten Schaltungsplatine angeordnet werden, wobei die Außendimensionen eines derartigen Flachleitermoduls gegenüber herkömmlichen Lösungen wie monolithischen Modulen weiter minimiert sind.
  • Um eine sichere Lotverbindung zwischen den beiden Halbleiterchips des Halbleiterchipstapels zu erreichen, weist die Diffusionslotschicht als Diffusionslotmaterial mindestens einen der Stoffe AuSn, AgSn, CuSn, AuSi, AuGe und/oder InAg auf. Diese Diffusionsmaterialien haben den Vorteil, dass sie sich in der Halbleitertechnologie bereits bewährt haben, jedoch bisher nicht dazu genutzt werden, um großflächige Rückseiten von Halbleiterwafern miteinander mechanisch und elektrisch zu verbinden.
  • Diese erfindungsgemäße Lösung liefert jedoch den oben erwähnten Vorteil, dass mit einer moderaten bzw. geringen Montagekostenerhöhung sich erhebliche Chipkostenvorteile einer diskreten Lösung realisieren lassen, wobei die Verbindung der großflächigen ersten Leistungselektroden auf den Rückseiten von Halbleiterwafern auf Waferebene stattfinden kann, und damit eine Vielzahl von Halbleiterchipstapeln parallel produziert werden kann.
  • Dabei ist die erste über Diffusionslot verbundene Leistungselektrode eine Drainelektrode und die zweite Leistungselektrode eine Sourceelektrode eines vertikalen Feldeffektleistungshalbleiterbauelements. Die Steuerelektrode kann ihrerseits eine vertikale Trenchgateelektrode oder auch eine laterale Gateelektrode sein. Jedoch können auch Schaltfunktionen auf vertikalen IGBT-Bauelementen basieren (insulated gate bipolar transistors). Dazu bildet die erste Leistungselektrode die Kollektorelektrode und die zweite Leistungselektrode die Emitterelektrode dieser gestapelten vertikalen IGBT's mit vertikaler Dirftstrecke. Die Steuerelektrode wird von einer isolierenden Gateelektrode gebildet. Vorzugsweise werden derartige Halbleitermodule in einem Halbleiterchipstapel als Batterieschutzschaltung verwendet, worauf später mit Bezug auf die Figuren noch eingegangen wird.
  • Ein Verfahren zur Herstellung mehrerer Halbleiterchipstapel für Halbleitermodule weist die nachfolgenden Verfahrensschritte auf.
  • Zunächst werden Halbleiterwafer mit einer Schicht aus Diffusionslotmaterial auf ihren Rückseiten hergestellt. Anschließend werden jeweils zwei Halbleiterwafern mit ihren Rückseiten unter Aufheizen auf Diffusionslöttemperatur und unter Bildung von hochschmelzenden intermetallischen Phasen in einer Diffusionslotschicht aufeinander gepresst. Nach der Ausbildung der Diffusionslotschicht können die Halbleiterwafer in einzelne Halbleiterchipstapel getrennt werden.
  • Dieses Verfahren hat den Vorteil, dass Halbleiterchipstapel entstehen, die in ihrer Dicke praktisch nur die doppelte Dicke eines Halbleiterwafers aufweisen. Wird der Halbleiterwafer gedünnt, so kann im Endeffekt eine Dicke des Halbleiterstapels erreicht werden, die der Dicke monolithisch integrierter Schaltungen mit Schaltfunktionen entspricht, jedoch mit dem Vorteil, dass die erfindungsgemäße Struktur in der Flächenerstreckung praktisch halbiert ist.
  • Ein Verfahren zur Herstellung mehrerer Halbleitermodule weist darüber hinaus die Verfahrensschritte auf, dass zunächst ein Flachleiterrahmen mit mehreren Halbleitermodulpositionen vorbereitet wird, wobei in den Halbleitermodulpositionen des Flachleiterrahmens zwei großflächige Flachleiterkontaktflächen und zwei kleinflächige Flachleiterkontaktflächen auf Flachleitern vorgesehen werden. Auf einen derart vorbereiteten Flachleiterrahmen können dann in den Halbleitermodulpositionen die Halbleiterchipstapel mit einer großflächigen zweiten Leistungselektrode und einer Steuerelektrode ihrer Unterseiten auf die vorgesehenen Flachleiter des Flachleiterrahmens in den Halbleitermodulpositionen aufgebracht werden. Anschließend erfolgt ein Anbringen von Verbindungselementen zwischen weiteren zweiten Leistungselektroden bzw. Steuerelektroden auf der Oberseite der Halbleiterchipstapel und den dafür vorgesehenen Flachleitern des Flachleiterrahmens in den Halbleitermodulpositionen. Abschließend werden der Halbleiterchipstapel, die Verbindungselemente sowie die Flachleiterkontaktflächen in eine Kunststoffgehäusemasse unter Freilassung von Außenkontaktflächen der Flachleiter des Flachleiterrahmens auf den Unterseiten der Halbleitermodule verpackt. Da auf dem Flachleiterrahmen gleich mehrere Halbleitermodule entstehen, können nun die Halbleitermodule durch Auftrennen des Flachleiterrahmens vereinzelt werden.
  • Bei diesem Verfahren wird auf die Rückseiten der Halbleiterwafer Diffusionslotmaterial aufgebracht, das mindestens einen der Stoffe AuSn, AgSn, CuSn, AuSi, AuGe und/oder InAg aufweist und bei einer Diffusionslöttemperatur intermetallische Phasen bildet, deren Schmelzpunkte höher sind als die eigentliche Diffusionslöttemperatur. Dazu werden die Halbleiterwafer beim Diffusionslöten auf eine Diffusionslöttemperatur TD zwischen 180°C ≤ TD ≤ 460 °C aufgeheizt. Je nach Zusammensetzung des Diffusionslotmaterials und der dabei entstehenden intermetallischen Phasen, können mit diesen niedrigen Diffusionslöttemperaturen Lotverbindungen erreicht werden, die nachfolgende Fertigungsschritte mit weit mehr als 460 °C unbeschadet aushalten können.
  • In den Halbleiterchippositionen auf den Halbleiterwafern können Feldeffekthalbleiterbauelemente mit vertikalen Driftstrecken und vertikaler Trenchgatestruktur sowie Sourceelektroden als zweite Leistungselektroden aufgebracht werden, wobei auf den Rückseiten der Halbleiterwafer eine großflächige Drainelektrode als erste Leistungselektrode aufgebracht wird. Andererseits ist es bei dem Verfahren auch möglich, in den Halbleiterchippositionen auf den Halbleiterwafern Halbleiterbauelemente des IGBT-Typs mit vertikaler Driftstrecke und lateraler Gatestruktur sowie mit Emitterelektroden als zweite großflächige Leistungselektroden aufzubringen. Dabei wird auf die Rückseite der Halbleiterwafer eine großflächige Kollektorelektrode als erste Leistungselektrode aufgebracht. Um diese Kollektorelektroden bzw. die Drainelektroden auf den Rückseiten der Halbleiterwafer diffusionszulöten, wird ein Anpressdruck auf die aufeinanderliegenden Wafer ausgeübt, durch den minimale Verwölbungen der Halbleiterwafer ausgeglichen werden, so dass in vorteilhafter Weise ineinander diffundierende Metalle der Diffusionsschicht mit ihren Grenzflächen so nah wie möglich beieinander liegen.
  • Ein Auftrennen der über eine Diffusionslotschicht zwischen ihren Rückseiten verbundenen Halbleiterwafer in Halbleiterchipstapel kann mittels Sägetechnik erfolgen. Auch eine Lasertrenntechnik ist dabei denkbar und von Vorteil.
  • Zum Herstellen eines Flachleiterrahmens, der für derartige Halbleitermodule geeignet ist, kann eine Metallplatte vorzugsweise eine ebene Kupferplatte strukturiert werden. Zum Strukturieren der ebenen Metallplatte können einerseits Stanzwerkzeuge eingesetzt werden, andererseits ist es auch möglich, die Metallplatte durch nasses oder trockenes Ätzen zu strukturieren. Dabei ergeben sich steile Ätzkanten, insbesondere beim anisotropen Plasmaätzen, das darüber hinaus den Vorteil hat, dass minimale und komplexe Strukturen verwirklicht werden können.
  • Eine weitere Möglichkeit zum Herstellen eines Flachleiterrahmens besteht darin, die Flachleiterrahmenstruktur galvanisch auf einem Hilfsträger abzuscheiden und anschließend von dem Hilfsträger abzunehmen. Die galvanische Abscheidung hat den Vorteil, dass in der Endphase bereits eine Flachleiterbeschichtung erfolgen kann, die einem Lotmaterial und insbesondere einem Diffusionslotmaterial entspricht, wodurch das Aufbringen und Fixieren der Halbleiterchipstapel auf den Flachleiterrahmen erleichtert wird.
  • Neben dem Löten der Halbleiterchipstapel auf den Flachleitern des Flachleiterrahmens ist es auch möglich, mit Hilfe eines Leitklebers den Halbleiterchipstapel zu fixieren und elektrisch zu verbinden.
  • Zum Aufbringen der Halbleiterchipstapel mit einer zweiten Leistungselektrode und einer Steuerelektrode ihrer Unterseiten auf die vorgesehenen Flachleiter des Flachleiterrahmens in den Halbleitermodulpositionen des Flachleiterrahmens kann eine Diffusionslottechnik bei unterschiedlichen Diffusionslöttemperaturen beim Stapeln der Halbleiterwafer eingesetzt werden. Dieses ist durch die Vielzahl der möglichen Diffusionslotkomponenten möglich.
  • Als Verbindungselemente zwischen Steuerelektroden der Oberseite der Halbleiterchipstapel und den vorgesehenen Flachleitern des Flachleiterrahmens sind vorzugsweise in den Halbleitermodulpositionen Bonddrahtverbindungen vorgesehen. Für das Anbringen von Verbindungselementen zwischen großflächigen zweiten Leistungselektroden der Oberseite der Halbleiterchipstapel und den vorgesehenen Flachleitern des Flachleiterrahmens sind für eine höhere Strombelastung Bondband- oder Clampverbindungen vorgesehen.
  • Zum Verpacken des Halbleiterchipstapels und der Verbindungselemente sowie der Flachleiterkontaktflächen in eine Kunststoffgehäusemasse unter Freilassen von Außenkontaktflächen der Flachleiter des Flachleiterrahmens auf den Unterseiten der Halbleitermodule kann in vorteilhafter Weise eine Spritzgusstechnik eingesetzt werden. Alternativ sind jedoch auch Dispenstechniken, die drucklos arbeiten, möglich. Bei einem Einsatz von Siebdrucktechniken, kann die Kunststoffgehäusemasse in vorteilhafter Weise selektiv an den Halbleitermodulpositionen auf dem Flachleiterrahmen aufgebracht werden.
  • Zum Auftrennen des Flachleiterrahmens in einzelne Halbleitermodule wird vorzugsweise ein Ätzverfahren eingesetzt, doch sind auch Laserabtragsverfahren und evtl. auch Stanzverfahren in der Lage, das Auftrennen des Flachleiterrahmens zu bewirken.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
    • 1 zeigt einen schematischen Querschnitt durch ein Halbleitermodul einer ersten Ausführungsform der Erfindung;
    • 2 bis 9 zeigen schematische Querschnitte von Komponenten beim Herstellen des Halbleitermoduls gemäß 1;
    • 2 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer mit Halbleiterchippositionen;
    • 3 zeigt einen schematischen Querschnitt durch zwei zueinander ausgerichtete Halbleiterwafer;
    • 4 zeigt einen schematischen Querschnitt durch die zwei Halbleiterwafer der 3 nach einem Diffusionslöten;
    • 5 zeigt schematische Querschnitte durch Halbleiterchipstapel nach Auftrennen der diffusionsgelöteten Halbleiterwafer gemäß 4;
    • 6 zeigt einen schematischen Querschnitt durch eine Halbleitermodulposition eines Flachleiterrahmens vor dem Aufbringen eines Halbleiterchipstapels gemäß 5;
    • 7 zeigt einen schematischen Querschnitt durch den Flachleiterrahmen gemäß 6 nach Aufbringen eines Halbleiterchipstapels;
    • 8 zeigt einen schematischen Querschnitt durch den Halbleiterchipstapel mit Flachleiterrahmen gemäß 7 nach Aufbringen von Verbindungselementen;
    • 9 zeigt einen schematischen Querschnitt durch den Halbleiterchipstapel gemäß 8 nach Einbetten in eine Kunststoffgehäusemasse;
    • 10 zeigt eine Prinzipschaltung eines Halbleitermoduls mit einer Schaltfunktion zum Schutz von Batterien.
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleitermodul 1 einer ersten Ausführungsform der Erfindung. In dieser Ausführungsform der Erfindung sind zwei Halbleiterchips 3 und 4 mit gleicher flächiger Erstreckung mit ihren großflächigen Kontakten 5 auf ihren Rückseiten 8 und 9 zu einem Halbleiterchipstapel 2 aufeinander gelötet. In dieser Ausführungsform der Erfindung sind es zwei identische diskrete Halbleiterbauelemente, die als Halbleiterwafer zunächst aufeinander diffusionsgelötet sind, so dass eine Diffusionslotschicht 14 zwischen den beiden gestapelten Halbleiterchips 3 und 4 nach Auftrennen der beiden aufeinander diffusionsgelöteten Halbleiterwafern angeordnet ist. Jedoch ist die Erfindung auch auf diskrete und integrierte Schaltungen anwendbar, solange das Halbleiterchipraster der aufeinander gelöteten Halbleiterwafer identisch ist.
  • So können nicht nur wie in diesem Beispiel Feldeffektleistungstransistoren mit ihren Drainelektroden auf der Rückseite als diskrete Bauelemente gestapelt werden, sondern es ist auch eine Kombination aus einem Steuerungshalbleiterchip mit einem Leistungsschalter oder ein Logikchip mit einem Steuerungschip möglich, wobei es lediglich darauf ankommt, dass das Chipraster der aufeinander gestapelten und miteinander verbundenen Halbleiterwafer identisch ist. Aufgrund dieser Identität der flächigen Erstreckung der aufeinander gestapelten Halbleiterchips 3 und 4 ergibt sich auch das spezielle Kennzeichen dieses Halbleiterchipstapels 2, bei dem sich die Diffusionslotschicht 14 der gestapelten Halbleiterchips 3 und 4, wie es 1 zeigt, bis an die Ränder 10, 11, 12 und 13 der Halbleiterchips 3 und 4 erstreckt.
  • Die Oberseiten 6 und 7 der gestapelten Halbleiterchips 3 und 4 weisen ebenfalls großflächige Kontakte 5 auf, die jedoch nur nahezu die Oberseiten 6 und 7 der Halbleiterchips 3 und 4 bedecken, so dass eine kleinflächige Steuerelektrode 24 und 27 auf der Oberseite 22 und auf der Unterseite 23 des Halbleiterchipstapels 2 zusätzlich angeordnet werden können. Die Rückseitenkontakte 17 und 18 in der Mitte des Halbleiterchipstapels 2 können großflächige Leistungselektroden wie Drainelektroden eines Feldeffekttransistors darstellen. Außerdem können diese ersten Leistungselektroden 19 und 20 auch Kollektorelektroden eines diskreten IGBT-Bauelements sein. Die auf der Unterseite 23 des Halbleiterchipstapels 2 angeordnete großflächige zweite Leistungselektrode 21 und die kleinflächige Steuerelektrode 27 sind unmittelbar über eine großflächige Kontaktfläche 45 bzw. eine kleinflächige Kontaktfläche 47 von Flachleitern 31 bzw. 29 mit Außenkontakten 49 bzw. 51 auf der Unterseite 25 des Halbleitermoduls 1 verbunden.
  • Weitere Flachleiter 30 und 32 eines Flachleiterrahmens 43 sind für die zweite Leistungselektrode 28 und die zweite Steuerelektrode 24 auf der Oberseite 22 des Halbleiterstapels 2 vorgesehen. Um die großflächige zweite Leistungselektrode 28 auf der Oberseite 22 des Halbleiterchipstapels 2 mit dem Flachleiter 32 und dessen großflächiger Flachleiterkontaktfläche 44 auf der Unterseite 25 des Halbleitermoduls 1 elektrisch zu verbinden, ist ein hochstromfestes Verbindungselement 34 aus einem Bondband und/oder aus mehreren Aluminiumbonddrähten vorgesehen. Für die Verbindung zwischen der Steuerelektrode 24 auf der Oberseite 22 des Halbleiterchips 2 zu einem Flachleiter 30 mit der kleinflächigen Flachleiterkontaktfläche 46 ist als ein Verbindungselement 36 ein dünner Bonddraht vorgesehen. Über die Außenkontakte 26 dieser Flachleiter 30 bzw. 32 kann somit auf die Elektroden der Oberseite 22 des Halbleiterchipstapels 2 von außen zugegriffen werden. Der Halbleiterchipstapel 2, die Verbindungselemente 34 und 36 sowie Oberflächen 37, 38, 39 und 40 der Flachleiter 29, 30, 31 und 32 sind in eine Kunststoffmasse 35 eines Kunststoffgehäuses 33 eingebettet, so dass lediglich die Außenkontakte 26, 49 und 51 als oberflächenmontierbare Außenkontakte auf der Unterseite 25 des Halbleitermoduls 1 von Kunststoffgehäusemasse 35 frei bleiben.
  • Die 2 bis 9 zeigen schematische Querschnitte von Komponenten beim Herstellen des Halbleitermoduls 1 gemäß 1. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen in den 2 bis 9 gekennzeichnet und nicht extra erörtert.
  • 2 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer 16 mit Halbleiterchippositionen 41. In den Halbleiterchippositionen 41 sind auf der Oberseite 6 des Halbleiterwafers 16 großflächige Kontakte 5 in Form von zweiten Leistungselektroden 28, die in dieser Ausführungsform Sourceelektroden darstellen, angeordnet, wobei diese großflächigen zweiten Leistungselektroden 28 die Oberseite 6 einer Halbleiterchipposition 41 des Halbleiterwafers 16 nicht vollständig bedecken, sondern noch Platz für eine Steuerelektrode 24, die in dieser Ausführungsform eine Gateelektrode mit vertikaler Gatestruktur ist, freilassen. Die gesamte Rückseite 8 des Halbleiterwafers 16 ist von einer Diffusionslotschicht 14 als Rückseitenkontakt 18 des Halbleiterwafers 16 bedeckt und bildet in den einzelnen Halbleiterchippositionen 41 eine erste Leistungselektrode 20, welche in dieser Ausführungsform der Erfindung eine Drainelektrode darstellt.
  • 3 zeigt einen schematischen Querschnitt durch zwei zueinander ausgerichteten Halbleiterwafern 15 und 16, wobei der Halbleiterwafer 15 mit seiner Rückseite 9 der Rückseite 8 des Halbleiterwafers 16 gegenüber liegt, so dass die beiden Rückseiten 8 und 9 in Pfeilrichtung A aufeinander gepresst werden können und bei einer Diffusionslöttemperatur können die Diffusionslotmaterialen der Diffusionslotschichten 14 intermetallische Phasen bilden und den Halbleiterwafer 15 mit dem Halbleiterwafer 16 elektrisch über die Drainkontakte bzw. die ersten Leistungselektroden 19 und 20 in den Halbleiterchippositionen 41 aufeinander mechanisch fixieren und elektrisch miteinander verbinden. Die auf den Oberseiten 6 und 7 der Halbleiterwafer 15 und 16 in den Halbleiterchippositionen 41 angeordneten zweiten großflächigen Leistungselektroden 21 und 28 bilden hier die Sourceelektroden der Halbleiterchips und die kleinflächigen Steuerelektroden 24 und 27 bilden die Gateelektroden dieser MOSFET-Leistungshalbleiterbauelemente.
  • 4 zeigt einen schematischen Querschnitt durch die zwei Halbleiterwafer 15 und 16 der 3 nach einem Diffusionslöten bei einer Diffusionslöttemperatur TD zwischen 180°C ≤ TD ≤ 460 °C. Mit diesem Löten der beiden Halbleiterwafer 15 und 16 kann eine Vielzahl von Halbleiterstapeln in den Halbleiterchippositionen 41 der Halbleiterwafer15 und 16 hergestellt werden, wenn das Chipraster der beiden Halbleiterwafer 15 und 16 identisch ist. Insofern kann diese Technik auch auf andere Kombinationen von Halbleiterwafern angewandt werden und ist nicht auf das hier ausgeführte Beispiel beschränkt.
  • 5 zeigt einen schematischen Querschnitt durch den Halbleiterchipstapel 3 nach Auftrennen der diffusionsgelöteten Halbleiterwafer 15 und 16 gemäß 4. Die Chipstapel 2 weisen nun auf ihren Unterseiten 23 eine kleinflächige Steuerelektrode 27 und eine großflächige zweite Leistungselektrode 21 auf und auf der Oberseite 22 des Chipstapels befindet sich eine weitere Steuerelektrode 24 und eine großflächige zweite Leistungselektrode 28. Die ersten Leistungselektroden 19 und 20 auf den Rückseiten 8 und 9 der Halbleiterchips 3 und 4 sind über die Diffusionslotschicht 14 miteinander verbunden.
  • 6 zeigt einen schematischen Querschnitt durch eine Halbleitermodulposition 43 eines Flachleiterrahmens 42 vor dem Aufbringen eines Halbleiterchipstapels gemäß 5. Dieser Flachleiterrahmens 42 weist im mittleren Bereich die Flachleiter 29 und 31 mit entsprechenden Flachleiterkontaktflächen 47 bzw. 45 auf, die in ihrer flächigen Erstreckung einerseits mit einer Steuerelektrode und andererseits mit einer Leistungselektrode korrelieren. Ferner weist der Flachleiterrahmen 42 in jeder der Halbleitermodulpositionen 43 weitere Flachleiter 30 und 32 auf, die eine kleinflächige Flachleiterkontaktfläche 46 und eine großflächige Flachleiterkontaktfläche 44 bereitstellen, um mit den Elektroden der Oberseite des Chipstapels verbunden zu werden. Die mittleren Flachleiter 29 und 31 sind durch Außenkontakte 51 und 49 verstärkt, um das gleiche Außenkontaktniveau der Außenkontakte 26 der gekröpften Flachleiter 30 und 32 zu erreichen.
  • 7 zeigt einen schematischen Querschnitt durch den Flachleiterrahmen 42 gemäß 6 nach Aufbringen eines Halbleiterchipstapels 2. Der Halbleiterchipstapel 2 wird mit seiner Unterseite 23 auf die mittleren Flachleiter 29 und 31 aufgebracht, wobei die großflächige Flachleiterkontaktfläche 45 mit der zweiten großflächigen Leistungselektrode des unteren Halbleiterchips 3 verbunden wird und die kleinflächige Flachleiterkontaktfläche 47 mit der Steuerelektrode 27 auf der Unterseite 23 des Halbleiterchipstapels 2 elektrisch verbunden wird. Diese elektrische Verbindung kann durch einen Leitkleber und/oder durch eine Lotverbindung erfolgen, wobei auch Diffusionslotverbindungen möglich sind. Die Elektroden 24 und 28 auf der Oberseite 22 des Halbleiterchipstapels 2 verfügen in diesem Verfahrensstand noch nicht über eine Verbindung zu den äußeren Flachleitern 30 und 32.
  • 8 zeigt einen schematischen Querschnitt durch den Halbleiterchipstapel 2 gemäß 7 nach Anbringen von Verbindungselementen 30 und 36. Das Verbindungselement 34 verbindet die großflächige zweite Leistungselektrode der Oberseite 22 des Halbleiterchipstapels 2 mit der großflächigen Flachleiterkontaktfläche 44 auf der Oberseite 40 des Flachleiters 32 und weist ein Bondband und/oder Aluminiumbonddrahtverbindungen für eine hohe Stromfestigkeit auf. Das Verbindungselement 36 in Form eines Bonddrahtes für Signalübertragungen verbindet die kleinflächige Steuerelektrode 24 auf der Oberseite 22 des Halbleiterchips 2 mit einer kleinflächigen Flachleiterkontaktfläche 46 auf der Oberseite 38 des Flachleiters 30.
  • Mit dem Anbringen der Verbindungselemente ist das Halbleitermodul funktionsfähig und wird, wie es die nächste Figur zeigt, in eine Kunststoffgehäusemasse eingebettet.
  • 9 zeigt einen schematischen Querschnitt durch den Halbleiterchipstapel 2 gemäß 8 nach Einbetten in eine Kunststoffgehäusemasse 35 auf einer Halbleitermodulposition 43 nach Auftrennen des Flachleiterrahmens 42 in einzelne Halbleitermodule 1. Mit dem Einbetten des Halbleiterchipstapels 2, der Verbindungselemente 34 und 36 sowie der Oberseite 37, 38, 39 und 40 der Flachleiter 29, 30, 31 und 32 in eine Kunststoffgehäusemasse 35, unter Freilassen der Außenkontakte 26, 49 und 21 auf der Unterseite 25 des Halbleitermoduls 1, ist die Fertigung des Halbleitermoduls 1 abgeschlossen.
  • 10 zeigt eine Prinzipschaltung eines Halbleitermoduls 1 mit einer Schaltfunktion zum Schutz von Batterien. Dazu sind die Anschlüsse S1 und S2 für zwei zweite Leistungselektroden 21 und 28 als Sourceelektroden sowie die Steueranschlüsse G1 und G2 für zwei entsprechende Gateelektroden nach Außen aus dem Halbleitermodul 1 heraus geführt. Gemeinsam und innerhalb des Halbleitermoduls 1 sind die Drainelektroden D als erste Leistungselektroden 19 und 20 elektrisch verbunden.
  • Bezugszeichenliste
    • 1
    Halbleitermodul
    2
    Halbleiterchipstapel
    3
    Halbleiterchip
    4
    Halbleiterchip
    5
    großflächiger Kontakt
    6
    Oberseite des Halbleiterchips (4) bzw. Halbleiterwafers
    7
    Oberseite des Halbleiterchips (3) bzw. Halbleiterwafers
    8
    Rückseite des Halbleiterchips bzw. Halbleiterwafers
    9
    Rückseite des Halbleiterchips bzw. Halbleiterwafers
    10
    Randseite des Halbleiterchips (4)
    11
    Randseite des Halbleiterchips (3)
    12
    Randseite des Halbleiterchips (4)
    13
    Randseite des Halbleiterchips (3)
    14
    Diffusionslotschicht
    15
    Halbleiterwafer
    16
    Halbleiterwafer
    17
    Rückseitenkontakt des Halbleiterchips (3)
    18
    Rückseitenkontakt des Halbleiterchips (4)
    19
    erste Leistungselektrode (3)
    20
    erste Leistungselektrode (4)
    21
    zweite Leistungselektrode (3)
    22
    Oberseite des Halbleiterchipstapels
    23
    Unterseite des Halbleiterchipstapels
    24
    Steuerelektrode (4)
    25
    Unterseite des Halbleitermoduls
    26
    Außenkontakt des Halbleitermoduls
    27
    Steuerelektrode (3)
    28
    zweite Leistungselektrode (4)
    29
    zweiter Flachleiter
    30
    vierter Flachleiter
    31
    erster Flachleiter
    32
    dritter Flachleiter
    33
    Kunststoffgehäuse
    34
    Verbindungselement bzw. Bondband
    35
    Kunststoffgehäusemasse
    36
    Verbindungselement bzw. Bonddraht
    37
    Oberfläche eines Flachleiters
    38
    Oberfläche eines Flachleiters
    39
    Oberfläche eines Flachleiters
    40
    Oberfläche eines Flachleiters
    41
    Halbleiterchipposition
    42
    Flachleiterrahmen
    43
    Flächenleitrahmen
    44
    großflächige Flachleiterkontaktfläche
    45
    großflächige Flachleiterkontaktfläche
    46
    kleinflächige Flachleiterkontaktfläche
    47
    kleinflächige Flachleiterkontaktfläche
    49
    Außenkontakt
    51
    Außenkontakt

Claims (26)

  1. Halbleitermodul mit Schaltfunktionen, wobei das Halbleitermodul für die Schaltfunktionen Halbleiterchips aufweist, die in einem Halbleiterchipstapel angeordnet sind, wobei die Halbleiterchips (3, 4) des Halbleiterchipstapels (2) jeweils einen großflächigen Kontakt (5) auf der Oberseite (6, 7) und der Rückseite (8, 9) aufweisen, der in seiner flächigen Erstreckung vollständig die Oberseite (6, 7) und/oder die Rückseite (8, 9) des Halbleiterchips (3, 4) einnimmt, wobei zwischen aufeinander ausgerichteten großflächigen Kontakten (5) der gestapelten Halbleiterchips (3,4) eine Diffusionslotschicht (14) angeordnet ist, die sich bis an die Ränder (10, 11, 12, 13) der Halbleiterchips (3, 4) erstreckt, wobei die Halbleiterchips (3, 4) des Halbleiterchipstapels (2) erste (19, 20) und zweite (21, 28) Leistungselektroden aufweisen und die ersten Leistungselektroden (19, 20) als großflächige Kontakte (5) aufeinander gestapelt sind und zwischen den ersten Leistungselektroden (19, 20) die Diffusionslotschicht (14) aufweisen, wobei der Halbleiterchipstapel (2) auf seiner Oberseite (22) und seiner Unterseite (23) zweite Leistungselektroden (21, 28) als großflächige Kontakte (5), die nahezu die Oberseite (22) und die Unterseite (23) des Halbleiterchipstapels (2) bedecken, aufweist, und wobei die Oberseite (22) und die Unterseite (23) des Halbleiterchipstapels (2) zusätzlich jeweils eine kleinflächige Steuerelektrode (24, 27) aufweisen, dadurch gekennzeichnet, dass die erste Leistungselektrode (19, 20) eine Drainelektrode und die zweite Leistungselektrode (21, 28) eine Sourceelektrode eines vertikalen Feldeffektleistungshalbleiterbauelements ist.
  2. Halbleitermodul mit Schaltfunktionen, wobei das Halbleitermodul für die Schaltfunktionen Halbleiterchips aufweist, die in einem Halbleiterchipstapel angeordnet sind, wobei die Halbleiterchips (3, 4) des Halbleiterchipstapels (2) jeweils einen großflächigen Kontakt (5) auf der Oberseite (6, 7) und der Rückseite (8, 9) aufweisen, der in seiner flächigen Erstreckung vollständig die Oberseite (6, 7) und/oder die Rückseite (8, 9) des Halbleiterchips (3, 4) einnimmt, wobei zwischen aufeinander ausgerichteten großflächigen Kontakten (5) der gestapelten Halbleiterchips (3,4) eine Diffusionslotschicht (14) angeordnet ist, die sich bis an die Ränder (10, 11, 12, 13) der Halbleiterchips (3, 4) erstreckt, wobei die Halbleiterchips (3, 4) des Halbleiterchipstapels (2) erste (19, 20) und zweite (21, 28) Leistungselektroden aufweisen und die ersten Leistungselektroden (19, 20) als großflächige Kontakte (5) aufeinander gestapelt sind und zwischen den ersten Leistungselektroden (19, 20) die Diffusionslotschicht (14) aufweisen, wobei der Halbleiterchipstapel (2) auf seiner Oberseite (22) und seiner Unterseite (23) zweite Leistungselektroden (21, 28) als großflächige Kontakte (5), die nahezu die Oberseite (22) und die Unterseite (23) des Halbleiterchipstapels (2) bedecken, aufweist, und wobei die Oberseite (22) und die Unterseite (23) des Halbleiterchipstapels (2) zusätzlich jeweils eine kleinflächige Steuerelektrode (24, 27) aufweisen, dadurch gekennzeichnet, dass die erste Leistungselektrode (19, 20) eine Kollektorelektrode und die zweite Leistungselektrode (21, 28) eine Emitterelektrode eines vertikalen IGBTs ist, und die Steuerelektrode (24, 27) eine isolierte Gateelektrode ist.
  3. Halbleitermodul nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Halbleitermodul (1) auf seiner Unterseite (25) Außenkontakte (26) aufweist, welche mit den zwei zweiten Leistungselektroden (21, 28) und den zwei Steuerelektroden (24, 27) verbunden sind, und die Diffusionslotschicht (14) innerhalb des Halbleitermoduls (1) großflächig die ersten Leistungselektroden (19, 20) der Halbleiterchips (3, 4) elektrisch und mechanisch verbindet.
  4. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterchipstapel (2) auf einem ersten und einem zweiten Flachleiter (29, 31) fixiert ist, die oberflächenmontierbare flache Außenkontakte (33, 35) des Halbleitermoduls (1) bilden, wobei der erste Flachleiter (31) mit der zweiten Leistungselektrode (21) der Unterseite (23) des Halbleiterchipstapels (2) und der zweite Flachleiter (29) mit der Steuerelektrode (27) der Unterseite (23) des Halbleiterchipstapels (2) und ein dritter Flachleiter (32) über ein Verbindungselement (34) mit der weiteren zweiten Leistungselektrode (28) auf der Oberseite (22) des Halbleiterchipstapels (2) und ein vierter Flachleiter (30) über ein weiteres Verbindungselement (36) mit der weiteren Steuerelektrode (24) auf der Oberseite (22) des Halbleiterchipstapels (2) elektrisch in Verbindung stehen.
  5. Halbleitermodul nach Anspruch 4, dadurch gekennzeichnet, dass das Halbleitermodul (1) ein Kunststoffgehäuse (33) aufweist, in dessen Kunststoffgehäusemasse (36) der Halbleiterchipstapel (2), Verbindungselemente (34, 36) und Oberflächen (37, 38, 39, 40) von Flachleitern (29, 30, 31, 32) eingebettet sind, wobei Außenkontaktflächen (26) der Flachleiter (29, 30, 31, 32) auf der Unterseite (25) des Halbleitermoduls (1) von Kunststoffgehäusemasse (35) freigehalten sind.
  6. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Diffusionslotschicht (14) als Diffusionslotmaterial mindestens einen der Stoffe AuSn, AgSn, CuSn, AuSi, AuGe und/oder InAg aufweist.
  7. Halbleitermodul nach Anspruch 1, dadurch gekennzeichnet, dass die Steuerelektrode (24, 27) eine vertikale Trenchgateelektrode ist.
  8. Verwendung des Halbleitermoduls (1) mit einem Halbleiterchipstapel (2) nach einem der Ansprüche 1 bis 7 als Batterieschutzschaltung.
  9. Verfahren zur Herstellung mehrerer Halbleitermodule (1), wobei das Verfahren folgende Verfahrensschritte aufweist: - Herstellen von Halbleiterwafern (15, 16) mit in Zeilen und Spalten angeordneten Halbleiterchippositionen (41) mit großflächigen zweiten Leistungselektroden (21, 28), welche nahezu die gesamte Fläche der Halbleiterchippositionen (41) bedecken, und kleinflächigen Steuerelektroden (24, 27), die zusätzlich in den Halbleiterchippositionen (41) angeordnet werden; - Beschichten der gesamten Rückseiten (8, 9) der Halbleiterwafer (15, 16) mit einem Diffusionslotmaterial als zweite großflächige Leistungselektrode (21, 28); - Aufeinanderpressen von jeweils zwei Halbleiterwafern (15, 16) mit ihren Rückseiten (8, 9) unter Aufheizen auf Diffusionslottemperatur unter Bildung von hochschmelzenden intermetallischen Phasen in einer Diffusionslotschicht (14) zwischen den aufeinandergepressten Halbleiterwafern (15, 16) ; - Auftrennen der Halbleiterwafer (15, 16) in Halbleiterchipstapel (2); - Herstellen eines Flachleiterrahmens (42) mit mehreren Halbleitermodulpositionen (43), wobei in den Halbleitermodulpositionen (43) des Flachleiterrahmens (42) zwei großflächig Flachleiterkontaktflächen (44, 45) und zwei kleinflächige Flachleiterkontaktflächen (46, 47) auf Oberflächen (37, 38, 39, 40) von Flachleitern (29, 30, 31, 32) angeordnet sind; - Aufbringen der Halbleiterchipstapel (2) mit der großflächigen zweiten Leistungselektrode (21) und der Steuerelektrode (27) ihrer Unterseiten (23) auf die vorgesehenen Flachleiter (29, 31) des Flachleiterrahmens (42) in den Halbleitermodulpositionen (43); - Anbringen von Verbindungselementen (34, 36) zwischen den weiteren zweiten Leistungselektroden (28) sowie den Steuerelektroden (24) auf der Oberseite (22) der Halbleiterchipstapel (2) und vorgesehenen Flachleitern (30, 32) des Flachleiterrahmens (42) in den Halbleitermodulpositionen; - Verpacken des Halbleiterchipstapels (2) und der Verbindungselemente (34, 36) sowie der Oberflächen (37, 38, 39, 40) der Flachleiter (29, 30, 31, 32) in eine Kunststoffgehäusemasse (35) unter Freilassen von Außenkontaktflächen (26) der Flachleiter (29, 30, 31, 32) des Flachleiterrahmens (42) auf den Unterseiten (25) der Halbleitermodule (1); - Auftrennen des Flachleiterrahmens (42) in einzelne Halbleitermodule (1), dadurch gekennzeichnet, dass in den Halbleiterchippositionen (41) auf den Halbleiterwafern (15, 16) Feldeffektleistungshalbleiterbauelemente mit vertikaler Driftstrecke und vertikaler Trenchgatestruktur sowie Sourceelektroden als zweite Leistungselektroden (21, 28) aufgebracht werden und auf die Rückseite (8, 9) der Halbleiterwafer (15, 16) eine großflächige Drainelektrode als erste Leistungselektrode (19, 20) aufgebracht wird.
  10. Verfahren zur Herstellung mehrerer Halbleitermodule (1), wobei das Verfahren folgende Verfahrensschritte aufweist: - Herstellen von Halbleiterwafern (15, 16) mit in Zeilen und Spalten angeordneten Halbleiterchippositionen (41) mit großflächigen zweiten Leistungselektroden (21, 28), welche nahezu die gesamte Fläche der Halbleiterchippositionen (41) bedecken, und kleinflächigen Steuerelektroden (24, 27), die zusätzlich in den Halbleiterchippositionen (41) angeordnet werden, - Beschichten der gesamten Rückseiten (8, 9) der Halbleiterwafer (15, 16) mit einem Diffusionslotmaterial als zweite großflächige Leistungselektrode (21, 28), - Aufeinanderpressen von jeweils zwei Halbleiterwafern (15, 16) mit ihren Rückseiten (8, 9) unter Aufheizen auf Diffusionslottemperatur unter Bildung von hochschmelzenden intermetallischen Phasen in einer Diffusionslotschicht (14) zwischen den aufeinandergepressten Halbleiterwafern (15, 16) ; - Auftrennen der Halbleiterwafer (15, 16) in Halbleiterchipstapel (2); - Herstellen eines Flachleiterrahmens (42) mit mehreren Halbleitermodulpositionen (43), wobei in den Halbleitermodulpositionen (43) des Flachleiterrahmens (42) zwei großflächige Flachleiterkontaktflächen (44, 45) und zwei kleinflächige Flachleiterkontaktflächen (46, 47) auf Oberflächen (37, 38, 39, 40) von Flachleitern (29, 30, 31, 32) angeordnet sind; - Aufbringen der Halbleiterchipstapel (2) mit der großflächigen zweiten Leistungselektrode (21) und der Steuerelektrode (27) ihrer Unterseiten (23) auf die vorgesehenen Flachleiter (29, 31) des Flachleiterrahmens (42) in den Halbleitermodulpositionen (43); - Anbringen von Verbindungselementen (34, 36) zwischen den weiteren zweiten Leistungselektroden (28) sowie den Steuerelektroden (24) auf der Oberseite (22) der Halbleiterchipstapel (2) und vorgesehenen Flachleitern (30, 32) des Flachleiterrahmens (42) in den Halbleitermodulpositionen; - Verpacken des Halbleiterchipstapels (2) und der Verbindungselemente (34, 36) sowie der Oberflächen (37, 38, 39, 40) der Flachleiter (29, 30, 31, 32) in eine Kunststoffgehäusemasse (35) unter Freilassen von Außenkontaktflächen (26) der Flachleiter (29, 30, 31, 32) des Flachleiterrahmens (42) auf den Unterseiten (25) der Halbleitermodule (1) ; - Auftrennen des Flachleiterrahmens (42) in einzelne Halbleitermodule (1), dadurch gekennzeichnet, dass in den Halbleiterchippositionen (41) auf den Halbleiterwafern (15, 16) Halbleiterbauelemente des IGBT-Typs mit vertikaler Driftstrecke und lateraler Gatestruktur sowie Emitterelektroden als zweite großflächige Leistungselektroden (21, 28) aufgebracht werden und auf die Rückseite (8, 9) der Halbleiterwafer (15, 16) eine großflächige Kollektorelektrode als erste Leistungselektrode (19. 20) eingebracht wird.
  11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass auf die Rückseiten (8, 9) der Halbleiterwafer (15, 16) Diffusionslotschichten (14) aus einem Diffusionslotmaterial aufgebracht werden, die mindestens einen der Stoffe AuSn, AgSn, CuSn, AuSi, AuGe und/oder InAg aufweisen und intermetallische Phasen beim Diffusionslöten bilden, deren Schmelzpunkte höher sind als eine Diffusionslöttemperatur.
  12. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass die Halbleiterwafer (15, 16) beim Diffusionslöten auf eine Diffusionslöttemperatur TD zwischen 180°C ≤ TD ≤ 460 °C aufgeheizt werden.
  13. Verfahren nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass auf die Halbleiterwafer (15, 16) ein Anpressdruck beim Diffusionslöten ausgeübt wird, durch den minimale Verwölbungen der Halbleiterwafer (15, 16) ausglichen werden.
  14. Verfahren nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, dass das Auftrennen der über die Diffusionslotschicht (14) zwischen ihren Rückseiten (8, 9) verbundenen Halbleiterwafer (15, 16) in Halbleiterchipstapel (2) mittels Sägetechnik erfolgt.
  15. Verfahren nach einem der Ansprüche 9 bis 14, dadurch gekennzeichnet, dass zum Herstellen eines Flachleiterrahmens (42) eine Metallplatte, vorzugsweise eine ebene Kupferplatte, strukturiert wird.
  16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass zum Strukturieren die ebene Metallplatte gestanzt wird.
  17. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass zum Strukturieren die ebene Metallplatte nass oder trocken geätzt wird.
  18. Verfahren nach einem der Ansprüche 9 bis 14, dadurch gekennzeichnet, dass zum Herstellen eines Flachleiterrahmens (42) die Flachleiterrahmenstruktur galvanisch auf einem Hilfsträger abgeschieden und anschließend von dem Hilfsträger abgenommen wird.
  19. Verfahren nach einem der Ansprüche 9 bis 18, dadurch gekennzeichnet, dass beim Aufbringen der Halbleiterchipstapel (2) auf die vorgesehenen Flachleiter (29, 30, 31, 32) die Halbleiterchipstapel (2) auf die Flachleiter (29, 30, 31, 32) gelötet oder geklebt werden.
  20. Verfahren nach einem der Ansprüche 9 bis 19, dadurch gekennzeichnet, dass zum Aufbringen der Halbleiterchipstapel (2) mit einer zweiten Leistungselektrode (21) und einer Steuerelektrode (27) ihrer Unterseiten (23) auf die vorgesehenen Flachleiter (29, 31) des Flachleiterrahmens (42) in den Halbleitermodulpositionen (43) des Flachleiterrahmens (42) eine Diffusionslottechnik bei geringerer Diffusionslöttemperatur als beim Stapeln der Halbleiterwafer (15, 16) eingesetzt wird.
  21. Verfahren nach einem der Ansprüche 9 bis 17, dadurch gekennzeichnet, dass zum Anbringen von Verbindungselementen (36) zwischen Steuerelektroden (24) der Oberseite (22) der Halbleiterchipstapel (2) und vorgesehenen Flachleitern (30) des Flachleiterrahmens (42) in den Halbleitermodulpositionen (43) Bonddrahtverbindungen (36) angebracht werden.
  22. Verfahren nach einem der Ansprüche 9 bis 21, dadurch gekennzeichnet, dass zum Anbringen von Verbindungselementen (34) zwischen großflächigen zweiten Leistungselektroden (28) der Oberseite (22) der Halbleiterchipstapel (2) und vorgesehenen Flachleitern (32) des Flachleiterrahmens (42) in den Halbleitermodulpositionen (43) Bondband- oder Clampverbindungen (34) angebracht werden.
  23. Verfahren nach einem der Ansprüche 9 bis 22, dadurch gekennzeichnet, dass zum Verpacken des Halbleiterchipstapels (2) und der Verbindungselemente (34, 36) sowie der Oberflächen (44, 45, 46, 47) der Flachleiter (29, 30, 31, 32) in eine Kunststoffgehäusemasse (35) unter Freilassen von Außenkontaktflächen (26) der Flachleiter (29, 30, 31, 32) des Flachleiterrahmens (42) auf den Unterseiten (25) der Halbleitermodule (1) eine Spritzgusstechnik eingesetzt wird.
  24. Verfahren nach einem der Ansprüche 9 bis 23, dadurch gekennzeichnet, dass zum Auftrennen des Flachleiterrahmens (42) in einzelne Halbleitermodule (1) eine Lasertrenntechnik eingesetzt wird.
  25. Verfahren nach einem der Ansprüche 9 bis 23, dadurch gekennzeichnet, dass zum Auftrennen des Flachleiterrahmens (42) in einzelne Halbleitermodule (1) ein Ätzverfahren eingesetzt wird.
  26. Verfahren nach einem der Ansprüche 9 bis 23, dadurch gekennzeichnet, dass zum Auftrennen des Flachleiterrahmens (42) in einzelne Halbleitermodule (1) ein Stanz- oder Sägeverfahren eingesetzt wird.
DE102006031405.0A 2006-07-05 2006-07-05 Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben Expired - Fee Related DE102006031405B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006031405.0A DE102006031405B4 (de) 2006-07-05 2006-07-05 Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
US11/773,474 US8134236B2 (en) 2006-07-05 2007-07-05 Electronic module with switching functions and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006031405.0A DE102006031405B4 (de) 2006-07-05 2006-07-05 Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE102006031405A1 DE102006031405A1 (de) 2008-01-17
DE102006031405B4 true DE102006031405B4 (de) 2019-10-17

Family

ID=38825090

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006031405.0A Expired - Fee Related DE102006031405B4 (de) 2006-07-05 2006-07-05 Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben

Country Status (2)

Country Link
US (1) US8134236B2 (de)
DE (1) DE102006031405B4 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7569920B2 (en) * 2006-05-10 2009-08-04 Infineon Technologies Ag Electronic component having at least one vertical semiconductor power transistor
US7969018B2 (en) * 2008-07-15 2011-06-28 Infineon Technologies Ag Stacked semiconductor chips with separate encapsulations
US8461669B2 (en) 2010-09-20 2013-06-11 Monolithic Power Systems, Inc. Integrated power converter package with die stacking
US8736052B2 (en) 2011-08-22 2014-05-27 Infineon Technologies Ag Semiconductor device including diffusion soldered layer on sintered silver layer
US20140063744A1 (en) * 2012-09-05 2014-03-06 Texas Instruments Incorporated Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
TWI466253B (zh) 2012-10-08 2014-12-21 Ind Tech Res Inst 雙相介金屬接點結構及其製作方法
TWI500135B (zh) 2012-12-10 2015-09-11 Ind Tech Res Inst 堆疊式功率元件模組
US9385070B2 (en) * 2013-06-28 2016-07-05 Delta Electronics, Inc. Semiconductor component having a lateral semiconductor device and a vertical semiconductor device
WO2015000527A1 (de) 2013-07-05 2015-01-08 Ev Group E. Thallner Gmbh Verfahren zum bonden von metallischen kontaktflächen unter lösen einer auf einer der kontaktflächen aufgebrachten opferschicht in mindestens einer der kontaktflächen
KR102211934B1 (ko) * 2014-03-06 2021-02-04 삼성전자주식회사 반도체 패키지
US10064287B2 (en) 2014-11-05 2018-08-28 Infineon Technologies Austria Ag System and method of providing a semiconductor carrier and redistribution structure
US10553557B2 (en) * 2014-11-05 2020-02-04 Infineon Technologies Austria Ag Electronic component, system and method
US10192846B2 (en) 2014-11-05 2019-01-29 Infineon Technologies Austria Ag Method of inserting an electronic component into a slot in a circuit board
CN106298724B (zh) * 2015-06-25 2019-05-10 台达电子工业股份有限公司 塑封型功率模块
US10943169B2 (en) * 2017-03-07 2021-03-09 International Business Machines Corporation Battery-based neural network weights
CN110246835B (zh) * 2019-05-22 2020-08-18 西安交通大学 一种三维集成高压碳化硅模块封装结构
US11227818B2 (en) * 2019-07-30 2022-01-18 UTAC Headquarters Pte. Ltd. Stacked dies electrically connected to a package substrate by lead terminals
US20220149038A1 (en) * 2020-11-11 2022-05-12 Infineon Technologies Austria Ag Multi-Device Semiconductor Chip with Electrical Access to Devices at Either Side
CN112786567A (zh) * 2021-01-12 2021-05-11 杰群电子科技（东莞）有限公司 一种半导体功率模组及半导体功率模组的封装方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4237600A (en) 1978-11-16 1980-12-09 Rca Corporation Method for fabricating stacked semiconductor diodes for high power/low loss applications
DE4036222A1 (de) 1990-11-14 1992-05-21 Bosch Gmbh Robert Verfahren zur herstellung von halbleiterelementen, insbesondere von dioden
US5825090A (en) 1994-07-27 1998-10-20 Silicon Power Corporation High power semiconductor device and method of making same
DE10126309A1 (de) 2001-05-30 2002-12-05 Infineon Technologies Ag Rückwärtssperrendes Leistungshalbleiterbauelement
DE10208635A1 (de) 2002-02-28 2003-09-18 Infineon Technologies Ag Diffusionslotstelle und Verfahren zu ihrer Herstellung
EP1432036A2 (de) 2002-12-19 2004-06-23 Matsushita Electric Industrial Co., Ltd. Halbleiterbauelement und Belastungsschaltkreis
DE10314876A1 (de) 2003-04-01 2004-11-04 Infineon Technologies Ag Verfahren zum mehrstufigen Herstellen von Diffusionslötverbindungen für Leistungsbauteile mit Halbleiterchips
US20050121801A1 (en) 2002-04-30 2005-06-09 Infineon Technologies Ag Component
DE102004041088A1 (de) * 2004-08-24 2006-03-09 Infineon Technologies Ag Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532512A (en) * 1994-10-03 1996-07-02 General Electric Company Direct stacked and flip chip power semiconductor device structures
DE19606101A1 (de) * 1996-02-19 1997-08-21 Siemens Ag Halbleiterkörper mit Lotmaterialschicht
DE19632378B4 (de) * 1996-08-10 2007-01-25 Robert Bosch Gmbh Diffusionslötverbindung und Verfahren zur Herstellung von Diffusionslötverbindungen
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
DE10015962C2 (de) 2000-03-30 2002-04-04 Infineon Technologies Ag Hochtemperaturfeste Lotverbindung für Halbleiterbauelement
WO2001086714A1 (de) 2000-05-05 2001-11-15 Infineon Technologies Ag Verfahren zum verlöten eines ersten metallelements und eines zweiten metallelements durch ein lotmaterial und halbleiterchip-montagevorrichtung
US20020179968A1 (en) * 2001-05-30 2002-12-05 Frank Pfirsch Power semiconductor component, compensation component, power transistor, and method for producing power semiconductor components
US7332819B2 (en) * 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package
DE10229542B4 (de) * 2002-07-01 2004-05-19 Infineon Technologies Ag Elektronisches Bauteil mit mehrschichtiger Umverdrahtungsplatte und Verfahren zur Herstellung desselben
DE10240461A1 (de) * 2002-08-29 2004-03-11 Infineon Technologies Ag Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
DE10303588B3 (de) 2003-01-29 2004-08-26 Infineon Technologies Ag Verfahren zur vertikalen Montage von Halbleiterbauelementen
DE10313047B3 (de) * 2003-03-24 2004-08-12 Infineon Technologies Ag Verfahren zur Herstellung von Chipstapeln
DE102004030042B4 (de) * 2004-06-22 2009-04-02 Infineon Technologies Ag Halbleiterbauelement mit einem auf einem Träger montierten Halbleiterchip, bei dem die vom Halbleiterchip auf den Träger übertragene Wärme begrenzt ist, sowie Verfahren zur Herstellung eines Halbleiterbauelementes
DE102004041904B4 (de) * 2004-08-30 2011-08-18 Infineon Technologies AG, 81669 Verfahren zur Einstellung eines Serienwiderstandes am Gate eines Leistungstransistors
DE102004046699A1 (de) 2004-09-24 2006-04-13 Infineon Technologies Ag Anordnung zum Verbinden von Kontaktflächen durch eine sich verfestigende Flüssigkeit
DE102004058877A1 (de) 2004-12-06 2006-04-13 Infineon Technologies Ag Halbleiterchip und Verfahren zum Herstellen eines doppelseitig funktionellen Halbleiterchips
DE602005015103D1 (de) * 2005-07-28 2009-08-06 Infineon Technologies Ag Verbindungsstruktur zur Befestigung eines Halbleiterchips auf einem Metallsubstrat, Halbleiterchip und elektronisches Bauelement mit der Verbindungsstruktur, und Verfahren zur Herstellung der Verbindungsstruktur
US7291869B2 (en) * 2006-02-06 2007-11-06 Infieon Technologies A.G. Electronic module with stacked semiconductors

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4237600A (en) 1978-11-16 1980-12-09 Rca Corporation Method for fabricating stacked semiconductor diodes for high power/low loss applications
DE4036222A1 (de) 1990-11-14 1992-05-21 Bosch Gmbh Robert Verfahren zur herstellung von halbleiterelementen, insbesondere von dioden
US5825090A (en) 1994-07-27 1998-10-20 Silicon Power Corporation High power semiconductor device and method of making same
DE10126309A1 (de) 2001-05-30 2002-12-05 Infineon Technologies Ag Rückwärtssperrendes Leistungshalbleiterbauelement
DE10208635A1 (de) 2002-02-28 2003-09-18 Infineon Technologies Ag Diffusionslotstelle und Verfahren zu ihrer Herstellung
US20050121801A1 (en) 2002-04-30 2005-06-09 Infineon Technologies Ag Component
EP1432036A2 (de) 2002-12-19 2004-06-23 Matsushita Electric Industrial Co., Ltd. Halbleiterbauelement und Belastungsschaltkreis
DE10314876A1 (de) 2003-04-01 2004-11-04 Infineon Technologies Ag Verfahren zum mehrstufigen Herstellen von Diffusionslötverbindungen für Leistungsbauteile mit Halbleiterchips
DE102004041088A1 (de) * 2004-08-24 2006-03-09 Infineon Technologies Ag Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A. Sawle et al.: "Novel Power MOSFET Packaging Technology Doubles Power Density in Synchronous Buck Converters for Next Generation Microprocessors". APEC Conference, (2002) *
D. H. Lu et. al, „Integrated Bi-directional Trench Lateral Power MOSFETs for One Chip Lithium-ion Battery Protection ICs" IE-EE, 0-7803-8889-5/05 (2005), Seiten 355-356
D.H. Lu et al.: "Integrated Bi-directional Trench Lateral Power MOSFETs for One Chip Lithium-ion Battery Protection ICs". IEEE, 0-7803-8889-5/05 (2005), S. 355-356 *

Also Published As

Publication number Publication date
US8134236B2 (en) 2012-03-13
DE102006031405A1 (de) 2008-01-17
US20080006923A1 (en) 2008-01-10

Similar Documents

Publication Publication Date Title
DE102006031405B4 (de) Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
DE102006050291B4 (de) Elektronische Baugruppe und Verfahren, um diese zu bestücken
DE102008064826B3 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102008036112B4 (de) Leistungshalbleitermodul, leistungshalbleiteranordnung und verfahren zum herstellen eines leistungshalbleitermoduls
DE102007012154B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102006008632B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE102006021959B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102007013186B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102005055761B4 (de) Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102009013818B4 (de) Elektronische Vorrichtung und ihre Herstellung
DE102013015942B4 (de) Halbleiterbrückenschaltung und Verfahren zur Herstellung einer Halbleiterbrückenschaltung
DE102006049949B3 (de) Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und Verfahren zur Herstelllung desselben
DE102006015447B4 (de) Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben
DE102012100243B4 (de) Anordnung mit drei Halbleiterchips und Herstellung einer solchen Anordnung
DE102015115999B4 (de) Elektronische Komponente
DE102008062498A1 (de) Elektronikbauelement und Verfahren
DE102014102118A1 (de) Halbleiterbauelement
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102008027703A1 (de) Halbleiterbauelement
DE102007007142A1 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0025040000

Ipc: H01L0025070000

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee