DE102006008632B4 - Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung - Google Patents

Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102006008632B4
DE102006008632B4 DE102006008632A DE102006008632A DE102006008632B4 DE 102006008632 B4 DE102006008632 B4 DE 102006008632B4 DE 102006008632 A DE102006008632 A DE 102006008632A DE 102006008632 A DE102006008632 A DE 102006008632A DE 102006008632 B4 DE102006008632 B4 DE 102006008632B4
Authority
DE
Germany
Prior art keywords
power semiconductor
chip carrier
semiconductor device
contact surface
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006008632A
Other languages
English (en)
Other versions
DE102006008632A1 (de
Inventor
Ralf Dipl.-Phys. Dipl.-Ing. Otremba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006008632A priority Critical patent/DE102006008632B4/de
Priority to US11/677,210 priority patent/US7679197B2/en
Publication of DE102006008632A1 publication Critical patent/DE102006008632A1/de
Application granted granted Critical
Publication of DE102006008632B4 publication Critical patent/DE102006008632B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ein Leistungshalbleiterbauteil (1; 37) weist einen Flachleiterrahmen (4), mindestens ein vertikales Leistungshalbleiterbauelement (2) und mindestens ein weiteres elektronisches Bauteil (3) auf, das auf dem Leistungshalbleiterbauelement (2) angeordnet ist. Der Chipträger (5) des Flachleiterrahmens (4) weist mindestens zwei getrennte Teile (7, 8) auf, auf denen das Leistungshalbleiterbauelement (2) angeordnet ist. Das Leistungshalbleiterbauelement (2) ist so ausgebildet, dass die untere Oberfläche (28) des ersten Teils (7) des Chipträgers (5) eine Massekontaktfläche (36) des Leistungshalbleiterbauteils (2) vorsieht.

Description

  • Die Erfindung betrifft ein Leistungshalbleiterbauteil nach dem Oberbegriff des Anspruchs 1 mit mindestens einem Leistungshalbleiterbauelement und mindestens einem weiteren elektronischen Bauteil sowie ein Verfahren zur Herstellung des Leistungshalbleiterbauteils.
  • Bei Halbleiterbauteilen sowie Leistungshalbleiterbauteilen ist im Allgemeinen eine erhöhte Leistung in zunehmend kleineren Bauteilgehäusen gewünscht. Dieser Bedarf führt zu zunehmender Wärmeerzeugung in den Gehäusen. Wenn diese Wärme nicht ausreichend verteilt wird, kann die hohe Betriebstemperatur zu Instabilität und sogar zum Ausfall des Bauteils führen.
  • Um die Wärmeabfuhr zu verbessern, ist es möglich das Halbleiterbauelement in ein größeres Gehäuse einzubauen, bei dem die Wärmeabfuhr durch die größere Fläche des Flachleiterrahmens des Bauteils verbessert wird. Ein größeres Gehäuse ist jedoch bei den Kunden nicht gewünscht. Alternativ kann ein zusätzlicher externer Kühlkörper auf dem Bauteil montiert werden. Diese Lösung hat jedoch den Nachteil, dass die Montage des Bauteils für den Kunden komplizierter wird und die Größe des Gesamtbauteils zunimmt. Außerdem werden die Gesamtkosten durch den zusätzlichen Kühlkörper sowie den Montageaufwand erhöht.
  • Die DE 10 2004 030 042 A1 offenbart ein Halbleiterbauelement nach dem Oberbegriff des Anspruchs 1 mit einem Halbleiterchip, dessen Source-Kontakt und Gate-Kontakt auf zwei getrennten Chipträgerteilen montiert sind.
  • Die US 2004/0130007 A1 offenbart ein Halbleiterbauteil, bei dem der Halbleiterchip auf inneren Enden eines Flachleiterrahmens montiert ist.
  • Die DE 103 03 932 A1 offenbart ein elektronisches Leistungsmodul, bei dem ein Siliziumkarbid-Leistungschip auf der Oberseite eines Silizium-Leistungschips angeordnet ist. Die Oberseite des Silizium-Leistungschips weist eine Emitterelektrode, auf der der Siliziumkarbidchip montiert ist, und eine isolierte Gate-Elektrode auf.
  • Die US 6,555,917 offenbart ein Halbleiterbauteil mit einem Flachleiterrahmen, auf dessen Chipträger ein Stapel aus zwei Halbleiterchips angeordnet ist.
  • Die US 5,532,512 offenbart einen Stapel aus zwei vertikalen Transistoren, die eine Halbbrückenschaltung vorsehen.
  • Es besteht somit Bedarf, ein Leistungshalbleiterbauteil anzugeben, das eine verbesserte Leistung bzw. eine verbesserte Wärmeabfuhr hat, und das einfach auf eine Leiterplatte, insbesondere bei den Kunden montiert werden kann.
  • Gelöst ist dies durch den Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß weist ein Leistungshalbleiterbauteil einen Flachleiterrahmen, mindestens ein vertikales Leistungshalbleiterbauelement, mindestens ein weiteres elektronisches Bauteil und eine Kunststoffgehäusemasse auf.
  • Der Flachleiterrahmen weist einen Chipträger und mehrere Flachleiter auf. Der Chipträger weist mindestens zwei getrennte Teile auf. Das vertikale Leistungshalbleiterbauelement weist eine erste Seite und eine zweite Seite auf. Mindestens eine erste Kontaktfläche und mindestens eine Steuerungskontaktfläche sind auf der ersten Seite angeordnet und eine zweite Kontaktfläche ist auf der zweiten Seite angeordnet.
  • Die erste Kontaktfläche ist auf dem ersten Teil des Chipträgers angeordnet und mit dem ersten Teil des Chipträgers elektrisch verbunden und die Steuerungskontaktfläche ist auf dem zweiten Teil des Chipträgers angeordnet und mit dem zweiten Teil des Chipträgers elektrisch verbunden. Mindestens ein weiteres elektronisches Bauteil ist auf der zweiten Kontaktfläche des vertikalen Leistungshalbleiterbauelements angeordnet.
  • Die Kunststoffgehäusemasse bettet zumindest das Leistungshalbleiterbauelement und eine obere Oberfläche des Chipträgers ein und lässt zumindest eine untere Oberfläche des ersten Teils des Chipträgers frei. Die Kunststoffgehäusemasse weist eine untere äußere Oberfläche auf, die mit zumindest der unteren Oberfläche des ersten Teils des Chipträgers eine gemeinsame äußere Oberfläche des Leistungsbauteils bildet.
  • Erfindungsgemäß ist das Leistungshalbleiterbauelement so ausgebildet, dass die untere Oberfläche des ersten Teils des Chipträgers eine Massekontaktfläche des Leistungshalbleiterbauteils vorsieht.
  • Das vertikale Leistungshalbleiterbauelement ist erfindungsgemäß auf dem Flachleiterrahmen montiert, so dass die erste Seite dem Chipträger zugewandt ist. Erfindungsgemäß ist das vertikale Leistungshalbleiterbauelement so ausgebildet, dass nach seiner Montage auf dem Chipträger, der erste Teil des Chipträgers die Massekontaktfläche des Leistungshalbleiterbauteils vorsieht. Durch diese Maßnahme kann das Halbleiterbauteil direkt über dem ersten Teil des Chipträgers auf einer Leiterplatte montiert werden, ohne dass die Leiterplatte mit hohen Spannungen beschaltet wird und zusätzliche elektrische Verluste generiert werden. Die erfindungsgemäße Anordnung hat die Folge, dass eine elektrische Isolationsschicht zwischen dem Chipträger und der Leiterplatte oder die Verwendung eines Bauteilgehäuses mit einem voll verkapselten Chipträger vermieden werden kann.
  • Dadurch wird der Wärmeabfuhrpfad des Bauteils reduziert, der thermische Widerstand des Bauteils verkleinert und folglich die Zuverlässigkeit des Bauteils verbessert. Ferner wird die Montage des Bauteils vereinfacht, da das erfindungsgemäße Bauteil direkt auf der Leiterplatte ohne eine zusätzliche externe elektrische Isolationsschicht montiert werden kann.
  • Das Leistungshalbleiterbauelement kann zum Beispiel ein vertikaler n-Kanal-Leistungstransistor sein, bei dem die Source-Elektrode und die Gate-Elektrode auf einer Seite des Transis tors angeordnet ist. Bei dieser Art von Transistoren liegt bei normalem Betrieb die Source-Elektrode auf Masse, d.h. 0 V. Der Transistor kann somit auf dem Chipträger angeordnet sein, so dass die Source-Elektrode mit dem ersten Teil des Chipträgers elektrisch verbunden ist und das erste Chipträgerteil die Massekontaktfläche des Bauteils ist.
  • Ein vertikales Leistungshalbleiterbauteil, bei dem die Steuerungskontaktfläche und eine weitere Kontaktfläche dem Flachleiterrahmen zugewandet sind, ist zum Beispiel aus der DE 10 2004 021 054 A1 bekannt. Die erfindungsgemäße Ausbildung sowie die erfindungsgemäße Anordnung des Leistungshalbleiterbauelements auf dem Chipträger führt jedoch zu den zusätzlichen Merkmalen, dass die untere Oberfläche des ersten Teils des Chipträgers die Massekontaktfläche des Bauteils vorsieht. Durch diese Anordnung wird die Wärmeabfuhr des Bauteils verbessert.
  • Das erfindungsgemäße Leistungshalbeiterbauteil weist ferner mindestens ein weiteres elektronisches Bauteil auf, das auf der zweiten Kontaktfläche des vertikalen Leistungshalbleiterbauelements angeordnet ist. Die zweite Kontaktfläche des Leistungshalbleiterbauelements ist dem Chipträger abgewandt. Das erfindungsgemäße Leistungshalbleiterbauteil weist somit gestapelte Bauelemente auf, wobei das elektronische Bauteil weiter von dem Chipträger entfernt liegt. Die Eigenschaften von vertikalen Leistungshalbleiterbauelementen sind von der Bauelementgröße bzw. Bauelementfläche abhängig. Die erfindungsgemäße gestapelte Anordnung hat den Vorteil, dass die Fläche des Bauteilgehäuses besser ausgenutzt werden kann, da das Leistungshalbleiterbauelement eine Fläche aufweisen kann, die der Fläche des Gehäuses bzw. des Chipträgers entspricht. Folglich können die Eigenschaften des vertikalen Leistungshalbleiterbauteils erhöht werden, da das weitere elektronische Bauteil keinen Platz auf dem Chipträger besetzt.
  • Die Leistung des Halbleiterbauteils wird erhöht, ohne dass die Größe des Bauteilgehäuses erhöht wird. Wegen der erfindungsgemäßen Anordnung der Bauteilmassekontaktfläche werden die thermischen Eigenschaften des Bauteils gleichzeitig auch verbessert.
  • Das vertikale Leistungshalbleiterbauelement kann ein Leistungstransistor sein und kann ein MOSFET (Metal Oxide Semiconductor Field Effect Transistor), ein IGBT (Isolated Gate Bipolar Transistor) sein.
  • Bei einem MOSFET-Leistungshalbleiterbauelement ist die erste Kontaktfläche eine Source-Elektrode, die Steuerungskontaktfläche eine Gate-Elektrode und die zweite Kontaktfläche eine Drain-Elektrode. Bei einem IGBT-Leistungshalbleiterbauelement ist die erste Kontaktfläche eine Emitter-Elektrode, die Steuerungskontaktfläche eine Gate-Elektrode und die zweite Kontaktfläche eine Kollektor-Elektrode.
  • Insbesondere kann das MOSFET ein n-Kanal MOSFET sein. Ein n-Kanal MOSFET weist Halbleitermaterial eines n-Leitungstyps auf. Die erste Kontaktfläche liegt auf Masse, d.h. 0 V und die zweite Kontaktfläche liegt auf einem hohen Potential.
  • Das IGBT kann ein n-Kanal IGBT sein. Ein n-Kanal IGBT weist Halbleitermaterial eines n-Leitungstyps auf. Die erste Kontaktfläche liegt auf Masse, d.h. 0 V und die zweite Kontaktfläche liegt auf einem hohen Potential.
  • Das weitere elektronische Bauteil kann ein Steuerungshalbleiterchip oder ein passives Bauteil, wie zum Beispiel ein Kondensator, ein Widerstand oder ein Induktor sein. Das erfindungsgemäße Leistungshableiterbauteil kann somit verschiedene Schaltungen aufweisen.
  • In einer weiteren Ausführungsform der Erfindung ist das elektronische Bauteil eine vertikale Diode, die eine erste Seite mit einer Anode und eine zweite Seite mit einer Kathode aufweist. Die Diode kann mit der zweiten Kontaktfläche des vertikalen Leistungshalbleiterbauelements über eine elektrisch leitende Schicht elektrisch verbunden werden. Mit entsprechenden weiteren elektrischen Verbindungen wird der Aufbau einer gewünschten Schaltung innerhalb des Bauteilsgehäuses ermöglicht. Das Leistungshalbleiterbauteil kann somit ein Modul sein.
  • In einer Ausführungsform der Erfindung ist die Kathode der Diode auf der zweiten Kontaktfläche der zweiten Seite des vertikalen Leistungshalbleiterbauelements angeordnet und mit der zweiten Kontaktfläche über die elektrisch leitende Schicht elektrisch verbunden. Die Diode kann parallel mit dem Leistungshalbleiterbauelement geschaltet sein. Dazu können eine oder mehrere elektrische Verbindungen zwischen der Anode der Diode und der ersten Kontaktfläche des Leistungshalbleiterbauelements angeordnet sein. Die elektrischen Verbindungen können sich zwischen der Anode und dem ersten Teil des Chipträgers und zwischen der zweiten Kontaktfläche des Leistungshalbleiterbauelements und einem weiteren Flachleiter erstrecken, um die Diode mit dem Leistungshalbleiterbauelement parallel zu schalten.
  • Die Diode ist in einer Ausführungsform der Erfindung als freilaufende Diode geschaltet. Das Leistungshalbleiterbauteil kann somit einen vertikalen MOSFET oder IGBT-Transistor mit einer darauf angeordneten freilaufenden Diode aufweisen. Das Leistungshalbleiterbauteil sieht ein Schaltungselement vor, das zusammen mit mehreren dieser Schaltungselementen zu einer Halbbrücke oder eine Vollbrücke aufgebaut werden kann, um beispielsweise einen angeschlossenen Motor zu steuern. Auf Grund der erfindungsgemäße Anordnung des MOSFETS und der Massekontaktfläche ist die Wärmeabfuhr und die Zuverlässigkeit des Bauteils auch bei Bauteilen, die mehrere dieser Schaltungselemente aufweisen, erhöht und die Montage des Bauteils auf einer übergeordneten Leiterplatte oder Platine vereinfacht.
  • Die elektrisch leitende Schicht, die die Diode mit der zweiten Kontaktfläche sowie die erste Kontaktfläche des Leitungshalbleiterbauelements mit dem ersten Teil des Chipträgers sowie die Steuerungskontaktfläche mit dem zweiten Teil des Chipträgers verbindet, kann jeweils eine Diffusionslotverbindung aufweisen.
  • Die Diffusionslotverbindung kann eine Sn-basierende Diffusionslotschicht aufweisen, die Au und Sn, Ag und Sn oder Cu und Sn aufweist, oder Ag und In aufweisen. Nach der Herstellung der Diffusionslotverbindung weist die Verbindung intermetallische Phasen auf, die das Produkt des Diffusionslots und des Materials der benachbarten Oberfläche sind.
  • Ein Diffusionslot hat den Vorteil, dass die hergestellte Diffusionslotverbindung eine höhere Schmelztemperatur aufweist als die Temperatur, bei der sie hergestellt wurde. Folglich kann die Montage bei einer niedrigen Temperatur durchgeführt werden, als die Schmelztemperatur der hergestellten Verbindung. Eine Diffusionslotverbindung hat den weiteren Vorteil, dass danach weitere Diffusionslotverfahren durchgeführt werden können, ohne dass die bereits hergestellten Verbindungen wieder schmelzen. Diffusionslot ist somit für Module und gestapelte Bauteile, die jeweils mehrere Halbleiterkomponente aufweisen, geeignet.
  • Ein Au und Sn-basierendes Diffusionslot weist eine Schmelz- bzw. Herstellungstemperatur von ungefähr 280°C, ein Ag und Sn- basierendes Diffusionslot von ungefähr 221°C und ein Ag und In-basierendes Diffusionslot von ungefähr 141°C auf.
  • Diffusionslote mit niedrigeren Schmelztemperaturen haben den Vorteil, dass während des Lötverfahrens die Belastung des Halbleiterbauelements reduziert wird.
  • Die Diffusionslotverbindung kann zumindest eine Kontaktschicht und eine Diffusionslotschicht aufweisen, wobei die Kontaktschicht auf der erste Seite des Leistungshalbleiterkörper angeordnet ist. Die Kontaktschicht kann im Wesentlichen aus Ti, Ni oder Cr bestehen und sieht einen niederohmigen Kontakt zu dem Halbleiterkörper des Halbleiterbauelements vor. Die Diffusionslotschicht kann ein Sn-basierendes Diffusionslot aufweisen.
  • Eine weitere Schicht zur Veredlung kann direkt zwischen der Kontaktschicht und der Diffusionslotschicht angeordnet sein und kann eines der Elemente Ni, Au, Ag, Pt und Pd oder eine Legierung davon aufweisen.
  • In einer weiteren Ausführungsform besteht die Diffusionslotschicht aus drei Schichten. Eine Kontaktschicht ist direkt auf dem Halbleiterkörper des Halbleiterbauelements angeordnet, eine Diffusionssperrschicht ist direkt auf der Kontaktschicht angeordnet und die Diffusionslotschicht ist direkt auf der Diffusionssperrschicht angeordnet.
  • Die Kontaktschicht sieht einen niederohmigen Kontakt zu dem Halbleiterkörper des Halbleiterbauelements vor. Die Diffusionssperrschicht verhindert eine Reaktion zwischen dem Material der Kontaktschicht und dem Material der Diffusionslotschicht. Solch eine Reaktion ist nachteilig, da sich die Zusammensetzung der beiden Schichten ändert. Dies führt zu einer Änderung der Eigenschaften der Schichten, zum Beispiel dem Kontaktwiderstand bzw. der Schmelztemperatur und zu unzuverlässigen elektrischen Eigenschaften und einer unzuverlässigen Verbindung.
  • Die Kontaktschicht kann im Wesentlich aus Aluminium bestehen, da Al einen niederohmigen Kontakt mit Silizium bildet. Die Diffusionssperrschicht kann im Wesentlich aus Titan bestehen oder eine erste Schicht aus Titan und eine zweite Schicht aus TiNx. Die Diffusionslotschicht kann ein Sn-basierendes Diffusionslot aufweisen.
  • In einer weiteren Ausführungsform der Erfindung weist die erste Kontaktfläche mehrere Kontakthöcker auf, die auf der ersten Kontaktfläche angeordnet sind. Die Kontakthöcker sind von einander getrennt und sind elektrisch leitend. Die mechanische und elektrische Verbindung zwischen der ersten Kontaktfläche und dem ersten Teil des Chipträgers erfolgt somit über eine Vielzahl von getrennten Stellen. Diese Anordnung hat den Vor teil, dass ein kleinerer Anteil an der erzeugten Wärme in dem Chipträger und folglich in die Leiterplatte fließt. Benachbarte Komponenten auf der Leiterplatte werden somit durch diese Wärme weniger erwärmt und ihre Funktionalität wird dadurch nicht beeinträchtigt.
  • In einer Ausführungsform der Erfindung ist der erste Teil des Chipträgers dicker als der zweite Teil des Chipträgers. Die untere Oberfläche des zweiten Teils des Chipträgers ist in der Kunststoffgehäusemasse eingebettet, während der untere Oberfläche des ersten Teils des Chipträgers frei von der Kunststoffgehäusemasse bleibt. In dieser Ausführungsform ist die untere Oberfläche des zweiten Chipträgerteils über der Kunststoffmasse elektrisch isoliert.
  • In einer weiteren Ausführungsform der Erfindung weisen der erste teil und der zweite Teil des Chipträgers im Wesentlichen die gleiche Dicke auf. Die untere Oberfläche des zweiten Teils des Chipträgers ist in dieser Ausführungsform frei von der Kunststoffmasse. Die untere Oberfläche des zweiten Teils des Chipträgers bildet mit der unteren Oberfläche des ersten Teils des Chipträgers und mit der unteren äußeren Oberfläche der Kunststoffgehäusemasse eine gemeinsame äußere Oberfläche des Leistungshalbleiterbauteils. Die untere Oberfläche des zweiten Teils des Chipträgers kann somit eine äußere Kontaktfläche des Leistungshalbleiterbauteils vorsehen.
  • Das erfindungsgemäße Leistungshalbleiterbauteil kann einen Flachleiterrahmen mit verschiedenen Anordnungen aufweisen. In einer Ausführungsform sind die Flachleiter an einer Seite des Chipträgers angeordnet. In einer weiteren Ausführungsform erstreckt sich ein Flachleiter aus dem zweiten Teil des Chipträ gers und ragt aus der Kunststoffgehäusemasse heraus. Die Steuerungskontaktfläche ist auf dem zweiten Teil des Chipträgers montiert und mit diesem Flachleiter elektrisch verbunden. Der äußere Teil des Flachleiters sieht somit den Steuerungskontaktanschluss des Bauteils vor. Da der Steuerungsflachleiter aus dem zweiten Teil des Chipträgers herausragt, kann innerhalb des Gehäuses auf weitere elektrische Verbindungen zwischen dem zweiten Chipträgerteil und dem Steuerungskontaktanschluss verzichtet werden. Dies vereinfacht den Aufbau des Bauteils und kann die Länge der Steuerungsleitung verkürzen.
  • Ein oder mehrere Flachleiter können auch aus dem ersten Chipträgerteil herausragen. Diese Anordnung vereinfacht die Kontaktierung der ersten Kontaktfläche des Leistungshalbleiterbauelements. Wenn eine Diode auf der zweiten Kontaktfläche des Leistungshalbleiterbauelements angeordnet und parallel mit dem Leistungshalbleiterbauelement geschaltet ist, kann die Diode auch über diese herausragenden Flachleiter kontaktiert werden.
  • In einer Ausführungsform weisen die Flachleiter jeweils eine Außenkontaktfläche auf, die mit der unteren Oberfläche des ersten Teils des Chipträgers im Wesentlichen koplanar ist. Die Außenkontaktfläche der Flachleiter kann in der unteren Oberfläche der Kunststoffgehäusemasse liegen. Diese Anordnung sieht ein oberflächenmontierbares Bauteilgehäuse vor. Alternativ können die Flachleiter aus einer oder aus mehreren Seitenwänden des Gehäuses herausragen und ein Gehäuse mit Beinchen oder Pins vorsehen. Das Gehäuse kann somit verschiedene Formen aufweisen und kann bekannte Formen haben, wie zum Beispiel ein TO252- oder ein TO220-Gehäuse.
  • Die Erfindung gibt auch ein Verfahren zum Herstellen des Leitungshalbleiterbauteils an, das folgende Schritte aufweist. Zunächst wird ein Flachleiterrahmen, mindestens ein vertikales Leistungshalbleiterbauelement sowie mindestens ein weiteres elektronisches Bauteil bereitgestellt.
  • Der Flachleiterrahmen weist einen Chipträger und mehrere Flachleiter auf. Der Chipträger weist mindestens zwei getrennte Teile auf. Das vertikale Leistungshalbleiterbauelement weist eine erste Seite auf, auf der mindestens eine erste Kontaktfläche und mindestens eine Steuerungskontaktfläche angeordnet sind, und eine zweite Seite, auf der eine zweite Kontaktfläche angeordnet ist.
  • Die erste Kontaktfläche des Leistungshalbleiterbauteils wird auf dem ersten Teil des Chipträgers unter Bilden einer elektrischen Verbindung und die Steuerungskontaktfläche auf dem zweiten Teil des Chipträgers unter Bilden einer elektrischen Verbindung montiert. Danach wird mindestens ein weiteres elektronisches Bauteil auf der zweiten Kontaktfläche des vertikalen Leistungshalbleiterbauelements montiert.
  • Zumindest das Leistungshalbleiterbauelement und die obere Oberfläche des Chipträgers werden in einer Kunststoffgehäusemasse eingebettet, wobei eine untere Oberfläche des ersten Teils des Chipträgers frei von der Kunststoffgehäusemasse bleibt. Die Kunststoffmasse weist eine untere äußere Oberfläche auf, die mit der unteren Oberfläche des ersten Teils des Chipträgers eine gemeinsame äußere Oberfläche des Leistungsbauteils bildet.
  • Das Leistungshalbleiterbauelement wird so ausgebildet, dass die untere Oberfläche des ersten Teils des Chipträgers eine Massekontaktfläche des Leistungshalbleiterbauteils vorsieht.
  • In einer Durchführungsform des erfindungsgemäßen Verfahrens wird als weiteres elektronisches Bauteil eine vertikale Diode mit einer ersten Seite und einer zweiten Seite bereitgestellt. Die erste Seite der Diode weist eine Anode und die zweite Seite der Diode eine Kathode auf.
  • Die Diode kann während ihrer Montage mit der zweiten Kontaktfläche des vertikalen Leistungshalbleiterbauelements über eine elektrisch leitende Schicht elektrisch verbunden werden.
  • In einer Durchführungsform der Erfindung wird die Kathode der Diode auf der zweiten Kontaktfläche der zweiten Seite des vertikalen Leistungshalbleiterbauelements angeordnet und mit der zweiten Kontaktfläche über die elektrisch leitende Schicht elektrisch verbunden.
  • In einer weiteren Durchführungsform wird ein MOSFET oder ein IGBT als Leistungshalbleiterbauelement bereitgestellt und die Diode parallel mit dem Leistungshalbleiterbauelement geschaltet. Die Diode kann als freilaufende Diode geschaltet werden. Dazu werden weitere elektrische Verbindungen zwischen dem Leistungshalbleiterbauelement und dem Flachleiterrahmen und zwischen der Diode und dem Flachleiterrahmen erzeugt, die die gewünschte Schaltung vorsehen. Die elektrische Verbindungen können Bonddrähte oder dünne Folien sein.
  • Die Diode kann mittels Diffusionslot oder Weichlot auf der zweiten Kontaktfläche montiert werden.
  • In einer weiteren Durchführungsform werden mehrere Kontakthöcker auf der ersten Kontaktfläche des Leistungshalbleiterbauelements aufgebracht. Die Kontakthöcker können mittels galvanischer Abscheidung oder Sputtern oder Aufdampfen aufgebracht werden. Eine Diffusionslotschicht kann auf der äußeren Oberfläche der Kontakthöcker aufgebracht werden, so dass die Kontakthöcker mittels eines Diffusionslotverfahrens auf dem ersten Teil des Chipträgers montiert werden können. Vor der Abscheidung der Diffusionslotschicht kann eine weitere Diffusionssperrschicht auch auf den Kontakthöckern aufgebracht werden.
  • Die erste Kontaktfläche des Leistungshalbleiterbauelements kann mit dem ersten Teil des Chipträgers und die Steuerungskontaktfläche des Leistungshalbleiterbauelements mit dem zweiten Teil des Chipträgers jeweils mittels Diffusionslot elektrisch verbunden werden. Dieses Verfahren kann durch das Aufheizen des Chipträgers auf eine Temperatur, die größer als die Schmelztemperatur des Diffusionslots ist, durchgeführt werden. Danach wird die äußere Oberfläche der ersten Kontaktfläche auf dem ersten Teil des Chipträgers und die Steuerungskontaktfläche auf dem zweiten Teil des Chipträgers gedruckt. Durch die erhöhte Temperatur und den ausgeübten Druck werden intermetallische Phasen in der Diffusionslotschicht erzeugt. Diese intermetallischen Phasen weisen eine höhere Schmelztemperatur als die Schmelztemperatur des Diffusionslots auf. Folglich wird die mechanische Verbindung sowie die elektrische Verbindung durch das Erstarren der Grenze zwischen der ersten Kontaktfläche bzw. der Steuerungskontaktfläche und dem entsprechenden Teil des Chipträgers erzeugt.
  • In einer Durchführungsform der Erfindung ist der erste Teil des Chipträgers dicker als der zweite Teil des Chipträgers. Die untere Oberfläche des zweiten Teils des Chipträgers wird in der Kunststoffgehäusemasse eingebettet.
  • In einer weiteren Durchführungsform der Erfindung bleibt die untere Oberfläche des zweiten Teils des Chipträgers frei von der Kunststoffmasse und bildet mit der unteren Oberfläche des ersten Teils des Chipträgers und mit der unteren äußeren Oberfläche der Kunststoffgehäusemasse eine gemeinsame äußere Oberfläche des Leistungshalbleiterbauteils bildet.
  • Zusammenfassend lässt sich mittels der so genannten Flipchip Montage eines vertikalen Transistors das Vorderseitenpotential des Transistors auf den Chipträger bringen. Da erfindungsgemäß das Leistungshalbleiterbauelement so ausgebildet ist, dass der erste Teil des Chipträgers auf Masse liegt und die Massekontaktfläche des Leistungshalbleiterbauteils vorsieht, ist ein nicht isolierendes Leistungsgehäuse bzw. eine nicht isolierende Applikationsmontage ermöglicht, ohne zusätzlich elektrische Verluste zu generieren.
  • Gleichzeitig hat die Anordnung eines Flipchip-Leistungstransistors und einer darauf angeordneten Freilauf-Diode den Vorteil, dass die maximale Chipfläche des Transistors nicht mehr von der Diodenchipfläche abhängig ist, und die Fläche eines Einzelchipbauelements betragen kann.
  • Die Erfindung wird nun anhand der Figuren näher erläutert.
  • 1 zeigt eine Draufsicht eines Leistungshalbleiterbauteils nach einer ersten Ausführungsform der Erfindung,
  • 2 zeigt einen Querschnitt des Leistungshalbleiterbauteils der 2, und
  • 3 zeigt einen Querschnitt eines Leistungshalbleiterbauteils nach einer zweiten Ausführungsform der Erfindung.
  • 1 zeigt eine Draufsicht eines Leistungshalbleiterbauteils 1 mit einem vertikalen Leistungshalbleiterbauelement 2, und einer freilaufenden Diode 3 nach einer ersten Ausführungsform der Erfindung. Das Leistungshalbleiterbauelement 2 ist ein vertikales Leistungs-IGBT-Bauelement des n-Leitungstyps.
  • Das Leistungshalbleiterbauteil 1 weist ferner einen Flachleiterrahmen 4 auf, der einen Chipträger 5 und drei Flachleiter 6 aufweist. Der Flachleiterrahmen 4 besteht im Wesentlichen aus Kupfer. Der Gesamtchipträger 5 ist ungefähr rechteckig und besteht aus zwei getrennten Teilen 7, 8, die in einer lateralen Richtung nebeneinander angeordnet sind. Das erste Chipträgerteil 7 ist ungefähr doppelt so breit wie das zweite Chipträgerteil 8 und vom zweiten Chipträgerteil 8 durch einen senkrecht zu einer Längsseite 9 des Gesamtchipträgers 5 Kanal mechanisch getrennt.
  • Die drei Flachleiter 6 sind an einer der Längsseiten 9 des Gesamtchipträgers 5 angeordnet. Ein erster Flachleiter 10 ragt aus dem ersten Chipträgerteil 7 heraus, ist ungefähr in der Mitte der Längsseite 9 des Gesamtchipträgers 5 angeordnet und erstreckt sich ungefähr senkrecht zu der Längsseite 9 des Chipträgers 5. Ein zweiter Flachleiter 11 ragt aus dem zweiten Chipträgerteil 8 heraus und ist an einer Seite des ersten Flachleiters 10, an der rechten Seite in der Sicht der 1, angeordnet. Ein dritter Flachleiter 12 ist an der gegenüberliegenden Seite des ersten Flachleiters 10 angeordnet und ist neben dem ersten Chipträgerteil 7 angeordnet. Das innere Ende 13 des dritten Flachleiters 12 ist von der Längsseite 9 des Chipträgers 5 distanziert und steht nicht mit dem Chipträger 5 in Verbindung. Das innere Ende 13 erstreckt sich parallel zur Längsseite 9 in Richtung des ersten Flachleiters 10. Diese Fläche 14 sieht somit eine Kontaktfläche 14 vor. Die äußeren Bereiche 15 der drei Flachleiter 10, 11, 12 sind ungefähr parallel zueinander angeordnet und sehen jeweils einen Außenkontaktanschluss des Leistungshalbleiterbauteils 1 vor.
  • Das IGBT-Bauelement 2 weist eine erste Seite 16 und eine gegenüberliegende zweite Seite 17 auf. Die erste Seite 16 weist eine Emitter-Elektrode 18 und eine Gate-Elektrode 19 auf, die von einander getrennt sind. Das IGBT-Bauelement 2 ist lateral rechteckig und ist auf den zwei Teilen 7, 8 des Chipträges 5 angeordnet. Das IGBT-Bauelement 2 erstreckt sich über dem Abstand oder Kanal zwischen den zwei Teilen 7, 8. Die Emitter-Elektrode 18 ist auf dem ersten Chipträgerteil 7 angeordnet und mit dem ersten Chipträgerteil 7 über eine in 1 nicht gezeigte Diffusionslotschicht elektrisch verbunden. Die Gate-Elektrode 19 ist auf dem zweiten Chipträgerteil 8 angeordnet und mit dem zweiten Chipträgerteil 7 über eine in 1 nicht gezeigte Diffusionslotschicht elektrisch verbunden. Die erste Seite 16 des IGBT-Bauelements 2 ist somit dem Chipträger 5 zugewandt.
  • Die zweite Seite 17 des IGBT-Bauelements 7 weist eine Kollektor-Elektrode 20 auf und ist dem Chipträger abgewandt.
  • Das IGBT-Bauelement 2 ist der n-Leitungstyp und folglich ist die Emitter-Elektrode 18 die Masseelektrode des Bauelements 2. Die Kollektor-Elektrode 20 sieht somit die Hochspannungselektrode des Bauelements 2 vor. Das IGBT-Bauelement 2 ist somit so ausgebildet, dass das erste Chipträgerteil 7 und der herausragende Flachleiter 10 auf Massepotential liegen und Massekontaktflächen des Leistungshalbleiterbauteils 1 vorsehen.
  • Die Diode 3 weist eine erste Seite 21 auf, auf der eine Kathode 22 angeordnet ist und eine gegenüberliegende zweite Seite 23, auf der eine Anode 24 angeordnet ist. Die Diode 3 ist auf der Kollektor-Elektrode 20 angeordnet und mit der Kollektor-Elektrode 20 über eine elektrisch leitende Schicht 41 elektrisch verbunden.
  • Ferner weist das Leistungshalbleiterbauteil 1 Bonddrähte auf, die das IGBT-Bauelement 2, die Diode 3 und die Flachleiter 6 elektrisch verbinden, um die Schaltung des Leistungshalbleiterbauteils 1 zu bilden.
  • Die Diode 3 ist als eine freilaufende Diode bestimmt. Folglich erstrecken sich zwei Bonddrähte 25 zwischen der Kollektor-Elektrode 20 und der Kontaktfläche 14 des dritten Flachleiters 12. Die Bonddrähte 25 verbinden nicht nur die Kollektor-Elektrode 18 mit dem dritten Flachleiter 12, sondern auch die Kathode der Diode 3 mit dem dritten Flachleiter 12. Der dritte Flachleiter 12 ist somit der Kollektor- und Kathoden-Anschluss des Leistungshalbleiterbauteils 1.
  • Ein weiterer Bonddraht 26 erstreckt sich zwischen der Anode 24 der Diode 3 und dem ersten Flachleiter 10. Der erste Flachleiter 10 ist somit der Emitter- und Anoden-Anschluss des Leistungshalbleiterbauteils 1. Die Bonddrähte 25, 26 weisen Aluminium auf. Die Anordnung der Diode, des IGBT-Bauelements 2 und der Bonddrähte 25, 26 sieht eine Schaltung vor, bei der die Diode 3 parallel mit dem IGBT-Bauelement 2 geschaltet ist.
  • Das Leitungshalbleiterbauteil 1 weist auch eine Kunststoffgehäusemasse auf, die nicht in der Draufsicht der 1 gezeigt ist.
  • 2 zeigt einen Querschnitt des Leistungshalbleiterbauteils 1 der 1, in der die Anordnung der zwei Teile 7, 8 des Chipträgers 5 sowie der Stapel des IGBT-Bauelements 3 und der Diode 2 zu sehen ist.
  • Im Querschnitt der 2 ist zu sehen, dass die zwei Chipträgerteile 7, 8 unterschiedlich Dicken aufweisen. Der erste Chipträgerteil 7 ist dicker als der zweite Chipträgerteil 8. Die obere Oberfläche 27 des ersten Teils 7 und des zweiten Teils 8, auf der die Emitter-Elektrode 18 bzw. die Gate-Elektrode 19 angeordnet sind, liegen in ungefähr der gleichen Ebene. Die untere Oberfläche 28 des ersten Chipträgerteils 7 liegt somit auf einer anderen Ebene zu der unteren Oberfläche 29 des zweiten Chipträgerteils 8.
  • Die Kunststoffgehäusemasse 30, die das Gehäuse des Leistungshalbleiterbauteils 1 bildet, ist auch in der 2 zu sehen. Das IGBT-Bauelement 2, die Diode 3, die Bonddrähte 25, 26 sowie die inneren Bereiche der Flachleiter 6 sind in der Kunststoffgehäusemasse 30 vollständig eingebettet. Das zweite Chip trägerteil 8 einschließlich seine untere Oberfläche 29 ist auch in der Kunststoffgehäusemasse 30 einbettet. Im Gegensatz dazu ist die untere Oberfläche 28 des ersten Chipträgerteils 7 nicht von der Kunststoffgehäusemasse 30 abgedeckt und bildet mit der Unterseite (42) der Kunststoffgehäusemasse 30 eine gemeinsame äußere Oberfläche des Leistungshalbleiterbauteils 1. Die untere Oberfläche 29 des ersten Chipträgerteils 7 sieht somit die Massekontaktfläche 36 des Leistungshalbleiterbauteils 1 vor, da sie von außerhalb des Leistungshalbleiterbauteils 1 zugänglich ist.
  • Die Anordnung der Diffusionslotverbindungen 31, 32, die die Emitter-Elektrode 18 mit der oberen Oberfläche 27 des ersten Chipträgerteils 7 bzw. die Gate-Elektrode 19 mit der oberen Oberfläche des zweiten Chipträgerteils 8 elektrisch verbinden, ist auch in der 2 zu sehen. Die Anordnung der zwei Diffusionslotverbindungen 31, 32 ist im Wesentlichen gleich.
  • Die Diffusionslotverbindungen 31, 32 weisen jeweils zwei Schichten auf, die auf der Emitter-Elektrode 18 und der Gate-Elektrode 19 angeordnet sind. Die Emitter-Elektrode 18 und die Gate-Elektrode 19 bestehen im Wesentlichen aus Aluminium. Das Aluminium bildet eine Kontaktschicht auf dem Silizium des Halbleiterkörpers des IGBT-Bauelements 2, da Aluminium einen niederohmigen elektrischen Kontakt mit Silizium formt. Eine Diffusionssperrsicht 33 aus Titan ist direkt auf dem Aluminium der Emitter-Elektrode 18 bzw. der Gate-Elektrode 19 angeordnet. Eine Diffusionslotschicht 34 ist direkt zwischen der Diffusionssperrschicht 33 und der oberen Oberfläche 27 des Chipträgers 5 angeordnet. Die Diffusionslotschicht 34 weist intermetallische Phasen 35 auf, die das Produkt einer Reaktion zwi schen einem Diffusionslot und dem Material des Chipträgers 5 sind.
  • Das IGBT-Bauelement 2 wird mit einer Emitter-Elektrode 18 und einer Gate-Elektrode 19 hergestellt, die jeweils eine Aluminium Schicht 18, 19, einer Diffusionssperrschicht 33 und einer Diffusionslotschicht 34 aufweisen. Die abgeschiedene Diffusionslotschicht weist Diffusionslot auf. Dies kann auch auf der Wafer-Ebenen durchgeführt werden und danach die Bauelemente von dem Wafer getrennt werden.
  • Um das IGBT-Bauelement 2 auf dem Chipträger 5 zu montieren, wird zumindest der Chipträger 5 des Flachleiterrahmens 4 auf eine Temperatur aufgeheizt, die über der Schmelztemperatur des Diffusionslots liegt. Das IGBT-Bauelement 2 wird auf dem Chipträger 5 aufgebracht, so dass die Emitter-Elektrode 18 auf dem ersten Chipträgerteil 7 und die Gate-Elektrode 19 auf dem zweiten Chipträgerteil 8 angeordnet ist. Durch die Erzeugung von intermetallischen Phasen aus einer Reaktion der äußeren Diffusionslotschicht 34 und der Oberfläche 27 des Chipträgers 5 wird die Diffusionslotschicht 34 erstarren und das IGBT-Bauelement 2 auf dem Chipträger 5 montiert.
  • Nach der Montage der ersten Seite 16 des IGBT-Bauelements 2 auf der oberen Oberfläche 27 des Chipträgers 5 wird die Diode 3 auf der Kollektor-Elektrode 20, die auf der oberen Seite des IGBT-Bauelements 2 angeordnet ist, montiert. Dies wird mittels eines Diffusionslots oder Weichlots realisiert. Danach werden die Bonddrähte 25, zwischen der Emitter-Elektrode 20 und dem dritten Flachleiter 12 und einem Bonddraht 26 zwischen der Anode 24 und dem ersten Flachleiter 10 erzeugt, um die Umverdrahtung des Leistungshalbleiterbauteils 1 vorzusehen.
  • Schließlich werden das IGBT-Bauelement 2, die Diode 3, die Bonddrähte 25, 26; die inneren Bereich der Flachleiter 6, das zweite Chipträgerteil 8 und zumindest der obere Bereich des ersten Chipträgerteils 7 in einer Kunststoffgehäusemasse eingebettet. Die untere Oberfläche 28 des ersten Chipträgerteils 7 bleibt frei von der Kunststoffgehäusemasse 30 und sieht eine Massekontaktfläche 36 des Leistungshalbleiterbauteils 1 vor.
  • Der Abstand zwischen der oberen Oberfläche 27 des Chipträgers 5 und der unteren ersten Oberfläche 16 des IGBT-Bauelements 2 kann erhöht werden, um die elektrische Isolation des IGBT-Bauelements 2 von dem Chipträger 5 zu erhöhen. Dies kann durch eine Verstärkung der Emitter-Elektrode 18 und der Gate-Elektrode 19 oder der Diffusionslotverbindung 31, 32 realisiert werden. Dazu kann vor seiner Montage auf dem Chipträger 5 eine dickere strukturierte Metallisierung auf der ersten Seite 16 des IBGT-Bauelements 2 abgeschieden werden.
  • 3 zeigt ein Leistungshalbleiterbauteil 37 nach einer zweiten Ausführungsform der Erfindung. Das Leistungshalbleiterbauteil 37 unterscheidet sich von dem Leistungshalbleiterbauteil 1 durch die Struktur der Emitter-Elektrode 18 und seiner Verbindung mit dem ersten Chipträgerteil 7 und durch die Struktur des Chipträgers 5.
  • Beim Leistungshalbleiterbauteil 37 nach der zweiten Ausführungsform der Erfindung weist der zweite Chipträgerteil 8 im Wesentlichen die gleiche Dicke wie der erste Chipträgerteil 7 auf. Die untere Oberfläche 28 des ersten Chipträgerteils 7 und die untere Oberfläche 29 des zweiten Chipträgerteils 8 sind somit im Wesentlichen koplanar. Die untere Oberfläche 29 des zweiten Chipträgerteils 8 bleibt frei von der Kunststoffgehäu semasse 30 und bildet eine gemeinsame Oberfläche mit der unteren Oberfläche des ersten Chipträgerteils 7 und der unteren äußeren Oberfläche 42 der Kunststoffgehäusemasse 30. Die untere Oberfläche 29 des zweiten Chipträgerteils 8 kann somit eine Außenkontaktfläche des Leistungshalbleiterbauteils 37 vorsehen.
  • In der zweiten Ausführungsform der Erfindung weist die Emitter-Elektrode 18 mehrere elektrisch leitende Kontakthöcker 38, die in Form von Erhebungen auf der Oberfläche der Emitter-Elektrode 18 vorgesehen sind. Die Kontakthöcker 38 sind voneinander physikalisch getrennt und in einer nicht gezeigten Matrix von Reihen und Spalten angeordnet. Die Kontakthöcker 38 bestehen aus zwei Schichten 39, 40. Die erste Schicht 39 ist auf der Emitter-Elektrode 18 angeordnet und bildet die Basiserhebung der jeweiligen Kontakthöcker 38. Die zweite Schicht 40 ist auf der ersten Schicht 39 angeordnet und ist eine Diffusionslotschicht, die intermetallische Phasen aufweist, die das Produkt eines Diffusionslotverfahrens sind, wie oben bereits beschrieben ist. Die zweite Schicht 40 ist somit direkt zwischen der Oberfläche 27 des ersten Chipträgerteils 7 und der ersten Schicht 39 der Kontakthöcker 38 angeordnet. Die Emitter-Elektrode 18 ist über den Kontakthöckern 38 auf dem ersten Chipträgerteil 7 montiert und damit elektrisch verbunden. Die Grenzfläche zwischen der Emitter-Elektrode 18 und dem ersten Chipträgerteil 7 wird durch die Kontakthöcker 38 reduziert. Dies reduziert den Anteil an Wärme, der in dem Chipträger und in die Leiterplatte, auf dem das Leistungshalbleiterbauteil 37 montiert wird, fließt. Durch diese Maßnahme kann die Temperatur der Leiterplatte und insbesondere benachbarter Komponenten reduziert und die Zuverlässigkeit dieser Komponenten sowie die Gesamtschaltung verbessert werden.
  • Die Dicke der Gate-Elektrode 19 entspricht der gesamten Dicke der Emitter-Elektrode 18 und der Kontakthöcker 38, so dass die erste Seite 16 des IGBT-Bauelements 2 ungefähr parallel zu der oberen Oberfläche 27 des Chipträgers liegt. Die Gate-Elektrode 19 weist auch zwei Schichten auf, die im Wesentlichen den Schichten 39 und 40 der Kontakthöcker 38 entsprechen. Diese Anordnung der Gate-Elektrode 19 vereinfacht das Herstellungsverfahren, da beide Strukturen gleichzeitig hergestellt werden können.
  • Die Kontakthöcker 38 werden durch selektive Abscheidung der gewünschten Schichtfolge auf der Emitter-Elektrode 18 hergestellt. Gleichzeitig werden die Schichten auf der Gate-Elektrode 19 abgeschieden. Das IGBT-Bauelement 2 mit Kontakthöcker 38 wird auf dem Chipträger 5 mittels eines Diffusionslotverfahrens montiert, wie oben bereits beschrieben ist.
  • In weiteren nicht gezeigten Ausführungsformen ist das vertikale Leistungshalbleiterbauelement ein vertikales MOSFET-Bauelement. Das Leistungshalbleiterbauteil kann somit auch ein MOSFET mit einer freilaufenden Diode aufweisen.
  • In weiteren nicht in den Figuren gezeigten Ausführungsformen der Erfindung weist das erfindungsgemäße Leistungshalbleiterbauteil mehrere Stapel auf, die in einer Ausführungsform jeweils einen vertikalen Transistor und eine darauf gestapelte Freilaufdiode aufweisen. Das erfindungsgemäße Leistungshalbleiterbauteil kann somit Halbbrücke und Vollbrücke vorsehen.

Claims (29)

  1. Leistungshalbleiterbauteil (1; 37), das folgende Merkmale aufweist: – ein Flachleiterrahmen (4), der einen Chipträger (5) und mehrere Flachleiter (6) aufweist, wobei der Chipträger (5) mindestens zwei getrennte Teile (7, 8) aufweist, – ein vertikales Leistungshalbleiterbauelement (2) mit einer ersten Seite (16) und einer zweiten Seite (17), wobei mindestens eine erste Kontaktfläche (18) und mindestens eine Steuerungskontaktfläche (19) auf der ersten Seite (16) angeordnet sind, und wobei eine zweite Kontaktfläche (20) auf der zweiten Seite (17) angeordnet ist, wobei die erste Kontaktfläche (18) auf einem ersten Teil (7) des Chipträgers (5) angeordnet und mit dem ersten Teil (7) des Chipträgers (5) elektrisch verbunden ist, und wobei die Steuerungskontaktfläche (19) auf einem zweiten Teil (8) des Chipträgers (5) angeordnet und mit dem zweiten Teil (8) des Chipträgers (5) elektrisch verbunden ist, – eine Kunststoffgehäusemasse (30), die zumindest das Leistungshalbleiterbauelement (2) und die obere Oberfläche (27) des Chipträgers (5) einbettet und zumindest eine untere Oberfläche (28) des ersten Teils (7) des Chipträgers (5) frei lässt, wobei die Kunststoffgehäusemasse (30) eine untere äußere Oberfläche (42) aufweist, die mit der unteren Oberfläche (28) des ersten Teils (7) des Chipträgers (5) eine gemeinsame äußere Oberfläche des Leistungsbauteils (1; 37) bildet, dadurch gekennzeichnet, dass mindestens ein weiteres elektronisches Bauteil (3) auf der zweiten Kontaktfläche (20) des vertikalen Leistungshalbleiterbauelements (2) angeordnet ist, und dass das Leistungshalbleiterbauelement (2) so ausgebildet ist, dass die untere Oberfläche (28) des ersten Teils (7) des Chipträgers (5) eine Massekontaktfläche (36) des Leistungshalbleiterbauteils (1) vorsieht.
  2. Leistungshalbleiterbauteil (1; 37) nach Anspruch 1, dadurch gekennzeichnet, dass das elektronische Bauteil (3) ein Steuerungshalbleiterchip oder ein Kondensator oder ein Widerstand oder ein Induktor ist.
  3. Leistungshalbleiterbauteil (1; 37) nach Anspruch 1, dadurch gekennzeichnet, dass das elektronische Bauteil (3) eine vertikale Diode mit einer ersten Seite (21) und einer zweiten Seite (23) ist, wobei die erste Seite (21) eine Kathode (22) und die zweite Seite (23) eine Anode (24) aufweist.
  4. Leistungshalbleiterbauteil (1; 37) nach Anspruch 3, dadurch gekennzeichnet, dass die Diode (3) mit der zweiten Kontaktfläche (20) des vertikalen Leistungshalbleiterbauelements (2) über eine elektrisch leitende Schicht (41) elektrisch verbunden ist.
  5. Leistungshalbleiterbauteil (1; 37) nach Anspruch 3 oder Anspruch 4, dadurch gekennzeichnet, dass die Kathode (22) der Diode (3) auf der zweiten Kontaktfläche (20) der zweiten Seite (17) des vertikalen Leistungs halbleiterbauelements (2) angeordnet ist und mit der zweiten Kontaktfläche (20) über die elektrisch leitende Schicht (41) elektrisch verbunden ist.
  6. Leistungshalbleiterbauteil (1; 37) nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, dass die Diode (3) parallel mit dem Leistungshalbleiterbauelement (2) geschaltet ist.
  7. Leistungshalbleiterbauteil (1; 37) nach Anspruch 6, dadurch gekennzeichnet, dass die Diode (3) als freilaufende Diode geschaltet ist.
  8. Leistungshalbleiterbauteil (1; 37) nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, dass die elektrisch leitende Schicht (41) eine Diffusionslotverbindung aufweist.
  9. Leistungshalbleiterbauelement (1; 37) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Kontaktfläche (18) mehrere Kontakthöcker (38) aufweist, die auf der ersten Kontaktfläche (18) angeordnet sind.
  10. Leistungshalbleiterbauteil (1; 37) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Kontaktfläche (18) des Leistungshalbleiterbauelements (2) mit dem ersten Teil (7) des Chipträgers (5) und die Steuerungskontaktfläche (19) des Leistungshalbleiterbauelements (2) mit dem zweiten Teil (8) des Chipträgers (5) jeweils über eine Diffusionslotverbindung (31, 32) elektrisch verbunden ist.
  11. Leistungshalbleiterbauelement (1; 37) nach Anspruch 10 oder Anspruch 11, dadurch gekennzeichnet, dass die Diffusionslotverbindung (31, 32) zumindest eine Kontaktschicht (18) und eine Diffusionslotschicht (34) aufweist, wobei die Kontaktschicht (18, 19) auf der ersten Seite (17) des Leistungshalbleiterbauelements (2) angeordnet ist.
  12. Leistungshalbleiterbauelement (1; 37) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Leitungshalbleiterbauelement (2) ein MOSFET oder ein IGBT ist.
  13. Leistungshalbleiterbauelement (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der erste Teil (7) des Chipträgers (5) dicker als der zweite Teil (8) des Chipträgers (5) ist, wobei die untere Oberfläche (29) des zweiten Teils (8) des Chipträgers (5) in der Kunststoffgehäusemasse (30) eingebettet ist.
  14. Leistungshalbleiterbauelement (37) nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die untere Oberfläche (29) des zweiten Teils (8) des Chipträgers (5) frei von der Kunststoffmasse (30) ist und mit der unteren Oberfläche des ersten Teils (7) des Chipträgers (5) und der unteren äußeren Oberfläche (42) der Kunststoffgehäusemasse (30) eine gemeinsame äußere Oberfläche des Leistungshalbleiterbauteils (37) bildet.
  15. Leistungshalbleiterbauelement (1; 37) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Flachleiter (6) an einer Seite des Chipträgers (5) angeordnet sind.
  16. Leistungshalbleiterbauelement (1; 37) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass sich ein Flachleiter (11) aus dem zweiten Teil (8) des Chipträgers (5) erstreckt und aus der Kunststoffgehäusemasse (30) herausragt.
  17. Leistungshalbleiterbauelement (1; 37) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Flachleiter (6) jeweils eine Außenkontaktfläche aufweisen, die mit der unteren Oberfläche (28) des ersten Teils (7) des Chipträgers (5) im Wesentlichen koplanar ist.
  18. Leistungshalbleiterbauelement (1; 37) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Leitungshalbleiterbauteil (1) ein TO252- oder ein TO220-Gehäuse aufweist.
  19. Verfahren zum Herstellen eines Leistungshalbleiterbauteils (1; 37), das folgende Verfahrensschritte aufweist: – Bereitstellen eines Flachleiterrahmens (4), der einen Chipträger (5) und mehrere Flachleiter (6) aufweist, wobei der Chipträger (5) mindestens zwei getrennte Teile (7, 8) aufweist, – Bereitstellen eines vertikalen Leistungshalbleiterbauelements (2) mit einer ersten Seite (16) und einer zweiten Seite (17), wobei mindestens eine erste Kontaktfläche (18) und mindestens eine Steuerungskontaktfläche (19) auf der ersten Seite (16) angeordnet sind, und wobei eine zweite Kontaktfläche (20) auf der zweiten Seite (17) angeordnet ist, – Montieren der ersten Kontaktfläche (18) des Leistungshalbleiterbauteils (2) auf dem ersten Teil (7) des Chipträgers (5) unter Bilden einer elektrischen Verbindung und Montieren der Steuerungskontaktfläche (19) auf dem zweiten Teil (8) des Chipträgers (5) unter Bilden einer elektrischen Verbindung, – Montieren mindestens eines weiteren elektronischen Bauteils (3) auf der zweiten Kontaktfläche (20) des vertikalen Leistungshalbleiterbauelements (2), – Einbetten zumindest des Leistungshalbleiterbauelements (2) und der oberen Oberfläche (27) des Chipträgers (5) in einer Kunststoffgehäusemasse (30), wobei zumindest eine untere Oberfläche (28) des ersten Teils (7) des Chipträgers (5) frei von der Kunststoffgehäusemasse (30) bleibt, und wobei die Kunststoffmasse (30) eine untere äußere Oberfläche (42) aufweist, die mit der un teren Oberfläche (28) des ersten Teils (7) des Chipträgers (5) eine gemeinsame äußere Oberfläche (42) des Leistungsbauteils (1) bildet, wobei das Leistungshalbleiterbauelement (2) so ausgebildet wird, dass die untere Oberfläche (28) des ersten Teils (7) des Chipträgers (5) eine Massekontaktfläche (36) des Leistungshalbleiterbauteils (1) vorsieht.
  20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass als elektronisches Bauteil (3) eine vertikale Diode mit einer ersten Seite (21) und einer zweiten Seite (23) bereitgestellt wird, wobei die erste Seite eine Kathode (22) und die zweite Seite (23) eine Anode (24) aufweist.
  21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die Diode (3) mit der zweiten Kontaktfläche (20) des vertikalen Leistungshalbleiterbauelements (2) über eine elektrisch leitende Schicht (41) elektrisch verbunden wird.
  22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass die Kathode (22) der Diode (3) auf der zweiten Kontaktfläche (20) der zweiten Seite (17) des vertikalen Leistungshalbleiterbauelements (2) angeordnet ist und mit der zweiten Kontaktfläche (20) über die elektrisch leitende Schicht (41) elektrisch verbunden wird.
  23. Verfahren nach einem der Ansprüche 20 bis 22, dadurch gekennzeichnet, dass ein MOSFET oder ein IGBT als Leistungshalbleiterbauelement (2) bereitgestellt wird und die Diode (3) parallel mit dem Leistungshalbleiterbauelement (2) geschaltet wird.
  24. Verfahren nach einem der Ansprüche 20 bis 23, dadurch gekennzeichnet, dass ein MOSFET oder ein IGBT als Leistungshalbleiterbauelement (2) bereitgestellt wird und die Diode (3) als freilaufende Diode geschaltet wird.
  25. Verfahren nach einem der Ansprüche 20 bis 24, dadurch gekennzeichnet, dass die Diode (3) mittels eines Diffusionslots auf der zweiten Kontaktfläche (20) montiert wird.
  26. Verfahren nach einem der Ansprüche 19 bis 25, dadurch gekennzeichnet, dass mehrere Kontakthöcker (38) auf der ersten Kontaktfläche (18) mittels galvanischer Abscheidung oder Sputtern oder Aufdampfen aufgebracht werden.
  27. Verfahren nach einem der Ansprüche 19 bis 26, dadurch gekennzeichnet, dass die erste Kontaktfläche (18) des Leistungshalbleiterbauelements (2) mit dem ersten Teil (7) des Chipträgers (5) und die Steuerungskontaktfläche (19) des Leistungshalbleiterbauelements (2) mit dem zweiten Teil (8) des Chipträgers (5) jeweils mittels eines Diffusionslots (34) elektrisch verbunden wird.
  28. Verfahren nach einem der Ansprüche 19 bis 27, dadurch gekennzeichnet, dass der erste Teil (7) des Chipträgers (5) dicker als der zweite Teil (8) des Chipträgers (5) ist, und die untere Oberfläche (29) des zweiten Teils (8) des Chipträgers (5) in der Kunststoffgehäusemasse (30) eingebettet wird.
  29. Verfahren nach einem der Ansprüche 19 bis 27, dadurch gekennzeichnet, dass die untere Oberfläche (29) des zweiten Teils (8) des Chipträgers (5) frei von der Kunststoffmasse (30) bleibt und mit der unteren Oberfläche des ersten Teils (7) des Chipträgers (5) und der unteren äußeren Oberfläche (42) der Kunststoffgehäusemasse (30) eine gemeinsame äußere Oberfläche des Leistungshalbleiterbauteils (37) bildet.
DE102006008632A 2006-02-21 2006-02-21 Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung Expired - Fee Related DE102006008632B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006008632A DE102006008632B4 (de) 2006-02-21 2006-02-21 Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
US11/677,210 US7679197B2 (en) 2006-02-21 2007-02-21 Power semiconductor device and method for producing it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006008632A DE102006008632B4 (de) 2006-02-21 2006-02-21 Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE102006008632A1 DE102006008632A1 (de) 2007-08-30
DE102006008632B4 true DE102006008632B4 (de) 2007-11-15

Family

ID=38319810

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006008632A Expired - Fee Related DE102006008632B4 (de) 2006-02-21 2006-02-21 Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung

Country Status (2)

Country Link
US (1) US7679197B2 (de)
DE (1) DE102006008632B4 (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759775B2 (en) * 2004-07-20 2010-07-20 Alpha And Omega Semiconductor Incorporated High current semiconductor power device SOIC package
US8089150B2 (en) * 2006-11-14 2012-01-03 Rinehart Lawrence E Structurally robust power switching assembly
DE102006060484B4 (de) 2006-12-19 2012-03-08 Infineon Technologies Ag Halbleiterbauelement mit einem Halbleiterchip und Verfahren zur Herstellung desselben
US7586179B2 (en) * 2007-10-09 2009-09-08 Fairchild Semiconductor Corporation Wireless semiconductor package for efficient heat dissipation
DE102007050608A1 (de) * 2007-10-23 2009-04-30 Infineon Technologies Ag Gehäuse für einen Halbleiter-Chip
US8211752B2 (en) 2007-11-26 2012-07-03 Infineon Technologies Ag Device and method including a soldering process
US8525334B2 (en) * 2010-04-27 2013-09-03 International Rectifier Corporation Semiconductor on semiconductor substrate multi-chip-scale package
US20190097524A1 (en) * 2011-09-13 2019-03-28 Fsp Technology Inc. Circuit having snubber circuit in power supply device
KR101301387B1 (ko) * 2011-09-16 2013-08-28 삼성전기주식회사 전력 반도체 모듈
TWI466253B (zh) 2012-10-08 2014-12-21 Ind Tech Res Inst 雙相介金屬接點結構及其製作方法
CN103000606A (zh) * 2012-12-03 2013-03-27 无锡红光微电子有限公司 To-252-3lb引线框架结构
DE102014104013A1 (de) 2014-03-24 2015-09-24 Infineon Technologies Austria Ag Leistungshalbleiterbauteil
DE102015012915B4 (de) 2015-10-06 2020-10-15 Audi Ag Anordnung von Halbleiterelementen auf einem Halbleitermodul für ein Leistungsmodul oder entsprechendes Verfahren
DE102017209780A1 (de) * 2016-06-17 2017-12-21 Infineon Technologies Ag Durch flussfreies Löten hergestelltes Halbleiterbauelement
JP2020009823A (ja) * 2018-07-04 2020-01-16 三菱電機株式会社 半導体装置及び半導体装置の製造方法
US11037917B1 (en) * 2019-12-11 2021-06-15 Littelfuse, Inc. Semiconductor device module and method of assembly
DE102020204358A1 (de) 2020-04-03 2021-10-07 Zf Friedrichshafen Ag Halbbrückenmodul für einen Inverter eines elektrischen Antriebs eines Elektrofahrzeugs oder eines Hybridfahrzeugs und Inverter für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs
DE102020205420A1 (de) 2020-04-29 2021-11-04 Zf Friedrichshafen Ag Halbbrückenmodul für einen Inverter eines elektrischen Antriebs eines Elektrofahrzeugs oder eines Hybridfahrzeugs und Inverter für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs
CN111477555A (zh) * 2020-05-18 2020-07-31 佛山市蓝箭电子股份有限公司 一种凸点式搭桥功率器件的封装工艺
DE102020208440A1 (de) 2020-07-06 2022-01-27 Zf Friedrichshafen Ag Verfahren zur Herstellung eines Halbbrückenmoduls, Halbbrückenmodul und Inverter
DE102020208438A1 (de) 2020-07-06 2022-01-27 Zf Friedrichshafen Ag Inverter für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Baukastensystem und ein Verfahren zum Herstellen des Inverters
DE102020208434A1 (de) 2020-07-06 2022-01-13 Zf Friedrichshafen Ag Halbbrückenmodul für einen Inverter eines elektrischen Antriebs eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Verfahren zu dessen Herstellung, Inverter für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs und Werkzeug zum Transfermolden des Halbbrückenmoduls
DE102020208755A1 (de) 2020-07-14 2022-01-20 Zf Friedrichshafen Ag Halbbrückenmodul für einen Inverter eines elektrischen Antriebs eines Elektrofahrzeugs oder eines Hybridfahrzeugs und Inverter für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs
DE102020208947A1 (de) 2020-07-16 2022-01-20 Zf Friedrichshafen Ag Halbbrückenmodul für einen Inverter eines elektrischen Antriebs eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Inverter und Verfahren zum Herstellen des Inverters
DE102020208920A1 (de) 2020-07-16 2022-01-20 Zf Friedrichshafen Ag Inverter für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs und Verfahren zum Herstellen des Inverters
DE102020211192A1 (de) 2020-09-07 2022-03-10 Zf Friedrichshafen Ag Verfahren zum Herstellen eines Inverters für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs und Inverter
US12009758B2 (en) 2020-10-01 2024-06-11 Zf Friedrichshafen Ag Half-bridge for an electric drive of an electric vehicle or a hybrid vehicle, power module for an inverter and inverter
DE102020214045A1 (de) 2020-11-09 2022-05-12 Zf Friedrichshafen Ag Halbbrücke für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter
DE102020216506A1 (de) 2020-12-22 2022-06-23 Zf Friedrichshafen Ag Halbbrücke mit einer U- oder V-förmigen Anordnung von Halbleiterschaltelementen für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter
DE102021203144A1 (de) 2021-03-29 2022-09-29 Zf Friedrichshafen Ag Leistungsmodul für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Inverter mit einem solchen Leistungsmodul
DE102021203704A1 (de) 2021-04-14 2022-10-20 Zf Friedrichshafen Ag Halbbrücke, Leistungsmodul und Inverter für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs
DE102021205280A1 (de) 2021-05-25 2022-12-01 Zf Friedrichshafen Ag Halbbrücke, Leistungsmodul und Inverter für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs
DE102021205632A1 (de) 2021-06-02 2022-12-08 Zf Friedrichshafen Ag Halbbrücke für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532512A (en) * 1994-10-03 1996-07-02 General Electric Company Direct stacked and flip chip power semiconductor device structures
US6555917B1 (en) * 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
DE10303932A1 (de) * 2002-09-05 2004-03-25 Infineon Technologies Ag Elektronisches Leistungsmodul mit mindestens zwei Leistungshalbleiterchips und Verfahren zur Herstellung desselben
US20040130007A1 (en) * 2003-01-06 2004-07-08 Cheng-Ho Hsu Flat lead package for a semiconductor device
DE102004021054A1 (de) * 2004-04-29 2005-11-24 Infineon Technologies Ag Halbleiterbauelement
DE102004030042A1 (de) * 2004-06-22 2006-01-19 Infineon Technologies Ag Halbleiterbauelement

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3396566B2 (ja) * 1995-10-25 2003-04-14 三菱電機株式会社 半導体装置
JP3022393B2 (ja) * 1997-04-21 2000-03-21 日本電気株式会社 半導体装置およびリードフレームならびに半導体装置の製造方法
JP2000164800A (ja) * 1998-11-30 2000-06-16 Mitsubishi Electric Corp 半導体モジュール
KR20000057810A (ko) 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
US6465875B2 (en) * 2000-03-27 2002-10-15 International Rectifier Corporation Semiconductor device package with plural pad lead frame
JP4450530B2 (ja) * 2001-07-03 2010-04-14 三菱電機株式会社 インバータモジュール
EP1318547B1 (de) * 2001-12-06 2013-04-17 ABB Research Ltd. Leistungshalbleiter-Modul
US6841852B2 (en) * 2002-07-02 2005-01-11 Leeshawn Luo Integrated circuit package for semiconductor devices with improved electric resistance and inductance
US6946740B2 (en) * 2002-07-15 2005-09-20 International Rectifier Corporation High power MCM package
US6740902B2 (en) * 2002-09-04 2004-05-25 International Rectifier Corporation Semiconductor package for series-connected diodes
US6943434B2 (en) * 2002-10-03 2005-09-13 Fairchild Semiconductor Corporation Method for maintaining solder thickness in flipchip attach packaging processes

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532512A (en) * 1994-10-03 1996-07-02 General Electric Company Direct stacked and flip chip power semiconductor device structures
US6555917B1 (en) * 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
DE10303932A1 (de) * 2002-09-05 2004-03-25 Infineon Technologies Ag Elektronisches Leistungsmodul mit mindestens zwei Leistungshalbleiterchips und Verfahren zur Herstellung desselben
US20040130007A1 (en) * 2003-01-06 2004-07-08 Cheng-Ho Hsu Flat lead package for a semiconductor device
DE102004021054A1 (de) * 2004-04-29 2005-11-24 Infineon Technologies Ag Halbleiterbauelement
DE102004030042A1 (de) * 2004-06-22 2006-01-19 Infineon Technologies Ag Halbleiterbauelement

Also Published As

Publication number Publication date
US20070200219A1 (en) 2007-08-30
DE102006008632A1 (de) 2007-08-30
US7679197B2 (en) 2010-03-16

Similar Documents

Publication Publication Date Title
DE102006008632B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102007006447B4 (de) Elektronisches Modul und Verfahren zur Herstellung des elektronischen Moduls
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102006050291B4 (de) Elektronische Baugruppe und Verfahren, um diese zu bestücken
DE102005039478B4 (de) Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102006021959B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102005055761B4 (de) Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102007025248B4 (de) Elektronisches Bauelement, das mindestens zwei Halbleiterleistungsbauteile aufweist und Verfahren zu dessen Herstellung
DE10310809B4 (de) Leistungshalbleitereinrichtung
DE102006031405B4 (de) Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE102007027378B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE102007012986B4 (de) Elektronisches Bauelement und Verfahren zu dessen Herstellung
DE102006047761A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102007001455A1 (de) Elektronisches Bauelement und Verfahren für dessen Montage
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
AT504250A2 (de) Halbleiterchip-packung und verfahren zur herstellung derselben
DE112007000832T5 (de) Dünne Plättchen und Metallsubstrate verwendende Halbleiterplättchengehäuse
DE102007012154A1 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102008023127A1 (de) Halbleiterbauelement
DE102019130778A1 (de) Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
DE102004041088B4 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee