DE102005055761B4 - Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben - Google Patents

Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102005055761B4
DE102005055761B4 DE102005055761A DE102005055761A DE102005055761B4 DE 102005055761 B4 DE102005055761 B4 DE 102005055761B4 DE 102005055761 A DE102005055761 A DE 102005055761A DE 102005055761 A DE102005055761 A DE 102005055761A DE 102005055761 B4 DE102005055761 B4 DE 102005055761B4
Authority
DE
Germany
Prior art keywords
power semiconductor
semiconductor chip
flat conductor
area
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005055761A
Other languages
English (en)
Other versions
DE102005055761A1 (de
Inventor
Ralf Dipl.-Phys. Dipl.-Ing. Otremba
Xaver Dipl.-Ing. Schlögel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005055761A priority Critical patent/DE102005055761B4/de
Priority to US11/562,051 priority patent/US7732929B2/en
Publication of DE102005055761A1 publication Critical patent/DE102005055761A1/de
Application granted granted Critical
Publication of DE102005055761B4 publication Critical patent/DE102005055761B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0618Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73257Bump and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Abstract

Leistungshalbleiterbauelement mit einem Basisleistungshalbleiterchip (16) und einem weiteren Leistungshalbleiterchip (17), der mittels einer auf der Rückseite des Basisleistungshalbleiterchips (16) angeordneten Umverdrahtungsstruktur in Form einer Verdrahtungsfolie (18) oder Verdrahtungsplatte auf dem Basisleistungshalbleiterchip (16) in der Weise gestapelt ist, dass die Rückseite des Basisleistungshalbleiterchips (16) und die Vorderseite des gestapelten Leistungshalbleiterchip (17) einander zugewandt sind, wobei der Basisleistungshalbleiterchip (16) und der gestapelte Leistungshalbleiterchip (17) vertikale Leistungsfeldeffekttransistoren aufweisen und die Vorderseiten der beiden Leistungshalblei terchips jeweils Sourceelektroden (SL, SH) und Gateelektroden (GL, GH) und die Rückseiten jeweils eine Drainelektrode (DL, DH) aufweisen und die Drainelektrode (DL) des Basisleistungshalbleiterchips (16) über Durchkontakte (24) durch die Verdrahtungsfolie (18) oder Verdrahtungsplatte mit der Sourceelektrode (SH) des gestapelten Leistungshalbleiterchips (17) elektrisch verbunden ist, wobei die Sourceelektrode (SL) und die Gateelektrode (GL) des Basisleistungshalbleiterbauteils (16) für die direkte Fixierung auf Außenflachleiteranschlüssen (25, 28) vorgesehen sind oder auf diesen direkt fixiert sind, die Sourceelektrode (SL) auf einem großflächigen...

Description

  • Die Erfindung betrifft ein Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben. Dazu weist das Leistungshalbleiterbauelement Leistungsfeldeffekttransistoren als High-Side-Schalter und Low-Side-Schalter auf, wobei das Leistungshalbleiterbauelement einen Basisleistungshalbleiterchip mit großflächigen Außenelektroden auf Ober- und Rückseite aufweist, und mindestens einen gestapelten Leistungshalbleiterchip trägt.
  • Das Stapeln von Halbleiterchips, beispielsweise das Stapeln eines Logik- auf einem Speicherchip, ist aus der JP 2002 343 930 A bekannt. Das Stapeln von Leistungshalbleiterchips im Allgemeinen ist aus der DE 198 35 265 A1 bekannt. Auch die DE 10 2004 019 443 B3 offenbart das Stapeln von Leistungshalbleiterchips mit Hilfe von Umverdrahtungsfolien innerhalb eines Leistungsmoduls.
  • Die US 5,532,512 A offenbart eine Serienschaltung zweier gestapelter Leistungshalbleiterchips zu einer Halbbrücke, wobei der erste Leistungshalbleiterchip mit seiner Rückseite auf einem Substrat und der andere Leistungshalbleiterchip mit seiner Rückseite auf der Oberseite des ersten Leistungshalbleiterchips angeordnet ist. Die beiden Leistungshalbleiterchips sind über eine Dielektrikumsschicht mit Durchkontakten miteinander verbunden.
  • Aus der Druckschrift DE 196 35 582 C1 ist das eingangs genannte Leistungshalbleiterbauelement mit einer Brückenschaltung mit mindestens einem High-Side-Schalter (HSS) und mindestens einem Low-Side-Schalter (LSS) bekannt, das einen ersten Basisleistungshalbleiterchip aufweist, der einen vertikalen ersten Transistor enthält. Ein weiterer zweiter Leistungshalbleiterchip mit einem zweiten vertikalen Transistor ist auf dem ersten Basisleistungshalbleiterchip montiert, so dass die Leitungsstrecken der beiden Transistoren in Serie geschaltet sind. Eine derartige Anordnung wird mit den 3 und 4 gezeigt.
  • 3 zeigt die aus dem Stand der Technik bekannte Brückenschaltung 10 von Leistungshalbleiterchips 1 und 2, wobei der Basisleistungshalbleiterchip 1 auf einem Kühlkörper 6 montiert ist und einen High-Side-Schalter HSS aufweist. Der Drainanschluss 7 des High-Side-Schalters HSS bildet die Rückseite des Basisleistungshalbleiterchips 1, die auf dem Kühlkörper 6 montiert ist. Auf der Sourcefläche an der Oberseite des Basisleistungshalbleiterchips 1 ist ein weiterer Leistungshalbleiterchip 2 als Low-Side-Schalter LSS gestapelt.
  • Dazu ist der Drainbereich des Low-Side-Schalters LSS auf dem Sourcebereich des High-Side-Schalters HSS montiert und bildet den Knotenpunkt 4, der über den Außenanschluss 3 anschließbar ist. Der Sourcebereich des Low-Side-Schalters LSS ist über den Außenanschluss 5 ebenfalls durch Bondung kontaktierbar. Die Außenanschlüsse 8 und 9 dienen der Ansteuerung der jeweiligen Schalter HSS bzw. LSS der Brückenschaltung.
  • Eine Realisierung der Brückenschaltung 10 zeigt die 4, bei der die Brückenschaltung 10 in einem Gehäuse 11 mit externen Flachleitern als Außenanschlüsse 3 und 5 angeordnet ist. Dabei ist die an der Oberfläche des Basisleistungshalbleiterchips 1 befindliche Sourcefläche SH des High-Side-Schalters HSS größer als der auf ihr gestapelte Leistungshalbleiterchip 2. Dadurch kann die Kontaktierung durch die Kontaktfläche an dem Knoten 4 auf einfache Weise mittels Bonddraht 12 zu dem Flachleiteraußenanschluss 3 erfolgen. Auch die Sourcefläche SL des Halbleiterchips 2 wird von oben ebenfalls durch einen Bonddraht 13 mit dem anderen Flachleiteraußenkontakt 5 verbunden.
  • Bei dieser Brückenschaltung 10 ist es von Nachteil, dass der Low-Side-Schalter LSS, der als gestapeltes Leistungshalbleiterchips 2 realisiert ist, in seiner Drainanschluss-Grundfläche kleiner ist, als die Sourcekontaktfläche des High-Side-Schalters HSS im Basisleistungshalbleiterchip 1. Damit ist der Nachteil verbunden, dass die zulässige Stromaufnahme des Brückenschaltungszweigs 10 durch die verminderte Größe des gestapelten Leistungshalbleiterbauelements 2 deutlich eingeschränkt ist.
  • Eine derartige Brückenschaltung mit einem High-Side-Schalter als Basischip ist von Nachteil, zumal in einer derartigen Brückenschaltung der größere Stromfluss durch den Low-Side-Schalter zu schalten ist und eine problemlose Anbindung an eine Wärmesenke mit entsprechendem Kühlkörper zur Abführung der Verlustwärme in dem bekannten Schaltungsaufbau nicht möglich ist.
  • Aufgabe der Erfindung ist es, die Nachteile im Stand der Technik zu überwinden und ein Leistungshalbleiterbauelement mit Leistungshalbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben anzugeben, in welcher der Low-Side-Schalter für eine verbesserte Wärmeableitung der Verlustwärme geeignet angeordnet ist und eine raumsparende Kopplung zwischen High-Side- und Low-Side-Schalter möglich ist.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Leistungshalbleiterbauelement mit einem Basisleistungshalbleiterchip und einem weiteren Leistungshalbleiterchip angegeben. Der weitere Leistungshalbleiterchip ist mittels einer auf der Rückseite des Basisleistungshalbleiterchips angeordneten Umverdrahtungsstruktur in Form einer Verdrahtungsfolie oder Verdrahtungsplatte auf dem Basisleistungshalbleiterchip in der Weise gestapelt, dass die Rückseite des Basisleistungshalbleiterchips und die Vorderseite des gestapelten Leistungshalbleiterchip einander zugewandt sind. Der Basisleistungshalbleiterchip und der gestapelte Leistungshalbleiterchip weisen vertikale Leistungsfeldeffekttransistoren auf und die Vorderseiten der beiden Leistungshalbleiterchips weisen jeweils Sourceelektroden und Gateelektroden und die Rückseiten jeweils eine Drainelektrode auf. Die Drainelektrode des Basisleistungshalbleiterchips ist über Durchkontakte durch die Verdrahtungsfolie bzw. Verdrahtungsplatte mit der Sourceelektrode des gestapelten Leistungshalbleiterchips elektrisch verbunden, wobei die Sourceelektrode und die Gateelektrode des Basisleistungshalbleiterbauteils für die direkte Fixierung auf Außenflachleiteranschlüssen vorgesehen sind oder auf diesen direkt fixiert sind, die Sourceelektrode auf einem großflächigen Außenflachleiteranschluss und die Gateelektrode auf einem kleinflächigen Außenflachleiteranschluss.
  • Vorzugsweise besteht der Leistungshalbleiterchipstapel aus einem Low-Side-Schalter und einem High-Side-Schalter in Brückenschaltung, wobei der Leistungshalbleiterchipstapel den Low-Side-Schalter als Basisleistungshalbleiterchip und den High-Side-Schalter als gestapelten Leistungshalbleiterchip aufweist und wobei die auf der Rückseite des Basisleistungshalbleiterchips als Umverdrahtungsstruktur angeordnete Verdrahtungsfolie oder Verdrahtungsplatte eine Serienschaltung der Schalter zur Folge hat.
  • Über diese Umverdrahtungsstruktur auf der Rückseite des Basisleistungshalbleiterchips ist der gestapelte Leistungshalbleiterchip elektrisch mit dem Basisleistungshalbleiterchip gekoppelt. Diese Kopplung der Leistungshalbleiterschalter im Leistungshalbleiterchipstapel hat den Vorteil, dass der den größeren Strom schaltende Low-Side-Schalter nun auf der Unterseite des Leistungshalbleiterbauelements mit seinen Elektroden angeordnet ist und somit unmittelbar mit einem Kühlkörper verbunden werden kann, so dass eine intensive Wärmeableitung der Verlustwärme bei diesem Leistungshalbleiterbauelement gewährleistet ist.
  • Der Basisleistungshalbleiterchip (Low-Side-Schalter) und der gestapelte Leistungshalbleiterchip (High-Side-Schalter) sind vertikale Leistungsfeldeffekttransistoren mit Source-, Drain- und Gateelektroden. Diese Leistungsfeldeffekttransistoren haben den Vorteil, dass sie auf einer Oberseite eine großflächige Sourceelektrode und eine kleinflächige Gateelektrode aufweisen, während auf der gegenüber liegenden Rückseite eine großflächige Drainelektrode angeordnet ist. Unter großflächig wird in diesem Zusammenhang eine Elektrode verstanden, die nahezu oder vollständig die gesamte Rückseite bzw. Oberseite eines Halbleiterchips bedeckt. Unter kleinflächiger Elektrode wird die Gateelektrode verstanden, die nur eine geringfügige Flächenerstreckung aufweist und somit auf der verbleibenden Fläche einer Oberseite eines derartigen Leistungshalbleiterchips angeordnet werden kann.
  • Die Verdrahtungsfolie bzw. Verdrahtungsplatte zwischen den gestapelten Leistungshalbleiterchips weist vorzugsweise eine großflächige Drain-Kontaktanschlussfläche auf ihrer Unterseite für die Drainelektrode des Basisleistungshalbleiterchips und mindestens zwei Kontaktanschlussflächen als Source- und Gate-Kontaktanschlussflächen für die Source- bzw. Gateelektroden auf ihrer Oberseite auf. Dabei sind die Drain-Kontaktanschlussfläche und die Source-Kontaktanschlussfläche über Durchkontakte durch die Verdrahtungsfolie bzw. Verdrahtungsplatte elektrisch miteinander verbunden und bilden einen Schaltungsknoten einer Brückenschaltung.
  • Mit dieser Verdrahtungsfolie, die praktisch als sog. "Interposer" zwischen dem Basishalbleiterchip und dem gestapelten Halbleiterchip angeordnet ist, wird erreicht, dass der Basishalbleiterchip mit seiner großflächigen Drainelektrode mit der Sourceelektrode des gestapelten Leistungshalbleiterchips zu einem Schaltungsknoten verbunden ist. Außerdem kann die großflächige Sourceelektrode des Basisleistungshalbleiterchips und seine kleinflächige Gateelektrode auf der Unterseite des Leistungshalbleiterchips angeordnet und von dort aus in einer sogenannten "Source-Down-Montage" kontaktiert werden. Die Anwendung der Chiprückseite als Umverdrahtung ist auch für andere Halbleiterbauelementtypen wie z.B. für Logik- und Speicher-Produkte mit CoC-Stapeln (chip an chip) vorteilhaft.
  • In einer bevorzugten Ausführungsform der Erfindung weist die Unterseite des Leistungshalbleiterbauelements mindestens drei großflächige und zwei kleinere oberflächenmontierbare Außenflachleiteranschlüsse auf. Diese Außenflachleiteranschlüsse sind über die Unterseite des Leistungshalbleiterbauelements verteilt angeordnet. Dabei steht ein großflächiger Source-Außenflachleiteranschluss mit der Sourceelektrode des Basisleistungshalbleiterchips und ein großflächiger Drain-Außenflachleiteranschluss mit der Drainelektrode des gestapelten Halbleiterchips sowie ein großflächiger Drain-/Source-Außenflachleiteranschluss mit der Verdrahtungsfolie elektrisch in Verbindung. Die zwei kleineren oberflächenmontierbaren Außenflachleiteranschlüsse sind jeweils mit den Gateelektroden der Leistungshalbleiterchips des Leistungshalbleiterchipstapels elektrisch verbunden.
  • Gemäß der Erfindung ist auf dem großflächigen Source-Außenflachleiteranschluss die Sourceelektrode des Basisleistungshalbleiterchips direkt fixiert. Damit ist eine intensive Wärmeableitung der in dem Low-Side-Schalter entstehenden Verlustwärme möglich.
  • Weiterhin ist es in einer bevorzugten Ausführungsform der Erfindung vorgesehen, dass ein internes Verbindungselement, vorzugsweise ein Verbindungsstreifen oder eine vorgeformte strukturierte Verbindungsplatte, als Clip die Drainelektrode des gestapelten Leistungshalbleiterchips mit dem großflächigen Drain-Außenflachleiteranschluss elektrisch verbindet. Derartige Clip-Verbindungselemente innerhalb des Leistungshalbleiterbauelements für die Drainelektrode des gestapelten Leistungshalbleiterchips haben den Vorteil, dass die oberste großflächige Elektrode des Leistungshalbleiterchipstapels nun über einen derartigen Clip von der Unterseite des Leistungshalbleiterbauelements aus kontaktiert werden kann.
  • Weiterhin ist gemäß der Erfindung die Gateelektrode des Basisleistungshalbleiterchips direkt auf einer der kleineren oberflächenmontierbaren Außenflachleiteranschlüsse fixiert.
  • Diese Fixierung ist dadurch möglich, dass die Gateelektrode des Low-Side-Schalters, die hier die Steuerelektrode des Basisleistungshalbleiterchips darstellt, zur Unterseite des Leistungshalbleiterbauelements ausgerichtet ist.
  • Weiterhin ist es vorgesehen, dass der zweite der kleinflächigen oberflächenmontierbaren Außenflachleiteranschlüsse über ein Verbindungselement, vorzugsweise über einen Bonddraht, mit der Gateelektrode des gestapelten Leistungshalbleiterchips elektrisch in Verbindung steht. Da über eine derartige Gateelektrode lediglich Signalströme und Steuerimpulse laufen, reicht der Querschnitt eines Standardbonddrahtes vollständig aus, um die Gateelektrode des gestapelten Leistungshalbleiterchips mit einem auf der Unterseite des Leistungshalbleiterbauelements angeordneten Außenflachleiteranschluss zu verbinden.
  • Schließlich sind in einer bevorzugten weiteren Ausführungsform der Erfindung der Leistungshalbleiterchipstapel, die Verdrahtungsfolie bzw. die Verdrahtungsplatte, die Verbindungselemente und die Oberseiten sowie Randseiten der Außenflachleiteranschlüsse in eine Kunststoffgehäusemasse eingebettet. Dieses Einbetten in eine Kunststoffgehäusemasse gestaltet sich einfacher und fertigungstechnisch kostengünstiger als das Bereitstellen eines Hohlraumgehäuses, das üblicherweise für Leistungshalbleiterbauelemente vorgesehen ist.
  • Ein Verfahren zur Herstellung mehrerer Leistungshalbleiterbauelemente weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Flachleiterrahmen mit mehreren Leistungshalbleiterbauelementpositionen hergestellt. In diesen Leistungshalbleiterbauelementpositionen sind drei großflächige und zwei kleinere oberflächenmontierbare Außenflachleiteran schlüsse angeordnet. Die großflächigen Außenflachleiteranschlüsse sind jeweils für die Sourceelektrode des Basishalbleiterchips, für die Drainelektrode des gestapelten Halbleiterchips und für den Knotenpunkt auf der Verdrahtungsfolie für einen Drain-/Source-Außenflachleiteranschluss vorgesehen. Die zwei kleineren oberflächenmontierbaren Außenflachleiteranschlüsse werden jeweils für die Gate-Außenflachleiteranschlüsse reserviert.
  • Nach Fertigstellung des Flachleiterrahmens mit entsprechend in Zeilen und/oder Spalten angeordneten Leistungshalbleiterbauelementpositionen werden auf diese Leistungshalbleiterbauelementpositionen Basisleistungshalbleiterchips mit ihren Sourceelektroden und ihren Gateelektroden auf einer der großflächigen Source-Außenflachleiteranschlüsse und auf einen der kleinflächigen Gate-Außenflachleiteranschlüsse fixiert. Danach wird auf die Oberseite dieser Basisleistungshalbleiterchips eine Verdrahtungsfolie oder eine Verdrahtungsplatte mit einer Drain-Kontaktanschlussfläche auf der Drainelektrode des Basisleistungshalbleiterchips aufmontiert.
  • Diese Montage kann eine Lötverbindung oder eine Klebstoffverbindung sein. Anschließend wird auf die Verdrahtungsfolie bzw. die Verdrahtungsplatte jeweils ein gestapeltes Leistungshalbleiterchip mit seiner Sourceelektrode und seiner Gateelektrode auf entsprechende großflächige Source-Kontaktanschlussflächen bzw. kleinere Gate-Kontaktanschlussflächen der Verdrahtungsfolie bzw. der Verdrahtungsplatte aufgebracht. Damit ist praktisch der jeweilige Leistungshalbleiterchipstapel fertiggestellt und es können nun die einzelnen Verbindungselemente zwischen der Verdrahtungsfolie oder Verdrahtungsplatte und den Außenflachleiteranschlüssen angebracht werden.
  • Darüber hinaus können die Verbindungselemente zwischen der Drainelektrode des jeweiligen gestapelten Leistungshalbleiterchips und dem großflächigen Außenflachleiteranschluss erfolgen. Schließlich werden die Leistungshalbleiterchipstapel mit ihren Verbindungselementen und der Verdrahtungsfolie bzw. der Verdrahtungsplatte sowie die Oberseiten und Randseiten der Außenflachleiteranschlüsse in eine Kunststoffgehäusemasse eingebettet. Danach stehen lediglich die Rückseiten der Außenflachleiteranschlüsse als oberflächenmontierbare Außenkontaktflächen für eine Oberflächenmontage zur Verfügung. Schließlich wird der Flachleiterrahmen in einzelne Leistungshalbleiterbauelemente mit entsprechenden Brückenschaltungen aufgetrennt.
  • Dieses Verfahren hat den Vorteil, dass für eine Mehrzahl von Leistungshalbleiterbauelementen in einem Parallelverfahren sämtliche Fertigungsschritte durchgeführt werden können. Darüber hinaus hat dieses Verfahren den Vorteil, dass es eine neuartige Halbleiterbrückenschaltung aus Leistungshalbleiterchips liefert, die bei gleichen Abmessungen, wie sie aus dem Stand der Technik bekannt sind, nun jedoch äußere Ströme schalten kann.
  • Zusammenfassend ist festzustellen, dass sich mittels der hier offenbarten Anordnung der Leistungshalbleiterchips in dem Leistungshalbleiterchipstapel die Halbleiterchipfläche des Low-Side-Schalters als Basisleistungshalbleiterchip deutlich erhöhen lässt, da dieser Low-Side-Schalter mittels der sog. "Source-Down-Montage" auf der Unterseite des Leistungshalbleiterbauelements angeordnet werden kann und damit auch der weniger belastete High-Side-Schalter als gestapeltes Leistungshalbleiterchip in dem Leistungshalbleiterchipstapel angeordnet ist. Insbesondere wird in vorteilhafter Weise die Leistungshalbleiterchiprückseite des Basisleistungshalbleiterchips genutzt, um eine Verdrahtungsebene mit darauf ange ordneten getrennten Metallisierungsebenen zu realisieren, wobei diese Umverdrahtungsebene auf der Chiprückseite eine CoC-Anordnung (chip-on-chip) bzw. "Source-Down-Montage" ermöglicht.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt eine schematische Prinzipschaltung einer Brückenschaltung;
  • 2 zeigt einen schematischen Querschnitt des Leistungshalbleiterbauelements einer Ausführungsform der Erfindung mit einer Brückenschaltung;
  • 3 zeigt eine aus dem Stand der Technik bekannte Brückenschaltung von Leistungshalbleitern;
  • 4 zeigt eine Realisierung der Brückenschaltung gemäß 3 mit einem Leistungshalbleiterchipstapel
  • 1 zeigt eine schematische Prinzipschaltung einer Brückenschaltung 15, die zwei vertikale Halbleiterleistungstransistoren aufweist, wobei diese Transistoren als High-Side-Schalter HSS und als Low-Side-Schalter LSS zwischen einer Versorgungsspannung VS und einem Massenpotential V0 in Serienschaltung angeordnet sind. Dazu ist der High-Side-Schalter HSS mit seiner Drainelektrode DH an die Versorgungsspannung VS angeschlossen und wird mit Hilfe seiner Gateelektrode GH geschaltet.
  • Die Sourceelektrode SH des High-Side-Schalters HSS bildet zusammen mit der Drainelektrode DL des Low-Side-Schalters LSS einen seriellen Knotenpunkt 4, der über den Low-Side-Schalter LSS mit dessen Sourceelektrode SL an das Massepotential V0 angeschlossen wird, wenn die Gateelektrode GL den Low-Side-Schalter LSS durchschaltet. Der Knotenpunkt 4 aus der Drainelektrode des Low-Side-Schalters LSS und der Sourceelektrode des High-Side-Schalters HSS ist über einen Tiefpass aus einer Induktivität L und einem Glättungskondensator C mit einem Spannungsausgang ΔV verbunden. Die Umsetzung dieser Brückenschaltung in ein Leistungshalbleiterbauelement zeigt die nachfolgende 2.
  • 2 zeigt einen schematischen Querschnitt eines Leistungshalbleiterbauelements 30 einer Ausführungsform der Erfindung mit einer Halbbrücke 15, wie sie 1 zeigt. Dieses Leistungshalbleiterbauelement 30 weist einen Leistungshalbleiterchipstapel 14 auf, der einen Basisleistungshalbleiterchip 16 und einen gestapelten Halbleiterchip 17 besitzt. Zwischen dem Basisleistungshalbleiterchip 16 und dem gestapelten Halbleiterchip 17 ist eine Verdrahtungsfolie 18 bzw. Verdrahtungsplatte angeordnet, welche eine mehrlagige Umverdrahtungsstruktur aufweist.
  • Diese Verdrahtungsfolie 18 verbindet die Drainelekrode DL des Low-Side-Schalters LSS über eine Drain-Kontaktanschlussfläche 19 und Durchkontakte 24 durch die Verdrahtungsfolie 18 hindurch mit einer Source-Kontaktanschlussfläche 20 auf der Oberseite 23 der Verdrahtungsfolie 18 für die Sourceelektrode SH des High-Side-Schalters HSS. Zusätzlich weist die Oberseite 23 der Verdrahtungsfolie 18 eine Gate-Kontaktanschlussfläche 21 auf, die mit der Gateelektrode GH des High-Side-Schalters HSS des gestapelten Halbleiterchips 17 elektrisch verbunden ist. Von der Verdrahtungsfolie 18 gehen zwei interne Verbindungselemente 33 und 34 aus, wobei das Verbindungs element 33 den Knotenpunkt 4 auf einen gemeinsamen Flachleiteranschluss 27 für die Drainelektrode DL des Low-Side-Schalters LSS und die Sourceelektrode SH des gestapelten High-Side-Schalters HSS anschließt.
  • Außerdem verbindet das interne Verbindungselement 34 in Form eines Bonddrahtes die Gateelektrode GH des High-Side-Schalters über die Gate-Kontaktanschlussfläche 21 mit dem Außenflachleiteranschluss 29 auf der Unterseite 31 des Leistungshalbleiterbauelements 30. Eine weitere interne Verbindung 32 verbindet großflächig die Drainelektrode DH des High-Side-Schalters HSS mit einem großflächigen Außenflachleiteranschluss 26 für die Drainelektrode DH auf der Unterseite 31 des Leistungshalbleiterbauelements 30.
  • Ferner weist das Leistungshalbleiterbauelement 30 auf seiner Unterseite 31 zwei weitere oberflächenmontierbare Außenflachleiteranschlüsse auf, wobei ein großflächiger Außenflachleiteranschluss 25 direkt mit der Sourceelektrode SL des Low-Side-Schalters LSS des Basisleistungshalbleiterchips 16 verbunden ist und ein kleinflächiger Außenflachleiteranschluss 28 direkt mit der Gateelektrode GL des Low-Side-Schalters LSS des Basisleistungshalbleiterchips 16 in Verbindung steht. Der Leistungshalbleiterchipstapel 14 mit den Verbindungselementen 32, 33 und 34 ist in eine Kunststoffgehäusemasse 37 eingebettet, die auch die Randseiten 36 und die Oberseiten 35 der Außenflachleiteranschlüsse 25 bis 29 umhüllt und nicht die Unterseiten der Außenflachleiteranschlüsse 25 bis 29 benetzt.
  • Durch diese Anordnung ist es möglich, dass der Low-Side-Schalter LSS mit seiner Sourceelektrode SL direkt über einen großflächigen Außenflachleiteranschluss 25 gekühlt werden kann. Ferner kann der Low-Side-Schalter LSS, über den bei derartigen Halbbrückenschaltungen der größere Stromfluss geleitet wird, in seiner flächigen Erstreckung größer ausgebildet werden als es bei den bisherigen Schaltungsanordnungen gemäß den 3 und 4, wie sie aus dem Stand der Technik bekannt sind, möglich ist.
  • 1
    Basishalbleiterchip (Stand der Technik)
    2
    gestapeltes Leistungshalbleiterchip
    3
    Außenanschluss
    4
    Knoten
    5
    Außenanschluss
    6
    Kühlkörper
    7
    Drainanschluss
    8
    Gate-Außenanschluss
    9
    Gate-Außenanschluss
    10
    Halbbrückenschaltung
    11
    Gehäuse
    12
    Bonddraht
    13
    Bonddraht
    14
    Leistungshalbleiterchipstapel
    15
    Brückenschaltung
    16
    Basishalbleiterchip
    17
    gestapeltes Leistungshalbleiterchip
    18
    Verdrahtungsfolie bzw. Verdrahtungsplatte
    19
    Drain-Kontaktanschlussfläche
    20
    Source-Kontaktanschlussfläche
    21
    Gate-Kontaktanschlussfläche
    22
    Unterseite der Verdrahtungsfolie
    23
    Oberseite der Verdrahtungsfolie
    24
    Durchkontakt der Verdrahtungsfolie
    25
    großflächiger Außenflachleiteranschluss
    26
    großflächiger Außenflachleiteranschluss
    27
    großflächiger Außenflachleiteranschluss
    28
    kleinflächiger Außenflachleiteranschluss
    29
    kleinflächiger Außenflachleiteranschluss
    30
    Leistungshalbleiterbauelement
    31
    Unterseite des Leistungshalbleiterbauelements
    32
    Verbindungselement
    33
    Verbindungselement
    34
    Verbindungselement
    35
    Oberseite der Außenflachleiter
    36
    Randseite der Außenflachleiter
    37
    Kunststoffgehäusemasse
    DH
    Drain des HSS
    DL
    Drain des LSS
    GH
    Gate des HSS
    GL
    Gate des LSS
    HSS
    High-Side-Schalter
    LSS
    Low-Side-Schalter
    SH
    Source des HSS
    SL
    Source des LSS
    C
    Glätungskondensator
    L
    Induktivität
    VS
    Versorgungsspannung
    V0
    Massepotential
    ΔV
    Spannung am Knotenpunkt der Brückenschaltung

Claims (11)

  1. Leistungshalbleiterbauelement mit einem Basisleistungshalbleiterchip (16) und einem weiteren Leistungshalbleiterchip (17), der mittels einer auf der Rückseite des Basisleistungshalbleiterchips (16) angeordneten Umverdrahtungsstruktur in Form einer Verdrahtungsfolie (18) oder Verdrahtungsplatte auf dem Basisleistungshalbleiterchip (16) in der Weise gestapelt ist, dass die Rückseite des Basisleistungshalbleiterchips (16) und die Vorderseite des gestapelten Leistungshalbleiterchip (17) einander zugewandt sind, wobei der Basisleistungshalbleiterchip (16) und der gestapelte Leistungshalbleiterchip (17) vertikale Leistungsfeldeffekttransistoren aufweisen und die Vorderseiten der beiden Leistungshalblei terchips jeweils Sourceelektroden (SL, SH) und Gateelektroden (GL, GH) und die Rückseiten jeweils eine Drainelektrode (DL, DH) aufweisen und die Drainelektrode (DL) des Basisleistungshalbleiterchips (16) über Durchkontakte (24) durch die Verdrahtungsfolie (18) oder Verdrahtungsplatte mit der Sourceelektrode (SH) des gestapelten Leistungshalbleiterchips (17) elektrisch verbunden ist, wobei die Sourceelektrode (SL) und die Gateelektrode (GL) des Basisleistungshalbleiterbauteils (16) für die direkte Fixierung auf Außenflachleiteranschlüssen (25, 28) vorgesehen sind oder auf diesen direkt fixiert sind, die Sourceelektrode (SL) auf einem großflächigen Außenflachleiteranschluss (25) und die Gateelektrode (GL) auf einem kleinflächigen Außenflachleiteranschluss (28).
  2. Leistungshalbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass der Leistungshalbleiterchipstapel (14) aus einem Low- Side-Schalter (LSS) und High-Side-Schalter (HSS) in Brückenschaltung (15) besteht, wobei der Leistungshalbleiterchipstapel (14) den Low-Side-Schalter (LSS) als Basisleistungshalbleiterchip (16) und den High-Side-Schalter (HSS) als gestapelten Leistungshalbleiterchip (17) aufweist und wobei die auf der Rückseite des Basisleistungshalbleiterchips (16) als Umverdrahtungsstruktur angeordnete Verdrahtungsfolie (18) oder Verdrahtungsplatte eine Serienschaltung der Schalter zur Folge hat.
  3. Leistungshalbleiterbauelement nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Verdrahtungsfolie (18) mindestens eine großflächige Drain-Kontaktanschlussfläche (19) auf ihrer Unterseite für die Drainelektrode (DL) des Basisleistungshalbleiterchips (16) und mindestens zwei Kontaktanschlussflächen (20, 21) als Source- (20) und Gate-Kontaktanschlussflächen (21) jeweils für die Source (SL)- und Gateelektroden (GL) auf ihrer Oberseite (23) aufweist.
  4. Leistungshalbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Unterseite (31) des Leistungshalbleiterbauelements (30) mindestens drei großflächige (25, 26, 27) und zwei kleinflächige oberflächenmontierbare Außenflachleiteranschlüsse (28, 29) aufweist, die über die Unterseite (31) verteilt angeordnet sind, wobei ein großflächiger Source-Außenflachleiteranschluss (25) mit der Sourceelektrode (SL) des Basisleistungshalbleiterchips (16), ein großflächiger Drain-Außenflachleiteranschluss (26) mit der Drainelektrode (DH) des gestapelten Leistungshalbleiterchips (17) und ein großflächiger Drain/Source-Außenflachleiteranschluss (27) mit der Verdrahtungsfolie (18) elektrisch in Verbindung steht, und wobei die zwei kleinflächigen oberflächenmontierbaren Außenflachleiteranschlüsse (28, 29) jeweils mit den Gateelektroden (GL, GH) der Leistungshalbleiterchips (16, 17) elektrisch verbunden sind.
  5. Leistungshalbleiterbauelement nach Anspruch 4, dadurch gekennzeichnet, dass ein internes Verbindungselement (32), vorzugsweise ein Verbindungsstreifen oder eine vorgeformte, strukturierte Verbindungsplatte als Clip die Drainelektrode (DH) des gestapelten Leistungshalbleiterchips (17) mit dem großflächigen Drain-Außenflachleiteranschluss (26) elektrisch verbindet.
  6. Leistungshalbleiterbauelement nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass ein internes Verbindungselement, vorzugsweise ein Verbindungsstreifen oder eine vorgeformte, strukturierte Verbindungsplatte als Clip, die Drain- und Source-Kontaktanschlussflächen (19, 20) der Verdrahtungsfolie (18) mit dem großflächigen Drain/Source-Außenflachleiteranschluss (27) elektrisch verbindet.
  7. Leistungshalbleiterbauelement nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass der zweite der kleineren oberflächenmontierbaren Außenflachleiteranschlüsse (29) über ein Verbindungselement (34), vorzugsweise einem Bonddraht mit der Gateelektrode (GH) des gestapelten Leistungshalbleiterchips (17) elektrisch in Verbindung steht.
  8. Leistungshalbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Leistungshalbleiterchipstapel (14), die Verdrahtungsfolie (18) oder die Verdrahtungsplatte, die Verbindungselemente (32, 33, 34) und die Oberseiten (35) sowie Randseiten (36) der Außenanschlussflachleiter (25 bis 29) in eine Kunststoffgehäusemasse (37) eingebettet sind.
  9. Verfahren zur Herstellung mehrerer Leistungshalbleiterbauelemente (30), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Flachleiterrahmens mit mehreren Leistungshalbleiterbauelementpositionen, wobei in den Leistungshalbleiterbauelementpositionen drei großflächige (25, 26, 27) und zwei kleinflächige (28, 29) oberflächenmontierbare Außenflachleiteranschlüsse (25, 26, 27, 28, 29) angeordnet sind, wobei ein großflächiger Source-Außenflachleiteranschluss (25), ein großflächiger Drain-Außenflachleiteranschluss (26) und ein großflächiger Drain/Source-Außenflachleiteranschluss (27) vorgesehen werden, und wobei die zwei kleinflächigen oberflächenmontierbaren Außenflachleiteranschlüsse (28, 29) jeweils für Gate-Außenflachleiteranschlüsse (28, 29) vorgesehen sind; – Aufbringen von Basisleistungshalbleiterchips (16) mit ihren Sourceelektroden (SL) auf die großflächi gen Source-Außenflachleiteranschlüsse (25) und mit ihren Gateelektroden (GL) auf die kleinflächigen Gate-Außenflachleiteranschlüsse (28) in jeweils einer Leistungshalbleiterbauelementposition; – Aufbringen einer Verdrahtungsfolie (18) oder Verdrahtungsplatte mit einer Drain-Kontaktanschlussfläche (19) auf die Drainelektrode (DL) der Basisleistungshalbleiterchips (16); – Aufbringen von gestapelten Leistungshalbleiterchips (17) jeweils mit ihren Sourceelektroden (SH) auf großflächige Source-Kontaktanschlussflächen (20) und mit ihren Gateelektroden (GH) auf kleinflächige Gate-Kontaktanschlussflächen (21) der Verdrahtungsfolie (18) oder der Verdrahtungsplatte; – Anbringen von Verbindungselementen (33, 34) zwischen den Verdrahtungsfolien (18) oder Verdrahtungsplatten und Außenflachleiteranschlüssen (27, 29); – Anbringen von Verbindungselementen (32) zwischen den Drainelektroden (DH) der gestapelten Leistungshalbleiterchips (17) und den großflächigen Drain-Außenflachleiteranschlüssen (26); – Einbetten der Leistungshalbleiterchipstapel (14), der Verbindungselemente (32, 33, 34), der Verdrahtungsfolien (18) oder Verdrahtungsplatten und der Oberseiten (35) sowie der Randseiten (36) der Außenanschlussflachleiter (25 bis 29) in eine Kunststoffgehäusemasse (37); – Auftrennen des Flachleiterrahmens in einzelne Leistungshalbleiterbauelemente (30) mit Brückenschaltung (15).
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass als großflächiges Verbindungselement (32, 33) ein Clip oder eine vorgeformte und strukturierte Platte oder ein Bondstreifen eingesetzt wird.
  11. Verfahren nach Anspruch 9 oder Anspruch 10, dadurch gekennzeichnet, dass als kleinflächiges Verbindungselement (33) ein Bonddraht eingesetzt wird.
DE102005055761A 2005-11-21 2005-11-21 Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben Expired - Fee Related DE102005055761B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005055761A DE102005055761B4 (de) 2005-11-21 2005-11-21 Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
US11/562,051 US7732929B2 (en) 2005-11-21 2006-11-21 Power semiconductor component with semiconductor chip stack in a bridge circuit and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005055761A DE102005055761B4 (de) 2005-11-21 2005-11-21 Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE102005055761A1 DE102005055761A1 (de) 2007-05-31
DE102005055761B4 true DE102005055761B4 (de) 2008-02-07

Family

ID=38037603

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005055761A Expired - Fee Related DE102005055761B4 (de) 2005-11-21 2005-11-21 Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben

Country Status (2)

Country Link
US (1) US7732929B2 (de)
DE (1) DE102005055761B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2887392A2 (de) 2013-12-19 2015-06-24 Karlsruher Institut für Technologie Leistungselektronikmodul und Verfahren zur Herstellung eines Leistungselektronikmoduls

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007013186B4 (de) * 2007-03-15 2020-07-02 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
US7750445B2 (en) 2007-09-18 2010-07-06 Fairchild Semiconductor Corporation Stacked synchronous buck converter
US7800208B2 (en) 2007-10-26 2010-09-21 Infineon Technologies Ag Device with a plurality of semiconductor chips
KR101469770B1 (ko) * 2007-11-21 2014-12-09 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
US8507320B2 (en) * 2008-03-18 2013-08-13 Infineon Technologies Ag Electronic device including a carrier and a semiconductor chip attached to the carrier and manufacturing thereof
US8168490B2 (en) * 2008-12-23 2012-05-01 Intersil Americas, Inc. Co-packaging approach for power converters based on planar devices, structure and method
US8178954B2 (en) * 2009-07-31 2012-05-15 Alpha & Omega Semiconductor, Inc. Structure of mixed semiconductor encapsulation structure with multiple chips and capacitors
US20110210708A1 (en) * 2010-03-01 2011-09-01 Texas Instruments Incorporated High Frequency Power Supply Module Having High Efficiency and High Current
US8581376B2 (en) * 2010-03-18 2013-11-12 Alpha & Omega Semiconductor Incorporated Stacked dual chip package and method of fabrication
US8624365B1 (en) * 2010-07-23 2014-01-07 Marvell International Ltd. Interposer based capacitors for semiconductor packaging
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
US8680627B2 (en) 2011-01-14 2014-03-25 International Rectifier Corporation Stacked half-bridge package with a common conductive clip
US8674497B2 (en) * 2011-01-14 2014-03-18 International Business Machines Corporation Stacked half-bridge package with a current carrying layer
US8426952B2 (en) 2011-01-14 2013-04-23 International Rectifier Corporation Stacked half-bridge package with a common conductive leadframe
US8866302B2 (en) * 2011-01-25 2014-10-21 Infineon Technologies Ag Device including two semiconductor chips and manufacturing thereof
US9842797B2 (en) * 2011-03-07 2017-12-12 Texas Instruments Incorporated Stacked die power converter
US20120228696A1 (en) * 2011-03-07 2012-09-13 Texas Instruments Incorporated Stacked die power converter
US8742490B2 (en) * 2011-05-02 2014-06-03 Monolithic Power Systems, Inc. Vertical power transistor die packages and associated methods of manufacturing
US8643176B2 (en) * 2011-07-27 2014-02-04 Infineon Technologies Ag Power semiconductor chip having two metal layers on one face
US10128219B2 (en) 2012-04-25 2018-11-13 Texas Instruments Incorporated Multi-chip module including stacked power devices with metal clip
US11213690B2 (en) * 2012-06-15 2022-01-04 Medtronic, Inc. Wafer level packages of high voltage units for implantable medical devices
US8824161B2 (en) 2012-06-15 2014-09-02 Medtronic, Inc. Integrated circuit packaging for implantable medical devices
CN102832189B (zh) * 2012-09-11 2014-07-16 矽力杰半导体技术(杭州)有限公司 一种多芯片封装结构及其封装方法
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US9589929B2 (en) 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
US9385070B2 (en) * 2013-06-28 2016-07-05 Delta Electronics, Inc. Semiconductor component having a lateral semiconductor device and a vertical semiconductor device
US9136256B2 (en) * 2014-02-20 2015-09-15 Texas Instruments Incorporated Converter having partially thinned leadframe with stacked chips and interposer, free of wires and clips
US10084441B2 (en) 2016-12-15 2018-09-25 Infineon Technologies Dresden Gmbh Electronic switching and reverse polarity protection circuit
WO2018148444A1 (en) 2017-02-10 2018-08-16 Behrooz Mehr Grounding techniques for backside-biased semiconductor dice and related devices, systems and methods
US10770382B2 (en) * 2018-11-29 2020-09-08 General Electric Company Low inductance stackable solid-state switching module and method of manufacturing thereof
EP3703123A1 (de) * 2019-02-27 2020-09-02 Infineon Technologies Austria AG Halbleiterbauelement und halbleitergehäuse
JP7172847B2 (ja) * 2019-05-15 2022-11-16 株式会社デンソー 半導体装置
US11227818B2 (en) * 2019-07-30 2022-01-18 UTAC Headquarters Pte. Ltd. Stacked dies electrically connected to a package substrate by lead terminals

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532512A (en) * 1994-10-03 1996-07-02 General Electric Company Direct stacked and flip chip power semiconductor device structures
DE19635582C1 (de) * 1996-09-02 1998-02-19 Siemens Ag Leistungs-Halbleiterbauelement für Brückenschaltungen mit High- bzw. Low-Side-Schaltern
DE19835265A1 (de) * 1998-08-04 2000-02-17 Siemens Ag Leistungsbauelement in einem Gehäuse
JP2002343930A (ja) * 2001-05-16 2002-11-29 Fujitsu Ltd 半導体装置
DE102004019443B3 (de) * 2004-04-19 2005-08-11 Siemens Ag Leistungsmodul

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
US20020074637A1 (en) 2000-12-19 2002-06-20 Intel Corporation Stacked flip chip assemblies
JP2002217416A (ja) * 2001-01-16 2002-08-02 Hitachi Ltd 半導体装置
US6847105B2 (en) 2001-09-21 2005-01-25 Micron Technology, Inc. Bumping technology in stacked die configurations
US6946740B2 (en) * 2002-07-15 2005-09-20 International Rectifier Corporation High power MCM package
KR20050053751A (ko) * 2002-10-11 2005-06-08 테세라, 인코포레이티드 다중-칩 패키지들을 위한 컴포넌트, 방법 및 어셈블리
US7042086B2 (en) * 2002-10-16 2006-05-09 Nissan Motor Co., Ltd. Stacked semiconductor module and assembling method of the same
US6927483B1 (en) * 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
DE102004021054B4 (de) 2004-04-29 2014-09-18 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu seiner Herstellung
DE602004011195T2 (de) * 2004-05-31 2009-01-08 Stmicroelectronics S.R.L., Agrate Brianza Vertikal leitender Leistungselektronikvorrichtungs-Baustein sowie entsprechendes Montageverfahren
US7030317B1 (en) * 2005-04-13 2006-04-18 Delphi Technologies, Inc. Electronic assembly with stacked integrated circuit die
US7291869B2 (en) * 2006-02-06 2007-11-06 Infieon Technologies A.G. Electronic module with stacked semiconductors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532512A (en) * 1994-10-03 1996-07-02 General Electric Company Direct stacked and flip chip power semiconductor device structures
DE19635582C1 (de) * 1996-09-02 1998-02-19 Siemens Ag Leistungs-Halbleiterbauelement für Brückenschaltungen mit High- bzw. Low-Side-Schaltern
DE19835265A1 (de) * 1998-08-04 2000-02-17 Siemens Ag Leistungsbauelement in einem Gehäuse
JP2002343930A (ja) * 2001-05-16 2002-11-29 Fujitsu Ltd 半導体装置
DE102004019443B3 (de) * 2004-04-19 2005-08-11 Siemens Ag Leistungsmodul

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP 2002 343 930 A (Computerübersetzung)
JP 2002 343 930 A (Patent Abstracts of Japan)
JP 2002343930 A (Computerübersetzung) *
JP 2002343930 A (Patent Abstracts of Japan) *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2887392A2 (de) 2013-12-19 2015-06-24 Karlsruher Institut für Technologie Leistungselektronikmodul und Verfahren zur Herstellung eines Leistungselektronikmoduls
DE102013114438A1 (de) 2013-12-19 2015-06-25 Karlsruher Institut für Technologie Leistungselektronikmodul und Verfahren zur Herstellung eines Leistungselektronikmoduls

Also Published As

Publication number Publication date
US7732929B2 (en) 2010-06-08
DE102005055761A1 (de) 2007-05-31
US20070132079A1 (en) 2007-06-14

Similar Documents

Publication Publication Date Title
DE102005055761B4 (de) Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE102007012154B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE10250538B4 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE102006020243B3 (de) Leistungshalbleitermodul als H-Brückenschaltung und Verfahren zur Herstellung desselben
DE102006008632B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102006021959B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE102008036112B4 (de) Leistungshalbleitermodul, leistungshalbleiteranordnung und verfahren zum herstellen eines leistungshalbleitermoduls
DE102007013186B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE102005027356B4 (de) Halbleiterleistungsbauteilstapel in Flachleitertechnik mit oberflächenmontierbaren Außenkontakten und ein Verfahren zur Herstellung desselben
DE102006015447B4 (de) Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben
DE102014102118A1 (de) Halbleiterbauelement
DE112012004185T5 (de) Leistungsmanagements-Anwendungen von Zwischenverbindungssubstraten
DE102014117019A1 (de) Elektonisches Bauteil
DE19747105A1 (de) Bauelement mit gestapelten Halbleiterchips
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE102005041174A1 (de) Leistungshalbleiterbauteil mit Leitungen innerhalb eines Gehäuses
DE102006031405A1 (de) Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
DE102014113519B4 (de) Elektronisches Bauelement, Anordnung und Verfahren
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102015100480A1 (de) Elektronische Komponente, Anordnung und Verfahren
DE102014104497B4 (de) Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee