DE102004030042A1 - Halbleiterbauelement - Google Patents

Halbleiterbauelement Download PDF

Info

Publication number
DE102004030042A1
DE102004030042A1 DE102004030042A DE102004030042A DE102004030042A1 DE 102004030042 A1 DE102004030042 A1 DE 102004030042A1 DE 102004030042 A DE102004030042 A DE 102004030042A DE 102004030042 A DE102004030042 A DE 102004030042A DE 102004030042 A1 DE102004030042 A1 DE 102004030042A1
Authority
DE
Germany
Prior art keywords
layer
structured
contact
component according
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004030042A
Other languages
English (en)
Other versions
DE102004030042B4 (de
Inventor
Ralf Otremba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004030042A priority Critical patent/DE102004030042B4/de
Priority to US11/157,691 priority patent/US8044523B2/en
Publication of DE102004030042A1 publication Critical patent/DE102004030042A1/de
Application granted granted Critical
Publication of DE102004030042B4 publication Critical patent/DE102004030042B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauelement mit einem Halbleiterchip (1), auf dem aufeinander folgend ein einstückig ausgebildeter Anschlusskontakt (10), eine strukturierte, den Anschlusskontakt (10) kontaktierende Metallisierungsschicht (30) und eine Verbindungsschicht (31) angeordnet sind, wobei die strukturierte Metallisierungsschicht (30) und die strukturierte Verbindungsschicht (31) eine elektrisch leitende Kontaktschicht (32) bilden.

Description

  • Die Erfindung betrifft ein in Flip-Chip-Technik hergestelltes Halbleiterbauelement mit einem Halbleiterchip. Flip-Chip-Technologien kommen insbesondere dann zum Einsatz, wenn der für die Umverdrahtung des Halbleiterchips erforderlichen Raum optimiert werden soll. Dabei werden in der Regel mehrere auf einer Seite des Halbleiterchips angeordnete Anschlusskontakte elektrisch leitend mit einem Träger verbunden.
  • Der Träger kann beispielsweise als metallischer Chipträger ausgebildet und als solcher Bestandteil des Halbleiterbauelementes sein.
  • Ebenso ist es jedoch möglich, dass der Träger als Leiterplatte, beispielsweise als PCB-Substrat ausgebildet ist, auf der ein oder mehrere Halbleiterbauelemente in Flip-Chip-Anordung montiert sind. In diesem Fall ist das Substrat kein Bestandteil des Halbleiterbauelements. Eine derartige Anordnung ist in Andrew Sawle: "DirektFET – A Proprietary New Source Mounted Power Package for Board Mounted Power", International Rectifier, Oxted, Surrey, England, www.irf.com/technicalinfo/whitepaper/directfet.pdf, 2004 beschrieben. Diese Veröffentlichung beschreibt ein Halbleiterbauelement, das auf einer Seite lötbare Metallisierungen aufweist, die über ihre ganze Fläche mit korrespondierenden Metallisierungen einer Leiterplatte verlötet sind.
  • 1 zeigt einen Abschnitt eines Halbleiterbauelements gemäß dem Stand der Technik mit einem einstückig ausgebildeten Anschlusskontakt 10. Der dargestellte Halbleiterchip 1 ist beispielhaft als MOSFET dargestellt.
  • Der Halbleiterchip 1 umfasst eine hoch n-dotierte Drain-Zone 11, auf der eine schwach n-dotierte Driftzone 14 angeordnet ist. In die Driftzone 14 sind mehrere p-dotierte Bodyzonen 15 eingebettet, in die wiederum stark n-dotierte Source-Zonen 16 eingebettet sind. Die Bodyzonen 15 sowie die Source-Zonen 16 sind an der der Drain-Zone 11 abgewandten Seite der Driftzone 14 angeordnet. Eine Gate-Elektrode 12 ist isoliert durch eine Isolationsschicht 17 gegenüber den Halbleiterzonen 14, 15, 16 angeordnet. Eine einstückig ausgebildete Metallisierung 10 kontaktiert die verschiedenen Source-Zonen 16 und bildet deren Anschlusskontakt 10. Der Anschlusskontakt 10 ist im Wesentlichen flächig ausgebildet und gegenüber der Gate-Elektrode 12 isoliert. Die Gate-Elektrode 12 ist dabei so ausgestaltet, dass Aussparungen für den Anschlusskontakt 10 zu den Source-Zonen 16 vorhanden sind.
  • Eine verkleinerte Darstellung des Halbleiterchips 1 gemäß 1 ist in 2 schematisiert dargestellt. Der Halbleiterchip 1 weist auf seiner Vorderseite 19 ganzflächig und einstückig ausgebildete Anschlusskontakte 10, 13 auf. Der Anschlusskontakt 10 entspricht dem bereits aus 1 bekannten Anschlusskontakt 10 und ist elektrisch leitend und ganzflächig mit den dort dargestellten Source-Zonen 16 verbunden. Ein weiterer Anschlusskontakt 13 stellt den Gate-Anschluss des Halbleiterchips 1 dar, der elektrisch leitend mit der in 1 dargestellten Gate-Elektrode 12 verbunden ist. Die Verbindung eines solchen Halbleiterchips 1 mit einem Substrat erfolgt üblicherweise mittels einer ganzflächig auf den Anschlusskontakt 10 aufgebrachten Lotschicht.
  • Eine derartige Anordnung weist den Nachteil auf, dass die insbesondere bei Leistungshalbleiterbauelementen im Halbleiterchip entstehende erhebliche Verlustwärme über die lötbaren Metallisierungsflächen auf die Lotschicht und die Leiterplatte übertragen wird. Hierdurch kann die Temperatur des Lotes über dessen Schmelzpunkt steigen, was zu einer Beeinträchtigung der betreffenden Lötverbindung führen kann.
  • Ebenso kann es zu Beschädigungen der Leiterplatte kommen, wenn deren Temperatur zu hohe Werte erreicht. Beispielsweise weist FR4, ein typisches für derartige Leiterplatten verwendetes Material mit vier Kupferschichten, eine zulässige Höchsttemperatur von ca. 110°C auf. Alternative Materialien mit einer höheren zulässigen Höchsttemperatur sind zwar verfügbar, jedoch sehr teuer.
  • Anstelle der erwähnten Lötverbindung ist es grundsätzlich auch möglich, eine Bondverbindung beispielsweise aus Gold oder Aluminium einzusetzen. Jedoch weisen auch derartige Bondverbindungen verhältnismäßig niedrige zulässige Maximaltemperaturen von etwa 150°C bei Gold und etwa 175°C bei Aluminium als Bondmaterialien auf.
    •
  • Es ist daher die Aufgabe der vorliegenden Erfindung, ein Halbleiterbauelement bereitzustellen, bei dem die über einen bestimmten Anschlusskontakt abgeführte Wärme auf einen vorgegebenen Wert begrenzt ist.
  • Diese Aufgabe wird durch ein Halbleiterbauelement gemäß Anspruch 1 gelöst. Vorteilhafte Ausführungsformen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Das erfindungsgemäße Halbleiterbauelement umfasst einen Halbleiterchip, auf dem aufeinanderfolgend ein einstückig ausgebildeter, flächiger Anschlusskontakt, eine den Anschlusskontakt kontaktierende, strukturierte Metallisierungsschicht und eine vorzugsweise ebenfalls strukturierte Verbindungsschicht angeordnet sind. Die strukturierte Metallisierungsschicht und die Verbindungsschicht bilden dabei eine elektrisch leitende Kontaktschicht.
  • Mittels dieser Kontaktschicht ist es möglich, den Halbleiterchip elektrisch leitend mit einem Träger, beispielsweise mit einem zum Halbleiterbauelement gehörenden Chipträger oder mit einer nicht zum Halbleiterbauelement gehörenden Leiterplatte in Kontakt zu bringen. Durch die Strukturierung der aus der Metallisierungsschicht und aus der Verbindungsschicht gebildeten Kontaktschicht ist die Kontaktfläche zur Herstellung der elektrisch leitenden Verbindung des Anschlusskontaktes mit dem Träger gegenüber einer ganzflächigen Kontaktschicht reduziert. Durch die Strukturierung der Metallisierung lässt sich der maximal erreichbare Wärmeübertrag vom Halbleiterchip auf die Verbindungsschicht bzw. den Chipträger gezielt einstellen.
  • Der thermische Übergangswiderstand der strukturierten Metallisierungsschicht nimmt mit zunehmender Dicke der Metallisierungsschicht sowie mit zunehmenden Verhältnis aus maximal möglicher Kontaktfläche und tatsächlicher Kontaktfläche zu. Typische Werte für das Verhältnis aus maximal möglicher Kontaktfläche, also der Fläche des Anschlusskontaktes, und der tatsächlichen Kontaktfläche liegen zwischen 10:1 und 50:1.
  • Die aus der Metallisierungsschicht und der Verbindungsschicht gebildete Kontaktschicht weist infolge der Strukturierung zumindest der Metallisierungsschicht Aussparungen auf, die entweder mit Luft oder einem thermisch schlecht leitenden Material, beispielsweise einem Imid ganz oder teilweise gefüllt sind. Sind diese Aussparungen mit einem festen Material ausgefüllt, so bildet dieses Material eine ebenfalls strukturierte, thermisch isolierende Schicht, die auf den Anschlusskontakt aufgebracht ist. Das Material der thermisch isolierenden Schicht ist dabei so gewählt, dass dessen spezifische Wärmeleitfähigkeit geringer ist als die spezifische Wärmeleitfähigkeit der strukturierten Kontaktschicht.
  • Die strukturierte Kontaktschicht ist dazu vorgesehen, den Anschlusskontakt elektrisch leitend mit einem Träger zu verbinden. Dieser Träger kann beispielsweise als Chip-Träger oder als Leiterplatte (PCB) ausgebildet sein.
    •
  • Die Erfindung wird nachfolgend anhand von Figuren näher erläutert.
  • 1 zeigt einen Abschnitt eines Halbleiterchips mit einer einstückig ausgebildeten Metallisierung gemäß dem Stand der Technik im Querschnitt.
  • 2 zeigt eine verkleinerte Darstellung des vollständigen Halbleiterchips gemäß 1 in Querschnitt.
  • 3 zeigt einen Vertikalschnitt durch ein erfindungsgemäßes Halbleiterbauelement mit einem geteilten Chip-träger, das auf eine Leiterplatte montiert ist.
  • 4 zeigt einen Horizontalschnitt durch die strukturierte Metallisierungsschicht des erfindungsgemäßen Halbleiterbauelements gemäß 3.
  • 5 zeigt einen vergrößerten Ausschnitt des erfindungsgemäßen Halbleiterbauelements gemäß 3 im Querschnitt.
  • 6 zeigt einen Vertikalschnitt durch ein weiteres erfindungsgemäßes Halbleiterbauelement, das keinen Chipträger aufweist und das auf einer auf eine Leiterplatte montiert ist.
  • 7 zeigt einen Horizontalschnitt durch die strukturierte Metallisierungsschicht des erfindungsgemäßen Halbleiterbauelements gemäß 6.
  • 8 zeigt einen Horizontalschnitt durch die strukturierte Metallisierungsschicht eines erfindungsgemäßen Halbleiterbauelements, bei dem der mit einem Anschlusskontakt elektrisch leitend verbundene Ab schnitt der strukturierten Metallisierung einstückig ausgebildet ist.
  • 9 zeigt einen vergrößerten Ausschnitt des erfindungsgemäßen Halbleiterbauelements, bei dem die strukturierte Metallisierungsschicht mehrere Teilschichten umfasst.
  • In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugzeichen gleiche Teile mit gleicher Bedeutung.
  • 3 zeigt einen vertikalen Schnitt durch ein erfindungsgemäßes Halbleiterbauelement. Dieses Halbleiterbauelement umfasst einen Halbleiterchip 1, auf dessen Vorderseite 19 ein vorzugsweise flächig ausgebildeter Anschlusskontakt 10 angeordnet ist. Ein optionaler weiterer Anschlusskontakt 13, der im vorliegenden Ausführungsbeispiel einen Steueranschluss des Halbleiterchips 1 darstellt, ist ebenfalls auf der Vorderseite 19 des Halbleiterchips 1 angeordnet. Die Anschlusskontakte 10 und 13 sind beispielsweise als Metallisierungen, z.B. aus Aluminium, ausgebildet. Der Halbleiterchip 1 mit den Anschlusskontakten 10 und 13 entspricht beispielsweise einem Halbleiterchip gemäß 2, ist jedoch im Vergleich zu diesem um 180° in eine Flip-Chip-Position gedreht.
  • Bei dem in dem Halbleiterchip 1 realisierten Bauelement kann es sich um beliebige Halbleiterbauelemente, beispielsweise um MOSFETs oder IGBTs, handeln, die zumindest einen Anschlusskontakt 10 aufweisen. Der Aufbau des erfindungsgemäßen Halbleiterbauelements ist insbesondere für Leistungshalbleiterbauelemente relevant, da bei diesen die auftretenden Verlustleistungen sowie die dadurch hervorgerufenen Temperaturen besonders hoch sind.
  • Erfindungsgemäß sind auf dem Anschlusskontakt 10 des Halbleiterchips 1 eine strukturierte Metallisierungsschicht 30 und eine Verbindungsschicht 31 angeordnet. Die Verbindungsschicht 31 kann sowohl unstrukturiert als auch strukturiert sein. Bevorzugt sind die strukturierte Metallisierungsschicht 30 und die Verbindungsschicht 31 – wie dargestellt – identisch strukturiert.
  • Die Metallisierungsschicht 30 und die Verbindungsschicht 31 bilden zusammen eine elektrisch leitende Kontaktschicht 32, deren Aufgabe es ist, den Anschlusskontakt 10 mit einem Chipträger zu verbinden. In dem Beispiel nach 3 ist der Anschlusskontakt 10 mit einem ersten Chipträgerteil 20 eines geteilten, zwei Chipträgerteile 20, 21 aufweisenden Chipträgers verbunden.
  • Infolge der Strukturierung der Metallisierungsschicht 30 und der Verbindungsschicht 31 sind in der Kontaktschicht 32 Aussparungen ausgebildet, die entweder mit Luft oder einem Gas, beispielsweise einem Schutzgas, oder wie dargestellt, mit einem Isolator aus thermisch isolierendem Material, ganz oder teilweise gefüllt sein können. Ein thermisch isolierendes Material kann sowohl organische Materialien wie z.B. ein Imid oder eine Pressmasse, oder anorganische Materialien wie z.B. ein Oxid, insbesondere ein Metalloxid oder ein Halbleiteroxid, aufweisen oder aus diesen Materialien gebildet sein. Anstelle fester Materialien kann als thermisch isolierendes Material auch ein Gas, z.B. Luft oder ein Schutzgas, verwendet werden.
  • Der in den Aussparungen der strukturierten Kontaktschicht 32 angeordnete Isolator bildet somit eine strukturierte Isolatorschicht 40, die insbesondere auf dem Anschlusskontakt 10 angeordnet ist. Diese strukturierte Isolatorschicht 40 erstreckt sich in lateraler Richtung bevorzugt über die gesamte Breite des Halbleiterchips 1. In vertikaler Richtung erstreckt sich die strukturierte Isolatorschicht 40 ausgehend von der Vorderseite 19 des Halbleiterchips 1 bevorzugt entweder bis zur Grenzebene zwischen der strukturierten Metallisierungsschicht 30 und der strukturierten Verbindungsschicht 31 oder bis zu der der Vorderseite 19 abgewandten Seite der strukturierten Verbindungsschicht 31. Grundsätzlich sind jedoch auch alle anderen Dicken der Isolatorschicht 40 bis hin zur Dicke der Kontaktschicht zulässig.
  • Die strukturierte Isolatorschicht 40 dient, sofern sie aus festem Material gebildet ist, insbesondere dazu, die Strukturierung der strukturierten Metallisierungsschicht 30 zu erhalten, wenn die strukturierte Metallisierungsschicht 30 aufschmelzende Metalle oder Legierungen aufweist, bei denen die Gefahr besteht, dass sie z.B. beim Löten über ihren Schmelzpunkt erhitzt und aufgeschmolzen werden. Ohne strukturierte Isolatorschicht 40 würde dann die ursprüngliche Strukturierung der Metallisierungsschicht 30 verloren gehen.
  • Wegen der thermisch isolierenden Eigenschaften der Isolatorschicht 40 fließt der für die Erwärmung des ersten Chipträgerteils 20 verantwortliche Wärmestrom im Wesentlichen vom Anschlusskontakt 10 über den Bereich der strukturierten Kontaktschicht 32, der den Anschlusskontakt 10 mit dem ersten Chipträgerteil 20 elektrisch leitend verbindet.
  • Die strukturierte Metallisierungsschicht 30 und optional auch die strukturierte Verbindungsschicht 31 werden bereits bei der Herstellung des Halbleiterchips 1 erzeugt. Weist dabei die Vorderseite 19 des Halbleiterchips 1 mehrere gegeneinander isolierte Anschlusskontakte – in dem Ausführungsbeispiel die Anschlusskontakte 10 und 13 – auf, ist für jeden dieser Anschlusskontakte 10, 13 eine eigene Kontaktschicht vorhanden. Diese Kontaktschichten sind gegeneinander isoliert und in 3 als Abschnitte 51, 52 der Kontaktschicht 30, 31 dargestellt.
  • Die jeweiligen Abschnitte 51, 52 sind seitlich durch die lateralen Abmessungen des betreffenden Anschlusskontaktes 10, 13 begrenzt. Der erste und der zweite Abschnitt 51, 52 der strukturierten Kontaktschicht 30 sind elektrisch voneinander isoliert, wobei der erste Abschnitt 51 den Anschlusskontakt 10 mit dem ersten Chipträgerteil 20 und der zweite Abschnitt 52 den Anschlusskontakt 13 mit dem zweiten Chipträgerteil 21 elektrisch leitend verbindet.
  • Die elektrisch leitend mit den Anschlusskontakten 10, 13 verbundenen Chipträgerteile 20 bzw. 21 dienen ebenso wie ein Kontaktbügel 22, der die der Vorderseite 19 gegenüberliegende Rückseite des Halbleiterchips 1 kontaktiert, zum Kontaktieren des Halbleiterbauelements von außen. Im vorliegenden Ausführungsbeispiel liegt der erste Chipträgerteil 20 auf Source- und der Kontaktbügel 22 auf Drain-Potential. Der zweite Chipträgerteil 21 bildet entsprechend den Gate-Anschluss.
  • Um den Halbleiterchip 1 gegen eindringende Feuchtigkeit und Verschmutzung zu schützen, ist der Halbleiterchip 1 zumindest abschnittweise von einer Passivierungsschicht 41 umgeben. Diese Passivierungsschicht 41 umschließt bevorzugt auch die ersten und zweiten Chipträgerteile 20, 21 abschnittweise, um diese mechanisch zu stabilisieren. Des weiteren ist das Halbleiterbauelement optional von einer Pressmasse 42 umgeben, die das Gehäuse des Halbleiterbauelements bildet.
  • Für die thermische Isolatorschicht 40, die Passivierungsschicht 41 sowie die Pressmasse 42 können gleiche oder unterschiedliche Materialien verwendet werden. Für die Passivierungsschicht 41 eignen sich bevorzugt Materialien mit geringer spezifischer Wärmeleitfähigkeit. Prinzipiell kann das Material der Isolatorschicht 40 auch elektrisch leitend sein, jedoch ist dann sicherzustellen, dass zwischen den Anschlusskontakten 10 und 13 keine Kurzschlüsse entstehen oder dass sich störende Kriechströme bilden.
  • Kontaktiert eine thermisch isolierende, jedoch elektrisch leitende Isolatorschicht 40 mehrere Anschlusskontakte 10, 13 des Halbleiterchips 1, dann ist sie vorzugsweise so strukturiert, dass sie zumindest zwei voneinander beabstandete und elektrisch voneinander isolierte Bereiche aufweist. Dabei ist der eine Bereich elektrisch leitend mit dem Anschlusskontakt 10 und der andere elektrisch leitend mit dem Anschlusskontakt 30 verbunden.
  • Das in 3 dargestellte Halbleiterbauelement ist unter Verwendung des Chipträgers auf eine Leiterplatte 100 aufgelötet. Grundsätzlich eignet sich als Leiterplatte 100 jedes mit einer Metallisierung versehene Substrat wie z.B. ein PCB (PCB = Printed Circuit Board) oder ein Keramiksubstrat.
  • Ein vergrößerter Ausschnitt des erfindungsgemäßen Halbleiterbauelements gemäß 3 ist in 5 dargestellt. Der Abschnitt zeigt den Halbleiterchip 1, auf dessen Vorderseite 19 eine Metallisierung 10 aufgebracht ist. Diese Metallisierung 10 ist elektrisch leitend mit einem ersten Chipträgerteil 20 verbunden. Diese elektrisch leitende Verbindung ist durch eine Kontaktschicht 32 der Dicke d0 hergestellt, die die strukturierte Metallisierungsschicht 30 mit der Dicke d1 und die strukturierte Verbindungsschicht 31 mit der Dicke d2 umfasst. Auf der dem Halbleiterchip 1 abgewandten Seite des ersten Chipträgerteils 20 ist das Halbleiterbauelement mittels einer Lotschicht 101 mit der Metallisierung 99 einer Leiterplatte 100 elektrisch leitend verbunden.
  • Eine Begrenzung des Wärmestroms vom Anschlusskontakt 10 zum ersten Chipträgerteil 20 kann neben dem Grad der Strukturierung der strukturierten Metallisierungsschicht 30 auch über deren Dicke d1 erfolgen. Der Wärmestrom nimmt dabei mit zunehmender Dicke d1 der strukturierten Metallisierung 10 ab. Die Dicken d1 der strukturierten Metallisierungsschicht 30 liegen vorzugsweise über 10 μm, besonders bevorzugt zwischen 10 μm und 100 μm. Geeignete Materialien für die strukturierte Metallisierungsschicht 30 sind festbleibende Metalle wie beispielsweise Aluminium, Kupfer, Nickel, Titan, Silber, Gold und Chrom. Alternativ kann die strukturierte Metallisierungsschicht 30 auch aus aufschmelzenden Metallschichten wie z.B.
  • Zinn (Sn), Wismut (Bi) oder Legierungen aus Zinn/Silber (AgSn), Zinn/Gold (AuSn), Zinn/Blei (PbSn), Wismut/Blei (BiSn), Gold/Silizium (AuSi), Gold/Germanium (AuGe) oder Silber/Indium (AgIn) gebildet sein. Im Sinne dieser Anmeldung werden Metalle oder Legierungen mit einem Schmelzpunkt von kleiner oder gleich 400°C als aufschmelzend betrachtet. Entsprechend werden Metalle oder Legierungen mit einem Schmelzpunkt von über 400°C als festbleibend angesehen.
  • Ebenso sind auch Kombinationen festbleibender und aufschmelzender Metalle möglich. Beispielsweise kann die strukturierte Metallisierungsschicht 30 aus mehreren festbleibenden und/oder aufschmelzenden Teilschichten aus jeweils einem beliebigen Metall oder einer beliebigen Legierung gebildet sein, wobei vorzugsweise festbleibende und aufschmelzende Metalle bzw. Legierungen abwechselnd aufeinanderfolgend angeordnet sind. Dabei weist die strukturierte Metallisierungsschicht 30 wenigstens eine, bevorzugt eine bis zehn Teilschichten auf.
  • Für die strukturierte Metallisierungsschicht 30 wird bevorzugt ein Material verwendet, das elektrisch gut leitend ist, und das einen Schmelzpunkt aufweist, der höher ist als der Schmelzpunkt der Lotschicht 101. Ist die strukturierte Verbindungsschicht 31 ebenfalls als Lotschicht, beispielsweise aus einem Diffusionslot, ausgebildet, so liegt der Schmelzpunkt der strukturierten Metallisierungsschicht 30 bevorzugt höher als der Schmelzpunkt der strukturierten Verbindungsschicht 31. Der Schmelzpunkt der strukturierten Metallisierungsschicht 30 liegt vorzugsweise über 260°C. Umgekehrt können die strukturierte Metallisierungsschicht 30 beispielsweise aus einem Diffusionslot und die Verbindungsschicht 31 aus einem festbleibenden Metall gebildet sein, so dass beim Löten zunächst das Diffusionslot aufschmilzt, so dass das normalerweise festbleibende Metall der Verbindungsschicht 31 durch Einwirkung des Diffusionslotes ebenfalls aufschmilzt und sich beispielsweise mit dem ersten Chipträgerteil 20 oder der Metallisierung einer Leiterplatte verbindet.
  • Auch die strukturierte Verbindungsschicht 31 kann in gleicher Weise wie die strukturierte Metallisierungsschicht 30, d.h. durch ihre Dicke, ihren Strukturierungsgrad und durch das verwendete Material, zur Begrenzung des Wärmestroms von einem Anschlusskontakt zu einem Chipträger 20, 21 oder zu einer Leiterplatte 100 eingesetzt werden.
  • 4 zeigt einen Horizontalschnitt durch die strukturierte Metallisierungsschicht 30 des erfindungsgemäßen Halbleiterbauelements gemäß 3 in einer dort dargestellten Ebene A. Gestrichelt dargestellt sind die Projektionen 51, 52 der oberhalb der dargestellten Schnittebene angeordneten Anschlusskontakte 10 und 13. Diese gestrichelt dargestellten Abschnitte 51, 52 kennzeichnen die maximal mit den betreffenden Anschlusskontakten 10, 13 kontaktierbaren Abschnitte 51, 52 der strukturierten Metallisierungsschicht 30.
  • Prinzipiell kann der Anschlusskontakt 10 über seine gesamte Fläche mit dem ersten Chipträgerteil 20 elektrisch leitend kontaktiert werden. Da jedoch die Kontaktierung mittels der Metallisierungsschicht 30 erfolgt und da diese auch innerhalb der lateralen Grenzen des Anschlusskontaktes 10, also innerhalb des von der gestrichelten Linie 51 begrenzten Abschnittes der Metallisierungsschicht 30 strukturiert ist, ist die tatsächliche Kontaktfläche gegenüber der maximalen möglichen Kontaktfläche reduziert.
  • Im vorliegenden Ausführungsbeispiel weist die strukturierte Metallisierungsschicht 30 innerhalb ihres gestrichelt dargestellten Abschnitts 51 beispielhaft 17 identische, paarweise voneinander beabstandete, rechteckige Inseln der Breite b und der Länge l auf. Die elektrische Kontaktierung des Anschlusskontakts 10 mit dem in 3 dargestellten ersten Chipträgerteil 20 erfolgt über diese 17 Inseln. Die tatsächliche Kontaktfläche beträgt 17·b·l und ist damit gegenüber der maximal möglichen Kontaktfläche reduziert, wodurch sich auch der Wärmeübertrag vom Bereich des Anschlusskontaktes 10 auf die Verbindungsschicht 31 und den ersten Chipträgerteil 20 reduziert. Das Verhältnis zwischen maximal möglicher Kontaktfläche und tatsächlicher Kontaktfläche ist damit größer als 1, bevorzugt größer als 10. Besonders bevorzugte Werte dieses Verhältnisses liegen zwischen 10 und 50.
  • Im vorliegenden Ausführungsbeispiel kontaktiert der innerhalb des gestrichelt dargestellten Bereichs 52 angeordnete Abschnitt der strukturierten Metallisierungsschicht 30 den in 3 dargestellten Anschlusskontakt 13 mit dem ebenfalls in 3 gezeigten zweiten Chipträgerteil 21. Durch die Strukturierung der Metallisierungsschicht 30 sind innerhalb der Metallisierungsschicht 30 Aussparungen vorhanden, die bevorzugt zumindest teilweise mit thermisch isolierenden Material, beispielsweise einem Imid, gefüllt sind. Besonders bevorzugt bildet das thermisch isolierende Material eine Isolatorschicht 40, die sich in lateraler Richtung im Wesentlichen bis an die Kanten des Halbleiterchips 1 erstreckt.
  • Die in 3 dargestellte Ansicht des erfindungsgemäßen Halbleiterbauelements entspricht einem Vertikalschnitt durch die in 4 dargestellte Ebene B.
  • 6 zeigt einen Vertikalschnitt durch ein weiteres bevorzugtes Ausführungsbeispiel eines Halbleiterbauelements. Die dargestellte Ansicht entspricht einem Querschnitt durch das Halbleiterbauelement gemäß 7 in der dort dargestellten Ebene D.
  • Der Aufbau des Halbleiterchips 1 entspricht im Wesentlichen dem bereits aus den 2 und 3 bekannten Aufbau. Die Halbleiterbauelemente gemäß den 3 und 6 unterscheiden sich vor allem dadurch, dass das Halbleiterbauelement gemäß 3 einen ersten Chipträgerteil 20 und einen zweiten Chipträgerteil 21 aufweist, die jeweils elektrisch leitend mit dem Anschlusskontakt 10 bzw. dem Anschlusskontakt 13 verbunden sind. Im Unterschied dazu weist das Halbleiterbauelement gemäß 6 keine entsprechenden Chipträgerteile auf. Vielmehr ist die Verbindungsschicht 31 des mit einer Leiterplatte 100 verbundenen erfindungsgemäßen Halbleiterbauelements unmittelbar mit einer nicht näher dargestellten Metallisierung der Leiterplatte 100 verbunden.
  • Diese Verbindung kann beispielsweise als Lotverbindung oder als Bondverbindung ausgebildet sein. Im Falle einer Lotverbindung ist die Verbindungsschicht 31 aus einem Lot, beispielsweise einem Diffusionslot, bevorzugt einem Weichlot wie z.B. einem Blei-Zinn-Lot, gebildet. Bei einer Bondverbindung hingegen besteht die Verbindungsschicht 31 bevorzugt aus einem Bondmetall, beispielsweise Gold, Aluminium oder einer Legierung dieser Metalle.
  • Die Verbindungsschicht 31 kann des weiteren auch als Oxidationsschutz oder zur Benetzungsoptimierung verwendet werden. Als Oxidationsschutz eignen sich insbesondere Edelmetalle, beispielsweise Gold, Silber oder Legierungen dieser Metalle. Eine Benetzungsoptimierung kann mit aufschmelzenden Metallen, bevorzugt mit Zinn oder Zinnlegierungen erreicht werden. Ebenso ist eine Kombination aus Oxidationsschutz und Benetzungsoptimierung möglich, wenn die Verbindungsschicht 31 Legierungen aus einem Edelmetall und einem aufschmelzenden Metall aufweist. Besonders bevorzugt sind hierfür Legierungen aus Gold und Zinn oder aus Silber und Zinn.
  • Ein Horizontalschnitt durch dieses Halbleiterbauelement in einer Ebene C im Bereich der strukturierten Metallisierungsschicht 30 ist in 7 dargestellt. Die Darstellung entspricht der bereits aus 4 bekannten Darstellung. Unterschiede bestehen lediglich darin, dass der Kontaktbügel 22 des Halbleiterbauelements gemäß 7 eine andere Geometrie aufweist und dass sich bei dem Halbleiterbauelement gemäß 7 die das Gehäuse bildende Pressmasse nicht bis in die dargestellte Schnittebene erstreckt. Wie bei allen erfindungsgemäßen Bauelementen ist ein Gehäuse, beispielsweise aus einer Pressmasse 42, optional. Weist das Halbleiterbauelement kein Gehäuse auf oder ist ein Gehäuse an geeigneter Stelle ausgespart, so kann beispielsweise der Kontaktbügel 22 in den nicht von einem Gehäuse bedeckten Bereichen mit einem Kühlkörper kontaktiert werden.
  • 8 zeigt ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelements. Die Darstellung zeigt, ebenso wie die 4 und 7, einen Horizontalschnitt im Bereich der strukturierten Metallisierungsschicht 30. Anders als bei den Halbleiterbauelementen gemäß den 4 und 7 ist die strukturierte Metallisierungsschicht 30 innerhalb des gestrichelt dargestellten Bereichs 51 einstückig ausgebildet. Ebenso wie bei den vorhergehenden Ausführungsbeispielen stellt ein Abschnitt 51 der strukturierten Metallisierungsschicht 30 die maximal mögliche Kontaktfläche eines dem aus den 3 und 6 bekannten Anschlusskontakt 10 entsprechenden Anschlusskontakt dar. Die tatsächliche Kontaktfläche ist kleiner als die maximal mögliche Kontaktfläche und entspricht der Fläche der strukturierten Metallisierungsschicht 30 innerhalb des Abschnitts 51. Für das Verhältnis der maximal möglichen Kontaktfläche zur tatsächlichen Kontaktfläche gelten die bereits anhand der Beschreibung in 4 erwähnten Werte.
  • Eine bevorzugte Ausführungsform eines erfindungsgemäßen Halbleiterbauelements ist in 9 gezeigt. Die strukturierte Metallisierungsschicht 30 mit einer Dicke d1 umfasst mehrere Teilschichten 301–309, deren Gesamtzahl prinzipiell beliebig ist und die bevorzugt zwischen 1 und 10 liegt.
  • Gemäß einer bevorzugten Ausführungsform sind die Teilschichten 301, 303, 305, 307 und 309 festbleibend, weisen also einen Schmelzpunkt von über 400°C auf, während die Teilschich ten 302, 304, 306 und 308 aufschmelzend sind und entsprechend einen Schmelzpunkt von kleiner oder gleich 400°C aufweisen.
  • Dabei sind auf den Anschlusskontakt 10 zunächst die festbleibende strukturierte Teilschicht 301, und dann aufeinanderfolgendend die Teilschichten 302, 303, 304, 305, 306, 307, 308 und 309 aufgebracht, so dass aufschmelzende und festbleibende Teilschichten einander abwechseln.
  • Bei der dem Anschlusskontakt 10 am nächsten gelegenen Teilschicht kann es sich – wie dargestellt bei der Teilschicht 301 – um eine festbleibende, oder alternativ um eine aufschmelzende Teilschicht handeln. Auch die der Verbindungsschicht 31 am nächsten gelegene Teilschicht kann – wie die dargestellte Teilschicht 309 – festbleibend, oder alternativ auch aufschmelzend sein.
  • Grundsätzlich können jedoch auch zwei oder mehrere festbleibende Teilschichten aneinander angrenzen. Dasselbe gilt ebenso für zwei oder mehrere aufschmelzende Teilschichten. Des weiteren können unterschiedliche Teilschichten sowohl gleiche als auch verschiedene Dicken aufweisen.
  • Die Teilschicht 309 und der erste Chipträgerteil 20 sind durch eine zwischen diesen angeordnete Verbindungsschicht 31 der Dicke d2 miteinander verbunden.
  • Der Abstand d0 zwischen dem Anschlusskontakt 10 und dem Chipträger 20 ist insbesondere durch die Dicke d1 der strukturierten Metallisierungsschicht 30 sowie durch die Dicke d2 der Verbindungsschicht 31 bestimmt. Durch den Abstand d0 sowie durch die Auswahl der die strukturierte Metallisierungsschicht 30 und die Verbindungsschicht 31 bildenden Materialien kann der thermische Übergangswiderstand zwischen dem Anschlusskontakt 10 und dem ersten Chipträgerteil 20 sowie einer mit dem Chipträgerteil 20 verbundenen Leiterplatte eingestellt werden. Entsprechendes gilt auch für den thermischen Übergangswiderstand zwischen dem Anschlusskontakt 10 und einer mit diesem verbundenen Leiterplatte, wenn das Halbleiterbauelement – wie beispielsweise das Halbleiterbauelement gemäß 6 – keinen Chipträger aufweist.
    • 1
    Halbleiterchip
    10
    Anschlusskontakt
    11
    Drain-Zone
    12
    Gateelektrode
    13
    Anschlusskontakt
    14
    Driftzone
    15
    Bodyzone
    16
    Source-Zone
    17
    Oxid
    19
    Vorderseite des Halbleiterchips
    20
    Erster Chipträgerteil
    21
    Zweiter Chipträgerteil
    22
    Kontaktbügel
    30
    strukturierte Metallisierungsschicht
    31
    strukturierte Verbindungsschicht
    32
    strukturierte Kontaktschicht
    40
    Isolator
    41
    Passivierung
    42
    Pressmasse
    43
    Hohlraum
    51
    Erster Abschnitt der strukturierten
    Metallisierungsschicht
    52
    Zweiter Abschnitt der strukturierten
    Metallisierungsschicht
    99
    Metallisierung der Leiterplatte
    100
    Leiterplatte
    101
    Lotschicht
    302, 304, 306,
    308,
    aufschmelzende Teilschicht
    301, 303, 305,
    307, 309
    festbleibende Teilschicht

Claims (18)

  1. Halbleiterbauelement mit einem Halbleiterchip (1), auf dem aufeinanderfolgend – ein einstückig ausgebildeter Anschlusskontakt (10), – eine den Anschlusskontakt (10) kontaktierende, strukturierte Metallisierungsschicht (30) und – eine Verbindungsschicht (31) angeordnet sind, wobei die strukturierte Metallisierungsschicht (30) und die strukturierte Verbindungsschicht (31) eine elektrisch leitende Kontaktschicht (32) bilden.
  2. Halbleiterbauelement nach Anspruch 1, bei dem das Verhältnis zwischen der Fläche des Anschlusskontaktes (10) und der Fläche der strukturierten Metallisierungsschicht (30) größer ist als 10:1.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, bei dem die strukturierte Verbindungsschicht (31) aus einem Lot oder einem Bondmetall gebildet ist.
  4. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die strukturierte Verbindungsschicht (31) aus einem Diffusionslot gebildet ist.
  5. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem auf dem Anschlusskontakt (10) in Aussparungen der strukturierten Metallisierung (30) eine strukturierte, thermisch isolierende Isolatorschicht (40) angeordnet ist.
  6. Halbleiterbauelement nach Anspruch 5, bei dem die spezifische Wärmeleitfähigkeit der strukturierten Isolatorschicht (40) geringer ist als die spezifische Wärmeleitfähigkeit der Kontaktschicht (32).
  7. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die Kontaktschicht (32) und der Anschlusskontakt (10) elektrisch leitend mit einem Träger (20, 21, 100) verbunden sind.
  8. Halbleiterbauelement Anspruch 7, bei dem der Abstand (d0) zwischen dem Anschlusskontakt (10) und dem Träger (20, 21, 100) größer ist als 10 μm.
  9. Halbleiterbauelement Anspruch 7 oder 8, bei dem der Träger als Chipträger (20) ausgebildet ist.
  10. Halbleiterbauelement Anspruch 7 oder 8, bei dem der Träger als Leiterplatte (100) ausgebildet ist.
  11. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die Verbindungsschicht (31) strukturiert ist.
  12. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die Metallisierungsschicht (30) und die Verbindungsschicht (31) identisch strukturiert sind.
  13. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem der Schmelzpunkt der strukturieren Metallisierungsschicht (30) größer als 260°C.
  14. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die Verbindungsschicht (31) einen Schmelzpunkt von kleiner oder gleich 400°C aufweist.
  15. Halbleiterbauelement nach Anspruch 14, bei dem von jeweils zwei aneinander grenzenden Teilschichten die eine einen Schmelzpunkt von kleiner oder gleich 400°C und die andere einen Schmelzpunkt von über 400°C aufweist.
  16. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die strukturierte Metallisierungsschicht (30) aufeinanderfolgend angeordnete Teilschichten (301–309) aufweist.
  17. Halbleiterbauelement nach Anspruch 16, bei dem die strukturierte Metallisierungsschicht (30) mindestens eine und höchstens zehn Teilschichten (301–309) aufweist.
  18. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die Isolationsschicht (40) ein Imid, eine Pressmasse, ein Oxid, ein Metalloxid, ein Halbleiteroxid, ein Schutzgas oder Luft enthält.
DE102004030042A 2004-06-22 2004-06-22 Halbleiterbauelement mit einem auf einem Träger montierten Halbleiterchip, bei dem die vom Halbleiterchip auf den Träger übertragene Wärme begrenzt ist, sowie Verfahren zur Herstellung eines Halbleiterbauelementes Expired - Fee Related DE102004030042B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004030042A DE102004030042B4 (de) 2004-06-22 2004-06-22 Halbleiterbauelement mit einem auf einem Träger montierten Halbleiterchip, bei dem die vom Halbleiterchip auf den Träger übertragene Wärme begrenzt ist, sowie Verfahren zur Herstellung eines Halbleiterbauelementes
US11/157,691 US8044523B2 (en) 2004-06-22 2005-06-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004030042A DE102004030042B4 (de) 2004-06-22 2004-06-22 Halbleiterbauelement mit einem auf einem Träger montierten Halbleiterchip, bei dem die vom Halbleiterchip auf den Träger übertragene Wärme begrenzt ist, sowie Verfahren zur Herstellung eines Halbleiterbauelementes

Publications (2)

Publication Number Publication Date
DE102004030042A1 true DE102004030042A1 (de) 2006-01-19
DE102004030042B4 DE102004030042B4 (de) 2009-04-02

Family

ID=35507877

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004030042A Expired - Fee Related DE102004030042B4 (de) 2004-06-22 2004-06-22 Halbleiterbauelement mit einem auf einem Träger montierten Halbleiterchip, bei dem die vom Halbleiterchip auf den Träger übertragene Wärme begrenzt ist, sowie Verfahren zur Herstellung eines Halbleiterbauelementes

Country Status (2)

Country Link
US (1) US8044523B2 (de)
DE (1) DE102004030042B4 (de)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006008632A1 (de) * 2006-02-21 2007-08-30 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102006025959A1 (de) * 2006-06-02 2007-12-13 Infineon Technologies Ag Leistungshalbleiteranordnung mit gelöteter Clip-Verbindung und Verfahren zur Herstellung einer solchen
DE102006047761A1 (de) * 2006-10-06 2008-04-10 Infineon Technologies Ag Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102007017831A1 (de) * 2007-04-16 2008-10-30 Infineon Technologies Ag Halbleitermodul
US7476978B2 (en) 2006-05-17 2009-01-13 Infineon Technologies, Ag Electronic component having a semiconductor power device
WO2009030562A1 (de) * 2007-09-04 2009-03-12 Siemens Aktiengesellschaft Verfahren zur herstellung und kontaktierung von elektronischen bauelementen mittels einer substratplatte, insbesondere dcb-keramik-substratplatte
US7541681B2 (en) 2006-05-04 2009-06-02 Infineon Technologies Ag Interconnection structure, electronic component and method of manufacturing the same
DE102004041088B4 (de) * 2004-08-24 2009-07-02 Infineon Technologies Ag Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
US7598603B2 (en) 2006-03-15 2009-10-06 Infineon Technologies Ag Electronic component having a power switch with an anode thereof mounted on a die attach region of a heat sink
US7663212B2 (en) 2006-03-21 2010-02-16 Infineon Technologies Ag Electronic component having exposed surfaces
US7757392B2 (en) 2006-05-17 2010-07-20 Infineon Technologies Ag Method of producing an electronic component
US7759777B2 (en) 2007-04-16 2010-07-20 Infineon Technologies Ag Semiconductor module
DE102006015112B4 (de) * 2005-07-04 2012-09-13 Mitsubishi Denki K.K. Halbleitervorrichtung und elektrisches Leistungshalbleiterprodukt
US8354692B2 (en) 2006-03-15 2013-01-15 Infineon Technologies Ag Vertical semiconductor power switch, electronic component and methods of producing the same
EP2669936A1 (de) * 2012-06-01 2013-12-04 Nxp B.V. Diskrete Halbleiterbauelementverpackung und Herstellungsverfahren
US8815647B2 (en) 2012-09-04 2014-08-26 Infineon Technologies Ag Chip package and a method for manufacturing a chip package
US9099454B2 (en) 2013-08-12 2015-08-04 Infineon Technologies Ag Molded semiconductor package with backside die metallization
US9275878B2 (en) 2013-10-01 2016-03-01 Infineon Technologies Ag Metal redistribution layer for molded substrates
US9373566B2 (en) 2014-03-19 2016-06-21 Infineon Technologies Austria Ag High power electronic component with multiple leadframes
US9487392B2 (en) 2013-07-17 2016-11-08 Infineon Technologies Ag Method of packaging integrated circuits and a molded package
DE102017102035A1 (de) 2017-02-02 2018-08-02 Infineon Technologies Ag Halbleitervorrichtung, Verfahren zum Fertigen einer Halbleitervorrichtung und Verfahren zum Verstärken eines Die in einer Halbleitervorrichtung
US11056458B2 (en) 2018-11-29 2021-07-06 Infineon Technologies Ag Package comprising chip contact element of two different electrically conductive materials
DE102014118837B4 (de) 2014-01-13 2022-08-18 Infineon Technologies Austria Ag Verbindungsstruktur und elektronische Bauteile

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786558B2 (en) * 2005-10-20 2010-08-31 Infineon Technologies Ag Semiconductor component and methods to produce a semiconductor component
US20070215997A1 (en) * 2006-03-17 2007-09-20 Martin Standing Chip-scale package
DE102006031405B4 (de) * 2006-07-05 2019-10-17 Infineon Technologies Ag Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
US8188596B2 (en) * 2007-02-09 2012-05-29 Infineon Technologies Ag Multi-chip module
US8283756B2 (en) * 2007-08-20 2012-10-09 Infineon Technologies Ag Electronic component with buffer layer
JP2010165923A (ja) * 2009-01-16 2010-07-29 Renesas Electronics Corp 半導体装置、及びその製造方法
US8399995B2 (en) * 2009-01-16 2013-03-19 Infineon Technologies Ag Semiconductor device including single circuit element for soldering
US20120175688A1 (en) * 2011-01-10 2012-07-12 International Rectifier Corporation Semiconductor Package with Reduced On-Resistance and Top Metal Spreading Resistance with Application to Power Transistor Packaging
US8896106B2 (en) 2012-07-09 2014-11-25 Infineon Technologies Ag Semiconductor packages having multiple lead frames and methods of formation thereof
US9961798B2 (en) 2013-04-04 2018-05-01 Infineon Technologies Austria Ag Package and a method of manufacturing the same
US9373577B2 (en) * 2013-05-21 2016-06-21 Infineon Technologies Ag Hybrid semiconductor package
US9570379B2 (en) 2013-12-09 2017-02-14 Infineon Technologies Americas Corp. Power semiconductor package with integrated heat spreader and partially etched conductive carrier
US9653386B2 (en) * 2014-10-16 2017-05-16 Infineon Technologies Americas Corp. Compact multi-die power semiconductor package
US9704787B2 (en) 2014-10-16 2017-07-11 Infineon Technologies Americas Corp. Compact single-die power semiconductor package
US9620475B2 (en) 2013-12-09 2017-04-11 Infineon Technologies Americas Corp Array based fabrication of power semiconductor package with integrated heat spreader
US9196577B2 (en) 2014-01-09 2015-11-24 Infineon Technologies Ag Semiconductor packaging arrangement
DE102016109853B4 (de) * 2016-05-30 2021-08-12 Infineon Technologies Ag Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen sowie Verfahren zur Herstellung einer Umverteilungsstruktur
EP3975225A1 (de) * 2020-09-24 2022-03-30 Infineon Technologies Austria AG Halbleitermodul

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10003671A1 (de) * 1999-01-28 2000-08-10 Hitachi Ltd Halbleiter-Bauelement
WO2001024260A1 (en) * 1999-09-24 2001-04-05 Virginia Tech Intellectual Properties, Inc. Low cost 3d flip-chip packaging technology for integrated power electronics modules
DE10102197A1 (de) * 2000-01-18 2001-08-16 Fairchild Semiconductor Corp N Verbessertes Verfahren zum Herstellen eines Chip-Bauelements
US6569764B1 (en) * 1999-08-25 2003-05-27 Hitachi, Ltd. Method of manufacturing a semiconductor package by attaching a lead frame to a semiconductor chip via projecting electrodes and an insulating sheet of resin material
WO2004032198A2 (en) * 2002-10-03 2004-04-15 Fairchild Semiconductor Corporation Method for maintaining solder thickness in flipchip attach packaging processes

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2658532C2 (de) 1976-12-23 1984-02-16 Siemens AG, 1000 Berlin und 8000 München Zwischenträger zur Halterung und Kontaktierung eines Halbleiterkörpers und Verfahren zu dessen Herstellung
US4341594A (en) * 1981-02-27 1982-07-27 General Electric Company Method of restoring semiconductor device performance
US5251806A (en) * 1990-06-19 1993-10-12 International Business Machines Corporation Method of forming dual height solder interconnections
US5154341A (en) * 1990-12-06 1992-10-13 Motorola Inc. Noncollapsing multisolder interconnection
US5418553A (en) * 1993-03-26 1995-05-23 Eastman Kodak Company Thermal print head with optimum thickness of the thermal insulation under-layer and method of designing the same
US5470787A (en) * 1994-05-02 1995-11-28 Motorola, Inc. Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same
JP2000195896A (ja) * 1998-12-25 2000-07-14 Nec Corp 半導体装置
US6198166B1 (en) * 1999-07-01 2001-03-06 Intersil Corporation Power semiconductor mounting package containing ball grid array
US6521982B1 (en) * 2000-06-02 2003-02-18 Amkor Technology, Inc. Packaging high power integrated circuit devices
US6930032B2 (en) * 2002-05-14 2005-08-16 Freescale Semiconductor, Inc. Under bump metallurgy structural design for high reliability bumped packages
US6596619B1 (en) * 2002-05-17 2003-07-22 Taiwan Semiconductor Manufacturing Company Method for fabricating an under bump metallization structure
TW546794B (en) * 2002-05-17 2003-08-11 Advanced Semiconductor Eng Multichip wafer-level package and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10003671A1 (de) * 1999-01-28 2000-08-10 Hitachi Ltd Halbleiter-Bauelement
US6569764B1 (en) * 1999-08-25 2003-05-27 Hitachi, Ltd. Method of manufacturing a semiconductor package by attaching a lead frame to a semiconductor chip via projecting electrodes and an insulating sheet of resin material
WO2001024260A1 (en) * 1999-09-24 2001-04-05 Virginia Tech Intellectual Properties, Inc. Low cost 3d flip-chip packaging technology for integrated power electronics modules
DE10102197A1 (de) * 2000-01-18 2001-08-16 Fairchild Semiconductor Corp N Verbessertes Verfahren zum Herstellen eines Chip-Bauelements
WO2004032198A2 (en) * 2002-10-03 2004-04-15 Fairchild Semiconductor Corporation Method for maintaining solder thickness in flipchip attach packaging processes

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004041088B4 (de) * 2004-08-24 2009-07-02 Infineon Technologies Ag Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
DE102006015112B4 (de) * 2005-07-04 2012-09-13 Mitsubishi Denki K.K. Halbleitervorrichtung und elektrisches Leistungshalbleiterprodukt
US7679197B2 (en) 2006-02-21 2010-03-16 Infineon Technologies Ag Power semiconductor device and method for producing it
DE102006008632B4 (de) * 2006-02-21 2007-11-15 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102006008632A1 (de) * 2006-02-21 2007-08-30 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
US8354692B2 (en) 2006-03-15 2013-01-15 Infineon Technologies Ag Vertical semiconductor power switch, electronic component and methods of producing the same
US7598603B2 (en) 2006-03-15 2009-10-06 Infineon Technologies Ag Electronic component having a power switch with an anode thereof mounted on a die attach region of a heat sink
US7663212B2 (en) 2006-03-21 2010-02-16 Infineon Technologies Ag Electronic component having exposed surfaces
US7541681B2 (en) 2006-05-04 2009-06-02 Infineon Technologies Ag Interconnection structure, electronic component and method of manufacturing the same
US7757392B2 (en) 2006-05-17 2010-07-20 Infineon Technologies Ag Method of producing an electronic component
US7476978B2 (en) 2006-05-17 2009-01-13 Infineon Technologies, Ag Electronic component having a semiconductor power device
DE102006025959B4 (de) * 2006-06-02 2010-03-04 Infineon Technologies Ag Leistungshalbleiteranordnung mit vorderseitig aufgelötetem Clip und Verfahren zur Herstellung einer solchen
DE102006025959A1 (de) * 2006-06-02 2007-12-13 Infineon Technologies Ag Leistungshalbleiteranordnung mit gelöteter Clip-Verbindung und Verfahren zur Herstellung einer solchen
DE102006047761A1 (de) * 2006-10-06 2008-04-10 Infineon Technologies Ag Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102007017831B4 (de) * 2007-04-16 2015-11-12 Infineon Technologies Ag Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
US7759777B2 (en) 2007-04-16 2010-07-20 Infineon Technologies Ag Semiconductor module
US8030131B2 (en) 2007-04-16 2011-10-04 Infineon Technologies Ag Semiconductor module
DE102007017831B8 (de) * 2007-04-16 2016-02-18 Infineon Technologies Ag Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
DE102007017831A1 (de) * 2007-04-16 2008-10-30 Infineon Technologies Ag Halbleitermodul
US8261439B2 (en) 2007-09-04 2012-09-11 Siemens Aktiengesellschaft Method for contacting electronic components by means of a substrate plate
WO2009030562A1 (de) * 2007-09-04 2009-03-12 Siemens Aktiengesellschaft Verfahren zur herstellung und kontaktierung von elektronischen bauelementen mittels einer substratplatte, insbesondere dcb-keramik-substratplatte
US8981566B2 (en) 2012-06-01 2015-03-17 Nxp B.V. Discrete semiconductor device package and manufacturing method
EP2669936A1 (de) * 2012-06-01 2013-12-04 Nxp B.V. Diskrete Halbleiterbauelementverpackung und Herstellungsverfahren
US9263335B2 (en) 2012-06-01 2016-02-16 Nxp B.V. Discrete semiconductor device package and manufacturing method
US8815647B2 (en) 2012-09-04 2014-08-26 Infineon Technologies Ag Chip package and a method for manufacturing a chip package
US9487392B2 (en) 2013-07-17 2016-11-08 Infineon Technologies Ag Method of packaging integrated circuits and a molded package
US9099454B2 (en) 2013-08-12 2015-08-04 Infineon Technologies Ag Molded semiconductor package with backside die metallization
US9275878B2 (en) 2013-10-01 2016-03-01 Infineon Technologies Ag Metal redistribution layer for molded substrates
US9806056B2 (en) 2013-10-01 2017-10-31 Infineon Technologies Ag Method of packaging integrated circuits
DE102014118837B4 (de) 2014-01-13 2022-08-18 Infineon Technologies Austria Ag Verbindungsstruktur und elektronische Bauteile
US9373566B2 (en) 2014-03-19 2016-06-21 Infineon Technologies Austria Ag High power electronic component with multiple leadframes
DE102017102035A1 (de) 2017-02-02 2018-08-02 Infineon Technologies Ag Halbleitervorrichtung, Verfahren zum Fertigen einer Halbleitervorrichtung und Verfahren zum Verstärken eines Die in einer Halbleitervorrichtung
US11056458B2 (en) 2018-11-29 2021-07-06 Infineon Technologies Ag Package comprising chip contact element of two different electrically conductive materials

Also Published As

Publication number Publication date
DE102004030042B4 (de) 2009-04-02
US20060017174A1 (en) 2006-01-26
US8044523B2 (en) 2011-10-25

Similar Documents

Publication Publication Date Title
DE102004030042B4 (de) Halbleiterbauelement mit einem auf einem Träger montierten Halbleiterchip, bei dem die vom Halbleiterchip auf den Träger übertragene Wärme begrenzt ist, sowie Verfahren zur Herstellung eines Halbleiterbauelementes
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
EP0654820B1 (de) Halbleiter-Modul mit konvexer Bodenplatte
DE10246892B4 (de) LED-Matrix mit hoher Strahlungsleistung
DE102011083223B4 (de) Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102005039478B4 (de) Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE102009055691B4 (de) Leistungshalbleitermodul
DE102006060484B4 (de) Halbleiterbauelement mit einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102004021054B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
CH652533A5 (de) Halbleiterbaustein.
WO2006012847A1 (de) Vertikales leistungshalbleiterbauteil mit einem halbleiterchip und verfahren zur herstellung desselben
DE102007012986A1 (de) Vertikaler Halbleiterleistungsschalter, elektronisches Bauelement und Verfahren zu dessen Herstellung
DE112014000862T5 (de) Halbleitervorrichtung
DE2109191A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112017002198T5 (de) Halbleitereinrichtung
DE102007036045A1 (de) Elektronischer Baustein mit zumindest einem Bauelement, insbesondere einem Halbleiterbauelement, und Verfahren zu dessen Herstellung
DE102016115221A1 (de) Verfahren zum Verbinden von mindestens zwei Substraten zur Bildung eines Moduls
DE19646476A1 (de) Verbindungsstruktur
DE102004059389B4 (de) Halbleiterbauelement mit Ausgleichsmetallisierung
DE19902462B4 (de) Halbleiterbauelement mit Chip-on-Chip-Aufbau
WO2007045112A1 (de) Leistungsgehäuse für halbleiterchips und deren anordnung zur wärmeabfuhr
DE102005009164B4 (de) Kontaktanschlussfläche mit Heizerstruktur und Verfahren zum Herstellen oder Betreiben derselben
DE10303103A1 (de) Mikroelektronisches Bauteil

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee