WO2009030562A1 - Verfahren zur herstellung und kontaktierung von elektronischen bauelementen mittels einer substratplatte, insbesondere dcb-keramik-substratplatte - Google Patents

Verfahren zur herstellung und kontaktierung von elektronischen bauelementen mittels einer substratplatte, insbesondere dcb-keramik-substratplatte Download PDF

Info

Publication number
WO2009030562A1
WO2009030562A1 PCT/EP2008/060196 EP2008060196W WO2009030562A1 WO 2009030562 A1 WO2009030562 A1 WO 2009030562A1 EP 2008060196 W EP2008060196 W EP 2008060196W WO 2009030562 A1 WO2009030562 A1 WO 2009030562A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor part
substrate
carrier film
electrically
electrically insulating
Prior art date
Application number
PCT/EP2008/060196
Other languages
English (en)
French (fr)
Inventor
Axel Kaltenbacher
Robert Weinke
Michael Kaspar
Gernot Schimetta
Karl Weidner
Jörg ZAPF
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Priority to JP2010523459A priority Critical patent/JP2010538483A/ja
Priority to EP08802958A priority patent/EP2195832A1/de
Priority to CN2008801137606A priority patent/CN101842887B/zh
Priority to US12/733,507 priority patent/US8261439B2/en
Publication of WO2009030562A1 publication Critical patent/WO2009030562A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Definitions

  • the present invention relates to a method according to the preamble of the main claim, and a device according to the preamble of the independent claim.
  • DCB ceramics direct copper bonding
  • the substrate in which the components are surface-mounted on the DCB ceramics.
  • Contacting can be carried out by means of thick-wire bonding or alternatively by means of the so-called planar contacting according to WO 03030247.
  • planar contacting takes place by laminating an insulating film onto the substrate electronic component, opening of contact windows in particular by means of laser ablation and generating the planar connection by means of galvanically deposited metallization.
  • the object of the present invention is a cost-effective electrical contacting of at least one unhoused electronic component, in particular a power component or semiconductor power component, especially for the high voltage range greater than 1000 volts, with pads for attachment and / or electrical contact on a top and / or bottom ready to put. Furthermore, a high integration density, low-inductance behavior of the contacting, a high current carrying capacity, an effective cooling and / or a high reliability with regard to electrical and thermal cyclic stress shall be created. Electrocycle stress means alternating exposure to low electrical power and high electrical power to a certain number of load cycles.
  • Thermal Zykelbe screwung means the alternate exposure to a low temperature, for example -40 0 C, and a high temperature, for example + 125 ° C, with a certain number of changes in temperature, for example 100 to 1000 Zykeln.
  • Ladder part is an electrical conductor with high electrical conductivity and high current carrying capacity, wherein the conductor is easily machined mechanically, for example by means of punching and / or bending, and plastically deformable.
  • a conductor part can also be referred to as stamped and bent part.
  • a conductor part may be a leadframe, in particular a copper leadframe.
  • Connecting bracket is a bent portion of the conductor part for electrically contacting and / or fixing the conductor part to a connection surface of the substrate.
  • DCB means "Direct Copper Bonding”.
  • copper plates are rolled on the top and bottom of a ceramic and are connected to it in a form-fitting manner at approx. 1080 ° C. Subsequently, at least one of the two copper sides is structured wet-chemically.
  • a well-known manufacturer of such ceramics is called "Curamik”.
  • the object is achieved by a method according to the main claim in a device according to the independent claim.
  • the conductor part forms at least one extending to the film plane terminal bracket. Likewise, a removal of the carrier film is carried out in the region of the connecting bracket. The terminal bracket is fastened and / or electrically contacted to an opposite terminal surface on the substrate plate. In this way, a high current carrying capacity can be provided by thick compounds of electrically highly conductive material.
  • the conductor part is an embodiment for an electrical connection of electrically highly conductive material with high current carrying capacity and simple mechanical workability, such as by punching and / or bending. The material can be plastically formed.
  • a removal of the carrier foil in the region of the terminal yoke is carried out, and the terminal yoke is fastened and / or electrically contacted to an opposite terminal surface on the substrate.
  • conductor parts are fastened by means of soldering and / or electrically contacted. In this way, this part is easily processable in a conventional manner.
  • the applied on the film electronic components are soldered on the exposed top with a correspondingly preformed conductor part having, for example, copper.
  • the electrically insulating mass is produced by means of injection molding, in which case the insulating material forms one end side of the film and the other a correspondingly preformed three-dimensional injection mold according to the design of the stamped and bent part.
  • the carrier film is so photosensitive that in a simple manner, a removal of the carrier film can be performed by means of photo exposure.
  • Another advantageous and simple way of removing the carrier film is by means of ablation, in particular laser ablation. In this way, the underside of the electronic component, as well as the led down connecting bracket by means of photo-exposure or by means of
  • the carrier film can be opened at a suitable location in a later step.
  • the carrier foil need not be photosensitive.
  • the fastening and / or electrical contacting of the connection surface on the underside and / or the connection bracket with the respective connection surface of the substrate plate is carried out by means of soldering and / or gluing.
  • soldering and / or gluing are easy.
  • a final soldering or bonding process electrically connects a provided DCB substrate plate to the exposed areas of the electrical contacts.
  • the components are fastened at specific positions on the carrier film, corresponding to a specific functional structure of a device to be generated. That means in a first
  • Step on the electrically insulating carrier film at certain positions with the underside electronic components elements adhered a design of a device can be implemented particularly early.
  • a device for cooling in particular a cooling channel, a heat sink or a heat pipe is positioned in the electrically insulating mass and / or on the substrate plate.
  • a cooling can be provided with a high cooling capacity.
  • cooling can be formed on both sides, that is to say both on the underside of the DCB substrate and on the upper side of the electronic components.
  • the conductor part has an electrically highly conductive material, for example copper.
  • the expansion coefficients of the conductor part and electrically insulating material for generating a high thermomechanical see and electric Zykestestmaschine adapted to each other.
  • devices are provided which remain fixed on the carrier film.
  • Figure 1 shows an embodiment of a device according to the invention
  • Figure 2 shows an embodiment of an inventive
  • FIG. 1 shows two unhoused electronic components 1, namely two insulated gate bipolar transistors (IGBTS). On a top 3 each a connection surface 7 is generated. On a bottom 5 each two pads 7 are generated. All pads 7 are used for mounting and / or for electrical contacting of the electronic component see 1.
  • the electronic component 1 is, for example, a power semiconductor component, and in particular an electronic component for voltages over 1000 volts.
  • the component 1 is fastened with its underside 5 on an electrically insulating carrier film 13 which extends beyond the surface of the underside 5.
  • With the connection surface 7 on the upper side 3, a preformed, three-dimensional structure is fixed and electrically contacted as an electrically conductive conductor part 15, wherein the conductor part 15 extends beyond the surface of the upper side 3.
  • an electrically insulating mass 17 is produced between the carrier foil 13 and the three-dimensional structure of the conductor part 15.
  • the electrically insulating mass 17 may be produced by means of injection molding.
  • conventional injection molding tools for shaping the electrically insulating mass 17 can be used.
  • the conductor part 15 generates a connection bracket 16 extending down to the plane of the carrier film 13.
  • the carrier film 13 with openings 21 is produced on the connection surfaces 7 on the underside 5 of the component 1.
  • the carrier film 13 is removed in the region of the connection bracket 16 and correspondingly has an opening 21.
  • a substrate 11 is produced, which is particularly advantageously a direct copper bonding ceramic substrate.
  • conductor tracks are pre-structured, on which connection surfaces 9 of the substrate 11 are produced.
  • connection surfaces 9 are opposite the connection surfaces 7 on the side of the components 1.
  • the component 1 is attached to the underside 5, in the region of the two connection surfaces 7, with the two opposing connection surfaces 9 on the substrate 11 and electrically contacted.
  • the contacting takes place especially
  • the conductor part 15 extending up to the plane of the carrier film 13
  • the carrier film 13 is removed in the region of the connection bracket 16 and has an opening 21.
  • the terminal bracket 16 is fastened to the opposite terminal surface 9 on the substrate 11 and electrically contacted.
  • a device for cooling in particular a cooling channel, a heat sink 23 and / or a heat pipe can be positioned or generated on the conductor part 15, in the electrically insulating mass 17 and / or on the substrate 11.
  • the upward arrow in FIG. 1 indicates the attachment and electrical contacting of substrate 11 with the pads 9 and the electronic components 1 with the pads 7.
  • FIG. 2 shows an exemplary embodiment of a method according to the invention for contacting at least one unpackaged electronic component 1, in particular a power component or semiconductor power component, with at least one connection surface 7 arranged on an upper side 3 and / or a lower side 5 for attachment and / or electrical contacting.
  • a step Sl the component 1 is fastened with its underside 5 to an electrically insulating carrier film 13 extending beyond the surface of the underside 5.
  • the connecting surface 7 is fastened and / or electrically contacted on the upper side 3 with one each a preformed three-dimensional structure forming electrically conductive conductor part 15 which extends beyond the surface of the upper side 3 addition.
  • an electrically insulating mass 17 is produced between the carrier film 13 and the three-dimensional structure of the conductor part 15.
  • a conventional injection molding method can be used.
  • conventional tool parts for limiting the electrically insulating mass 17 are used.
  • a step S4 the carrier film 13 is removed from the underside 5 in the region of the connection surfaces. Finally, a fastening and electrical contacting of the connection surfaces 7 on the undersides 5 with the corresponding connection surfaces 7 opposite connection surfaces 9 on the conductor tracks 25 takes place in a step S5 on the substrate 11, wherein a Direct Copper Bonding (DCB) ceramic substrate plate 11 is particularly advantageously used.
  • DCB Direct Copper Bonding
  • the device according to FIG. 1 is merely one embodiment of the present invention.
  • any unhoused electronic components 1 can be used.
  • the present invention is particularly suitable for components in the high voltage range greater than 1000 volts.
  • the components can be fastened and / or electrically contacted at specific positions on the carrier film 13 in accordance with a specific functional design.
  • Further examples of electronic components 1 are diodes, thyristors, transistors and the like.
  • a plurality of terminal hangers 16 may be used. Connecting bracket 16 are basically not required.
  • Reference numeral 25 denotes a conductor track structure on the substrate 11 in the case of a DCB substrate, the conductor tracks 25 have in particular copper.
  • the device according to the invention without a substrate plate 11 as a device is also encompassed by the scope of protection.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zur Kontaktierung mindestens eines ungehäusten elektronischen Bauelements (1), insbesondere eines Leistungsbauelements oder HaIbleiterleistungsbauelements, mit mindestens einer jeweils auf einer Oberseite (3) und/oder einer Unterseite (5) angeordneten Anschlussfläche (7) zur Befestigung und/oder zur elektrischen Kontaktierung. Es sollen eine kostengünstige elektrische Kontaktierung mindestens eines ungehäusten elektronisehen Bauelements (1), insbesondere eines Leistungsbauelements oder Halbleiterleistungsbauelements, insbesondere für den Hochspannungsbereich größer als 1000 Volt, mit Anschlussflächen (7) zur Befestigung und/oder zur elektrischen Kontaktierung auf einer Oberseite (3) und/oder Unterseite (5) bereit zu stellen. Des Weiteren sollen eine hohe Integrationsdichte, niederinduktives Verhalten der Kontaktierung, eine hohe Stromtragfähigkeit, eine wirksame Kühlung und/oder eine hohe Zuverlässigkeit hinsichtlich elektrischer und thermischer Zykelbeanspruchung geschaffen sein. Das Bauelement (1) ist mit dessen Unterseite (5), im Bereich der Anschlussfläche (7), mit jeweils einer gegenüberliegenden Anschlussfläche (9) auf einem Substrat (11), insbesondere DCB-Keramik-Substrat, befestigt und/oder elektrisch kontaktiert; eine elektrisch isolierende Trägerfolie (13) außerhalb des Bereichs der Anschlussfläche (7) und über die Unterseite (5) hinausgehend, ist auf dem Substrat (11) auf der dem Bauelement (1) zugewandten Seite erzeugt; mit der Anschlussfläche (7) auf der Oberseite (3) ist jeweils ein eine vorgeformte, dreidimensionale Struktur ausbildendes, elektrisch leitendes Leiterteil (15) befestigt und/oder elektrisch kontaktiert, das sich über die Fläche der Oberseite (3) hinaus erstreckt, wobei zwischen Trägerfolie (13) und der dreidimensionalen Struktur des Leiterteils (15) eine elektrisch isolierende Masse (17) erzeugt ist.

Description

Beschreibung
Verfahren zur Herstellung und Kontaktierung von elektronischen Bauelementen mittels einer Substratplatte, insbesondere DCB-Keramik-Substratplatte .
Die vorliegende Erfindung betrifft ein Verfahren gemäß dem Oberbegriff des Hauptanspruchs, sowie eine Vorrichtung gemäß dem Oberbegriff des Nebenanspruchs.
Bei der elektrischen Kontaktierung von einem oder mehreren ungehäusten Chips und/oder passiven Bauelementen, insbesondere in der Leistungselektronik, werden herkömmlicher Weise DCB-Keramiken („direct copper bonding") als Substrat verwendet. Dabei sind die Bauelemente mit ihrer Rückseite flächig auf die DCB-Keramik-Substratplatte aufgelötet. Das Kontaktieren kann mittels Dickdrahtbonden oder alternativ mittels des sogenannten planaren Kontaktierens gemäß der WO 03030247 ausgeführt werden. Der Inhalt dieser Offenbarung gehört ausdrücklich zur Offenbarung der vorliegenden Anmeldung. Im Unterschied zum Dickdrahtbonden erfolgt ein planares Kontaktieren durch Auflaminieren einer Isolationsfolie auf das elektronische Bauelement, Öffnen von Kontaktfenstern insbesondere mittels Laserablation und Erzeugen der planaren Verbindung mittels galvanisch abgeschiedener Metallisierung.
Es ist Aufgabe der vorliegenden Erfindung eine kostengünstige elektrische Kontaktierung mindestens eines ungehäusten elektronischen Bauelements, insbesondere eines Leistungsbauelements oder Halbleiterleistungsbauelements, insbesondere für den Hochspannungsbereich größer als 1000 Volt, mit Anschlussflächen zur Befestigung und/oder zur elektrischen Kontaktierung auf einer Oberseite und/oder Unterseite bereit zu stellen. Des Weiteren sollen eine hohe Integrationsdichte, niederinduktives Verhalten der Kontaktierung, eine hohe Stromtragfähigkeit, eine wirksame Kühlung und/oder eine hohe Zuverlässigkeit hinsichtlich elektrischer und thermischer Zy- kelbeanspruchung geschaffen sein. Elektrische Zykelbeanspruchung bedeutet das abwechselnde Aussetzen unter eine niedrige elektrische Leistung und eine hohe elektrische Leistung mit einer bestimmten Anzahl von Last- wechseln. Thermische Zykelbeanspruchung bedeutet das abwechselnde Aussetzen unter eine niedrige Temperatur, beispielsweise -400C, und eine hohe Temperatur, beispielsweise +125°C, mit einer bestimmten Anzahl von Temperaturwechseln, beispielsweise 100 bis 1000 Zykeln.
Leiterteil ist ein elektrischer Leiter mit hoher elektrischer Leitfähigkeit und großer Stromtragfähigkeit, wobei der Leiter leicht mechanisch bearbeitbar, beispielsweise mittels Stanzen und/oder Biegen, und plastisch verformbar ist. Ein derartiges Leiterteil kann ebenso als Stanzbiegeteil bezeichnet werden. Beispielsweise kann ein Leiterteil ein Leadframe, insbesondere ein Kupfer-Leadframe sein.
Anschlussbügel ist ein gebogener Abschnitt des Leiterteils zur elektrischen Kontaktierung und/oder Befestigung des Leiterteils an einer Anschlussfläche des Substrats.
Herkömmlicherweise wird eine DCB-Keramik als Substrat verwendet, wobei elektronische Bauelemente mit deren Rückseite flä- chig aufgelötet werden. „DCB" bedeutet „Direct Copper Bonding". Bei der Erzeugung einer DCB-Keramik werden auf Ober- und Unterseite einer Keramik Kupferplatten aufgewalzt und bei ca. 1080°C mit dieser formschlüssig verbunden. Anschließend wird zumindest eine der beiden Kupferseiten nasschemisch strukturiert. Ein bekannter Hersteller derartiger Keramiken heißt „Curamik".
Die Aufgabe wird durch ein Verfahren gemäß dem Hauptanspruch in eine Vorrichtung gemäß dem Nebenanspruch gelöst.
Mittels der vorgeschlagenen Lösung kann ein kostengünstiges Aufbringen und Verdrahten ungehäuster elektronischer Bauelemente auf Substraten, insbesondere auf DCB-Keramiken ausge- führt werden, wobei als Isolationsmaterial ein leicht zu erzeugender spritzgegossener Kunststoff als Isolationsmaterial verwendet wird. Mittels der vorgeschlagenen Lösung kann eine niederinduktive Kontaktierung der Bauelemente bereitgestellt werden.
Weitere vorteilhafte Ausgestaltungen finden sich in den Unteransprüchen .
Gemäß einer vorteilhaften Ausgestaltung bildet das Leiterteil mindestens einen sich bis auf die Folienebene erstreckenden Anschlussbügel aus. Ebenso wird ein Entfernen der Trägerfolie im Bereich des Anschlussbügels ausgeführt. Der Anschlussbügel wird mit einer gegenüberliegenden Anschlussfläche auf der Substratplatte befestigt und/oder elektrisch kontaktiert. Auf diese Weise kann eine hohe Stromtragfähigkeit durch dicke Verbindungen aus elektrisch hoch leitfähigem Material bereitgestellt werden. Das Leiterteil ist eine Ausführungsform für eine elektrische Verbindung aus elektrisch hoch leitfähigem Material mit hoher Stromtragfähigkeit und einfacher mechanischer Bearbeitbarkeit, wie beispielsweise durch Stanzen und/oder Biegen. Das Material kann plastisch geformt werden.
Gemäß einer weiteren vorteilhaften Ausgestaltung wird bei ei- nem sich bis auf die Folienebene erstreckenden Leiterteil, ein Entfernen der Trägerfolie im Bereich des Anschlussbügels ausgeführt, und der Anschlussbügel mit einer gegenüberliegenden Anschlussfläche auf dem Substrat befestigt und/oder elektrisch kontaktiert.
Gemäß einer weiteren vorteilhaften Ausgestaltung werden Leiterteile mittels Löten befestigt und/oder elektrisch kontaktiert. Auf diese Weise ist dieses Teil leicht auf herkömmliche Weise verarbeitbar. Die auf der Folie aufgebrachten elektronischen Bauelemente werden auf der freiliegenden Oberseite mit einem entsprechend vorgeformten Leiterteil, das beispielsweise Kupfer aufweist, verlötet. Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt das Erzeugen der elektrisch isolierenden Masse mittels Spritzgießen, wobei bei dem isolierenden Material die eine Abschlussseite die Folie bildet und die andere ein entsprechend vorge- formtes dreidimensionales Spritzgusswerkzeug entsprechend der Ausbildung des Stanzbiegeteils.
Gemäß einer weiteren vorteilhaften Ausgestaltung ist die Trägerfolie derart photosensitiv, dass auf einfache Weise ein Entfernen der Trägerfolie mittels Fotobelichtung ausgeführt werden kann. Eine andere vorteilhafte und einfache Möglichkeit des Entfernens der Trägerfolie erfolgt mittels Ablation, insbesondere Laserablation . Auf diese Weise werden die Unterseite des elektronischen Bauelements, sowie die herunter ge- führten Anschlussbügel mittels Photobelichtung oder mittels
Ablationsverfahren (Laser, und dergleichen) von Folienmaterial befreit. Gemäß dieser Ausgestaltung kann die Trägerfolie in einem späteren Schritt an geeigneter Stelle geöffnet werden. Bei einer Ablation muss die Trägerfolie nicht photosen- sitiv sein.
Gemäß einer weiteren vorteilhaften Ausgestaltung wird das Befestigen und/oder elektrische Kontaktieren der Anschlussfläche auf der Unterseite und/oder des Anschlussbügels mit der jeweiligen Anschlussfläche der Substratplatte mittels Löten und/oder Kleben ausgeführt. Auf diese Weise sind das Befestigen und/oder das elektrische Kontaktieren einfach. Ein abschließendes Löt- oder Klebeverfahren verbindet elektrisch eine bereitgestellte DCB-Substratplatte mit den freigelegten Flächen der elektrischen Kontakte.
Gemäß einer weiteren vorteilhaften Ausgestaltung werden die Bauelemente an bestimmten Positionen auf der Trägerfolie, entsprechend einem bestimmten Funktionsaufbau einer zu erzeu- genden Vorrichtung befestigt. Das heißt in einem ersten
Schritt werden auf die elektrisch isolierende Trägerfolie an bestimmten Positionen mit deren Unterseite elektronische Bau- elemente haftend aufgesetzt. Damit kann besonders frühzeitig ein Entwurf einer Vorrichtung umgesetzt werden.
Gemäß einer weiteren vorteilhaften Ausgestaltung wird in der elektrisch isolierenden Masse und/oder auf der Substratplatte eine Einrichtung zur Kühlung, insbesondere ein Kühlkanal eine Wärmesenke oder eine Heatpipe positioniert. Auf diese Weise kann eine Kühlung mit einer hohen Kühlleistung bereitgestellt werden. Ebenso kann eine Kühlung beidseitig, das heißt, so- wohl auf der Unterseite des DCB-Substrats, als auch auf der Oberseite der elektronischen Bauelemente ausgebildet werden.
Gemäß einer weiteren vorteilhaften Ausgestaltung weist das Leiterteil ein elektrisch hoch leitfähiges Material, bei- spielsweise Kupfer auf.
Gemäß einer weiteren vorteilhaften Ausgestaltung sind die Ausdehnungskoeffizienten von Leiterteil und elektrisch isolierendem Material zur Erzeugung einer hohen thermomechani- sehen und elektrischen Zykelfestigkeit aneinander angepasst.
Gemäß einer weiteren vorteilhaften Ausgestaltung werden Einrichtungen geschaffen, die auf der Trägerfolie fixiert, verbleiben .
Die vorliegende Erfindung wird anhand von Ausführungsbeispielen in Verbindung mit den Figuren näher beschrieben. Es zeigen :
Figur 1 ein Ausführungsbeispiel einer erfindungsgemäßen Vorrichtung;
Figur 2 ein Ausführungsbeispiel eines erfindungsgemäßen
Verfahrens zur Herstellung einer erfindungsgemäßen Vorrichtung.
Figur 1 zeigt zwei ungehäuste elektronische Bauelemente 1, und zwar zwei Insulated Gate Bipolar Transistoren (IGBTS) . Auf einer Oberseite 3 ist jeweils eine Anschlussfläche 7 erzeugt. Auf einer Unterseite 5 sind jeweils zwei Anschlussflächen 7 erzeugt. Alle Anschlussflächen 7 werden zur Befestigung und/oder zur elektrischen Kontaktierung des elektroni- sehen Bauelements 1 verwendet. Das elektronische Bauelement 1 ist beispielsweise ein Leistungshalbleiterbauelement, und insbesondere ein elektronisches Bauelement für Spannungen ü- ber 1000 Volt. Das Bauelement 1 ist mit dessen Unterseite 5 auf einer, sich über die Fläche der Unterseite 5 hinaus erstreckenden, elektrisch isolierenden Trägerfolie 13 befestigt. Mit der Anschlussfläche 7 auf der Oberseite 3 ist eine vorgeformte, dreidimensionale Struktur als elektrisch leitendes Leiterteil 15 befestigt und elektrisch kontaktiert, wobei das Leiterteil 15 sich über die Fläche der Oberseite 3 hinaus erstreckt. Zwischen der Trägerfolie 13 und der dreidimensionalen Struktur des Leiterteils 15 ist eine elektrisch isolierende Masse 17 erzeugt. Beispielsweise kann die elektrisch isolierende Masse 17 mittels Spritzguss erzeugt sein. Dabei können insbesondere herkömmliche Spritzgusswerkzeuge zur Formgebung der elektrisch isolierenden Masse 17 verwendet werden. Das Leiterteil 15 erzeugt gemäß Figur 1 einen sich bis auf die Ebene der Trägerfolie 13 erstreckenden Anschlussbügel 16. An den Anschlussflächen 7 auf der Unterseite 5 des Bauelements 1 ist die Trägerfolie 13 mit Öffnungen 21 er- zeugt. Ebenso ist die Trägerfolie 13 im Bereich des Anschlussbügels 16 entfernt und weist entsprechend eine Öffnung 21 auf.
Unterhalb der Trägerfolie 13 ist ein Substrat 11 erzeugt, das besonders vorteilhaft ein Direct Copper Bonding-Keramik- Substrat ist. Auf dessen Oberseite sind Leiterbahnen vorstrukturiert, auf denen Anschlussflächen 9 des Substrats 11 erzeugt sind. Derartige Anschlussflächen 9 liegen den Anschlussflächen 7 auf der Seite der Bauelemente 1 gegenüber. Das Bauelement 1 ist mit dessen Unterseite 5, im Bereich der beiden Anschlussflächen 7, mit den beiden gegenüberliegenden Anschlussflächen 9 auf dem Substrat 11 befestigt und elektrisch kontaktiert. Die Kontaktierung erfolgt besonders ein- fach mittels Lot 19. Bei dem sich bis auf die Ebene der Trägerfolie 13 erstreckenden Leiterteil 15 ist die Trägerfolie 13 im Bereich des Anschlussbügels 16 entfernt und weist eine Öffnung 21 auf. Der Anschlussbügel 16 ist mit der gegenüber- liegenden Anschlussfläche 9 auf dem Substrat 11 befestigt und elektrisch kontaktiert. Die drei unteren von dem Substrat weggerichteten Pfeile gemäß Figur 1 zeigen in Richtung einer Wärmesenke 23 zur Kühlung der erfindungsgemäßen Vorrichtung. Alternativ kann eine Einrichtung zur Kühlung, insbesondere ein Kühlkanal eine Wärmesenke 23 und/ oder eine Heatpipe auf dem Leiterteil 15, in der elektrisch isolierenden Masse 17 und/oder auf dem Substrat 11 positioniert beziehungsweise erzeugt sein. Der nach oben gerichtete Pfeil in Fig. 1 zeigt das Befestigen und elektrische Kontaktieren von Substrat 11 mit den Anschlussflächen 9 und den elektronischen Bauelementen 1 mit den Anschlussflächen 7 an.
Figur 2 zeigt ein Ausführungsbeispiel eines erfindungsgemäßen Verfahrens zur Kontaktierung mindestens eines ungehäusten elektronischen Bauelements 1, insbesondere eines Leistungsbauelements oder Halbleiterleistungsbauelements, mit mindestens einer jeweils auf einer Oberseite 3 und /oder einer Unterseite 5 angeordneten Anschlussfläche 7 zur Befestigung und/oder zur elektrischen Kontaktierung.
Bei einem Schritt Sl erfolgt ein Befestigen des Bauelements 1 mit dessen Unterseite 5 auf eine über die Fläche der Unterseite 5 hinausgehende elektrisch isolierende Trägerfolie 13. Mittels eines Schrittes S2 erfolgt ein Befestigen und/oder elektrisches Kontaktieren der Anschlussfläche 7 auf der Oberseite 3 mit jeweils einem eine vorgeformte dreidimensionale Struktur ausbildenden elektrisch leitenden Leiterteil 15, das sich über die Fläche der Oberseite 3 hinaus erstreckt. Mittels eines Schrittes S3 erfolgt ein Erzeugen einer elektrisch isolierenden Masse 17 zwischen Trägerfolie 13 und der dreidimensionalen Struktur des Leiterteils 15. Dabei kann ein herkömmliches Spritzgussverfahren angewendet werden. Es können insbesondere herkömmliche Werkzeugteile zur Begrenzung der elektrisch isolierenden Masse 17 verwendet werden. Mit einem Schritt S4 erfolgt ein Entfernen der Trägerfolie 13 von der Unterseite 5 im Bereich der Anschlussflächen 7. Abschließend erfolgt mit einem Schritt S5 ein Befestigen und elektrisches Kontaktieren der Anschlussflächen 7 auf den Unterseiten 5 mit den entsprechenden Anschlussflächen 7 gegenüberliegenden Anschlussflächen 9 auf den Leiterbahnen 25 auf dem Substrat 11, wobei besonders vorteilhaft eine Direct Copper Bonding (DCB) - Keramiksubstratplatte 11 verwendet wird.
Hiermit wird darauf hingewiesen, dass die Vorrichtung gemäß Figur 1 lediglich ein Ausführungsbeispiel der vorliegenden Erfindung ist. Grundsätzlich können beliebige ungehäuste elektronische Bauelemente 1 verwendet werden. Die vorliegende Erfindung eignet sich insbesondere für Bauelemente im Hochspannungsbereich größer 1000 Volt. Die Bauelemente können an bestimmten Positionen auf der Trägerfolie 13 entsprechend einem bestimmten Funktionsaufbau befestigt und /oder elektrisch kontaktiert werden. Weitere Beispiele für elektronischen Bau- elemente 1 sind Dioden, Tyristoren, Transistoren und dergleichen. Es können ebenso eine Vielzahl von Anschlussbügeln 16 verwendet werden. Anschlussbügel 16 sind grundsätzlich nicht erforderlich. Bezugszeichen 25 kennzeichnet eine Leiterbahnstruktur auf dem Substrat 11 bei einem DCB-Substrat weisen die Leiterbahnen 25 insbesondere Kupfer auf.
Grundsätzlich ist die erfindungsgemäße Vorrichtung ohne eine Substratplatte 11 als Einrichtung ebenso vom Schutzumfang um- fasst .

Claims

Patentansprüche
1. Verfahren zur Kontaktierung mindestens eines ungenausten elektronischen Bauelements (1), insbesondere eines Leistungs- bauelements oder Halbleiterleistungsbauelements, mit mindestens einer jeweils auf einer Oberseite (3) und/oder einer Unterseite (5) angeordneten Anschlussfläche (7) zur Befestigung und/oder zur elektrischen Kontaktierung, gekennzeichnet durch
- Befestigen des Bauelements (1) mit dessen Unterseite (5) auf eine über die Fläche der Unterseite (5) hinausgehende, elektrisch isolierende Trägerfolie (13);
- Befestigen und/oder elektrisches Kontaktieren der Anschlussfläche (7) auf der Oberseite (3) mit jeweils einem eine vorgeformte, dreidimensionale Struktur ausbildenden, elektrisch leitenden Leiterteil (15), das sich über die Fläche der Oberseite (3) hinaus erstreckt;
- Erzeugen einer elektrisch isolierenden Masse (17) zwischen Trägerfolie (13) und der dreidimensionalen Struktur des Leiterteils (15) ; - Entfernen der Trägerfolie (13) von der Unterseite (5) im Bereich der Anschlussfläche (7);
- Befestigen und/oder elektrisches Kontaktieren der Anschlussfläche (7) auf der Unterseite (5) mit jeweils einer, der Anschlussfläche (7) gegenüberliegenden, Anschlussfläche (9) auf einem Substrat (11), insbesondere einem mit elektrischen Leitern vorstrukturierten DCB-Keramik-Substrat .
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass aus dem Leiterteil (15) mindestens ein, sich insbesondere bis auf die Folienebene erstreckender, Anschlussbügel (16) erzeugt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass bei einem sich bis auf die Folienebene erstreckenden Leiterteil (15), ein Entfernen der Trägerfolie (13) im Bereich des Anschlussbügels (16) ausgeführt wird, und der Anschlussbügel (16) mit einer gegenüberliegenden Anschlussfläche (9) auf dem Substrat (11) befestigt und/oder elektrisch kontaktiert wird.
4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass das Befestigen und/oder elektrische Kontaktieren des, ein elektrisch hoch leitfähiges Material, insbesondere Kupfer aufweisenden, Leiterteils (15) und/oder der Anschlussflächen (7) des Bauelements (1) auf das Substrat (11) mittels Löten beziehungsweise mittels eines Lots (19) ausgeführt wird.
5. Verfahren nach Anspruch 1, 2, 3 oder 4, dadurch gekennzeichnet, dass das Erzeugen der elektrisch isolierenden Masse (17) mittels Spritzgießen ausgeführt wird und/oder herkömmliches Spritzgusswerkzeug zur Formung der Masse (17) verwendet wird.
6. Verfahren nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Trägerfolie (13) photosensitiv ist und das Entfernen der Trägerfolie (13) beziehungsweise ein Erzeugen von Öffnungen (21) in der Trägerfolie (13) mittels Fotobelichtung und/oder mittels Ablation, beispielsweise mittels Laser, ausgeführt wird.
7. Verfahren nach einem oder mehreren der Ansprüche 1 beziehungsweise 3 bis 6, dadurch gekennzeichnet, dass das Befestigen und/oder elektrische Kontaktieren der An- schlussfläche (7) auf der Unterseite (5) und/oder des Anschlussbügels (16) mit der jeweiligen Anschlussfläche (9) des Substrats (11) mittels Löten und/oder Kleben ausgeführt wird.
8. Verfahren nach einem oder mehreren der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Bauelemente (1) an bestimmten Positionen auf der Trägerfolie (13), entsprechend einem bestimmten Funktionsaufbau, befestigt werden.
9. Verfahren nach einem oder mehreren der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass auf dem Leiterteil (15), in der elektrisch isolierenden Masse (17) und/oder auf dem Substrat (11) eine Einrichtung zur Kühlung, insbesondere ein Kühlkanal, eine Wärmesenke (23) und/oder eine Heatpipe, positioniert wird.
10. Vorrichtung hergestellt mittels eines Verfahrens nach ei- nem oder mehreren der Ansprüche 1 bis 9, gekennzeichnet durch
- mindestens ein ungehäustes elektronisches Bauelement (1), insbesondere Leistungshalbleiterbauelement, mit mindestens einer jeweils auf einer Oberseite (3) und/oder einer Unter- seite (5) angeordneten Anschlussfläche (7) zur Befestigung und/oder zur elektrischen Kontaktierung, wobei
- das Bauelement (1) mit dessen Unterseite (5), im Bereich der Anschlussfläche (7), mit jeweils einer gegenüberliegenden Anschlussfläche (9) auf einem Substrat (11), insbesondere ei- nem DCB-Keramik-Substrat, befestigt und/oder elektrisch kontaktiert ist;
- eine elektrisch isolierende Trägerfolie (13) außerhalb des Bereichs der Anschlussfläche (7) und über die Unterseite (5) hinausgehend, auf dem Substrat (11) auf der dem Bauelement (1) zugewandten Seite erzeugt ist;
- mit der Anschlussfläche (7) auf der Oberseite (3) jeweils ein eine vorgeformte, dreidimensionale Struktur ausbildendes, elektrisch leitendes Leiterteil (15) befestigt und/oder elektrisch kontaktiert ist, das sich über die Fläche der Oberseite (3) hinaus erstreckt; wobei
- zwischen Trägerfolie (13) und der dreidimensionalen Struktur des Leiterteils (15) eine elektrisch isolierende Masse (17) erzeugt ist.
11. Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, dass aus dem Leiterteil (15) mindestens ein, sich insbesondere bis auf die Folienebene erstreckender, Anschlussbügel (16) erzeugt wird.
12. Vorrichtung nach Anspruch 11, dadurch gekennzeichnet, dass bei einem sich bis auf die Folienebene erstreckenden Leiterteil (15), die Trägerfolie (13) im Bereich des Anschlussbügels (16) entfernt ist beziehungsweise eine Öffnung (21) er- zeugt ist, und der Anschlussbügel (16) mit einer gegenüberliegenden Anschlussfläche (9) auf dem Substrat (11) befestigt und/oder elektrisch kontaktiert ist.
13. Vorrichtung nach Anspruch 10, 11 oder 12, dadurch gekennzeichnet, dass das Leiterteil (15) ein elektrisch hoch leitfähiges Material, insbesondere Kupfer, aufweist.
14. Vorrichtung nach einem oder mehreren der Ansprüche 10 bis 13, dadurch gekennzeichnet, dass bei mehr als zwei Bauelementen (1), diese an bestimmten Positionen auf der Trägerfolie (13), entsprechend einem bestimmten Funktionsaufbau befestigt sind.
15. Vorrichtung nach einem oder mehreren der Ansprüche 10 bis
14, dadurch gekennzeichnet, dass auf dem Leiterteil (15), in der elektrisch isolierenden Masse (17) und/oder auf dem Substrat (11) eine Einrichtung zur Kühlung, insbesondere ein Kühlkanal, eine Wärmesenke (23) und/oder eine Heatpipe, positioniert ist.
16. Vorrichtung nach einem oder mehreren der Ansprüche 10 bis
15, dadurch gekennzeichnet, dass die Ausdehnungskoeffizienten von Leiterteil (15) und elekt- risch isolierender Masse (17) zur Erzeugung einer hohen ther- momechanischen und elektrischen Zykelfestigkeit aneinander angepasst sind.
17. Einrichtung gekennzeichnet durch
- mindestens ein ungehäustes elektronisches Bauelement (1), insbesondere Leistungshalbleiterbauelement, mit mindestens einer jeweils auf einer Oberseite (3) und/oder einer Unterseite (5) angeordneten Anschlussfläche (7) zur Befestigung und/oder zur elektrischen Kontaktierung, wobei
- das Bauelement (1) mit dessen Unterseite (5) auf einer, sich über die Fläche der Unterseite (5) hinaus erstreckenden, elektrisch isolierenden Trägerfolie (13) befestigt ist;
- mit der Anschlussfläche (7) auf der Oberseite (3) jeweils ein eine vorgeformte, dreidimensionale Struktur ausbildendes, elektrisch leitendes Leiterteil (15) befestigt und/oder elektrisch kontaktiert ist, das sich über die Fläche der Oberseite (3) hinaus erstreckt; wobei
- zwischen Trägerfolie (13) und der dreidimensionalen Struktur des Leiterteils (15) eine elektrisch isolierende Masse (17) erzeugt ist.
18. Einrichtung nach Anspruch 17, dadurch gekennzeichnet, dass aus dem Leiterteil (15) mindestens ein, sich insbesondere bis auf die Folienebene erstreckender, Anschlussbügel (16) ausgebildet ist.
PCT/EP2008/060196 2007-09-04 2008-08-04 Verfahren zur herstellung und kontaktierung von elektronischen bauelementen mittels einer substratplatte, insbesondere dcb-keramik-substratplatte WO2009030562A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010523459A JP2010538483A (ja) 2007-09-04 2008-08-04 基板プレート、殊にｄｃｂセラミック基板プレートを用いる電子的な構成素子の製造方法および接触接続方法
EP08802958A EP2195832A1 (de) 2007-09-04 2008-08-04 Verfahren zur herstellung und kontaktierung von elektronischen bauelementen mittels einer substratplatte, insbesondere dcb-keramik-substratplatte
CN2008801137606A CN101842887B (zh) 2007-09-04 2008-08-04 接触电子器件的方法、用其制造的装置和相应的设备
US12/733,507 US8261439B2 (en) 2007-09-04 2008-08-04 Method for contacting electronic components by means of a substrate plate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007041921A DE102007041921A1 (de) 2007-09-04 2007-09-04 Verfahren zur Herstellung und Kontaktierung von elektronischen Bauelementen mittels einer Substratplatte, insbesondere DCB-Keramik-Substratplatte
DE102007041921.1 2007-09-04

Publications (1)

Publication Number Publication Date
WO2009030562A1 true WO2009030562A1 (de) 2009-03-12

Family

ID=40030334

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2008/060196 WO2009030562A1 (de) 2007-09-04 2008-08-04 Verfahren zur herstellung und kontaktierung von elektronischen bauelementen mittels einer substratplatte, insbesondere dcb-keramik-substratplatte

Country Status (7)

Country Link
US (1) US8261439B2 (de)
EP (1) EP2195832A1 (de)
JP (1) JP2010538483A (de)
KR (1) KR20100067097A (de)
CN (1) CN101842887B (de)
DE (1) DE102007041921A1 (de)
WO (1) WO2009030562A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2121088B1 (de) 2007-03-09 2016-07-13 Alexza Pharmaceuticals, Inc. Erhitzungseinheit zur verwendung in einer arzneimittelabgabevorrichtung
US20100065052A1 (en) * 2008-09-16 2010-03-18 Alexza Pharmaceuticals, Inc. Heating Units
US20120048963A1 (en) 2010-08-26 2012-03-01 Alexza Pharmaceuticals, Inc. Heat Units Using a Solid Fuel Capable of Undergoing an Exothermic Metal Oxidation-Reduction Reaction Propagated without an Igniter
US8941208B2 (en) * 2012-07-30 2015-01-27 General Electric Company Reliable surface mount integrated power module
DE102014203306A1 (de) * 2014-02-25 2015-08-27 Siemens Aktiengesellschaft Herstellen eines Elektronikmoduls
DK3268072T3 (da) 2015-03-11 2024-01-22 Alexza Pharmaceuticals Inc Anvendelse af antistatiske materialer i luftvejen til termisk aerosolkondensationsproces
DE102016220553A1 (de) 2016-10-20 2018-04-26 Robert Bosch Gmbh Leistungsmodul

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306680B1 (en) 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
WO2003030247A2 (de) 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
US20050167849A1 (en) * 2004-02-03 2005-08-04 Kabushiki Kaisha Toshiba Semiconductor module
DE102004030042A1 (de) * 2004-06-22 2006-01-19 Infineon Technologies Ag Halbleiterbauelement
EP1641035A1 (de) 2004-09-27 2006-03-29 STMicroelectronics S.r.l. Methode zum Montieren von elektronischen Leistungsbauteilen auf Leiterplatten

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751450B2 (ja) * 1989-08-28 1998-05-18 セイコーエプソン株式会社 テープキャリアの実装構造及びその実装方法
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JPH09116045A (ja) * 1995-10-13 1997-05-02 Dainippon Printing Co Ltd リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法
WO2001024260A1 (en) * 1999-09-24 2001-04-05 Virginia Tech Intellectual Properties, Inc. Low cost 3d flip-chip packaging technology for integrated power electronics modules
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP2003341782A (ja) * 2002-05-27 2003-12-03 Oki Electric Ind Co Ltd 電子デバイス収容体、電子デバイスの搬送方法、電子デバイスの実装方法、電子デバイスの収容方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306680B1 (en) 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
WO2003030247A2 (de) 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
US20050167849A1 (en) * 2004-02-03 2005-08-04 Kabushiki Kaisha Toshiba Semiconductor module
DE102004030042A1 (de) * 2004-06-22 2006-01-19 Infineon Technologies Ag Halbleiterbauelement
EP1641035A1 (de) 2004-09-27 2006-03-29 STMicroelectronics S.r.l. Methode zum Montieren von elektronischen Leistungsbauteilen auf Leiterplatten

Also Published As

Publication number Publication date
EP2195832A1 (de) 2010-06-16
CN101842887B (zh) 2012-10-10
KR20100067097A (ko) 2010-06-18
CN101842887A (zh) 2010-09-22
US20100208438A1 (en) 2010-08-19
US8261439B2 (en) 2012-09-11
JP2010538483A (ja) 2010-12-09
DE102007041921A1 (de) 2009-03-05

Similar Documents

Publication Publication Date Title
DE102007034491A1 (de) Modul mit elektronischem Bauelement zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, dessen Herstellung und Kontaktierung
EP1389820B1 (de) Induktivitätsarme Schaltungsanordnung für Leistungshalbleitermodule
EP1976358B1 (de) Anordnung mindestens eines Leistungshalbleitermoduls und einer Leiterplatte
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102006031405B4 (de) Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE102008001414A1 (de) Substrat-Schaltungsmodul mit Bauteilen in mehreren Kontaktierungsebenen
DE102007012154A1 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
WO2009030562A1 (de) Verfahren zur herstellung und kontaktierung von elektronischen bauelementen mittels einer substratplatte, insbesondere dcb-keramik-substratplatte
EP1411549A1 (de) Leistungshalbleitermodul mit elektrisch leitenden Kohlenstoffnanoröhrchen
DE102015208348B3 (de) Leistungsmodul sowie Verfahren zum Herstellen eines Leistungsmoduls
DE102015101146B4 (de) Halbleitervorrichtung mit mehreren Kontaktclips, Multiclip-Verbindungselement und Verfahren zum Herstellen derselben
DE102015224422A1 (de) Elektronische Schaltungseinheit
EP1265282B1 (de) Schaltungsanordnung
DE102005030247B4 (de) Leistungshalbleitermodul mit Verbindungselementen hoher Stromtragfähigkeit
DE102017101185B4 (de) Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul
WO2005106954A2 (de) Leistungshalbleiterschaltung und verfahren zum herstellen einer leistungshalbleiterschaltung
WO2009024432A1 (de) Aufbau- und verbindungstechnik von modulen mittels aus einer ebene heraus gebogenen metallischen stanzgitter oder stanzbiegeteilen
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE10157362B4 (de) Leistungsmodul und Verfahren zu seiner Herstellung
EP3949103A1 (de) Elektronische schaltungseinheit
DE102012215656B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102012201889A1 (de) Elektrisches Leistungsmodul und Verfahren und Vorrichtung zum Herstellen eines elektrischen Leistungsmoduls
DE102007034949A1 (de) Einheitlich normierte Leistungspackages
DE102013215648A1 (de) Leistungselektronikmodul mit Substrat, Bauelement und Leiterplatte

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200880113760.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08802958

Country of ref document: EP

Kind code of ref document: A1

REEP Request for entry into the european phase

Ref document number: 2008802958

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2008802958

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2010523459

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20107007086

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 12733507

Country of ref document: US