KR20100067097A - 기판 플레이트, 특히 ｄｃｂ 세라믹 기판 플레이트에 의하여 전자 소자의 생성 및 접속하기 위한 방법 - Google Patents

기판 플레이트, 특히 ｄｃｂ 세라믹 기판 플레이트에 의하여 전자 소자의 생성 및 접속하기 위한 방법 Download PDF

Info

Publication number
KR20100067097A
KR20100067097A KR1020107007086A KR20107007086A KR20100067097A KR 20100067097 A KR20100067097 A KR 20100067097A KR 1020107007086 A KR1020107007086 A KR 1020107007086A KR 20107007086 A KR20107007086 A KR 20107007086A KR 20100067097 A KR20100067097 A KR 20100067097A
Authority
KR
South Korea
Prior art keywords
substrate
carrier film
power devices
conductor portion
electrically insulating
Prior art date
Application number
KR1020107007086A
Other languages
English (en)
Inventor
악셀 칼텐바허
로베르트 바인케
미하엘 카스파르
게노트 슈이메타
칼 바이너
죄르그 자프프
Original Assignee
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지멘스 악티엔게젤샤프트 filed Critical 지멘스 악티엔게젤샤프트
Publication of KR20100067097A publication Critical patent/KR20100067097A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Abstract

본 발명은 부착 및/또는 전기 접속을 위해 각각의 경우 상부면(3) 및/또는 하부면(5)에 배치되는 하나 이상의 접속 표면(7)을 갖는 하나 이상의 언패키지된 전자 소자(1), 특히 전력 소자 또는 반도체 전력 소자를 접속하기 위한 방법에 관한 것이다. 본 발명은 상부면(3) 및/또는 하부면(5) 상에 부착하기위해 또는 전기 접속하기 위해, 특히 1000 볼트보다 더 큰 고전압 범위를 위한, 접속 표면(7)을 갖는 하나 이상의 언패키지된 전자 소자, 특히 전력 소자 또는 반도체 전력 소자의 저비용 전기 접속을 제공한다. 본 발명은 높은 집적 밀도, 접속의 낮은 인덕턴스, 높은 전류 용량, 효율적 냉각, 및/또는 전기 및 열 사이클 스트레스에 대해 높은 신뢰성을 생성하는 것에 관한 것이다. 소자(1)의 하부면(5)은 상기 접속 표면(7)의 지역의 대향하는 접속 표면(9)에 기판(11), 특히 DCB 세라믹 기판에 부착되고 및/또는 전기 접속하며; 상기 전기 절연 캐리어 필름(13)이 접속 표면(7)의 지역 외측에서 소자(1)와 대면하는 측면 상의 기판(11)에 생성되고; 전기 전도성 전도체부(15)는 상부면(3) 상의 접속 표면(7)에 부착되고 및/또는 전기 접속되며, 상기 부분은 미리 형성된 3 차원 구조물을 형성하며 상기 상부면(3)의 영역을 넘어 확장하며, 여기에서 전기 절연 매스(17)가 상기 캐리어 필름(13) 및 상기 전도체부(15)의 3 차원 구조물 사이에 생성된다.

Description

기판 플레이트, 특히 ＤＣＢ 세라믹 기판 플레이트에 의하여 전자 소자의 생성 및 접속하기 위한 방법{METHOD FOR THE PRODUCTION AND CONTACTING OF ELECTRONIC COMPONENTS BY MEANS OF A SUBSTRATE PLATE, PARTICULARLY A DCB CERAMIC SUBSTRATE PLATE}
본 발명은 주 청구항의 전제부에 따른 방법 및 추가적인 청구항의 전제부에 따른 장치에 관한 것이다.
특히 전력 전자 분야(power electronics field)에서, 하나 이상의 언패키지된 칩(unpackaged chips) 및/또는 수동 소자(passive component)의 전기 접속(electrical contacting)에 있어서, DCB(Direct Copper Bonding) 세라믹은 기판으로서 통상적으로 사용된다. 이러한 프로세스에서 소자는 그 후면이 상기 기판 플레이트와 표면-대-표면 접속으로 DCB 세라믹 기판 플레이트 상에 솔더링된다(soldered). 전기 접속은 씩-와이어 본딩(thick-wire bonding)에 의해 또는 대안적으로 WO 03030247호에 따른 평면 접속으로 지칭되는 것에 의해 인식될 수 있다. 이러한 개시의 내용은 본 어플리케이션의 개시에 명백히 속한다. 씩 와이어 본딩과 대조적으로, 평면 접속은 상기 전자 소자 상에 절연 필름(insulating film)을 적층화하는 것에 의해, 특히 레이저 에블레이션(laser ablation)에 의해 접속 윈도우를 개방하는 것에 의해, 그리고 전착된 금속화(electrodeposited metallization)에 의해 평면 연결을 설정하는 것에 의해 달성된다.
상부면(top side) 및/또는 하부면(bottom side) 상에 부착 및/또는 전기 접속하기 위한 접속 표면을 갖는, 특히 1000 볼트보다 더 큰 고전압 범위를 위한, 하나 이상의 언패키지된 전자 소자, 특히 전력 소자 또는 반도체 전력 소자를 전기적으로 접속하는 저비용 수단을 제공하는 것이 본 발명의 목적이다. 추가적인 목적은 고집적 밀도, 낮은-인덕턴스 접속 성능(low-inductance contacting performance), 높은 전류 용량(current-carrying capacity), 전기 및 열 사이클 스트레스 부하(cycle stress loading)의 관점에서 높은 신뢰성 및/또는 효율적 냉각을 달성하는 것이다.
전기 사이클 스트레스는 특정 수의 부하 변화에 의해 저전력 및 고전력 하의 단속적인 교류 부하(alternating intermittent loading)를 의미한다. 열 사이클 스트레스는 예를 들어 100 내지 1000 사이클의 특정 수의 온도 변화에 의한 저온, 예를 들어 -40℃에서 및 고온, 예를 들어 +125℃하에서 단속적인 교류 부하를 의미한다.
전도체부(conductor part)는 높은 전기 전도성 및 큰 전류 용량을 갖는 전기 전도체이고, 상기 전도체는 기계적으로, 예를 들어 스탬핑, 커팅 및/또는 벤딩에 의해 용이하게 작업 가능하며 그리고 유동적으로 변형 가능하다. 상기 타입의 전도체부는 커트-앤드-벤트부(cut-and-bent part)로서 또한 지칭될 수 있다. 예를 들어, 전도체부는 리드 프레임, 특히 구리 리드 프레임일 수 있다.
접속 스트랩(contact strap)은 기판의 접속 표면과 전기 접속하기(electrically contacting) 위해 및/또는 상기 접속 표면에 상기 전도체부를 부착하기 위해 기능하는 전도체부의 벤딩된 섹션이다.
DCB 세라믹은 전자 소자가 그 후면이 그것과 접속하는 표면-대-표면 접속에 의해 상기 기판 상에 솔더링 되면서, 기판으로서 통상적으로 사용된다. "DCB"는 "직접 구리 본딩(direct copper bonding)"을 나타낸다. DCB 세라믹의 생성에 있어서, 구리 플레이트는 세라믹의 상부면 및 하부면 상에 롤링되어 대략 1080℃의 온도에서 포지티브-록킹 방식(positive-locking manner)으로 세라믹의 상부면 및 하부면 상에 본딩된다. 그리고 나서 두 개의 구리 측면 중 하나 이상은 습식 화학 공정(wet-chemical process)으로 패턴화된다. 이러한 타입의 알려진 세라믹 제조사는 "큐라믹(Curamik)"이다.
상기 주 청구항의 방법 및 추가적인 청구항에 따른 장치에 의하여 본 발명의 목적이 달성된다.
기판 상에, 특히 DCB 세라믹 상에 언패키지된 전자 소자의 저 비용 장착 및 와이어링은 상기 제안된 해법에 의해 구현될 수 있고, 여기에서 제조 용이한 사출 성형 플라스틱(injection-molded plastic)이 절연 재료로서 사용된다. 소자의 낮은-인덕턴스 접속은 상기 제안된 해법에 의해 제공될 수 있다.
추가적인 바람직한 실시예는 종속항으로부터 도출될 수 있다.
바람직한 실시예에 따라, 전도체부는 필름 평면까지 확장하는 하나 이상의 접속 스트랩을 구체화(embody)한다. 캐리어 필름(carrier film)은 접속 스트랩의 지역에서 또한 제거된다. 접속 스트랩은 기판 플레이트 상의 대향하게 배치된 접속 표면에 부착되고 및/또는 전기 접속된다. 이러한 방법으로 높은 전류 용량은 높은 전기 전도성 물질로 구성되는 씩 연결(thick connections)에 의하여 제공될 수 있다. 전도체부는 높은 전류 용량을 가지며 기계적으로, 예를 들어 스탬핑(stamping), 커팅 및/또는 벤딩에 의해서와 같이 용이하게 작업 가능한 높은 전기 전도성 물질로 구성되는 전기 연결에 대한 변형의 실시예이다. 물질은 유동적으로 성형될 수 있다.
다른 바람직한 실시예에 따라, 필름 평면까지 확장하는 전도체부의 경우에서, 캐리어 필름은 접속 스트랩의 지역에서 제거되고 접속 스트랩은 기판 상에서 대향하게 배치된 접속 표면에 부착되고 및/또는 전기 접속된다.
다른 바람직한 실시예에 따라, 전도체부는 솔더링에 의해 부착되고 및/또는 전기 접속된다. 이러한 방법에서 상기 전도체부는 통상적인 방식으로 용이하게 작업될 수 있다. 상기 필름 상에 장착되는 전자 소자는 노출된 상부면 상에서 예를 들어 구리를 포함하는 상응하는 미리 형성된 전도체부에 솔더링된다.
다른 바람직한 실시예에 따라, 전기 절연 매스는 사출 성형에 의해 생성되는데, 여기서 절연 물질의 경우에 하나의 밀봉 측면(sealing side)은 필름을 형성하고 다른 것은 컷-앤드-벤트부의 실시예에 상응하여 상응하게 미리 형성된 3 차원 사출 성형 도구(injection molding tool)를 형성한다.
다른 바람직한 실시예에서, 캐리어 필름은 감광성이고, 이에 의해 캐리어 필름이 포토 노광(photoexposure)에 의해 용이하게 제거될 수 있게 한다. 캐리어 필름을 제거하는 다른 바람직하고 간단한 가능성은 에블리에이션(ablation), 특히 레이저 에블리에이션에 의해서이다. 이러한 방법으로 전자 소자의 하부면 및 그 아래에 라우팅된 접속 스트랩이 포토 노광에 의해 또는 에블레이션 방법(레이저 및 동류의 것)에 의해 필름 물질이 박리된다(stripped). 이러한 실시예에 따라, 캐리어 필름은 후속 단계로 적절한 포인트에서 개방될 수 있다. 에블레이션이 사용될 때 캐리어 필름은 감광성일 필요없다.
다른 바람직한 실시예에 따라, 하부면 상의 접속 표면 및/또는 접속 스트랩은 솔더링 및/또는 접착 본딩에 의해 기판 플레이트의 각각의 접속 표면에 부착되고 및/또는 전기 접속된다. 이것은 부착 및/또는 전기 접속을 간단하게 한다. 결과적으로 솔더링 또는 접착 본딩 방법은 제공된 DCB 기판 플레이트를 상기 전기 접속의 노출된 표면에 전기적으로 연결한다.
다른 바람직한 실시예에 따라, 소자는 생성될 장치의 특정 기능 레이아웃에 상응하여 캐리어 필름 상으로 특정 위치에 부착된다. 즉, 제 1 단계에서 전자 소자가 전기 절연 캐리어 필름 상의 특정 위치에 그 하부면에 의해 접착되게 장착된다. 이것은 장치의 예비적인 설계가 특히 초기 단계에서 구현될 수 있다는 것을 의미한다.
다른 바람직한 실시예에 따라, 냉각, 특히 냉각 채널, 열싱크 또는 열파이프를 제공하는 배열은 전기 절연 매스에 및/또는 기판 상에 위치된다. 이러한 방법에서 높은 냉각 성능을 갖는 냉각 수단이 제공될 수 있다. 냉각 수단은 두 측면의 각각에서, 즉 DCB 기판의 바닥 측면 상에 및 전자 부품의 상부면 상에 양쪽에서 또한 구체화될 수 있다.
다른 바람직한 실시예에 따라, 전도체부는 높은 전기 전도성의 재료, 예를 들어 구리를 갖는다.
다른 바람직한 실시예에서, 전도체부 및 전기 절연 물질의 확장률(coefficients of expansion)은 높은 열기계적 및 전기적 사이클 안정성을 생산하기 위해 서로 매칭된다.
다른 바람직한 실시예에 따라, 캐리어 필름 상에 고정되게 유지되는 배치가 생성된다.
본 발명은 도면에 의한 예시적인 실시예를 참조하여 다음의 도면으로 더 상세하게 기술된다:
도 1은 본 발명에 따른 장치의 예시적인 실시예의 도면이고,
도 2는 본 발명에 따른 장치의 생성을 위한 본 발명에 따른 방법의 예시적인 실시예의 도면이다.
도 1은 2 개의 언패키지된 전자 소자(1), 상세하게는 2 개의 절연 게이트 바이폴라 트랜지스터(IGBTs)를 도시한다. 접속 표면(7)은 각각의 경우에서 상부면(3) 상에 생성된다. 2 개의 접속 표면(7)이 각각의 경우에 하부면(5) 상에 생성된다. 모든 접속 표면(7)은 전자 소자(1)를 부착하고 및/또는 전기 접속하기 위해 사용된다. 전자 소자(1)는 예를 들어 전력 반도체 소자(power semiconductor component), 및 특히 1000 볼트를 초과하는 전압용 전자 소자이다. 소자(1)는 하부면(5)의 표면 영역을 넘어 확장하는 전기 절연 캐리어 필름(13) 상에 그 하부면(5)에 의해 부착된다. 전기 도체의 전도체부(15)로서 작용하는 미리 형성된 3 차원 구조물이 상부면(3) 상의 접속 표면(7)에 부착되고 전기 접속하며, 상기 전도체부(15)는 상부면(3)의 표면 영역 위로 확장한다. 전기 절연 매스(electrically insulating mass, 17)는 캐리어 필름(13) 및 전도체부(15)의 3 차원 구조물 사이에 생성된다. 전기 절연 매스(17)는 예를 들어 사출 성형(injection molding)에 의해 생성된다. 이 경우 통상적인 사출 성형 도구는 특히 전기 절연 매스(17)를 성형하기 위해 이용될 수 있다. 도 1에 따라 전도체부(15)는 캐리어 필름(13)의 평면까지 확장하는 접속 스트랩(16)을 생성한다. 캐리어 필름(13)은 소자(1)의 하부면(5) 상의 접속 표면(7)에 개구(21)가 생성된다. 캐리어 필름(13)은 접속 스트랩(16)의 지역에서 또한 제거되고 상응하는 개구(21)를 갖는다.
기판(11)은 캐리어 필름(13) 아래에 생성된다. 특히 바람직하게 상기 기판은 직접 구리 본딩(DCB) 세라믹 기판이다. 기판(11)의 접속 표면(9)이 생성되는 전도체 트랙은 그 상부면 상에 프리패턴된다(prepatterned). 이러한 타입의 접속 표면(9)은 소자(1)의 측면 상의 접속 표면(7)과 대향하게 배치된다. 소자(1)는 두 개의 접속 표면(7) 지역에서 그 하부면(5)에 의해 상기 기판(11) 상에 2 개의 대향하게 배치된 접속 표면(9)에 부착되고 전기 접속된다. 접속은 솔더(solder, 19)에 의해 특히 간단하게 실현된다. 캐리어 필름(13)의 평면까지 확장하는 전도체부(15)의 경우에, 캐리어 필름(13)은 접속 스트랩(16)의 지역에서 제거되고 개구(21)를 갖는다. 접속 스트랩(16)은 기판(11) 상의 대향하게 배치된 접속 표면(9)에 부착되고 전기 접속된다. 도 1에 따른 기판으로부터 하향으로 떨어져 지시되는 3 개의 하부 화살표는 본 발명에 따른 장치를 냉각시키기 위해 제공되는 열 싱크(heatsink, 23)의 방향을 가리킨다. 대안적으로 냉각, 특히 냉각 채널, 열 싱크(23) 및/또는 열파이프를 제공할 배치가 전도체부(15) 상에, 전기 절연 매스(17)에 및/또는 기판(1) 상에 위치되거나 생성될 수 있다. 도 1에서 상향-방향의 화살표는 접속 표면(9)에 기판(11) 그리고 접속 표면(7)에 전자 소자(1)의 부착 및 전기 접속을 지시한다.
도 2는 부착 및/또는 전기 접속을 위해 상부면(3) 및/또는 하부면(5)에 각각의 경우 배치되는 하나 이상의 접속 표면(7)을 갖는, 하나 이상의 언패키지된 전자 소자(1), 특히 전력 소자 또는 반도체 전력 소자를 접속하기 위한 본 발명에 따른 방법의 예시적인 실시예를 도시한다.
단계(S1)에서, 소자(1)는 하부면(5)의 표면 영역을 넘어 확장하는 전기 절연 캐리지 필름(13) 상에 그 하부면(5)에 의해 부착된다. 단계(S2)에 의해 상부면(3) 상의 접속 표면(7)은 미리-형성된 3 차원 구조물을 구체화하고 상부면(3)의 표면 영역을 넘어 확장하는 전기 도체의 전도체부(15)에 각각의 경우 부착되고 및/또는 전기 접속한다. 단계(S3)에 의해 전기 절연 매스(17)는 캐리어 필름(13) 및 전도체부(15)의 3 차원 구조물 사이에 생성된다. 통상적인 사출 성형 방법은 이를 위해 사용될 수 있다. 특히 통상적인 도구부(tool parts)는 전기 절연 매스(17)의 경계를 정하기 위해 사용될 수 있다. 단계(S4)에 의해 캐리어 필름(13)은 접속 표면(7)의 지역에서 하부면(5)으로부터 제거된다. 마지막으로, 단계(S5)에 의해, 하부면(5) 상의 접속 표면(7)은 기판(11) 상의 전도체 트랙(25) 상에 대향하게 배치된 접속 표면(9)의 상응하는 접속 표면(7)에 부착되고 전기 접속하며, 직접 구리 본딩(DCB) 세라믹 기판 플레이트(11)가 특히 바람직하게 이를 위해 사용된다.
도 1에 따른 장치는 여기서 단지 본 발명의 예시적인 실시예로 지적된다. 기본적으로 임의의 언패키지된 전자 소자(1)가 사용될 수 있다. 본 발명은 특히 1000 볼트 보다 더 큰 고전압 범위에서의 소자에 적절하다. 소자는 특정 기능 레이아웃(layout)에 따라 캐리어 필름(13) 상의 특정 위치에 부착되고 및/또는 전기 접속될 수 있다. 전자 소자(1)의 추가적인 예시는 다이오드, 사이리스터, 트랜지스터 및 동류의 것이다. 복수의 접속 스트랩(16)이 또한 사용될 수 있다. 접속 스트랩(16)은 기본적으로 필수 불가결하지 않다. 도면 부호(25)는 기판(11) 상의 전도체 트랙 구조물을 가리킨다. DCB 기판의 경우에서 전도체 트랙(25)은 특히 구리를 포함한다.
기본적으로 기판(11) 없는 본 발명에 따른 장치는 또한 보호 범위 내의 배치로서 포함된다.

Claims (18)

  1. 부착 및/또는 전기 접속을 위해 각각의 경우 상부면(3) 및/또는 하부면(5)에 배치되는 하나 이상의 접속 표면(7)을 갖는 하나 이상의 언패키지된(unpackaged) 전자 소자(1), 특히 전력 소자 또는 반도체 전력 소자를 접속하기 위한 방법으로서,
    상기 하부면(5)의 표면 영역을 넘어 확장하는 전기 절연 캐리어 필름(13) 상으로 상기 소자(1)를 그 하부면(5)에 의해 부착시키는 단계;
    미리 형성된 3 차원 구조물을 구체화하고 상기 상부면(3)의 표면 영역을 넘어 확장하는 전기 도체의 전도체부(15)에 상기 상부면(3) 상의 접속 표면(7)을 각각의 경우에 부착하고 및/또는 전기 접속하는 단계;
    상기 캐리어 필름(13) 및 상기 전도체부(15)의 3 차원 구조물 사이에 전기 절연 매스(17)를 생성하는 단계;
    상기 접속 표면(7)의 지역의 상기 하부면(5)으로부터 캐리어 필름(13)을 제거하는 단계;
    상기 하부면(5) 상의 접속 표면(7)을 상기 접속 표면(7)과 대향하게 배치되는 기판(11), 특히 전기 전도체로 미리 패턴화된 DCB 세라믹 기판 상에 접속 기판(9)에 상기 하부면(5) 상의 접속 표면(7)을 각각의 경우 부착하고 및/또는 전기 접속하는 단계를 포함하는 것을 특징으로 하는
    하나 이상의 언패키지된 전자 소자(1), 특히 전력 소자 또는 반도체 전력 소자를 접속하기 위한 방법.
  2. 제 1 항에 있어서,
    특히 상기 필름 평면까지 확장하는 하나 이상의 접속 스트랩(16)이 상기 전도체부(15)로부터 생성되는 것을 것을 특징으로 하는
    하나 이상의 언패키지된 전자 소자(1), 특히 전력 소자 또는 반도체 전력 소자를 접속하기 위한 방법.
  3. 제 2 항에 있어서,
    상기 필름 평면까지 확장하는 전도체부(15)의 경우에서 상기 캐리어 필름(13)이 상기 접속 스트랩(16)의 지역에서 제거되고, 및 상기 접속 스트랩(16)이 상기 기판(11) 상의 대향하게 배치된 접속 표면(9)에 부착되고 및/또는 전기 접속되는 것을 특징으로 하는
    하나 이상의 언패키지된 전자 소자(1), 특히 전력 소자 또는 반도체 전력 소자를 접속하기 위한 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    전기적으로 높은 전도성 물질, 특히 구리를 갖는 전도체부(15), 및/또는 상기 소자(1)의 접속 표면(7)이 솔더링(soldering)에 의해 또는 솔더(19)에 의해 상기 기판(11)에 부착되고 및/또는 전기 접속되는 것을 특징으로 하는
    하나 이상의 언패키지된 전자 소자(1), 특히 전력 소자 또는 반도체 전력 소자를 접속하기 위한 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 전기 절연 매스(17)가 사출 성형에 의해 생성되고 및/또는 통상적인 사출 성형 도구가 상기 매스(17)를 성형하기 위해 사용되는 것을 특징으로 하는
    하나 이상의 언패키지된 전자 소자(1), 특히 전력 소자 또는 반도체 전력 소자를 접속하기 위한 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 캐리어 필름(13)이 감광성이고 상기 캐리어 필름(13)이 제거되거나 개구(21)가 포토 노광(photoexposure)에 의해 및/또는 에블레이션(ablation)에 의해, 예를 들어 레이저에 의해 상기 캐리어 필름(13)에 생성되는 것을 특징으로 하는
    하나 이상의 언패키지된 전자 소자(1), 특히 전력 소자 또는 반도체 전력 소자를 접속하기 위한 방법.
  7. 제 1 항 또는 제 3 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 하부면(5) 상의 접속 표면(7) 및/또는 상기 접속 스트랩(16)이 솔더링 및/또는 접착 본딩에 의해 상기 기판(11)의 각각의 접속 표면(9)에 부착되고 및/또는 전기 접속되는 것을 특징으로 하는
    하나 이상의 언패키지된 전자 소자(1), 특히 전력 소자 또는 반도체 전력 소자를 접속하기 위한 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 소자(1)가 특정 기능 레이아웃에 따라 상기 캐리어 필름(13) 상의 특정 위치에 부착되는 것을 특징으로 하는
    하나 이상의 언패키지된 전자 소자(1), 특히 전력 소자 또는 반도체 전력 소자를 접속하기 위한 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    냉각, 특히 냉각 채널, 열싱크(23) 및/또는 열파이프를 제공하는 배치가 상기 전기 절연 매스(17)에서 상기 전도체부(15) 상에 및/또는 상기 기판(11) 상에 위치되는 것을 특징으로 하는
    하나 이상의 언패키지된 전자 소자(1), 특히 전력 소자 또는 반도체 전력 소자를 접속하기 위한 방법.
  10. 부착 및/또는 전기 접속을 위해 각각의 경우 상부면(3) 및/또는 하부면(5) 상에 배치되는 하나 이상의 접속 표면(7)을 갖는 하나 이상의 언패키지된 전자 소자(1), 특히 전력 반도체 소자로서,
    상기 소자(1)가 상기 접속 표면(7)의 지역의 상기 하부면(5)에 의해 기판(11), 특히 DCB 세라믹 기판 상의 대향하게 배치되는 접속 표면(9)에 각각의 경우 부착되고 및/또는 전기 접속되고;
    전기 절연 캐리어 필름(13)이 상기 접속 표면(7)의 지역의 외측에 상기 소자(1)를 향해 대향하는 측면에 접하여 상기 기판(11) 상에 생성되고 상기 바닥 측면(5)을 넘어 확장하고;
    미리 형성된 3 차원 구조물을 구체화하고 상기 상부면(3)의 표면 영역을 넘어 확장하는 전기 도체의 전도체부(15)가 상기 상부면(13) 상의 상기 접속 표면(7)에 각각의 경우 부착되고 및/또는 전기 접속되며;
    전기 절연 매스(17)가 상기 캐리어 필름(13) 및 상기 전도체부(15)의 3 차원 구조물 사이에 생성되는 것을 특징으로 하는
    제 1 항 내지 제 9 항 중 어느 한 항에 따른 방법에 의해 생성되는 장치.
  11. 제 10 항에 있어서,
    특히 상기 필름 평면까지 확장하는 하나 이상의 접속 스트랩(16)이 상기 전도체부(15)부로부터 생성되는 것을 특징으로 하는
    제 1 항 내지 제 9 항 중 어느 한 항에 따른 방법에 의해 생성되는 장치.
  12. 제 11 항에 있어서,
    특히 상기 필름 평면까지 확장하는 전도체부(15)의 경우에서, 상기 캐리어 필름(13)이 상기 접속 스트랩(16)의 지역에서 제거되거나 개구(21)가 생성되며, 상기 접속 스트랩(16)이 상기 기판(11) 상의 대향하게 배치된 접속 표면(9)에 부착되고 및/또는 전기 접속되는 것을 특징으로 하는
    제 1 항 내지 제 9 항 중 어느 한 항에 따른 방법에 의해 생성되는 장치.
  13. 제 10 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 전도체부(15)가 전기적으로 고전도 물질, 특히 구리를 포함하는 것을 특징으로 하는
    제 1 항 내지 제 9 항 중 어느 한 항에 따른 방법에 의해 생성되는 장치.
  14. 제 10 항 내지 제 13 항 중 어느 한 항에 있어서,
    두 개 이상의 소자(1)가 있는 경우 이들이 특정 기능 레이아웃에 따라 상기 캐리어 필름(13) 상의 특정 위치에 부착되는 것을 특징으로 하는
    제 1 항 내지 제 9 항 중 어느 한 항에 따른 방법에 의해 생성되는 장치.
  15. 제 10 항 내지 제 14 항 중 어느 한 항에 있어서,
    냉각, 특히, 냉각 채널, 열싱크(23) 및/또는 열파이프를 제공하는 배치가 전기 절연 매스(17)에서 상기 전도체부(15) 상에 및/또는 상기 기판(11) 상에 위치되는 것을 특징으로 하는
    제 1 항 내지 제 9 항 중 어느 한 항에 따른 방법에 의해 생성되는 장치.
  16. 제 10 항 내지 제 15 항 중 어느 한 항에 있어서,
    전도체부(15) 및 전기 절연 매스(17)의 확장률이 높은 열기계 및 전기 사이클 안정성을 생산하도록 서로 매칭되는 것을 특징으로 하는
    제 1 항 내지 제 9 항 중 어느 한 항에 따른 방법에 의해 생성되는 장치.
  17. 부착 및/또는 전기 접속을 위해 각각의 경우 상부면(3) 및/또는 하부면(5)에 배치되는 하나 이상의 접속 표면(7)을 갖는 하나 이상의 언패키지된 전자 소자(1), 특히 전력 소자 또는 반도체 전력 소자로서,
    상기 소자(1)가 상기 하부면(5)의 표면 영역을 넘어 확장하는 전기 절연 캐리어 필름(13) 상에 그 하부면(5)에 의해 부착되고;
    미리 형성된 3 차원 구조물을 구체화하고 상기 상부면(3)의 표면 영역을 넘어 확장하는 전기 도체의 전도체부(15)가 상기 상부면(3) 상의 접속 표면(7)에 각각의 경우 부착되고 및/또는 전기 접속되며;
    전기 절연 매스(17)가 상기 캐리어 필름(13) 및 상기 전도체부(15)의 3 차원 구조물 사이에 생성되는 것을 특징으로 하는 배치.
  18. 제 17 항에 있어서,
    특히 상기 필름 평면까지 확장하는 하나 이상의 접속 스트랩(16)이 상기 전도체부(15)로부터 구체화되는 것을 특징으로 하는 배치.
KR1020107007086A 2007-09-04 2008-08-04 기판 플레이트, 특히 ｄｃｂ 세라믹 기판 플레이트에 의하여 전자 소자의 생성 및 접속하기 위한 방법 KR20100067097A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007041921A DE102007041921A1 (de) 2007-09-04 2007-09-04 Verfahren zur Herstellung und Kontaktierung von elektronischen Bauelementen mittels einer Substratplatte, insbesondere DCB-Keramik-Substratplatte
DE102007041921.1 2007-09-04

Publications (1)

Publication Number Publication Date
KR20100067097A true KR20100067097A (ko) 2010-06-18

Family

ID=40030334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107007086A KR20100067097A (ko) 2007-09-04 2008-08-04 기판 플레이트, 특히 ｄｃｂ 세라믹 기판 플레이트에 의하여 전자 소자의 생성 및 접속하기 위한 방법

Country Status (7)

Country Link
US (1) US8261439B2 (ko)
EP (1) EP2195832A1 (ko)
JP (1) JP2010538483A (ko)
KR (1) KR20100067097A (ko)
CN (1) CN101842887B (ko)
DE (1) DE102007041921A1 (ko)
WO (1) WO2009030562A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008112661A2 (en) 2007-03-09 2008-09-18 Alexza Pharmaceuticals, Inc. Heating unit for use in a drug delivery device
US20100065052A1 (en) * 2008-09-16 2010-03-18 Alexza Pharmaceuticals, Inc. Heating Units
US20120048963A1 (en) 2010-08-26 2012-03-01 Alexza Pharmaceuticals, Inc. Heat Units Using a Solid Fuel Capable of Undergoing an Exothermic Metal Oxidation-Reduction Reaction Propagated without an Igniter
US8941208B2 (en) * 2012-07-30 2015-01-27 General Electric Company Reliable surface mount integrated power module
DE102014203306A1 (de) * 2014-02-25 2015-08-27 Siemens Aktiengesellschaft Herstellen eines Elektronikmoduls
MX2017011613A (es) 2015-03-11 2018-04-10 Alexza Pharmaceuticals Inc Utilización de materiales antiestáticos en los conductos de aire para el proceso de aerosol de condensación térmica.
DE102016220553A1 (de) * 2016-10-20 2018-04-26 Robert Bosch Gmbh Leistungsmodul

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751450B2 (ja) * 1989-08-28 1998-05-18 セイコーエプソン株式会社 テープキャリアの実装構造及びその実装方法
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JPH09116045A (ja) * 1995-10-13 1997-05-02 Dainippon Printing Co Ltd リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法
US6306680B1 (en) 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
WO2001024260A1 (en) * 1999-09-24 2001-04-05 Virginia Tech Intellectual Properties, Inc. Low cost 3d flip-chip packaging technology for integrated power electronics modules
US7402457B2 (en) 2001-09-28 2008-07-22 Siemens Aktiengesellschaft Method for making contact with electrical contact with electrical contact surfaces of substrate and device with substrate having electrical contact surfaces
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP2003341782A (ja) * 2002-05-27 2003-12-03 Oki Electric Ind Co Ltd 電子デバイス収容体、電子デバイスの搬送方法、電子デバイスの実装方法、電子デバイスの収容方法
JP3809168B2 (ja) * 2004-02-03 2006-08-16 株式会社東芝 半導体モジュール
DE102004030042B4 (de) 2004-06-22 2009-04-02 Infineon Technologies Ag Halbleiterbauelement mit einem auf einem Träger montierten Halbleiterchip, bei dem die vom Halbleiterchip auf den Träger übertragene Wärme begrenzt ist, sowie Verfahren zur Herstellung eines Halbleiterbauelementes
EP1641035A1 (en) 2004-09-27 2006-03-29 STMicroelectronics S.r.l. Mounting method of electronic power components on printed circuit boards

Also Published As

Publication number Publication date
JP2010538483A (ja) 2010-12-09
WO2009030562A1 (de) 2009-03-12
EP2195832A1 (de) 2010-06-16
CN101842887A (zh) 2010-09-22
US8261439B2 (en) 2012-09-11
DE102007041921A1 (de) 2009-03-05
CN101842887B (zh) 2012-10-10
US20100208438A1 (en) 2010-08-19

Similar Documents

Publication Publication Date Title
US7149088B2 (en) Half-bridge power module with insert molded heatsinks
US8115294B2 (en) Multichip module with improved system carrier
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
US6946740B2 (en) High power MCM package
US7045884B2 (en) Semiconductor device package
US7800208B2 (en) Device with a plurality of semiconductor chips
US8410590B2 (en) Device including a power semiconductor chip electrically coupled to a leadframe via a metallic layer
US7592688B2 (en) Semiconductor package
US9159715B2 (en) Miniaturized semiconductor device
US9468087B1 (en) Power module with improved cooling and method for making
KR20070020304A (ko) 집적화된 트랜지스터모듈 및 그 제조방법
EP2851951B1 (en) Method for manufacturing semiconductor device and semiconductor device
CN107769520B (zh) 电装置及其制造方法
KR20100067097A (ko) 기판 플레이트, 특히 ｄｃｂ 세라믹 기판 플레이트에 의하여 전자 소자의 생성 및 접속하기 위한 방법
US11315850B2 (en) Semiconductor device
US20180040562A1 (en) Elektronisches modul und verfahren zu seiner herstellung
CN104851843A (zh) 电力用半导体装置
CN112864113A (zh) 功率器件、功率器件组件与相关装置
CN115692210A (zh) 具有按压配合触点的功率模块
EP2680305A2 (en) Semiconductor package
KR20120073302A (ko) 회로 장치 및 그의 제조 방법
CN215008199U (zh) 功率器件、功率器件组件、电能转换装置及电能转换设备
US20230052830A1 (en) Power circuit module
US20240128197A1 (en) Assemblies with embedded semiconductor device modules and related methods
WO2024086573A1 (en) Assemblies with embedded semiconductor device modules and related methods

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid