JP2010538483A - 基板プレート、殊にｄｃｂセラミック基板プレートを用いる電子的な構成素子の製造方法および接触接続方法 - Google Patents

基板プレート、殊にｄｃｂセラミック基板プレートを用いる電子的な構成素子の製造方法および接触接続方法 Download PDF

Info

Publication number
JP2010538483A
JP2010538483A JP2010523459A JP2010523459A JP2010538483A JP 2010538483 A JP2010538483 A JP 2010538483A JP 2010523459 A JP2010523459 A JP 2010523459A JP 2010523459 A JP2010523459 A JP 2010523459A JP 2010538483 A JP2010538483 A JP 2010538483A
Authority
JP
Japan
Prior art keywords
contact
support film
fixed
component
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2010523459A
Other languages
English (en)
Inventor
カルテンバッハー アクセル
ヴァインケ ローベルト
カスパー ミヒャエル
シメッタ ゲルノート
ヴァイトナー カール
ツァプフ イェルク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2010538483A publication Critical patent/JP2010538483A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

本発明は、上面および／または下面にそれぞれ配置されている、固定および／または電気的な接触接続のための少なくとも１つの接触面を備えている、ケーシングされていない少なくとも１つの電子的な構成素子を接触接続させる方法に関する。構成素子が該構成素子の下面を用いて、下面の表面を超えて延在している絶縁性の支持体フィルムに固定され、上面の表面を超えて延在し、成形された３次元構造体を形成しているそれぞれ１つの導電性の導体部に、上面における接触面が固定および／または電気的に接触接続され、支持体フィルムと導体部の３次元構造体との間に絶縁性質量体が形成され、接触面の領域において下面から支持体フィルムが除去され、基板、殊に導体により事前に構造化されたＤＣＢセラミック基板において接触面と対向しているそれぞれ１つの接触面に下面における接触面が固定および／または電気的に接触接続される。

Description

本発明は、独立請求項の上位概念に記載されている方法、ならびに独立請求項の上位概念に記載されているデバイスに関する。
殊にパワーエレクトロニクスにおける、１つまたは複数のケーシングされていないチップおよび／または受動的な構成素子を電気的に接触接続する際に、従来技術においては基板としてＤＣＢ（direct copper bonding）セラミックが使用されている。構成素子はその裏面を用いて平坦にＤＣＢセラミック基板プレート上にはんだ付けされている。接触接続は太いワイヤによるボンディングを用いるか、WO 03030247に記載されている、いわゆる平坦接触接続（planar contacting）を用いて行われる。この刊行物の開示内容は本願発明の参考文献とする。太いワイヤによるボンディングとは異なり、平坦接触接続は絶縁フィルムを電子的な構成素子上に積層化し、接触窓を殊にレーザアブレーションにより開き、平坦な接続部を電気めっき金属化によって形成することによって行われる。
本発明の課題は、上面および／または下面における固定および／または電気的な接触接続のための接触面を備えている、殊に１０００ボルトよりも高い高電圧領域のためのケーシングされていない少なくとも１つの電子的な構成素子、殊に電力用構成素子または電力用半導体構成素子を廉価に電気的に接触接続させる手段を提供することである。さらには、高集積密度、接触接続の低誘導性特性、高い電流容量、効果的な冷却および／または電気サイクル負荷ならびに熱サイクル負荷に関する高い信頼性が提供されるべきである。
電気サイクル負荷とは、所定回数の負荷の変化で低電力および高電力に交番的にさらされることを意味する。熱サイクル負荷とは、所定回数、例えば１００〜１０００サイクルの温度変化で、低温、例えば−４０℃と、高温、例えば＋１２５℃に交番的にさらされることを意味する。
導体部は高導電性且つ高電流耐性の導体であり、導体は例えば打ち抜きおよび／または曲げによって容易に機械的に加工でき、また塑性に成形可能である。この種の導体部は打ち抜き曲げ部とも称される。例えば、導体部はリードフレーム、殊に銅リードフレームでよい。
接触フレームは導体部を基板の接触面に電気的に接触接続および／または固定するための導体部の曲げられた部分である。
従来技術によれば、ＤＣＢセラミックが基板として使用されており、電子的な構成素子はその裏面を用いて平坦にはんだ付けされる。「ＤＣＢ」とは「Direct Copper Bonding」を意味する。ＤＣＢセラミックを形成する場合、セラミックの上面および下面において銅板が圧延され、約１０８０℃でセラミックと形状結合（formschluessig；形状による束縛）される。続いて、２つの銅面のうちの少なくとも一方が湿式化学的に構造化される。この種のセラミックの既知の製造メーカはCuramik社である。
本発明の課題は、独立請求項に記載されている方法および独立請求項に記載されているデバイスによって解決される。
本発明により提案される解決手段によって、ケーシングされていない電子的な構成素子を基板、殊にＤＣＢセラミック上に非常に廉価に被着およびワイヤ接続することができる。絶縁材料として容易に形成できる射出成形されたプラスチックが使用される。前述の解決手段によって構成素子の低誘導性の接触接続部を提供することができる。
別の有利な実施形態は従属請求項に記載されている。
有利な実施形態によれば、導体部がフィルムの平面にまで延在する少なくとも１つの接触フレームを形成する。同様に、接触フレームの領域における支持体フィルが除去される。接触フレームは基板プレートにおける対向する接触面に固定および／または電気的に接触接続される。このようにして、高電流耐性を高導電性の材料からなる太い接続部によって提供することができる。導体部は、高電流耐性を有し、また例えば打ち抜きおよび／または曲げによって比較的簡単に機械的に加工できる高導電性の材料からなる電気的な接続部に関する実施形態である。材料を塑性に成形することができる。
別の有利な実施形態によれば、導体部がフィルムの平面にまで延在している場合、接触フレームの領域における支持体フィルムが除去され、接触フレームが基板における対向する接触面に固定および／または電気的に接触接続される。
別の有利な実施形態によれば、導体部がはんだにより固定および／または電気的に接触接続される。このようにして、この導体部を容易に従来のやり方で加工することができる。フィルム上に被着された電子的な構成素子は露出された上面において、例えば銅を含有する、相応に成形された導体部を用いてはんだ付けされる。
別の有利な実施形態によれば、絶縁性質量体は射出成形によって形成される。絶縁性の材料では一方の端面がフィルムを形成し、他方の端面が打ち抜き曲げ部の形成に応じて相応に成形された３次元の射出成形ツールを形成する。
別の有利な実施形態によれば、露光により支持体フィルムを容易に除去できるように支持体フィルムが感光性である。支持体フィルムの除去の他の有利で簡単な実現手段はアブレーション、殊にレーザアブレーションである。このようにして、電子的な構成素子の下面、ならびに下方に向かって案内されている接触フレームの領域においては、露光または（レーザなどによる）アブレーションによってフィルム材料が除去されている。この実施形態によれば、支持体フィルムを適切な時点に後続のステップにおいて開放することもできる。アブレーションが行われる場合、支持体フィルムが感光性であってはならない。
別の有利な実施形態によれば、下面における接触面および／または接触フレームと基板プレートのそれぞれの接触面との固定および／または電気的な接触接続は、はんだ付けおよび／または接着により実施される。このようにして、固定および／または電気的な接触接続が簡単に実施される。後続のはんだ付けまたは接着により、準備されたＤＣＢ基板プレートと電気的な接触接続部の露出された面とが電気的に接続される。
別の有利な実施形態によれば、構成素子が支持体フィルム上の所定の位置において、形成すべきデバイスの所定の機能構造に応じて固定される。すなわち第１のステップでは、電気的に絶縁された支持体フィルム上の所定の位置において、電子的な構成素子はその下面を用いて固着される。したがって、非常に早い段階でデバイスを設計することができる。
別の有利な実施形態によれば、絶縁性質量体内および／または基板プレート上に冷却用装置、殊に冷却チャネルまたはヒートシンクまたはヒートパイプが配置されている。このようにして、高い冷却能力で冷却を実施することができる。同様に、冷却部を両面に、すなわちＤＣＢ基板の下面にも、電子的な構成素子の上面にも形成することができる。
別の有利な実施形態によれば、導体部は高導電性の材料、例えば銅を有する。
別の有利な実施形態によれば、導体部の膨張係数と絶縁性材料の膨張係数は、高い熱サイクル耐性および電気サイクル耐性を生じさせるために相互に適合されている。
別の有利な実施形態によれば、支持体フィルム上に固定されたまま残存する装置が形成される。
以下では本発明を図面に示した実施例に基づき詳細に説明する。
本発明によるデバイスの実施例を示す。 本発明によるデバイスを製造するための本発明による方法の実施例を示す。
図１は、ケーシングされていない２つの電子的な構成素子１、しかも２つの絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を示す。上面３にはそれぞれ１つの接触面７が形成されている。下面５にはそれぞれ２つの接触面７が形成されている。全ての接触面７は電子的な構成素子１の固定および／または電気的な接触接続に使用される。電子的な構成素子１は例えば電力用半導体構成素子、また殊に、１０００ボルトを上回る電圧用の電子的な構成素子である。構成素子１は下面５を用いて、この下面５の表面を超えて延在している絶縁性の支持体フィルム１３上に固定されている。上面３における接触面７には、導電性の導体部１５として成形された３次元構造体が固定されて電気的に接触接続されている。導体部１５は上面３の表面を超えて延在している。支持体フィルム１３と導体部１５の３次元構造体との間に絶縁性質量体１７が形成されている。例えば、絶縁性質量体１７を射出成形によって形成することができる。殊に、絶縁性質量体１７の成形のために従来の射出成形ツールを使用することができる。図１によれば、導体部１５は支持体フィルム１３の平面にまで延在している接触フレーム１６を形成する。構成素子１の下面５における接触面７には開口部２１を備えた支持体フィルム１３が形成されている。支持体フィルム１３は接触フレーム１６の領域においても同様に除去されており、相応の開口部２１を有している。
支持体フィルム１３の下方には基板１１が形成されており、この基板１１は殊に有利にはＤＣＢセラミック基板である。基板１１の上面には導体路が事前に構造化されてり、それらの導体路に基板１１の接触面９が形成されている。この種の接触面９は構成素子１側の接触面７と対向している。構成素子１は下面５を用いて、２つの接触面７の領域において、基板１１上の対している２つの接触面９に固定され、電気的に接触接続されている。接触接続ははんだ１９を用いて殊に簡単に行われる。導体部１５が支持体フィルム１３の平面にまで延在している場合、支持体フィルム１３は接触フレーム１６の領域において除去されており、また開口部２１を有している。接触フレーム１６は基板１１上の対向している接触面９に固定されており、また電気的に接触接続されている。図１による、基板から離れる方向に延びる下の３つの矢印は、本発明によるデバイスを冷却するためのヒートシンク２３の方向に示されている。択一的に、冷却用装置、殊に冷却チャネル、ヒートシンク２３および／またはヒートパイプを導体部１５上、および／または、絶縁性質量体１７内、および／または、基板１１上に配置ないし形成することができる。図１において上方に向けられている矢印は、接触面９を備えた基板１１と接触面７を備えた電子的な構成素子１との固定および電気的な接触接続を示す。
図２は、上面３および／または下面５上にそれぞれ配置されている、固定および／または電気的な接触接続のための少なくとも１つの接触面７を備えた、少なくとも１つのケーシングされていない電子的な構成素子１、殊に電力用構成素子または電力用半導体構成素子を接触接続させるための本発明による方法の実施例を示す。
ステップＳ１においては、構成素子１がその下面５を用いて、この下面５の表面を超えて延在している絶縁性の支持体フィルム１３上に固定される。ステップＳ２により、上面３における接触面７が、事前に成形された３次元構造体を形成しており、且つ上面３の表面を超えて延在している導電性の導体部１５に固定および／または電気的に接触接続される。ステップＳ３により、支持体フィルム１３と導体部１５の３次元構造体との間に絶縁性質量体１７が形成される。この際に、従来の射出成形法を適用することができる。殊に、絶縁性質量体１７を境界付けるために従来のツールを使用することができる。ステップＳ４により、支持体フィルム１３が接触面７の領域において下面５から除去される。続いてステップＳ５により、基板１１上の導体路２５において対応する接触面７に対向している接触面９に下面５における接触面７が固定されて電気的に接触接続される。ここで殊に有利には、ＤＣＢ（Direct Copper Bonding）セラミック基板プレート１１が使用される。
ここで、図１によるデバイスは単に本発明の一実施例に過ぎないことを言及しておく。基本的に、ケーシングされていない任意の電子的な構成素子１を使用することができる。殊に本発明は主電圧領域が１０００ボルトよりも高い構成素子に適している。構成素子を支持体フィルム１３上の所定の位置において所定の機能構造に応じて固定および／または電気的に接触接続することができる。電子的な構成素子１に関する別の例はダイオード、サイリスタ、トランジスタなどである。同様に、複数の接触フレーム１６を使用することができる。接触フレーム１６は基本的には必要ない。参照番号２５は基板１１における導体路構造を表し、ＤＣＢ基板の場合には導体路２５が殊に銅を有する。
基本的に、基板プレート１１を備えていない本発明によるデバイスも装置として同様に保護範囲に含まれている。

Claims (18)

  1. 上面（３）および／または下面（５）にそれぞれ配置されている、固定および／または電気的な接触接続のための少なくとも１つの接触面（７）を備えている、ケーシングされていない少なくとも１つの電子的な構成素子（１）、殊に電力用構成素子または電力用半導体構成素子を接触接続させる方法において、
    前記構成素子（１）を該構成素子（１）の下面（５）を用いて、該下面（５）の表面を超えて延在している絶縁性の支持体フィルム（１３）に固定し、
    前記上面（３）の表面を超えて延在し、成形された３次元構造体を形成しているそれぞれ１つの導電性の導体部（１５）に、前記上面（３）における前記接触面（７）を固定および／または電気的に接触接続させ、
    前記支持体フィルム（１３）と前記導体部（１５）の前記３次元構造体との間に絶縁性質量体（１７）を形成し、
    前記接触面（７）の領域において前記下面（５）から前記支持体フィルム（１３）を除去し、
    基板（１１）、殊に導体により事前に構造化されたＤＣＢセラミック基板において前記接触面（７）と対向しているそれぞれ１つの接触面（９）に前記下面（５）における前記接触面（７）を固定および／または電気的に接触接続させることを特徴とする、方法。
  2. 前記導体部（１５）から、殊に前記支持体フィルムの平面にまで延在する、少なくとも１つの接触フレーム（１６）を形成する、請求項１記載の方法。
  3. 導体部（１５）が前記支持体フィルムの平面にまで延在する場合、前記接触フレーム（１６）の領域における前記支持体フィルム（１３）を除去し、前記接触フレーム（１６）を前記基板（１１）における対向する接触面（９）に固定および／または電気的に接触接続させる、請求項２記載の方法。
  4. 高導電性の材料、殊に銅を有する前記導体路（１５）および／または前記構成素子（１）の接触面（７）をはんだ付けないしはんだ（１９）により前記基板（１１）に固定および／または電気的に接触接続させる、請求項１から３までのいずれか１項または複数項記載の方法。
  5. 前記絶縁性質量体（１７）を射出成形により形成する、および／または、前記絶縁性質量体（１７）を成形する従来の射出成形ツールを使用する、請求項１から４までのいずれか１項または複数項記載の方法。
  6. 前記支持体フィルム（１３）は感光性であり、露光および／またはアブレーション、例えばレーザアブレーションにより前記支持体フィルム（１３）を除去するか、前記支持体フィルム（１３）内に開口部（２１）を形成する、請求項１から５までのいずれか１項または複数項記載の方法。
  7. 前記下面（５）における接触面（７）および／または前記接触フレーム（１６）をはんだ付けおよび／または接着により、前記基板（１１）のそれぞれの前記接触面（９）に固定および／または電気的に接触接続させる、請求項１ないし３から６までのいずれか１項または複数項記載の方法。
  8. 前記構成素子（１）を前記支持体フィルム（１３）上の所定の位置において、所定の機能構造に応じて固定する、請求項１から７までのいずれか１項または複数項記載の方法。
  9. 前記導体部（１５）上、および／または、前記絶縁性質量体（１７）内、および／または、前記基板（１１）上に冷却用装置、殊に冷却チャネル、ヒートシンク（２３）および／またはヒートパイプを配置する、請求項１から８までのいずれか１項または複数項記載の方法。
  10. 請求項１から９までのいずれか１項または複数項記載の方法により製造されるデバイスにおいて、
    上面（３）および／または下面（５）にそれぞれ配置されている、固定および／または電気的な接触接続のための少なくとも１つの接触面（７）を備えている、ケーシングされていない少なくとも１つの電子的な構成素子（１）、殊に電力用半導体素子を有し、
    前記構成素子（１）は該構成素子（１）の下面（５）を用いて、前記接触面（７）の領域において、基板（１１）、殊にＤＣＢセラミック基板における対向するそれぞれ１つの接触面（９）に固定および／または電気的に接触されており、
    絶縁性の支持体フィルム（１３）が前記接触面（７）の領域外で前記下面（５）を超えて、前記構成素子（１）に対向する側における前記基板（１１）の上に形成されており、
    前記上面（３）における前記接触面（７）には、成形された３次元構造体を形成するそれぞれ１つの導体部（１５）が固定および／または電気的に接触接続されており、前記導体部（１５）は前記上面（３）の表面を超えて延在しており、
    前記支持体フィルム（１３）と前記導体部（１５）の前記３次元構造体との間に絶縁性質量体（１７）が形成されていることを特徴とする、デバイス。
  11. 前記導体部（１５）から、殊に前記支持体フィルムの平面にまで延在する、少なくとも１つの接触フレーム（１６）が形成される、請求項１０記載のデバイス。
  12. 導体部（１５）が前記支持体フィルムの平面にまで延在する場合、前記接触フレーム（１６）の領域においては前記支持体フィルム（１３）が除去されており、ないし開口部（２１）が形成されており、前記接触フレーム（１６）は前記基板（１１）における対向する接触面（９）に固定および／または電気的に接触接続されている、請求項１１記載のデバイス。
  13. 前記導体部（１５）は高導電性の材料、殊に銅を有する、請求項１０から１２までのいずれか１項または複数項記載のデバイス。
  14. ２つより多くの構成素子（１）では、該構成素子（１）は前記支持体フィルム（１３）上の所定の位置において、所定の機能構造に応じて固定されている、請求項１０から１３までのいずれか１項または複数項記載のデバイス。
  15. 前記導体部（１５）上、および／または、前記絶縁性質量体（１７）内、および／または、前記基板（１１）上に冷却用装置、殊に冷却チャネル、ヒートシンク（２３）および／またはヒートパイプが配置されている、請求項１０から１４までのいずれか１項または複数項記載のデバイス。
  16. 前記導体部（１５）の膨張係数および前記絶縁性質量体（１７）は高い熱サイクル耐性および電気サイクル耐性を生じさせるために相互に適合されている、請求項１０から１５までのいずれか１項または複数項記載のデバイス。
  17. 上面（３）および／または下面（５）にそれぞれ配置されている、固定および／または電気的な接触接続のための少なくとも１つの接触面（７）を備えている、ケーシングされていない少なくとも１つの電子的な構成素子（１）、殊に電力用半導体素子を有し、
    前記構成素子（１）は該構成素子（１）の下面（５）を用いて、該下面（５）の表面を超えて延在している絶縁性の支持体フィルム（１３）に固定されており、
    前記上面（３）における前記接触面（７）には、成形された３次元構造体を形成するそれぞれ１つの導体部（１５）が固定および／または電気的に接触接続されており、前記導体部（１５）は前記上面（３）の表面を超えて延在しており、
    前記支持体フィルム（１３）と前記導体部（１５）の前記３次元構造体との間には絶縁性質量体（１７）が形成されていることを特徴とする、装置。
  18. 前記導体部（１５）から、殊に前記支持体フィルムの平面にまで延在する、少なくとも１つの接触フレーム（１６）が形成されている、請求項１７記載の装置。
JP2010523459A 2007-09-04 2008-08-04 基板プレート、殊にｄｃｂセラミック基板プレートを用いる電子的な構成素子の製造方法および接触接続方法 Ceased JP2010538483A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007041921A DE102007041921A1 (de) 2007-09-04 2007-09-04 Verfahren zur Herstellung und Kontaktierung von elektronischen Bauelementen mittels einer Substratplatte, insbesondere DCB-Keramik-Substratplatte
PCT/EP2008/060196 WO2009030562A1 (de) 2007-09-04 2008-08-04 Verfahren zur herstellung und kontaktierung von elektronischen bauelementen mittels einer substratplatte, insbesondere dcb-keramik-substratplatte

Publications (1)

Publication Number Publication Date
JP2010538483A true JP2010538483A (ja) 2010-12-09

Family

ID=40030334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010523459A Ceased JP2010538483A (ja) 2007-09-04 2008-08-04 基板プレート、殊にｄｃｂセラミック基板プレートを用いる電子的な構成素子の製造方法および接触接続方法

Country Status (7)

Country Link
US (1) US8261439B2 (ja)
EP (1) EP2195832A1 (ja)
JP (1) JP2010538483A (ja)
KR (1) KR20100067097A (ja)
CN (1) CN101842887B (ja)
DE (1) DE102007041921A1 (ja)
WO (1) WO2009030562A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2594867T3 (es) 2007-03-09 2016-12-23 Alexza Pharmaceuticals, Inc. Unidad de calentamiento para usar en un dispositivo de administración de fármaco
US20100065052A1 (en) * 2008-09-16 2010-03-18 Alexza Pharmaceuticals, Inc. Heating Units
US20120048963A1 (en) 2010-08-26 2012-03-01 Alexza Pharmaceuticals, Inc. Heat Units Using a Solid Fuel Capable of Undergoing an Exothermic Metal Oxidation-Reduction Reaction Propagated without an Igniter
US8941208B2 (en) * 2012-07-30 2015-01-27 General Electric Company Reliable surface mount integrated power module
DE102014203306A1 (de) * 2014-02-25 2015-08-27 Siemens Aktiengesellschaft Herstellen eines Elektronikmoduls
EP4272744A3 (en) 2015-03-11 2024-01-24 Alexza Pharmaceuticals, Inc. Use of antistatic materials in the airway for thermal aerosol condensation process
DE102016220553A1 (de) 2016-10-20 2018-04-26 Robert Bosch Gmbh Leistungsmodul

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116045A (ja) * 1995-10-13 1997-05-02 Dainippon Printing Co Ltd リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法
US6306680B1 (en) * 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
EP1641035A1 (en) * 2004-09-27 2006-03-29 STMicroelectronics S.r.l. Mounting method of electronic power components on printed circuit boards

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751450B2 (ja) * 1989-08-28 1998-05-18 セイコーエプソン株式会社 テープキャリアの実装構造及びその実装方法
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
WO2001024260A1 (en) * 1999-09-24 2001-04-05 Virginia Tech Intellectual Properties, Inc. Low cost 3d flip-chip packaging technology for integrated power electronics modules
AU2002340750A1 (en) 2001-09-28 2003-04-14 Siemens Aktiengesellschaft Method for contacting electrical contact surfaces of a substrate and device consisting of a substrate having electrical contact surfaces
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP2003341782A (ja) * 2002-05-27 2003-12-03 Oki Electric Ind Co Ltd 電子デバイス収容体、電子デバイスの搬送方法、電子デバイスの実装方法、電子デバイスの収容方法
JP3809168B2 (ja) * 2004-02-03 2006-08-16 株式会社東芝 半導体モジュール
DE102004030042B4 (de) * 2004-06-22 2009-04-02 Infineon Technologies Ag Halbleiterbauelement mit einem auf einem Träger montierten Halbleiterchip, bei dem die vom Halbleiterchip auf den Träger übertragene Wärme begrenzt ist, sowie Verfahren zur Herstellung eines Halbleiterbauelementes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116045A (ja) * 1995-10-13 1997-05-02 Dainippon Printing Co Ltd リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法
US6306680B1 (en) * 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
EP1641035A1 (en) * 2004-09-27 2006-03-29 STMicroelectronics S.r.l. Mounting method of electronic power components on printed circuit boards

Also Published As

Publication number Publication date
EP2195832A1 (de) 2010-06-16
US20100208438A1 (en) 2010-08-19
DE102007041921A1 (de) 2009-03-05
US8261439B2 (en) 2012-09-11
CN101842887A (zh) 2010-09-22
CN101842887B (zh) 2012-10-10
WO2009030562A1 (de) 2009-03-12
KR20100067097A (ko) 2010-06-18

Similar Documents

Publication Publication Date Title
US9147637B2 (en) Module including a discrete device mounted on a DCB substrate
JP7145075B2 (ja) 多層回路基板に基づくパワーモジュール
US8324726B2 (en) Semiconductor device, electrode member and electrode member fabrication method
EP3198640B1 (en) Method of forming a semiconductor package
US20220375833A1 (en) Substrate structures and methods of manufacture
US20050280998A1 (en) Half-bridge power module with insert molded heatsinks
US9159715B2 (en) Miniaturized semiconductor device
US9891247B2 (en) U-shaped vertical shunt resistor for Power Semiconductor module
JP2010538483A (ja) 基板プレート、殊にｄｃｂセラミック基板プレートを用いる電子的な構成素子の製造方法および接触接続方法
JP2014199829A (ja) 半導体モジュール及びそれを搭載したインバータ
JP2006253516A (ja) パワー半導体装置
US9385107B2 (en) Multichip device including a substrate
US20160056088A1 (en) Cold Plate, Device Comprising a Cold Plate and Method for Fabricating a Cold Plate
TW201801273A (zh) 具有單列直插引線模塊的半導體功率器件及其製備方法
CN104851843A (zh) 电力用半导体装置
US20180040562A1 (en) Elektronisches modul und verfahren zu seiner herstellung
CN106252332B (zh) 热敏电阻搭载装置及热敏电阻部件
JP2017511976A (ja) スタックされたチップ及びインターポーザを備えた部分的に薄化されたリードフレームを有するコンバータ
Meisser et al. Low-inductive compact SiC power modules for high-frequency operation
EP2178117A1 (en) Power semiconductor module with double side cooling
CN109844939A (zh) 功率模块
JP2013041939A (ja) 半導体モジュール及びそれを搭載したインバータ
CN111584422B (zh) 半导体装置及其制造方法
CN104867903B (zh) 电子模块
JP7392308B2 (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110916

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111214

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121116

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130201

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20130624