DE102015101146B4 - Halbleitervorrichtung mit mehreren Kontaktclips, Multiclip-Verbindungselement und Verfahren zum Herstellen derselben - Google Patents

Halbleitervorrichtung mit mehreren Kontaktclips, Multiclip-Verbindungselement und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE102015101146B4
DE102015101146B4 DE102015101146.8A DE102015101146A DE102015101146B4 DE 102015101146 B4 DE102015101146 B4 DE 102015101146B4 DE 102015101146 A DE102015101146 A DE 102015101146A DE 102015101146 B4 DE102015101146 B4 DE 102015101146B4
Authority
DE
Germany
Prior art keywords
contact clip
semiconductor chip
connector
semiconductor
clip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015101146.8A
Other languages
English (en)
Other versions
DE102015101146A1 (de
Inventor
Tian San Tan
Theng Chao Long
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102015101146A1 publication Critical patent/DE102015101146A1/de
Application granted granted Critical
Publication of DE102015101146B4 publication Critical patent/DE102015101146B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/68—Structure, shape, material or disposition of the connectors after the connecting process
    • H01L24/70—Structure, shape, material or disposition of the connectors after the connecting process of a plurality of connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37025—Plural core members
    • H01L2224/37026—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/3719—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8412—Aligning
    • H01L2224/84143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84399—Material
    • H01L2224/844—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/84438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/84447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H01L2224/84815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H01L2224/8482—Diffusion bonding
    • H01L2224/84825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/84855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14253—Digital-to-analog converter [DAC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Halbleitervorrichtung (100), umfassend:einen Vorrichtungsträger (110);einen ersten Halbleiter-Chip (120), welcher auf dem Vorrichtungsträger (110) angebracht ist, wobei eine erste Elektrode auf einer Seite des ersten Halbleiter-Chips (120) angeordnet ist, die von dem Vorrichtungsträger (110) weg weist;einen zweiten Halbleiter-Chip (130), welcher auf dem Vorrichtungsträger (110) angebracht ist, wobei eine erste Elektrode auf einer Seite des zweiten Halbleiter-Chips (130) angeordnet ist, die von dem Vorrichtungsträger (110) weg weist;einen ersten Kontaktclip (151), welcher an die erste Elektrode des ersten Halbleiter-Chips (120) gebondet ist;einen zweiten Kontaktclip (152), welcher an die erste Elektrode des zweiten Halbleiter-Chips (130) gebondet ist; undeinen isolierenden Verbinder (153), welcher ausgelegt ist, um den ersten Kontaktclip (151) und den zweiten Kontaktclip (152) zusammenzuhalten, wobei der isolierende Verbinder (153) einen ersten Kopplungsabschnitt (153a), welcher mit dem ersten Kontaktclip (151) verbunden ist, und einen zweiten Kopplungsabschnitt (153b), welcher mit dem zweiten Kontaktclip (152) verbunden ist, umfasst, wobei der erste Kopplungsabschnitt (153a) und/oder der zweite Kopplungsabschnitt (153b) ein Element umfasst, welches eine Zunge, eine Nut, ein Klemmelement, ein Schnappverschlusselement oder ein Klebstoff ist;ein Verkapselungsmittel (170), welches den ersten Halbleiter-Chip (120), den zweiten Halbleiter-Chip (130), den ersten Kontaktclip (151) und den zweiten Kontaktclip (152) einbettet, wobei der isolierende Verbinder (153) ein von dem Verkapselungsmittel (170) verschiedenes vorgefertigtes Teil ist, wobei Seitenflächen des isolierenden Verbinders (153) als die Kopplungsabschnitte dienen und wobei eine obere Oberfläche des isolierenden Verbinders (153) von dem Verkapselungsmittel (170) bedeckt ist.

Description

  • Diese Erfindung betrifft im Allgemeinen die Technik des Halbleitervorrichtung-Packagings und insbesondere die Technik des Einbettens eines Halbleiter-Chips und von Komponenten in einem Verkapselungsmittel.
  • Hersteller von Halbleitervorrichtungen sind ständig bestrebt, die Leistung ihrer Produkte zu verbessern und gleichzeitig ihre Herstellungskosten zu reduzieren. Ein kostenintensiver Bereich bei der Herstellung von Halbleitervorrichtungs-Packages ist das Packaging des Halbleiter-Chips. Folglich sind Halbleitervorrichtungs-Packages und Verfahren zur Herstellung derselben mit niedrigen Kosten und hoher Ausbeute wünschenswert. Insbesondere ist die Leistung von Leistungshalbleitervorrichtungs-Packages abhängig von der Wärmeableitungsfähigkeit, welche das Package bereitstellt.
  • US 2008 / 0 277 772 A1 zeigt eine Halbleitervorrichtung mit zwei Kontaktclips, die miteinander über ein Substrat verbunden sind, auf dem sie aufgebracht sind. Das Substrat kann selektiv weggeätzt werden. US 2009 / 0 179 313 A1 zeigt einen flexiblen Kontaktclip, der mehrere Kontaktflächen eines Halbleiterchips kontaktiert. Kontaktregionen können Teil einer leitfähigen Schicht sein, die zwischen einer ersten flexiblen Schicht und einer unterbrochenen zweiten Schicht eingelagert ist. DE 103 55 925 A1 zeigt eine Halbleitervorrichtung, die mehrere auf einem Träger 300 angeordnete Halbleiter-Chips aufweist. Eine elektrische Kontaktierung obenliegender Kontaktstellen der Halbleiter-Chips erfolgt über einen Folienverbund, der sich aus einer Kupferfolie, einer elektrisch isolierenden Kunststofffolie und einer Aluminiumfolie zusammensetzt, die mittels Klebeverbindungen miteinander verbunden sind.
  • DE 10 2011 076 235 A1 zeigt eine Halbleitervorrichtung, die zwei Halbleiter-Chips aufweist. Auf Kontaktflächen der Halbleiter-Chips sind Metallblöcke aufgelötet. Die Metallblöcke sind über eine isolierende Metallblock-Befestigungsführung miteinander verbunden. US 2010 / 0 109 134 A1 lehrt das Umgießen eines Leadframes zur Herstellung von vorgefertigten Clips. Eine Halbleitervorrichtung kann zwei Halbleiter-Chips aufweisen. Ein vorgefertigter Clip kann über den beiden Halbleiter-Chips angeordnet werden und diese kontaktieren. US 2002 / 0 037 656 A1 zeigt eine Verbindungsstruktur mit parallel zueinander angeordneten Verbindungsplatten, die durch einen Film voneinander isoliert sind. JP 2006- 210 500 A zeigt ebenfalls plattenförmig ausgebildete Verbinder zum Kontaktieren von Elektroden eines Leistungsbauelements. Mehrere Platten können aufeinander laminiert sein. JP H02- 178 954 A lehrt, zwei flache Verbindungsstrukturen mit zwischengelegtem Isolationsmaterial miteinander zu verdrillen.
  • Eine der Erfindung zugrunde liegende Aufgabenstellung kann darin gesehen werden, eine Halbleitervorrichtung und ein Verfahren zur Herstellung einer Halbleitervorrichtung anzugeben, die eine hohe thermische Robustheit bei niedrigen Kosten und verbesserter Zuverlässigkeit ermöglichen.
  • Die Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst. Weiterbildungen und Ausführungsformen sind Gegenstand der Unteransprüche.
  • Die beigefügten Zeichnungen sind enthalten, um ein weiteres Verständnis der Ausführungsformen zur Verfügung zu stellen. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung zur Erläuterung der Prinzipien der Ausführungsformen. Weitere Ausführungsformen und viele der vorgesehenen Vorteile der Ausführungsformen werden leicht erkannt, da sie unter Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgerecht in Bezug zueinander. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile.
    • 1 veranschaulicht schematisch eine Querschnittsansicht eines Halbleitervorrichtungs-Packages mit zwei Halbleiter-Chips und zwei Clips, welche durch einen Verbinder zusammengehalten werden.
    • 2 veranschaulicht schematisch eine Draufsicht eines Halbleitervorrichtungs-Packages mit zwei Halbleiter-Chips und zwei Clips, welche durch einen Verbinder zusammengehalten werden.
    • 3 veranschaulicht schematisch eine Draufsicht eines Multiclip-Verbindungselements mit zwei Clips, welche durch einen Verbinder zusammengehalten werden.
    • 4 veranschaulicht schematisch eine Querschnittsansicht eines Multiclip-Verbindungselements mit zwei Clips, welche durch einen Verbinder zusammengehalten werden.
    • 5 veranschaulicht schematisch eine Querschnittsansicht eines beispielhaften Kühlkörperde-
    • sign-Halbleitervorrichtungs-Packages mit zwei Halbleiter-Chips und zwei Clips, welche durch einen Verbinder zusammengehalten werden.
    • 6 veranschaulicht schematisch eine Querschnittsansicht eines Kühlkörperdesign-Halbleitervorrichtungs-Packages mit zwei Halbleiter-Chips und zwei Clips, welche durch einen Verbinder zusammengehalten werden.
    • 7 veranschaulicht schematisch eine Querschnittsansicht eines Kühlkörperdesign-Halbleitervorrichtungs-Packages mit zwei Halbleiter-Chips und zwei Clips, welche durch einen Verbinder zusammengehalten werden.
    • 8A und 8B veranschaulichen jeweils schematisch perspektivische Ansichten eines Abschnitts eines beispielhaften Kühlkörperdesign-Multiclip-Verbindungselements und eines Abschnitts eines Verkapselungsmittels eines beispielhaften Kühlkörperdesign-Halbleitervorrichtungs-Packages.
    • 9A und 9B veranschaulichen jeweils schematisch Draufsichten von beispielhaften Kühlkörperdesign-Halbleitervorrichtungs-Packages ohne und mit angewandtem Verkapselungsmittel.
    • 10A, 10B und 10C veranschaulichen schematisch Schnittansichten eines beispielhaften Multiclip-Verbindungselements mit zwei Clips, welche durch einen Verbinder zusammengehalten werden, der beiden Clips bzw. des Verbinders.
    • 11 veranschaulicht schematisch eine Draufsicht eines Halbleitervorrichtungs-Packages mit zwei Halbleiter-Chips und zwei Clips, welche durch einen Verbinder zusammengehalten werden.
    • 12 veranschaulicht ein Prinzipschaltbild eines Halbbrücken-Halbleitervorrichtungs-Packages.
    • 13A, 13B und 13C veranschaulichen schematisch Draufsichten von Multiclip-Verbindungselementen mit zwei Clips und einem Verbinder, drei Clips und zwei Verbindern bzw. vier Clips und drei Verbindern, wobei die Clips jeweils durch einen bzw. mehrere Verbinder zusammengehalten werden.
    • 14 ist ein Flussdiagramm eines beispielhaften Prozesses für die Herstellung eines Halbleitervorrichtungs-Packages mit zwei Halbleiter-Chips und zwei Clips, welche durch einen Verbinder zusammengehalten werden.
  • In der folgenden Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die als Veranschaulichung spezifischer Ausführungsformen dienen, in denen die Erfindung realisiert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite“, „Unterseite“, „Vorderseite“, „Rückseite“ usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten der Ausführungsformen in einer Reihe verschiedener Orientierungen angeordnet sein können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Konzept der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist daher nicht in einem begrenzenden Sinne aufzufassen.
  • Es ist zu verstehen, dass die Merkmale der verschiedenen hierin beschriebenen beispielhaften Ausführungsformen miteinander kombiniert werden können, soweit nicht ausdrücklich anders vermerkt.
  • Wie in dieser Beschreibung verwendet, sollen die Begriffe „gebondet“, „angeschlossen“, „verbunden“, „gekoppelt“ und/oder „elektrisch verbunden/elektrisch gekoppelt“ nicht bedeuten, dass die Elemente oder Schichten direkt miteinander in Kontakt gebracht werden müssen; dazwischen liegende Elemente oder Schichten können zwischen den jeweils „gebondeten“, „angeschlossenen“, „verbundenen“, „gekoppelten“ und/oder „elektrisch verbundenen/elektrisch gekoppelten“ Elementen bereitgestellt sein. Jedoch haben die oben erwähnten Begriffe gemäß der Offenbarung gegebenenfalls ebenfalls die spezifische Bedeutung, dass die Elemente oder Schichten direkt miteinander in Kontakt gebracht werden, das heißt, dass keine zwischenliegenden Elemente oder Schichten zwischen den jeweils „gebondeten“, „angeschlossenen“, „verbundenen“, „gekoppelten“ und/oder „elektrisch verbundenen/elektrisch gekoppelten“ Elementen bereitgestellt sind.
  • Ferner kann das Wort „über“, welches in Bezug auf ein Teil, ein Element oder eine Materialschicht verwendet wird, das/die „über“ einer Oberfläche ausgebildet oder angeordnet ist, hierin verwendet werden, um zu bedeuten, dass das Teil, das Element oder die Materialschicht „direkt auf“ der besagten Oberfläche angeordnet (z.B. positioniert, ausgebildet, abgeschieden usw.) ist, z.B. in direktem Kontakt mit ihr ist. Das Wort „über“, welches in Bezug auf ein Teil, ein Element oder eine Materialschicht verwendet wird, das/die „über“ einer Oberfläche ausgebildet oder angeordnet ist, kann hierin verwendet werden, um zu bedeuten, dass das Teil, das Element oder die Materialschicht „indirekt auf“ der besagten Oberfläche angeordnet (z.B. positioniert, ausgebildet, abgeschieden usw.) ist, wobei zwischen der besagten Oberfläche und dem Teil, dem Element oder der Materialschicht ein(e) oder mehrere zusätzliche Teile, Elemente oder Schichten angeordnet sind.
  • Vorrichtungen mit zwei oder mehr Halbleiter-Chips werden unter anderem hierin beschrieben. Insbesondere können ein oder mehrere Leistungshalbleiter-Chips beteiligt sein. Der/die Leistungshalbleiter-Chip(s) kann/können beispielsweise eine vertikale Struktur aufweisen, das heißt, dass der/die Halbleiter-Chip(s) in einer solchen Weise hergestellt werden kann/können, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptoberflächen des/der Halbleiter-Chips fließen können. Ein Halbleiter-Chip mit einer vertikalen Struktur weist Elektroden auf seinen beiden Hauptoberflächen auf, das heißt auf seiner Oberseite und Unterseite.
  • Die Halbleiter-Chips können aus einem spezifischen Halbleitermaterial hergestellt sein, wie beispielsweise Si, SiC, SiGe, GaAs, GaN usw., und können ferner anorganische und/oder organische Materialien enthalten, welche keine Halbleiter sind. Die Halbleiter-Chips können von verschiedenen Arten sein und können durch verschiedene Technologien hergestellt sein.
  • Die hierin beschriebenen Halbleitervorrichtungen können eine oder mehrere integrierte Logikschaltungen umfassen, um den/die Leistungshalbleiter-Chip(s) zu steuern. Die integrierte Logikschaltung kann eine oder mehrere Treiberschaltungen umfassen, um einen oder mehrere der Leistungshalbleiter-Chips anzusteuern. Die integrierte Logikschaltung kann beispielsweise ein Mikrocontroller sein, einschließlich z.B. Speicherschaltungen, Pegelschieber usw.
  • Die Halbleiter-Chips können Elektroden (Chip-Pads) aufweisen, welche elektrischen Kontakt mit den integrierten Schaltungen in den Halbleiter-Chips ermöglichen. Die Elektroden können eine oder mehrere Metallschichten umfassen, welche auf dem Halbleitermaterial der Halbleiter-Chips angebracht werden. Die Metallschichten können mit einer beliebigen geometrischen Form und beliebiger Materialzusammensetzung hergestellt werden. Die Metallschichten können beispielsweise in Form von einer Schicht oder einer Fläche sein, welche(s) einen Bereich bedeckt. Beispielhaft kann jedes beliebige gewünschte Metall, welches eine Lotverbindung oder eine Diffusionslotverbindung ausbilden kann, beispielsweise Cu, Ni, NiSn, Au, Ag, Pt, Pd, In, Sn, und eine Legierung aus einem oder mehreren dieser Metalle als Material verwendet werden. Die Metallschichten müssen nicht homogen oder aus nur einem Material hergestellt sein, das heißt, verschiedene Zusammensetzungen und Konzentrationen der in den Metallschichten enthaltenen Materialien sind möglich.
  • Vertikale Leistungshalbleiter-Chips können beispielsweise als Leistungs-MOSFETs (Metal Oxide Semiconductor Field Effect Transistors, Metalloxid-Halbleiter-Feldeffekttransistoren), IGBTs (Insulated Gate Bipolar Transistors, Bipolartransistoren mit isolierter Gate-Elektrode), JFETs (Junction Gate Field Effect Transistors, Sperrschicht-Feldeffekttransistoren), bipolare Leistungstransistoren oder Leistungsdioden ausgelegt sein. Beispielhaft können die Source-Kontaktelektrode und die Gate-Kontaktelektrode eines Leistungs-MOSFETs auf einer Hauptoberfläche angeordnet werden, während die Drain-Kontaktelektrode des Leistungs-MOSFETs auf der anderen Hauptoberfläche angeordnet werden kann. Im Falle einer Leistungsdiode kann die Anodenkontaktelektrode auf einer Hauptoberfläche angeordnet werden, während die Kathodenkontaktelektrode der Leistungsdiode auf der anderen Hauptoberfläche angeordnet werden kann.
  • Ein oder mehrere Leistungshalbleiter-Chips sind über einem Vorrichtungsträger angebracht. In einer Ausführungsform kann der Vorrichtungsträger mehrere Metallplatten umfassen, wie beispielsweise Die-Pads und/oder Anschluss-Pads von beispielsweise einem Leadframe (Leiterrahmen). Die Metallplatten können als Chip-Träger, z.B. Chip-Pads, dienen. Die Metallplatten können aus einem beliebigen Metall oder einer Metalllegierung, z.B. Kupfer oder Kupferlegierung, hergestellt sein. Beispielhaft kann ein solcher Vorrichtungsträger ein sogenannter TSLP(Thin Small Leadless Package) -Träger sein. In anderen Ausführungsformen kann der Vorrichtungsträger eine Schicht aus Kunststoff umfassen, welche mit einer strukturierten Metallschicht beschichtet ist. Beispielhaft können solche Chip-Träger eine einschichtige gedruckte Leiterplatte (Printed Circuit Board, PCB) oder eine mehrschichtige PCB sein. Die PCB kann wenigstens eine Isolationsschicht und eine strukturierte Metallfolienschicht aufweisen, welche an der Isolationsschicht befestigt ist. Die Isolationsschicht kann Epoxidharz, Polytetrafluorethylen, Aramidfasern oder Kohlenstofffasern umfassen oder basierend darauf hergestellt sein und kann Verstärkungsmittel, wie beispielsweise Fasermatten, beispielsweise Glas- oder Kohlenstofffasern, umfassen. In anderen Ausführungsformen kann der Vorrichtungsträger eine Platte aus Keramik umfassen, welche mit einer strukturierten Metallschicht beschichtet ist, z.B. einem metallgebondeten Keramiksubstrat. Beispielhaft kann der Vorrichtungsträger ein direkt gebondetes Kupfer(Direct Copper Bonded, DCB)-Keramiksubstrat sein.
  • Ein Multiclip-Verbindungselement wird im Halbleitervorrichtungs-Package bereitgestellt. Das Multiclip-Verbindungselement umfasst einen ersten Kontaktclip, welcher mit einer ersten Elektrode (z.B. Lastelektrode) eines ersten Halbleiter-Chips gebondet ist, und einen zweiten Kontaktclip, welcher mit einer ersten Elektrode (z.B. Lastelektrode) eines zweiten Halbleiter-Chips gebondet ist. Das Multiclip-Verbindungselement umfasst ferner einen isolierenden Verbinder, welcher ausgelegt ist, um den ersten Kontaktclip und den zweiten Kontaktclip zusammenzuhalten. Auf diese Weise ist das Multiclip-Verbindungselement ein einfach zu handhabendes einstückiges Teil.
  • Die zwei oder mehr Halbleiter-Chips und beispielsweise das Multiclip-Verbindungselement können wenigstens teilweise von wenigstens einem elektrisch isolierenden Material umgeben oder darin eingebettet sein. Das elektrisch isolierende Material bildet ein Verkapselungsmittel (Verkapselung) aus. Das Verkapselungsmaterial kann ein elektrisch isolierendes Material sein und kann ein duroplastisches oder ein thermoplastisches Material umfassen oder sein. Ein duroplastisches Material kann beispielsweise basierend auf einem Epoxidharz, einem Silikonharz oder einem Acrylharz hergestellt werden. Ein thermoplastisches Material kann beispielsweise ein oder mehrere Materialien umfassen, welche aus der Gruppe von Polyetherimid (PEI), Polyethersulfon (PES), Polyphenylensulfid (PPS), Polyamidimid (PAI) und Polyethylenterephthalat (PET) ausgewählt werden. Thermoplastische Materialien schmelzen durch Anwendung von Druck und Wärme während der Formgebung oder Laminierung und härten (reversibel) beim Abkühlen und bei der Druckentlastung.
  • Das Verkapselungsmaterial kann ein Polymermaterial umfassen oder sein, z.B. ein duroplastisches Polymermaterial. Das Verkapselungsmaterial kann wenigstens eines von einem gefüllten oder ungefüllten Formmaterial, einem gefüllten oder ungefüllten thermoplastischen Material, einem gefüllten oder ungefüllten duroplastischen Material, einem gefüllten oder ungefüllten Laminat, einem faserverstärkten Laminat, einem faserverstärkten Polymerlaminat und einem faserverstärkten Polymerlaminat mit Füllpartikeln umfassen oder sein.
  • Das Verkapselungsmaterial kann über die zwei oder mehr Halbleiter-Chips und beispielsweise das Multiclip-Verbindungselement beispielsweise durch Formen oder Laminieren angewendet werden.
  • Im ersten Fall, das heißt, falls das Verkapselungsmaterial ein Formmaterial ist, können verschiedene Techniken, wie beispielsweise Formpressen, Spritzgießen, Pulverformen oder Flüssigkeitsformen, verwendet werden, um ein Verkapselungsmittel oder einen Verkapselungskörper mit einer Mehrzahl von Verkapselungsmitteln auszubilden. Das Formmaterial kann angewendet werden, um die Halbleiter-Chips und den Vorrichtungsträger, auf dem die Halbleiter-Chips angebracht werden können, umzuspritzen.
  • Im zweiten Fall, das heißt, falls das Verkapselungsmaterial aus einem Laminatmaterial hergestellt ist, kann das Verkapselungsmaterial die Form von einem Stück einer Schicht aufweisen, z.B. ein Stück von einem Blatt oder einer Folie, welche (s) über den Halbleiter-Chips und dem Vorrichtungsträger, auf dem die Halbleiter-Chips angebracht sind, laminiert ist. Wärme und Druck können eine geeignete Zeit lang angewendet werden, um das Stück einer Folie oder eines Blatts auf der darunter liegenden Struktur zu befestigen. Während der Laminierung ist die elektrisch isolierende Folie oder das elektrisch isolierende Blatt fließfähig (d.h. in einem plastischen Zustand), was darin resultiert, dass Spalte zwischen den Halbleiter-Chips und/oder anderen topologischen Strukturen, wie beispielsweise das Multiclip-Verbindungselement, mit dem Polymermaterial der elektrisch isolierenden Folie oder des elektrisch isolierenden Blatts gefüllt werden. Die elektrisch isolierende Folie oder das elektrisch isolierende Blatt kann ein beliebiges geeignetes thermoplastisches oder duroplastisches Material umfassen oder sein. In verschiedenen Ausführungsformen kann die isolierende Folie oder das isolierende Blatt ein Prepreg (kurz für „Pre-impregnated Fibers“, vorimprägnierte Fasern) umfassen oder sein, welches beispielsweise aus einer Kombination aus einer Fasermatte, beispielsweise Glas- oder Kohlenstofffasern, und einem Harz, beispielsweise duroplastisches oder thermoplastisches Material, hergestellt ist. Prepreg-Materialien werden typischerweise zur Herstellung von PCBs (Printed Circuit Boards, gedruckte Leiterplatten) verwendet.
  • Eine Vielzahl von verschiedenen Arten von elektronischen Vorrichtungen können geschaffen werden, um einen Kontaktclip, wie hierin beschrieben, zu verwenden oder können nach den hierin beschriebenen Techniken hergestellt werden. Beispielhaft kann eine elektronische Vorrichtung gemäß der Offenbarung eine Stromversorgung bilden, welche zwei oder mehr Leistungshalbleiter-Chips, z.B. MOSFETs, und eine oder mehrere integrierte Logikschaltungen umfasst. Beispielsweise kann eine hierin offenbarte elektronische Vorrichtung eine Halbbrückenschaltung mit einem High-Side-Transistor, einem Low-Side-Transistor und einem integrierten Logikschaltungs-Chip umfassen. Der integrierte Logikschaltungs-Chip kann gegebenenfalls eine oder eine Mehrzahl von Transistortreiberschaltungen umfassen.
  • Eine Halbbrückenschaltung, wie hierin offenbart, kann beispielsweise in einer elektronischen Schaltung zum Umwandeln von Gleich- oder Wechselspannungen in Gleichspannungen, so genannte DC/DC-Wandler bzw. AC/DC-Wandler, implementiert werden. DC/DC-Wandler können verwendet werden, um eine Eingangsgleichspannung von einer Batterie oder einem Akku in eine Ausgangsgleichspannung umzuwandeln, welche auf die Anforderungen von nachgeschalteten elektronischen Schaltungen abgestimmt ist. Beispielhaft kann ein hierin beschriebener DC/DC-Wandler ein Buck-Konverter oder Abwärtswandler sein. AC/DC-Wandler können verwendet werden, um eine Eingangswechselspannung von beispielsweise einem Hochspannungswechselstromnetz in eine Ausgangsgleichspannung umzuwandeln, welche auf die Anforderungen von nachgeschalteten elektronischen Schaltungen abgestimmt ist.
  • 1 veranschaulicht eine Querschnittsansicht eines Halbleitervorrichtungs-Packages 100. Das Halbleitervorrichtungs-Package 100 umfasst einen Vorrichtungsträger 110, einen ersten Halbleiter-Chip 120, welcher auf dem Vorrichtungsträger 110 angebracht ist, und einen zweiten Halbleiter-Chip 130, welcher auf dem Vorrichtungsträger 110 angebracht ist. Ferner umfasst das Halbleitervorrichtungs-Package 100 ein Multiclip-Verbindungselement 150. Das Multiclip-Verbindungselement 150 umfasst einen ersten Kontaktclip 151, einen zweiten Kontaktclip 152 und einen isolierenden Verbinder 153, welcher die ersten und zweiten Kontaktclips 151, 152 zusammenhält.
  • Der Vorrichtungsträger 110 kann beispielsweise mehrere Träger-Pads umfassen, z.B. ein erstes Träger-Pad 111, auf dem der erste Halbleiter-Chip 120 angebracht ist, ein zweites Träger-Pad 112, auf dem der zweite Halbleiter-Chip 130 angebracht werden kann, und ein drittes Träger-Pad 113, auf dem beispielsweise kein Halbleiter-Chip angebracht ist. Die ersten, zweiten und dritten Träger-Pads 111, 112, 113 können jeweils beispielsweise als externe Anschlüsse des Halbleitervorrichtungs-Packages 100 dienen. Das heißt, die ersten, zweiten und dritten Träger-Pads 111, 112, 113 können beispielsweise ausgelegt werden, um mit einer externen Anwendung, wie beispielsweise einer Anwendungsplatine (nicht gezeigt), verbunden zu sein. Beispielhaft können die unteren Oberflächen 111a, 112a und 113a jeweils der ersten, zweiten und dritten Träger-Pads 111, 112, 113 koplanar sein und können beispielsweise eine Montageoberfläche des Halbleitervorrichtungs-Packages 110 definieren. Es ist anzumerken, dass ein Träger-Pad 111, 112, 113 beispielsweise nur als ein Chip-Pad, als ein Chip-Pad und ein externer Anschluss oder nur als ein externer Anschluss des Packages 100 dienen kann.
  • Der erste Halbleiter-Chip 120 kann auf einer oberen Oberfläche 111b des ersten Träger-Pads 111 angebracht werden. Der zweite Halbleiter-Chip 130 kann auf einer oberen Oberfläche 112b des zweiten Träger-Pads 112 angebracht werden.
  • Beispielhaft, ohne Verlust der Allgemeingültigkeit, können die ersten und/oder die zweiten Halbleiter-Chips 120, 130 Leistungshalbleiter-Chips sein (in der Regel ist es auch möglich, dass einer der Halbleiter-Chips ein Leistungshalbleiter-Chip und der andere ein Nicht-Leistungshalbleiter-Chip, wie beispielsweise ein Gate-Treiber-Chip, ist). Ein Leistungshalbleiter-Chip kann beispielsweise als ein Leistungstransistor ausgelegt sein, beispielsweise als ein Leistungs-MOSFET, IGBT, JFET oder bipolarer Leistungstransistor oder eine Leistungsdiode. Im Falle eines Leistungs-MOSFET oder eines JFET ist eine erste Lastelektrode eine Source-Elektrode, eine zweite Lastelektrode eine Drain-Elektrode und eine dritte Elektrode eine Gate-Elektrode. Im Falle eines IGBT ist eine erste Elektrode eine Emitter-Elektrode, eine zweite Elektrode eine Kollektor-Elektrode und eine dritte Elektrode eine Gate-Elektrode. Im Falle eines bipolaren Leistungstransistors ist eine erste Elektrode eine Emitter-Elektrode, die zweite Elektrode eine Kollektor-Elektrode und die dritte Elektrode eine Basis-Elektrode. Im Falle einer Leistungsdiode sind die ersten und zweiten Elektroden jeweils eine Kathode und Anode, und es gibt keine dritte Elektrode. Während des Betriebs können Spannungen von mehr als 5, 50, 100, 500 oder 1000 V zwischen den ersten und zweiten Elektroden angelegt werden. Die an die dritte Elektrode angelegte Schaltfrequenz kann im Bereich von 1 kHz bis 100 MHz liegen, kann jedoch ebenfalls außerhalb dieses Bereichs liegen.
  • Der erste Kontaktclip 151 kann beispielsweise an der ersten Lastelektrode des ersten Leistungshalbleiter-Chips 120 gebondet sein. Genauer gesagt, umfasst der erste Kontaktclip 151 einen ersten Bonding-Abschnitt 151a, welcher mit der ersten Elektrode des ersten Leistungshalbleiter-Chips 120 gebondet sein kann, und einen zweiten Bonding-Abschnitt 151b, welcher beispielsweise mit der oberen Oberfläche 112b des zweiten Träger-Pads 112 gebondet werden kann. Der zweite Kontaktclip 152 umfasst einen ersten Bonding-Abschnitt 152a, welcher beispielsweise mit der ersten Elektrode des zweiten Halbleiter-Chips 130 gebondet werden kann, und einen zweiten Bonding-Abschnitt 152b, welcher beispielsweise mit dem dritten Träger-Pad 113 beispielsweise an der oberen Oberfläche 113b davon gebondet werden kann. Die Bonding-Abschnitte 151a, 151b und 152a, 152b der jeweiligen Kontaktclips 151 und 152 können jeweils Vorsprünge an der unteren Oberfläche der jeweiligen Kontaktclips 151 und 152 ausbilden.
  • Der isolierende Verbinder 153 umfasst einen ersten Kopplungsabschnitt 153a, welcher mit dem ersten Kontaktclip 151 verbunden ist, genauer gesagt, beispielsweise mit dem zweiten Bonding-Abschnitt 151b des ersten Kontaktclips 151. Der isolierende Verbinder 153 umfasst ferner einen zweiten Kopplungsabschnitt 153b, welcher mit dem zweiten Kontaktclip 152 verbunden ist, genauer gesagt, beispielsweise mit dem ersten Bonding-Abschnitt 152a des zweiten Kontaktclips 152.
  • Bonding-Schichten, welche ausgelegt sind, um die oben erwähnten Bonding-Verbindungen zu erstellen, sind durch das Bezugszeichen 160 bezeichnet. Die Bonding-Schichten 160 können beispielsweise Lot, ein Weichlot, ein Diffusionslot, eine elektrisch leitfähige Paste, eine Nanopaste, ein Sintermetallmaterial oder einen elektrisch leitfähigen Klebstoff umfassen oder daraus bestehen.
  • Beispielhaft, falls die Bonding-Schichten aus beispielsweise einem Diffusionslotmaterial bestehen, wie beispielsweise AuSn AgSn, CuSn, AgIn, AuIn, CuIn, AuSi, Sn oder Au, oder aus einer elektrisch leitfähigen Paste mit Metallpartikeln, welche in einem Polymermaterial (so genannter Nanopaste) verteilt sind, können die Bonding-Schichten 160 durch die Anwendung von Wärme erzeugt werden, um das Bonding-Material aufzuschmelzen, zu sintern oder zu härten.
  • Die ersten und die zweiten Leistungshalbleiter-Chips 120, 130 und/oder das Multiclip-Verbindungselement 150 sind wenigstens teilweise in einem Verkapselungsmaterial eingebettet, welches ein Verkapselungsmittel 170 ausbildet. Das Verkapselungsmittel 170 kann beispielsweise ein Formmaterial oder ein Laminat sein. Das Verkapselungsmittel 170 kann das Multiclip-Verbindungselement 150 vollständig bedecken, das heißt, die obere Oberfläche des Halbleitervorrichtungs-Packages 100 kann vollständig von Verkapselungsmaterial ausgebildet sein. In anderen Beispielen, wie weiter unten beschrieben wird, können Oberflächenabschnitte der ersten und/oder zweiten Kontaktclips 151, 152 vom Verkapselungsmittel 170 freigelegt sein, um einen hohen Thermotransfer und Wärmeableitungsfähigkeiten des Packages 100 bereitzustellen.
  • Unter Bezugnahme auf 2 ist eine Draufsicht eines Halbleitervorrichtungs-Packages wie beispielsweise Package 100 dargestellt. Das Verkapselungsmittel 170 wird nicht gezeigt, um das Package-Design zu veranschaulichen.
  • Das Halbleitervorrichtungs-Package 100 kann eine rechteckige Form oder Kontur aufweisen. Wie in 2 veranschaulicht, können die ersten, zweiten und dritten Träger-Pads 111, 112, 113 inselförmig sein, d.h. innerhalb des Vorrichtungsträgers 110 nicht elektrisch miteinander verbunden sein. Der Vorrichtungsträger 110 kann zusätzliche Träger-Pads aufweisen, z.B. Träger-Pad 114 und Träger-Pad 115. Die Träger-Pads 114 und 115 können beispielsweise in der Größe kleiner als die ersten, zweiten und dritten Träger-Pads 111, 112, 113 sein.
  • Beispielhaft können so genannte Halbbrückenschaltungen implementiert sein. Der erste Leistungshalbleiter-Chip 120 kann den Low-Side-Netzschalter und der zweite Leistungshalbleiter-Chip 130 kann den High-Side-Netzschalter der Halbbrücke ausbilden. Beispielhaft kann die Drain-Elektrode des ersten Leistungshalbleiter-Chips 120 über die Bonding-Schicht 160 mit dem ersten Träger-Pad 111 verbunden sein. Die Source-Elektrode des ersten Leistungshalbleiter-Chips 120 kann mit dem ersten Bonding-Abschnitt 151a des ersten Kontaktclips 151 verbunden sein. Ferner kann die Drain-Elektrode des zweiten Leistungshalbleiter-Chips 130 über die Bonding-Schicht 160 mit dem zweiten Träger-Pad 112 verbunden sein. Die Source-Elektrode des zweiten Leistungshalbleiter-Chips 130 kann mit dem ersten Bonding-Abschnitt 152a des zweiten Kontaktclips 152 verbunden sein. Der erste Kontaktclip 151 und der zweite Kontaktclip 152 sind nicht elektrisch miteinander verbunden. Der isolierende Verbinder 153, welcher die ersten und zweiten Kontaktclips 151, 152 mechanisch miteinander fixiert, stellt keine elektrische Verbindung zwischen den ersten und zweiten Kontaktclips 151, 152 bereit.
  • Die dritte Elektrode (z.B. Gate-Elektrode) 121 des ersten Leistungshalbleiter-Chips 120 kann über eine elektrische Zwischenverbindung, z.B. einen Bonddraht 221, mit dem dritten Träger-Pad 114 verbunden sein. Die dritte Elektrode (z.B. Gate-Elektrode) 131 des zweiten Leistungshalbleiter-Chips 130 kann über eine elektrische Zwischenverbindung, z.B. einen Bonddraht 231, mit dem fünften Träger-Pad 115 verbunden sein.
  • Es ist anzumerken, dass eine Vielzahl von Modifikationen möglich sind. Beispielhaft können ein oder beide Halbleiter-Chips 120, 130 in einer Flip-Chip-Ausrichtung angebracht werden (nicht gezeigt). Ferner kann das Vorrichtungs-Package 110 einen oder mehrere weitere Halbleiter-Chips (nicht gezeigt) umfassen, wie beispielsweise eine integrierte Logikschaltung, welche ausgelegt ist, um einen oder beide des ersten Leistungshalbleiter-Chips 120 und des zweiten Leistungshalbleiter-Chips 130 zu steuern. In diesem Falle können die dritte Elektrode 121 und/oder die dritte Elektrode 131 der ersten und/oder zweiten Leistungshalbleiter-Chips 120, 130 intern mit einer solchen integrierten Logikschaltung anstatt mit den Pads 114, 115 des Vorrichtungsträgers 110 verbunden sein. Es ist ebenfalls möglich, dass nur einer der Halbleiter-Chips 120, 130 ein Leistungshalbleiter-Chip und der andere eine integrierte Logikschaltung ist, welche die Gate-Elektrode des Leistungshalbleiter-Chips steuert.
  • 3 und 4 veranschaulichen beispielhaft eine beispielhafte Implementierung des Multiclip-Verbindungselements 150. Wie in 3 veranschaulicht, können die beiden Kontaktclips 151, 152 verschiedene Abmessungen oder Formen aufweisen. Beispielhaft kann die Breite W1 des ersten Kontaktclips 151 kleiner als die Breite W2 des zweiten Kontaktclips 152 sein. Ferner kann der elektrische Widerstand R1 des ersten Kontaktclips 151 größer als der elektrische Widerstand R2 des zweiten Kontaktclips 152 sein. Beispielhaft kann der elektrische Widerstand R1 des ersten Kontaktclips 151 gleich oder größer oder kleiner als 0,35 mΩ sein, und der elektrische Widerstand R2 des zweiten Kontaktclips 152 kann gleich oder größer oder kleiner als 0,2 mΩ sein. Die elektrischen Widerstände R1 und R2 werden jeweils zwischen den Bonding-Abschnitten 151a, 151b und 152a, 152b der jeweiligen Kontaktclips 151 und 152 gemessen.
  • Der isolierende Verbinder 153 kann aus einem dielektrischen Material hergestellt sein, z.B. aus einem Kunststoff- oder Polymermaterial. Seitenflächen des isolierenden Verbinders 153 dienen jeweils als Kopplungsabschnitte mit den ersten und zweiten Kontaktclips 151 und 152. Beispielhaft können die Seitenflächen des isolierenden Verbinders 153 mit entsprechenden Seitenflächen der ersten und zweiten Kontaktclips 151, 152 verklebt werden oder können fest mit anderen Mitteln an den ersten und zweiten Kontaktclips 151, 152 befestigt werden. Beliebige mechanische Verbindungen, wie beispielsweise eine Stecker-Buchsen-Verbindung, eine Nut-Feder-Verbindung, eine Klemmverbindung, eine Schnappverschluss- (oder Clip- bzw. Bügelverschluss-) Verbindung oder dergleichen, sind ebenfalls möglich. Der isolierende Verbinder 153 kann ausgelegt sein, um die ersten und zweiten Kontaktclips 151, 152 starr miteinander zu verbinden. Folglich kann das Multiclip-Verbindungselement 150, wenn auch aus mehreren Teilen zusammengebaut, als ein Stück manipuliert (gehandhabt) werden.
  • Der isolierende Verbinder 153 kann ein oder mehrere Löcher 154 aufweisen, welche den isolierenden Verbinder 153 in einer vertikalen Richtung durchdringen. Die Löcher 154 können bereitgestellt werden, um den Eingriff zwischen dem isolierenden Verbinder 153 und dem Verkapselungsmittel 170 zu erhöhen. Ferner können die Löcher 154 die Erzeugung von Luftporen verhindern, welche unter dem isolierenden Verbinder 153 eingefangen werden.
  • Der isolierende Verbinder 153 wird durch den Vorrichtungsträger 110 gestützt. Beispielhaft können die unteren Oberflächen 155 des isolierenden Verbinders 153 auf dem Vorrichtungsträger 110 angeordnet werden, z.B. auf dem zweiten Träger-Pad 112 davon. Auf diese Weise kann der isolierende Verbinder 153 verwendet werden, um die Anordnung des Multiclip-Verbindungselements 150 im Halbleitervorrichtungs-Package 100 zu steuern (vorzugeben) . Insbesondere kann die Anordnung des Multiclip-Verbindungselements 150 in der vertikalen Richtung (Höhe) durch die Höhe des isolierenden Verbinders 153 gesteuert (vorgegeben) werden.
  • Es ist ebenfalls möglich, dass die Anordnung des Multiclip-Verbindungselements 150 im Halbleitervorrichtungs-Package 100 durch den isolierenden Verbinder 153 in der lateralen Richtung gesteuert (vorgegeben) wird. Die Steuerung (Vorgabe) der Anordnung in der lateralen Richtung kann beispielsweise durch eine topographische Struktur (z.B. Vertiefungen, Vorsprünge oder dergleichen) an der oberen Oberfläche 112b des Vorrichtungsträgers 110 bereitgestellt sein. Die topographische Struktur (nicht gezeigt) kann ausgelegt sein, um den isolierenden Verbinder 153 auf dem Vorrichtungsträger 110 in der lateralen Richtung positioniert zu montieren. Das heißt, im Allgemeinen kann der isolierende Verbinder 153 verwendet werden, um die Selbstausrichtung des Multiclip-Verbindungselements 150 in der vertikalen und/oder lateralen Dimension während der Positionierung und/oder das Bonden des Multiclip-Verbindungselements 150 auf dem Vorrichtungsträger 110 bereitzustellen.
  • Es ist anzumerken, dass sowohl die mechanische Zwischenverbindung zwischen den zwei (oder mehr) Kontaktclips 151, 152 als auch die Steuerung (Vorgabe) der Anordnung des Multiclip-Verbindungselements 150 über dem Vorrichtungsträger 110 den Herstellungsprozess signifikant erleichtern kann. Während das erste Merkmal (mechanische Zwischenverbindung) ermöglicht, die Pick-and-Place-Prozesse zu reduzieren, welche für den Zusammenbau des Halbleitervorrichtungs-Packages 100 erforderlich sind, kann das Anordnungssteuerungsmerkmal, abgesehen vom Erleichtern des Positionierungsprozesses, eine präzise Steuerung (Vorgabe) der Dicke der Bonding-Schichten 160 ermöglichen. Insofern sei angemerkt, dass es beispielsweise erwünscht sein kann, dass sich die Dicke der Bonding-Schichten 160 über den ersten und zweiten Leistungshalbleiter-Chips 120, 130 von der Dicke der Bonding-Schichten 160 über jeweils den zweiten und dritten Träger-Pads 112, 113 unterscheidet. Die Steuerung (Vorgabe) der Dicke der Bonding-Schichten ermöglicht, die elektrische/thermische Leistung des Halbleitervorrichtungs-Packages 100 zu verbessern, reduziert die Herstellungstoleranzen und kann ermöglichen, die Gesamthöhe des Halbleitervorrichtungs-Packages 100 zu reduzieren.
  • Das Halbleitervorrichtungs-Package 100 kann beispielsweise eine Höhe H im Bereich von etwa 0,5 mm bis 2,0 mm aufweisen. Insbesondere kann die Höhe H gleich oder kleiner als 1,0 mm, 0, 9 mm, 0,8 mm, 0,7 mm und 0,6 mm sein.
  • Die Dicke (Höhe) T der Kontaktclips 151, 152 zwischen ihren Bonding-Abschnitten 151a, 151b und/oder 152a, 152b kann beispielsweise größer als 100 µm, 200 µm, 300 µm und 400 µm und/oder beispielsweise kleiner als 500 µm, 400 µm, 300 µm und 200 µm sein. Der Höhenunterschied ΔH, welcher von den Kontaktclips 151, 152 an ihren Bonding-Abschnitten 151a, 151b und/oder 152a, 152b überwunden wird, kann beispielsweise im Bereich von etwa 150 µm bis 1000 µm liegen und kann beispielsweise größer als oder kleiner als 300 µm, 400 µm, 500 µm, 600 um oder 700 µm sein. Der Höhenunterschied ΔH, welcher von den Kontaktclips 151, 152 überwunden wird, kann beispielsweise gleich oder größer als 50%, 60%, 70% oder 80% der Gesamthöhe H des Halbleitervorrichtungs-Packages 100 sein.
  • Die ersten und zweiten Halbleiter-Chips 120, 130 können eine Dicke (Höhe) im Bereich von beispielsweise etwa 20 µm, 50 µm, 100 µm bis etwa 200 µm, 300 µm, 500 µm aufweisen. Der Vorrichtungsträger 110 (z.B. ein Leadframe) kann eine Dicke (Höhe) im Bereich von beispielsweise etwa 100 µm bis 500 µm aufweisen und kann beispielsweise größer als oder kleiner als 200 µm, 300 µm, 400 µm sein. Die ersten und zweiten Halbleiter-Chips 120, 130 können eine Chip-Fläche von etwa 1 bis 10 mm mal 1 bis 10 mm aufweisen. Es ist anzumerken, dass die Schnittansicht aus 1 beispielsweise entlang der Schnittlinie A-A aus 2 erhalten werden kann.
  • Unter Bezugnahme auf 5 kann ein Halbleitervorrichtungs-Package 500 mit einem Kühlkörperdesign bereitgestellt werden. Das Halbleitervorrichtungs-Package 500 kann gleich oder ähnlich dem Halbleitervorrichtungs-Package 100 sein, mit der Ausnahme, dass ein oberer Oberflächenabschnitt 155 des ersten Kontaktclips 151 an der Peripherie des Verkapselungsmittels 170 freigelegt sein kann und/oder ein oberer Oberflächenabschnitt 156 des zweiten Kontaktclips 152 an der Peripherie des Verkapselungsmittels 170 freigelegt sein kann. Beispielhaft können die freigelegten oberen Oberflächenabschnitte 155, 156 koplanar sein. Ferner können die freigelegten oberen Oberflächenabschnitte 155, 156 auf gleicher Höhe mit der oberen Oberfläche 172 des Verkapselungsmittels 170 sein. Ferner kann nicht erfindungsgemäß ein oberer Oberflächenabschnitt 157 des isolierenden Verbinders 153 mit den freigelegten oberen Oberflächenabschnitten 155, 156 der ersten und zweiten Kontaktclips 151, 152 auf gleicher Höhe sein. Der obere Oberflächenabschnitt 157 des isolierenden Verbinders 153 kann folglich nicht erfindungsgemäß an der Peripherie des Halbleitervorrichtungs-Packages 500 freigelegt sein. Abgesehen davon können alle Merkmale, einschließlich Abmessungen, Materialien und anderer Mengen und Eigenschaften, welche vorstehend für das Halbleitervorrichtungs-Package 100 erwähnt sind, auf das Halbleitervorrichtungs-Package 500 anwendbar sein, und es wird auf die obige Beschreibung Bezug genommen, um eine Wiederholung zu vermeiden.
  • 6 veranschaulicht ein Halbleitervorrichtungs-Package 600. Ähnlich wie das Halbleitervorrichtungs-Package 500 weist das Halbleitervorrichtungs-Package 600 ein Kühlkörperdesign auf. Im Halbleitervorrichtungs-Package 600 sind die oberen Oberflächenabschnitte 155, 156 der ersten und zweiten Kontaktclips 151, 152 relativ zum oberen Oberflächenabschnitt 157 des isolierenden Verbinders 153 erhöht. Auf diese Weise ist der isolierende Verbinder 153 durch Verkapselungsmaterial 171 bedeckt, während ein oder mehrere der oberen Oberflächenabschnitte 155, 156 an der Peripherie des Verkapselungsmittels 170 freigelegt sein können. Insbesondere, falls wenigstens der obere Oberflächenabschnitt 156 des zweiten Clips 152 freigelegt ist, resultiert dies in einer vorteilhaften Doppelkühleinrichtung der ersten (z.B. Source-) Elektrode des zweiten Halbleiter-Chips 130 (welcher beispielsweise mehr Wärme als der erste Halbleiter-Chip 120 dissipieren kann) . Abgesehen davon wird auf die Beschreibung der Halbleitervorrichtungs-Packages 100, 500 Bezug genommen, um eine Wiederholung zu vermeiden.
  • 7 veranschaulicht ein Halbleitervorrichtungs-Package 700, welches dem Halbleitervorrichtungs-Package 600 ähnlich ist, mit der Ausnahme, dass die obere Oberfläche des ersten Kontaktclips 151 und/oder die obere Oberfläche des zweiten Kontaktclips 152 eine abgestufte Struktur aufweisen können. Genauer gesagt, wie in 8A beispielhaft für den ersten Kontaktclip 151 gezeigt, kann die obere Oberfläche des ersten Kontaktclips 151 entlang eines Randbereichs des ersten Kontaktclips 151 vertieft sein, um den freigelegten oberen Oberflächenabschnitt 155 zu definieren. Auf diese Weise ist der Bereich des oberen Oberflächenabschnitts 155, welcher an der Peripherie des Halbleiter-Packages 700 freigelegt ist, kleiner als der Bereich der oberen Oberfläche des ersten Kontaktclips 151. Der abgestufte Randbereich der oberen Oberfläche des ersten Kontaktclips 151 bewirkt, dass die Schnittstelle (der Übergang) zwischen dem Kontaktclip 151 und dem Verkapselungsmittel 170 eine nicht-geradlinige, abgestufte Form aufweist. Dieses Design kann vor Kühlkörper-Delaminierung (d.h. Delaminierung zwischen dem ersten und/oder zweiten Kontaktclip 151, 152 und dem Verkapselungsmittel 170) schützen und erhöht ferner die Kräfte, mit denen der Kühlkörper (erster und/oder zweiter Kontaktclip 151, 152) durch das Verkapselungsmittel 170 am Halbleitervorrichtungs-Package 700 fixiert ist. Mit anderen Worten können die Zuverlässigkeit und die Gesamtstabilität des Halbleitervorrichtungs-Packages 700 durch die abgestufte obere Oberfläche des ersten und/oder zweiten Kontaktclips 151, 152 verbessert werden.
  • 8B veranschaulicht eine perspektivische Ansicht einer Öffnung 173, welche in der oberen Oberfläche 172 des Verkapselungsmittels 170 bereitgestellt wird, um den oberen Oberflächenabschnitt 155 des ersten Kontaktclips 151 freizulegen. Hinsichtlich des zweiten Kontaktclips 152 und des oberen Oberflächenabschnitts 156 davon kann beispielsweise das gleiche Design angewendet werden, und es wird auf die obige Beschreibung Bezug genommen, um eine Wiederholung zu vermeiden.
  • 9A und 9B veranschaulichen Draufsichten des Halbleitervorrichtungs-Packages ohne (9A) und mit (9B) Verkapselungsmittel 170. Die oberen Oberflächenabschnitte 155, 156, welche an der oberen Oberfläche 172 des Verkapselungsmittels 170 freigelegt sind, können für einen Doppelkühlkörperbetrieb dienen.
  • 10A bis 10C veranschaulichen ein beispielhaftes Clip- bzw. Bügelverschluss- (oder Schnappverschluss-) Design des isolierenden Verbinders 153. Beispielhaft kann der isolierende Verbinder 153 Zungen oder Eingriffsvorsprünge 153c an den Seitenflächen davon aufweisen. Die Zungen oder Eingriffsvorsprünge 153c können ausgelegt sein, um in Nuten oder Vertiefungen 151c, 152c zu passen, welche beispielsweise an Seitenoberflächen der ersten und zweiten Kontaktclips 151 und 152 bereitgestellt sind. Auf diese Weise können die ersten und zweiten Kontaktclips 151, 152 per Clipverschluss, per Schnappverschluss oder anderweitig mechanisch am isolierenden Verbinder 153 in Position fixiert werden. Die Seitenflächen des isolierenden Verbinders 153 und die Seitenflächen der ersten und zweiten Kontaktclips 151 und 152, welche einander zugewandt sind, können aneinandergrenzen, um Stabilität bereitzustellen. Ferner umfasst der isolierende Verbinder 153 einen unteren Stützabschnitt 153d. Der untere Stützabschnitt 153d kann optional ausgelegt sein, um vom Vorrichtungsträger 110 gestützt zu werden. Genauer gesagt, ist der untere Stützabschnitt 153d mit seiner unteren Fläche 155 in einem vorbestimmten Abstand D über der unteren Fläche der zweiten und/oder der ersten Bonding-Abschnitte 151b, 152a des ersten bzw. des zweiten Kontaktclips 151, 152 hervorstehend, um mit dem Vorrichtungsträger 110 zusammenzuwirken (D kann für die ersten und zweiten Kontaktclips 151, 152 identisch oder verschieden sein) . Durch Einstellen des hervorstehenden Abstands D auf einen geeigneten Wert kann eine präzise Steuerung (Vorgabe) der Höhe des Multiclip-Verbindungselements über dem Vorrichtungsträger 110 erreicht werden. Es ist ebenfalls möglich, dass eine hervorstehende Stützstruktur beispielsweise auf dem Vorrichtungsträger 110 anstatt am isolierenden Verbinder 153 ausgebildet werden kann.
  • Der isolierende Verbinder 153 ist ein vorgefertigtes Teil. Er kann beispielsweise ein vorgeformtes (vorgegossenes) Teil sein, wie beispielsweise ein vorgeformtes (vorgegossenes) Kunststoffteil. Das Material des isolierenden Verbinders 153 unterscheidet sich vom Verkapselungsmaterial 171. Der isolierende Verbinder 153 ist so geformt, dass er nur einen Spalt zwischen den Kontaktclips 151, 152 füllt und/oder nicht lateral über, um oder unter die Kontaktclips 151, 152 greift.
  • Bezug nehmend auf 11 sind eine große Vielzahl von verschiedenen Designs der Vorrichtungsträger 110 möglich. Beispielhaft unterscheidet sich das in 11 gezeigte Design vom in 2 und 9A gezeigten Design insofern, dass ein weiteres Träger-Pad 116 bereitgestellt wird. Das Träger-Pad 116 kann einen zusätzlichen externen Anschluss des Halbleitervorrichtungs-Packages bereitstellen. Das Träger-Pad 116 kann durch eine interne elektrische Zwischenverbindung, z.B. einen Bonddraht 222, mit einer Lastelektrode gekoppelt werden, z.B. der ersten (z.B. Source-) Elektrode des ersten (Leistungs-) Halbleiter-Chips 120. Auf diese Weise ist es möglich, die Source-Spannung des ersten (Leistungs-) Halbleiter-Chips 120, welcher der Drain-Spannung des zweiten (Leistungs-) Halbleiter-Chips 130 entsprechen kann, abzugreifen.
  • Wie bereits erwähnt, können die hierin beschriebenen Halbleitervorrichtungen beispielsweise als Halbbrücken verwendet werden. Eine beispielhafte Schaltung einer Halbbrücke, welche zwischen den Knoten N1 (z.B. Masse) und N2 (z.B. Versorgungsspannung Vdd) angeordnet ist, wird in 12 gezeigt. Der erste Leistungshalbleiter-Chip 120 kann einen High-Side-Schalter S1 und der zweite Leistungshalbleiter-Chip 130 kann einen Low-Side-Schalter S2 implementieren. Dann kann der Knoten N1 die Source des zweiten Leistungshalbleiter-Chips 130 sein und der Knoten N2 kann das Drain des ersten Leistungshalbleiter-Chips 120 sein. Der Knoten N3 kann wahlweise zur Spannungserfassung am Träger-Pad 116 verwendet werden. Beispielhaft können der High-Side-Schalter S1 und/oder der Low-Side-Schalter S2 durch N-MOSFETs implementiert werden.
  • Spannungen, welche zwischen dem Knoten N1 und dem Knoten N2 angelegt werden, können gleich oder größer als 30 V, 50 V, 300 V, 500 V oder 1000 V sein. Insbesondere können Spannungen, welche zwischen den Knoten N1 und N2 angelegt werden, in einem Bereich zwischen beispielsweise 30 und 50 V liegen, falls die Leistungshalbleitervorrichtung ein DC/DC-Wandler ist. Ferner, falls die Leistungshalbleitervorrichtung ein AC/DC-Wandler ist, können die zwischen dem Knoten N1 und dem Knoten N2 angelegten Spannungen beispielsweise in einem Bereich zwischen 300 und 1000 V liegen.
  • Es ist anzumerken, dass das Konzept des Verbindens/Zusammenbaus von zwei Kontaktclips mit einem isolierenden Verbinder, um ein einteiliges Multiclip-Verbindungselement zu erhalten, auf eine Mehrzahl von Kontaktclips und einen oder eine Mehrzahl von isolierenden Verbindern erweitert werden kann. Beispielhaft ist es möglich, dass ein isolierender Verbinder ausgelegt sein kann, um drei oder mehrere Kontaktclips zusammenzuhalten. Ferner ist es möglich, dass eine Mehrzahl von zwei oder mehr isolierenden Verbindern verwendet werden, um Paare oder Gruppen von Kontaktclips zusammenzuhalten. Folglich kann das hierin offenbarte Konzept vorteilhaft auf Halbleitervorrichtungs-Packages angewendet werden, welche mehr Komponenten (z.B. mehr Halbleiter-Chips, zusätzliche passive Elemente usw.) als die oben beispielhaft dargestellten Halbleitervorrichtungs-Packages umfassen.
  • Exemplarisch veranschaulichen 13A bis 13C verschiedene beispielhafte Implementierungen von Multiclip-Verbindungselementen 150_1, 150 2 und 150 3. Die Multiclip-Verbindungselemente 150_1 umfassen zwei Kontaktclips CL und einen isolierenden Verbinder CO, welcher zwischen den zwei Kontaktclips angeordnet ist, d.h. ähnlich wie das Multiclip-Verbindungselement 150 sind. Die Multiclip-Verbindungselemente 150 2 umfassen beispielsweise drei Kontaktclips CL und zwei isolierende Verbinder CO, wobei jeder isolierende Verbinder CO zwischen zwei der drei Kontaktclips CL angeordnet ist. Die Multiclip-Verbindungselemente 150 3 umfassen beispielsweise vier Kontaktclips CL und drei isolierende Verbinder CO, wobei jeder isolierende Verbinder CO zwischen zwei der vier Kontaktclips CL angeordnet ist. Abmessungen und elektrische Eigenschaften bei den Kontaktclips CL und isolierenden Verbindern CO können unterschiedlich sein. Die Kontaktclips CL können mit Lastelektroden der Halbleiter-Chips gebondet sein. Es ist jedoch ebenfalls möglich, dass beispielsweise das Multiclip-Verbindungselement einen ersten Kontaktclip CL umfasst, welcher mit einer Lastelektrode (z.B. erste oder zweite Elektrode) eines Halbleiterleistungs-Chips gebondet ist, und einen zweiten Kontaktclip umfassen kann, welcher mit einer Steuerelektrode (z.B. dritte Elektrode) dieses Halbleiterleistungs-Chips gebondet ist. In diesem Falle kann beispielhaft ein zweiter Halbleiter-Chip ein Treiber-Chip sein, welcher ausgelegt ist, um die Steuerelektrode des Halbleiterleistungs-Chips anzusteuern.
  • 14 veranschaulicht ein Flussdiagramm eines beispielhaften Prozesses, um ein Halbleitervorrichtungs-Package herzustellen, wie hierin beschrieben. Der Prozess kann auf alle hierin offenbarten Package-Arten angewendet werden.
  • Bei S1 wird ein erster Halbleiter-Chip (z.B. Halbleiter-Chip 120 oder 130) auf einem Vorrichtungsträger (z.B. Vorrichtungsträger 110) angebracht.
  • Bei S2 wird ein zweiter Halbleiter-Chip (z.B. Halbleiter-Chip 130 oder 120) auf dem Vorrichtungsträger angebracht. S1 und S2 können sequentiell oder parallel durchgeführt werden.
  • Bei S3 wird ein Multiclip-Verbindungselement umfassend einen ersten Kontaktclip, einen zweiten Kontaktclip und einen isolierenden Verbinder, welcher ausgelegt ist, um den ersten Kontaktclip und den zweiten Kontaktclip zusammenzuhalten, mit dem ersten Halbleiter-Chip und mit dem zweiten Halbleiter-Chip gebondet. Das Bonden kann beispielsweise mittels eines Lot-Reflow-Prozesses durchgeführt werden. Vor dem Bonding-Prozess ist der isolierende Verbinder vorgefertigt und das Multiclip-Verbindungselement zusammengebaut.
  • Beim Bonden des Multiclip-Verbindungselements mit dem ersten Halbleiter-Chip und mit dem zweiten Halbleiter-Chip kann sich das Multiclip-Verbindungselement in eine vorbestimmte Ruheposition bewegen, welche durch eine Unterstützung des Multiclip-Verbindungselements auf dem Vorrichtungsträger gesteuert (vorgegeben) wird, beispielsweise durch eine mechanische Interaktion zwischen dem isolierenden Verbinder und dem Vorrichtungsträger. Wie oben beschrieben, ist eine vertikale Selbstausrichtung und/oder laterale Selbstausrichtung möglich. Dies kann Montagetoleranzen und die elektrischen/thermischen Fertigungsschwankungen bei den Halbleitervorrichtungs-Packages signifikant reduzieren. Insbesondere können eine Bonding- (z.B. Lot-) Schichtdickensteuerung und eine präzise Steuerung der Position des Multiclip-Verbindungselements (Höhe und laterale Position) über dem Vorrichtungsträger erhalten werden. Demzufolge kann die Gesamthöhe H des Halbleiter-Packages im Vergleich zu konventionellen Packages mit gleichen elektrischen/thermischen Spezifikationen reduziert werden.
  • Vor dem Bonden kann das Multiclip-Verbindungselement als ein Teil über dem Vorrichtungsträger und den Halbleiter-Chips angeordnet werden. Die Positionierung kann ebenfalls von der Selbstausrichtung profitieren, welche durch eine Interaktion zwischen dem isolierenden Verbinder und dem Vorrichtungsträger bewirkt wird.
  • Ferner können der erste Halbleiter-Chip, der zweite Halbleiter-Chip und das Multiclip-Verbindungselement wenigstens teilweise mit einem Verkapselungsmaterial bedeckt sein.

Claims (15)

  1. Halbleitervorrichtung (100), umfassend: einen Vorrichtungsträger (110); einen ersten Halbleiter-Chip (120), welcher auf dem Vorrichtungsträger (110) angebracht ist, wobei eine erste Elektrode auf einer Seite des ersten Halbleiter-Chips (120) angeordnet ist, die von dem Vorrichtungsträger (110) weg weist; einen zweiten Halbleiter-Chip (130), welcher auf dem Vorrichtungsträger (110) angebracht ist, wobei eine erste Elektrode auf einer Seite des zweiten Halbleiter-Chips (130) angeordnet ist, die von dem Vorrichtungsträger (110) weg weist; einen ersten Kontaktclip (151), welcher an die erste Elektrode des ersten Halbleiter-Chips (120) gebondet ist; einen zweiten Kontaktclip (152), welcher an die erste Elektrode des zweiten Halbleiter-Chips (130) gebondet ist; und einen isolierenden Verbinder (153), welcher ausgelegt ist, um den ersten Kontaktclip (151) und den zweiten Kontaktclip (152) zusammenzuhalten, wobei der isolierende Verbinder (153) einen ersten Kopplungsabschnitt (153a), welcher mit dem ersten Kontaktclip (151) verbunden ist, und einen zweiten Kopplungsabschnitt (153b), welcher mit dem zweiten Kontaktclip (152) verbunden ist, umfasst, wobei der erste Kopplungsabschnitt (153a) und/oder der zweite Kopplungsabschnitt (153b) ein Element umfasst, welches eine Zunge, eine Nut, ein Klemmelement, ein Schnappverschlusselement oder ein Klebstoff ist; ein Verkapselungsmittel (170), welches den ersten Halbleiter-Chip (120), den zweiten Halbleiter-Chip (130), den ersten Kontaktclip (151) und den zweiten Kontaktclip (152) einbettet, wobei der isolierende Verbinder (153) ein von dem Verkapselungsmittel (170) verschiedenes vorgefertigtes Teil ist, wobei Seitenflächen des isolierenden Verbinders (153) als die Kopplungsabschnitte dienen und wobei eine obere Oberfläche des isolierenden Verbinders (153) von dem Verkapselungsmittel (170) bedeckt ist.
  2. Halbleitervorrichtung (100) nach Anspruch 1, wobei der erste Kontaktclip (151) einen ersten Bonding-Abschnitt (151a) und einen zweiten Bonding-Abschnitt (151b) umfasst, wobei der erste Bonding-Abschnitt (151a) des ersten Kontaktclips (151) mit der ersten Elektrode des ersten Halbleiter-Chips (120) gebondet ist und wobei der erste Kopplungsabschnitt des isolierenden Verbinders (153) mit dem zweiten Bonding-Abschnitt (151b) des ersten Kontaktclips (151) verbunden ist.
  3. Halbleitervorrichtung (100) nach Anspruch 2, wobei der erste Halbleiter-Chip (120) auf einem ersten Bonding-Pad (111) des Vorrichtungsträgers (110) angebracht und der zweite Bonding-Abschnitt (151b) des ersten Kontaktclips (151) an einem zweiten Bonding-Pad (112) des Vorrichtungsträgers (110) gebondet ist.
  4. Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 3, wobei der zweite Kontaktclip (152) einen ersten Bonding-Abschnitt (152a) und einen zweiten Bonding-Abschnitt (152b) umfasst, wobei der erste Bonding-Abschnitt (152a) des zweiten Kontaktclips (152) an die erste Elektrode des zweiten Halbleiter-Chips (130) gebondet ist und wobei der zweite Kopplungsabschnitt des isolierenden Verbinders (153) mit dem ersten Bonding-Abschnitt (152a) des zweiten Kontaktclips (152) verbunden ist.
  5. Halbleitervorrichtung (100) nach Anspruch 4, wobei der zweite Bonding-Abschnitt (152b) des zweiten Kontaktclips (152) an ein drittes Bonding-Pad (113) des Vorrichtungsträgers (110) gebondet ist.
  6. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei der isolierende Verbinder (153) einen Stützabschnitt (153d) umfasst, welcher ausgelegt ist, um den isolierenden Verbinder (153) über dem Vorrichtungsträger (110) zu stützen.
  7. Halbleitervorrichtung (100) nach Anspruch 6, wobei der Stützabschnitt (153d) über den Boden des ersten Kontaktclips (151) und/oder des zweiten Kontaktclips (152) hervorsteht.
  8. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei der erste Kontaktclip (151) und/oder der zweite Kontaktclip (152) einen Oberflächenbereich (155, 156) aufweist, welcher vom Verkapselungsmittel (170) freigelegt ist.
  9. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei die Halbleitervorrichtung ein DC/DC-Wandler oder ein AC/DC-Wandler ist.
  10. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei der erste und/oder der zweite Halbleiter-Chip (120, 130) ein Leistungshalbleiter-Chip ist.
  11. Multiclip-Verbindungselement (150), umfassend: einen ersten Kontaktclip (151), welcher einen ersten Bonding-Abschnitt (151a) aufweist, der ausgelegt ist, um an eine Elektrode eines ersten Halbleiter-Chips (120) gebondet zu werden, wobei der erste Kontaktclip (151) ferner eine erste Seitenfläche und einen zweiten Bonding-Abschnitt (151b) aufweist; einen zweiten Kontaktclip (152), welcher einen ersten Bonding-Abschnitt (152a) aufweist, der ausgelegt ist, um an eine Elektrode eines zweiten Halbleiter-Chips (130) gebondet zu werden, wobei der zweite Kontaktclip (152) ferner eine erste Seitenfläche und einen zweiten Bonding-Abschnitt (152b) aufweist; und einen isolierenden Verbinder (153), welcher ausgelegt ist, um den ersten Kontaktclip (151) und den zweiten Kontaktclip (152) zusammenzuhalten, wobei Seitenflächen des isolierenden Verbinders (153) als Kopplungsabschnitte (153a, 153b) dienen und die ersten Seitenflächen des ersten Kontaktclips (151) und des zweiten Kontaktclips (152) aufeinanderzuweisen, wobei die Kopplungsabschnitte (153a, 153b) des isolierenden Verbinders (153) mit den aufeinanderzuweisenden ersten Seitenflächen des ersten Kontaktclips (151) und des zweiten Kontaktclips (152) mittels einer Nut-Feder-Verbindung, einer Klemmverbindung, einer Schnappverschlussverbindung oder einer Klebeverbindung verbunden sind, wobei den ersten Seitenflächen gegenüberliegende Seitenflächen des ersten und des zweiten Kontaktclips (151, 152) von dem isolierenden Verbinder (153) frei bleiben, und wobei der isolierende Verbinder (153) einen unteren Stützabschnitt (153d) mit einer unteren Fläche (155) aufweist, der in einem vorbestimmten Abstand D über der unteren Fläche des zweiten und/oder des ersten Bonding-Abschnitts des ersten respektive des zweiten Kontaktclips hervorsteht.
  12. Multiclip-Verbindungselement (150) nach Anspruch 11, ferner umfassend: einen dritten Kontaktclip, welcher ausgelegt ist, um an eine Elektrode eines Halbleiter-Chips gebondet zu werden; und einen weiteren isolierenden Verbinder, welcher ausgelegt ist, um den ersten Kontaktclip und/oder den zweiten Kontaktclip mit dem dritten Kontaktclip zusammenzuhalten.
  13. Verfahren zum Herstellen einer Halbleitervorrichtung (100), welches umfasst: Anbringen eines ersten Halbleiter-Chips (120) auf einem Vorrichtungsträger (110); Anbringen eines zweiten Halbleiter-Chips (130) auf dem Vorrichtungsträger (110); und Bonden eines Multiclip-Verbindungselements (150) umfassend einen ersten Kontaktclip (151), einen zweiten Kontaktclip (152) und einen isolierenden Verbinder (153), welcher ausgelegt ist, um den ersten Kontaktclip (151) und den zweiten Kontaktclip (152) zusammenzuhalten, an den ersten Halbleiter-Chip (120) und an den zweiten Halbleiter-Chip (130), wobei der isolierende Verbinder (153) aufweist eine erste Seitenfläche mit einem ersten Kopplungsabschnitt (153a), der an eine erste Seitenfläche des ersten Kontaktclips (151) gekoppelt ist, und eine zweite Seitenfläche gegenüber der ersten Seitenfläche mit einem zweiten Kopplungsabschnitt (153b), der an eine erste Seitenfläche des zweiten Kontaktclips (152) gekoppelt ist, wobei der isolierende Verbinder (153) an den ersten Kontaktclip (151) und an den zweiten Kontaktclip (152) gekoppelt ist, bevor das Multiclip-Verbindungselement (150) an den ersten Halbleiter-Chip (120), den zweiten Halbleiter-Chip (130) und den Vorrichtungsträger (110) gebondet wird.
  14. Verfahren nach Anspruch 13, wobei sich beim Bonden des Multiclip-Verbindungselements (150) an den ersten Halbleiter-Chip (120) und an den zweiten Halbleiter-Chip (130) das Multiclip-Verbindungselement (150) in eine vorbestimmte Ruheposition bewegt, welche durch Unterstützung des Multiclip-Verbindungselements (150) auf dem Vorrichtungsträger (110) gesteuert wird.
  15. Verfahren nach Anspruch 13 oder 14, ferner umfassend: Bedecken des ersten Halbleiter-Chips (120), des zweiten Halbleiter-Chips (130) und des Multiclip-Verbindungselements (150) wenigstens teilweise mit einem Verkapselungsmaterial (170) .
DE102015101146.8A 2014-01-28 2015-01-27 Halbleitervorrichtung mit mehreren Kontaktclips, Multiclip-Verbindungselement und Verfahren zum Herstellen derselben Active DE102015101146B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/165,720 2014-01-28
US14/165,720 US9837380B2 (en) 2014-01-28 2014-01-28 Semiconductor device having multiple contact clips

Publications (2)

Publication Number Publication Date
DE102015101146A1 DE102015101146A1 (de) 2015-07-30
DE102015101146B4 true DE102015101146B4 (de) 2022-05-05

Family

ID=53523106

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015101146.8A Active DE102015101146B4 (de) 2014-01-28 2015-01-27 Halbleitervorrichtung mit mehreren Kontaktclips, Multiclip-Verbindungselement und Verfahren zum Herstellen derselben

Country Status (3)

Country Link
US (1) US9837380B2 (de)
CN (1) CN104810343B (de)
DE (1) DE102015101146B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6344667B2 (ja) * 2014-09-03 2018-06-20 国立大学法人東北大学 半導体装置およびその製造方法
ITUB20153344A1 (it) * 2015-09-02 2017-03-02 St Microelectronics Srl Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione
US9899481B2 (en) 2016-01-18 2018-02-20 Infineon Technologies Austria Ag Electronic component and switch circuit
CN108701652B (zh) * 2016-03-01 2023-11-21 英飞凌科技股份有限公司 复合晶片，半导体器件，电子部件和制造半导体器件的方法
US11094617B2 (en) * 2019-06-27 2021-08-17 Alpha And Omega Semiconductor (Cayman), Ltd. Semiconductor package including low side field-effect transistors and high side field-effect transistors and method of making the same
DE102019122382B3 (de) * 2019-08-20 2020-09-10 Infineon Technologies Ag Leistungshalbleitergehäuse und verfahren zum herstellen eines leistungshalbleitergehäuses
US12113010B2 (en) * 2019-11-15 2024-10-08 Mitsubishi Electric Corporation Plurality of bus bars intersecting a plurality electrode
US11469164B2 (en) 2020-01-16 2022-10-11 Infineon Technologies Ag Space efficient and low parasitic half bridge
WO2024195426A1 (ja) * 2023-03-23 2024-09-26 住友電気工業株式会社 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02178954A (ja) 1988-12-29 1990-07-11 Fuji Electric Co Ltd 半導体装置
US20020037656A1 (en) 2000-09-19 2002-03-28 Yoshinori Murakami Interconnect structure
DE10355925A1 (de) 2003-11-29 2005-06-30 Semikron Elektronik Gmbh Leistungshalbleitermodul und Verfahren seiner Herstellung
JP2006210500A (ja) 2005-01-26 2006-08-10 Nippon Inter Electronics Corp 電力用半導体装置
US20080277772A1 (en) 2005-11-01 2008-11-13 Nxp B.V. Methods of Packaging a Semiconductor Die and Package Formed by the Methods
US20090179313A1 (en) 2008-01-10 2009-07-16 Maria Clemens Quinones Flex clip connector for semiconductor device
US20100109134A1 (en) 2008-10-31 2010-05-06 Jereza Armand Vincent C Pre-molded, clip-bonded multi-die semiconductor package
DE102011076235A1 (de) 2010-06-01 2012-02-16 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217072A (ja) 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
JP5165214B2 (ja) 2006-06-26 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体装置
US7518226B2 (en) * 2007-02-06 2009-04-14 Stats Chippac Ltd. Integrated circuit packaging system with interposer
US7880280B2 (en) * 2007-02-16 2011-02-01 Infineon Technologies Ag Electronic component and method for manufacturing an electronic component
US8722466B2 (en) * 2010-03-12 2014-05-13 Alpha & Omega Semiconductor, Inc. Semiconductor packaging and fabrication method using connecting plate for internal connection
CN102237343B (zh) 2010-05-05 2014-04-16 万国半导体有限公司 用连接片实现连接的半导体封装及其制造方法
CN201752002U (zh) 2010-07-02 2011-02-23 重庆平伟实业股份有限公司 一种薄型桥式整流器
US8916968B2 (en) * 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
US9443787B2 (en) * 2013-08-09 2016-09-13 Infineon Technologies Austria Ag Electronic component and method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02178954A (ja) 1988-12-29 1990-07-11 Fuji Electric Co Ltd 半導体装置
US20020037656A1 (en) 2000-09-19 2002-03-28 Yoshinori Murakami Interconnect structure
DE10355925A1 (de) 2003-11-29 2005-06-30 Semikron Elektronik Gmbh Leistungshalbleitermodul und Verfahren seiner Herstellung
JP2006210500A (ja) 2005-01-26 2006-08-10 Nippon Inter Electronics Corp 電力用半導体装置
US20080277772A1 (en) 2005-11-01 2008-11-13 Nxp B.V. Methods of Packaging a Semiconductor Die and Package Formed by the Methods
US20090179313A1 (en) 2008-01-10 2009-07-16 Maria Clemens Quinones Flex clip connector for semiconductor device
US20100109134A1 (en) 2008-10-31 2010-05-06 Jereza Armand Vincent C Pre-molded, clip-bonded multi-die semiconductor package
DE102011076235A1 (de) 2010-06-01 2012-02-16 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung

Also Published As

Publication number Publication date
US9837380B2 (en) 2017-12-05
CN104810343A (zh) 2015-07-29
DE102015101146A1 (de) 2015-07-30
US20150214189A1 (en) 2015-07-30
CN104810343B (zh) 2018-02-09

Similar Documents

Publication Publication Date Title
DE102015101146B4 (de) Halbleitervorrichtung mit mehreren Kontaktclips, Multiclip-Verbindungselement und Verfahren zum Herstellen derselben
DE102014103773B4 (de) Mehrchip-Halbleiter-Leistungsbauelement und Verfahren zu seiner Herstellung
DE102013015942B4 (de) Halbleiterbrückenschaltung und Verfahren zur Herstellung einer Halbleiterbrückenschaltung
DE102014113238B4 (de) Elektronische Leistungsvorrichtung und Verfahren zur Herstellung einer elektronischen Leistungsvorrichtung
DE102015107445B4 (de) Package für elektronische Vorrichtungen mit Metallblöcken und Verfahren zum Herstellen desselben
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE102015108700A1 (de) Halbleiter-Leistungs-Package und Verfahren zu ihrer Herstellung
DE102012100243B4 (de) Anordnung mit drei Halbleiterchips und Herstellung einer solchen Anordnung
DE102017202770B4 (de) Halbleiterchipgehäuse mit einem sich wiederholenden Grundflächenmuster
DE102012111788A1 (de) Vorrichtung mit zwei Leistungshalbleiterchips und Verfahren für ihre Herstellung
DE102015101440B4 (de) Halbleiterbauelement mit unter dem Package angeordnetem Chip und Verfahren zur Montage desselben auf einer Anwendungsplatine
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102014116383A1 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102018112498A1 (de) Halbleiter-Chip-Baugruppe mit einer Kühlfläche und Verfahren zum Herstellen einer Halbleiter-Baugruppe
DE102014105462B4 (de) Halbleiterleistungsbauelement mit einer wärmesenke und verfahren zum herstellen
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
DE102017217593B4 (de) Mehrphasenleistungsvorrichtung, Verfahren zum Konstruieren eines Leistungselektronikvorrichtung-Packages und derartige Vorrichtung
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102015108909B4 (de) Anordnung mehrerer Leistungshalbleiterchips und Verfahren zur Herstellung derselben
DE102014110845A1 (de) Mehrchipbauelement mit einem Substrat
DE102015106151B4 (de) Leiterplatte mit eingebettetem Leistungshalbleiterchip
DE102018128844A1 (de) Leistungs-Package mit mehreren Gussverbunden
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative