DE10303103A1 - Mikroelektronisches Bauteil - Google Patents

Mikroelektronisches Bauteil Download PDF

Info

Publication number
DE10303103A1
DE10303103A1 DE10303103A DE10303103A DE10303103A1 DE 10303103 A1 DE10303103 A1 DE 10303103A1 DE 10303103 A DE10303103 A DE 10303103A DE 10303103 A DE10303103 A DE 10303103A DE 10303103 A1 DE10303103 A1 DE 10303103A1
Authority
DE
Germany
Prior art keywords
component according
semiconductor chip
carrier
chip
lamination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10303103A
Other languages
English (en)
Other versions
DE10303103B4 (de
Inventor
Andreas Dr.-Ing. Lindemann
Olaf Hohlfeld
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IXYS Semiconductor GmbH
Original Assignee
IXYS Semiconductor GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IXYS Semiconductor GmbH filed Critical IXYS Semiconductor GmbH
Priority to DE10303103A priority Critical patent/DE10303103B4/de
Publication of DE10303103A1 publication Critical patent/DE10303103A1/de
Application granted granted Critical
Publication of DE10303103B4 publication Critical patent/DE10303103B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ein mikroelektronisches Bauteil weist einen ersten Träger (1) und einen zweiten Träger (2) auf, zwischen denen mindestens ein Halbleiterchip (3) angeordnet ist. Der verbleibende Zwischenraum (10) zwischen den Trägern ist mit einer Vergußmasse (11) verschlossen. Die Vergußmasse (11) schließt bündig mit den Stirnseiten (12, 13) der Träger ab, ohne einen umlaufenden Rand zu bilden. Bei einer bevorzugten Ausführungsform ist der erste und/oder der zweite Träger ein Trägersubstrat (1, 2) aus Keramik (1a, 2a) mit einer Kupferkaschierung (1b, 2b) auf der dem Halbleiterchip (3) zugewandten Innenseite, wobei die Innenseite des Trägersubstrats (1, 2) bis auf einen äußeren umlaufenden Abschnitt mit Kupfer kaschiert ist. Das Gehäuse des Bauteils zeichnet sich durch einen hohen Wärmeübergangswiderstand und relativ geringen Herstellungskosten gegenüber konventionellen Metall- oder Keramikgehäusen aus. Das Gehäuse ist für relativ hohe Sperrschichttemperaturen geeignet und ermöglicht trotz der relativ kleinen Bauform verhältnismäßig hohe Verlustleistungen.

Description

  • Die Erfindung betrifft ein mikroelektronisches Bauteil, das einen ersten Träger und einen zweiten Träger aufweist, zwischen denen mindestens ein Halbleiter-Chip angeordnet ist, wobei der verbleibende Zwischenraum zwischen den Trägern mit einer Vergußmasse verschlossen ist.
  • Zum Schutz vor äusseren Einflüssen, beispielsweise Feuchtigkeit und Schmutz, sind Halbleiter-Chips in ein Gehäuse eingesetzt, das abgedichtet ist. An ein derartiges Gehäuse werden hohe Anforderungen gestellt. Insbesondere bei Leistungshalbleitern ist die Ableitung der Wärme von dem Halbleiter-Chip an die Umgebung von besonderer Bedeutung.
  • Es sind Gehäuse aus Kunststoff und Metall unterschiedlicher Bauart bekannt. Die bekannten Kunststoffgehäuse erlauben materialbedingt nur eine verhältnismässig geringe Einsatztemperatur. Metallgehäuse hingegen sind grundsätzlich für höhere Temperaturen geeignet. Sie sind aber im Vergleich zu Kunststoffgehäusen sehr teuer. Bei Metallgehäusen sind die häufigsten Fehler mechanisches und elektrisches Versagen der Glasdurchführungen. Die Dichtigkeit und der elektrische Widerstand der Einschmelzung nehmen bei hohen Temperaturen, insbesondere bei starken Temperaturwechseln ab.
  • Keramikgehäuse sind für Hochtemperaturanwendungen bis ca. 800° C grundsätzlich am besten geeignet. Da die hochschmelzenden Werkstoffe, die in Keramikgehäusen als Leiter verwendet werden, aber relativ hohe Widerstände haben, sind Keramikgehäuse für Anwendungen mit hohen Strömen nicht geeignet. Auch diese Gehäuse sind im Vergleich zu Kunststoffgehäusen sehr teuer. Der Vorteil gegenüber Metallgehäusen liegt in der Vermeidung von teuren und empfindlichen Glaseinschmelzungen.
  • Kleine diskrete Leistungshalbleiter werden aus Kostengründen auf Leiterrahmen aus Kupfer, sog. Cu-leadframes mit Sn, Pb, Ag und Cu-haltigen Loten montiert. Die Gegenseite wird Al-Dickdraht gebondet oder mit einem Cu-Kamm gelötet. Dieser Aufbau wird anschliessend mit einem gefüllten Polymer umspritzt. Ein Vertreter dieser Gehäuseklasse ist der allgemein bekannte 70–220. Diesem Konstruktionsprinzip folgen auch die Gehäuse der sog. DIL- und SOT-Reihe.
  • Es sind Dioden auf der Basis von GaAs bekannt, die in ein TO-220 Gehäuse eingesetzt sind. Zwar erlaubt GaAs aufgrund des grossen Bandabstandes Einsatztemperaturen von 300 bis 400° C, das verwendete Gehäuse läßt aber materialbedingt nur eine maximale Betriebstemperatur von 175° C zu. Daher finden für derartige Anwendungen im allgemeinen Metall- oder Keramikgehäuse Verwendung.
  • Die WO 98/15005 beschreibt ein mikroelektronisches Bauteil in Sandwich-Bauweise, das einen ersten Träger mit einer ersten Leiterbahnebene und einen zweiten Träger mit einer zweiten Leiterbahnebene umfasst, zwischen denen eine Vielzahl von Halbleiterchips angeordnet sind. Die Kontaktierung erfolgt mit Hilfe von Lötverbindungen.
  • Ein Leistungshalbleitermodul mit einem Gehäuse, das sich durch verbesserte thermische Eigenschaften auszeichnet, ist aus der DE 199 50 026 A1 bekannt. Das Leistungshalbleitermodul weist übereinander angeordnete Trägersubstrate auf, zwischen denen die Halbleiterchips angeordnet sind. Zur Verbesserung der Wärmeableitung wird vorgeschlagen, die Zwischenräume zwischen den gestapelten Trägersubstraten vollständig durch ein fließfähiges, aushärtbares und wärmeleitendes Medium auszufüllen, wobei die Spritzmasse derart in die Zwischenräume zwischen den Trägersubstraten und auf die Stirnseiten der Trägersubstrate gespritzt wird, dass eine umlaufende Wandung aus Spritzmasse auf den Stirnseiten verbleibt, die das Leistungshalbleitermodul hermetisch dicht verkapselt.
  • Die Anschlüsse des Leistungshalbleitermoduls werden durch Kontaktelemente gebildet, die mit den Leiterbahnen der Chips verlötet sind. Nachteilig ist, dass die hermetisch dichte Verkapselung des Halbleiterchips in dem Gehäuse relativ aufwendig ist. Darüber hinaus hat das Gehäuse des Leistungshalbleitermoduls relativ grosse Abmessungen.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, ein mikroelektronisches Bauteil mit einem hochtemperaturstabilen Gehäuse, insbesondere für diskrete Leistungshalbleiter zu schaffen, das kostengünstig herstellbar ist.
  • Die Lösung dieser Aufgabe erfolgt erfindungsgemäß mit den im Patentanspruch 1 angegebenen Merkmalen. Vorteilhafte Ausführungsformen der Erfindung sind Gegenstand der Untersprüche.
  • Das mikroelektronische Bauteil gemäß der Erfindung weist zwei Träger auf, zwischen denen mindestens ein Halbleiterchip angeordnet ist, wobei der verbleibende Zwischenraum zwischen den Trägern mit einer Vergußmasse verschlossen ist. Als Vergußmasse kommen grundsätzlich alle fließfähigen, aushärtbaren und wärmeleitenden Materialien in Frage, bevorzugt wird aber eine Vergußmasse aus Epoxydharz oder keramischem Klebstoff.
  • Das Gehäuse des mikroelektronischen Bauteils zeichnet sich dadurch aus, dass die Vergußmasse bündig mit den Stirnseiten der Träger abschließt, ohne einen umlaufenden Rand zu bilden. Da nur der verbleibende Zwischenraum zwischen den Trägern mit der Vergußmasse verschlossen ist, auf den Stirnseiten der Träger hingegen keine Vergußmasse aufgetragen ist, vereinfacht sich einerseits die Herstellung des Gehäuses, andererseits sind die Gehäuseabmessungen verhältnismässig gering.
  • Gegenüber dem aus der DE 199 50 026 A1 bekannten Stand der Technik wird außerdem eine erhöhte mechanische Stabilität und somit Zuverlässigkeit des Bauelements erreicht. Sollte die Vergußmasse, beispielsweise durch Einsatz des erfindungsgemäßen Bauteils bei hohen Betriebstemperaturen, altern und spröde werden, so schützt die Ankopplung der Vergußmasse auf drei Seiten – zwischen zwei Trägern sowie dem von diesen eingeschlossenen Chip – optimal vor Heraus- bzw. Abbrechen, was bei einem Überstand nach außen wahrscheinlich wäre. Auf diese Weise bleibt eine hohe Spannungsfestigkeit des Bauteils trotz möglicher Alterungserscheinungen erhalten. Hierdurch kann auch der Einsatz von im Vergleich zum Stand der Technik kostengünstigeren Materialien erwogen werden, ohne Stabilität bzw. Zuverlässigkeit des Bauelements in nicht vertretbarem Maße zu reduzieren.
  • Bei einer ersten bevorzugten Ausführungsform ist der erste und/oder zweite Träger ein Trägersubstrat aus Keramik mit einer Kupferkaschierung auf der dem Halbleiterchip zugewandten Innenseite. Vorzugsweise sind beide Träger Trägersubstrate aus Keramik mit Kupferkaschierung.
  • Eine besonders bevorzugte Ausführungsform sieht vor, dass die Innenseite des Trägersubstrats bis auf einen äusseren umlaufenden Abschnitt mit Kupfer kaschiert ist, so dass sich die Kupferkaschierung nicht über die gesamte Innenseite erstreckt.
  • Dieser kupferfreie umlaufende Abschnitt auf den Trägersubstraten trägt zur Erhöhung der Spannungsfestigkeit gegenüber dem aus der DE 199 50 026 A1 bekannten Stand der Technik bei, was zur Kapselung von Leistungshalbleiter-Chips mit hohen Sperrungsspannungen, beispielsweise SiC-Dioden, nötig ist. Einerseits liegt der Abstand zwischen den Kaschierungen der Trägersubstrate, über den die elektrische Potentialdifferenz der Sperrspannung des Bauelements abfällt, sicher innerhalb des Volumens der Vergußmasse. Wenn eine aus der Vergußmasse gebildete, umlaufende und überstehende Wandung vorgesehen ist, so lägen spätestens im Falle einer alterungsbedingten Schädigung des überstehenden Teils die bis zum Rand der Trägersubstrate gezogenen Kupferkaschierungen sich direkt gegenüber, was zu einem erheblichen Risiko von Überschlägen führt. Um die Betriebssicherheit in diesem Falle sicherzustellen, dürften nur niedrige Sperrspannungen unterhalb der Durchschlagsspannung in Luft vorgesehen werden, was für hochsperrende Bauelemente mit Sperrspannungen im Kilovolt-Bereich unzweckmäßig ist. Weiterhin besteht beim Stand der Technik die Möglichkeit, dass Überschläge von der dem Chip zugewandten Kaschierung des Trägersubstrats zu einer dem Chip abgewandten Kaschierung des Trägersubstrates stattfinden; die letztere befindet sich in der Regel auf dem Potential einer geerdeten Kühlvorrichtung. Beim erfindungsgemäßen Bauelement hingegen ist die Strecke für Überschläge zwischen der dem Chip zugewandten und einer eventuellen weiteren, dem Chip abgewandten Kaschierung des Trägersubstrats durch den größeren Abstand der dem Chip zugewandten Kaschierung vom Rand des Trägersubstrats größer, so dass die Überschlagsfestigkeit am Rand des Trägersubstrats konstruktiv bedingt deutlich erhöht wird.
  • Die äusseren Anschlüsse des Halbleiterchips werden vorzugsweise von Kontaktelementen zwischen Kupferkaschierung und Halbleiterchip gebildet, die über das Trägersubstrat vorstehen. Diese Kontaktelemente sind einerseits mit der Kupferkaschierung und andererseits mit dem Halbleiterchip elektrisch verbunden. Als besonders vorteilhaft haben sich Kupferbänder als Kontaktelemente erwiesen.
  • Die elektrische Verbindung der Kontaktelemente mit dem Halbleiterchip erfolgt vorzugsweise mit einem hochschmelzenden Lot. Alternativ kann die elektrische Verbindung aber auch mit einer der bekannten Niedertemperatur-Verbindungstechniken (NTV) erfolgen, die auf dem Drucksintern von Silberpulver bei niedriger Temperatur und moderatem Druck basieren. Dadurch entsteht eine sehr stabile Verbindungsschicht aus Silber, die eine hohe elektrische und thermische Leitfähigkeit und hohe Lastwechselfestigkeit bei stark reduzierten thermomechanischen Spannungen hat. Diese Niedertemperatur-Verbindungstechnik gehört zum Stand der Technik und ist beispielsweise beschrieben in S. Klaka; Niedertemperatur-Verbindungstechnik zum Aufbau von Leistungshalbleitermodulen; Göttingen, Cuvilier Verlag 1997,.ISBN 3-89588-771-4.
  • Bei einer weiteren bevorzugten Ausführungsform des mikroelektronischen Bauteils sind der erste und/oder zweite Träger Trägersubstrate aus Keramik mit Kupferkaschierung; mindestens ein Kontaktelement ist auf der letzteren, jedoch neben dem Halbleiterchip angeordnet und mit einem Verbindungsprozeß, z.B. Löten, elektrisch an die Kaschierung angeschlossen.
  • Bei einer weiteren bevorzugten Ausführungsform des mikroelektronischen Bauteils ist der erste und/oder zweite Träger ein Trägersubstrat aus Keramik, wobei die Kupferkaschierung zur Bildung der Kontaktelemente zumindest teilweise über deren Rand übersteht. Das mit dem Halbleiterchip elektrisch verbundene Kontaktelement ist somit vorzugsweise die Fortsetzung der mit dem Halbleiterchip verbundenen Kaschierung des Trägersubstrats. Dabei entfällt die Herstellung einer elektrischen Verbindung zwischen Kontaktelement und Trägersubstrat.
  • Die Kontaktelemente können zwischen den Trägersubstraten mittig, d. h. übereinanderliegend oder aussermittig, d. h. seitlich zueinander versetzt angeordnet sein. Auch können die Kontaktelemente sich in unterschiedliche Richtungen erstrecken. Aufgrund der Bandleiterstruktur weisen die Anschlüsse eine besonders niedrige Induktivität auf. Bei aussermittigen Kontaktelementen ergibt sich ein grösserer Isolationsabstand.
  • Eines der beiden Trägersubstrate aus Keramik kann durch einen Leiterrahmen aus Kupfer (Cu-leadframe) ersetzt werden, der mit dem Halbleiterchip elektrisch verbunden ist. Auf der Seite des Cu-leadframe ist bei dieser Ausführungsform zwar eine Isolation nicht vorhanden, das Bauteil zeichnet sich aber durch einen noch geringeren thermischen Widerstand aus.
  • Die Vorteile des Gehäuses des mikroelektronischen Bauteils kommen insbesondere bei einem Halbleiterchip aus GaAs, SiC oder Polysilizium zum Tragen. Grundsätzlich kann das mikroelektronische Bauteil aber auch einen Chip aus anderen Halbleitermaterialien aufweisen.
  • Zwischen den Trägern des mikroelektronischen Bauteils können ein oder auch mehrere Halbleiterchips mit einer Vielzahl von Anschlüssen angeordnet sein. Die Anordnung eignet sich insbesondere als Hochtemperaturgehäuse für MOSFETs, wobei ein Kontaktelement als Gate-Pin, ein Kontaktelement als Drain-Pin und ein weiteres Kontaktelement als Source-Pin verwendet wird. Weitere Anwendungsfälle sind IGBTs mit einem Gate-Pin, einem Emitter-Pin und einem Kollektor-Pin als Kontaktelemente sowie Thyristoren, wobei die Anschlusselemente als Gate-Pin, Kathoden-Pin und Anoden-Pin verwendet werden.
  • Kontaktelemente können mit einem oder mehreren Anschlußpins verbunden sein. Weiterhin ist es möglich, die Kaschierung der Keramik statt in Kupfer in anderen Metallen, beispielsweise Aluminium, auszuführen.
    •
  • Im folgenden werden mehrere Ausführungsbeispiele der Erfindung unter Bezugnahme auf die Zeichnungen näher erläutert.
  • Es zeigen:
  • 1 ein erstes Ausführungsbeispiel eines mikroelektronischen Bauteils in einer Explosionsdarstellung ohne Vergußmasse,
  • 2 eine Seitenansicht des Bauteils von 1 ohne Vergußmasse,
  • 3 eine perspektivische Darstellung des Bauteils von 2 mit Vergußmasse,
  • 4 ein zweites Ausführungsbeispiel des mikroelektronischen Bauteils in perspektivischer Darstellung mit mittigen Kontaktelementen,
  • 5 ein weiteres Ausführungsbeispiel des mikroelektronischen Bauteils in perspektivischer Darstellung mit einander gegenüberliegenden Kontaktelementen,
  • 6 ein weiteres Ausführungsbeispiel des mikroelektronischen Bauteils in, vereinfachter schematischer Darstellung,
  • 7 eine vereinfachte schematische Darstellung eines weiteren Ausführungsbeispiels des mikroelektronischen Bauteils,
  • 8 eine perspektivische Darstellung des Bauteils von 7 mit an gegenüberliegenden Seiten herausgeführten Kontaktierungspins,
  • 9 eine Explosionsdarstellung eines mikroelektronischen Bauteils mit zwei Halbleiterchips ohne Vergußmasse,
  • 10 die thermische Impedanz ZthJC [K/W] des Sperrschicht-Gehäuses aufgeteilt nach Sperrschichtseite und Unterseite als Funktion der Pulsweite [(sec)],
  • 11 eine bevorzugte Ausführungsform in vereinfachter schematischer Darstellung, bei der ein Kurzschließen der Randpassivierung des Chips vermieden wird, und
  • 12 eine vereinfachte schematische Darstellung einer weiteren bevorzugten Ausführungsform, bei der ein Kurzschließen der Randpassivierung des Chips vermieden wird.
  • Die 1 bis 3 zeigen ein erstes Ausführungsbeispiel des mikroelektronischen Bauteils, wobei in den 1 und 2 das Bauteil ohne Vergußmasse und in 3 das vergossene Bauteil dargestellt ist. Das Bauteil ist eine Sandwichstruktur, die ein erstes rechteckförmiges Trägersubstrat 1 und ein zweites rechteckförmiges Trägersubstrat 2 aufweist. Die Trägersubstrate 1, 2 haben die gleichen Abmessungen und sind parallel zueinander angeordnet. Mittig zwischen den Trägersubstraten 1, 2 ist der Halbleiterchip 3 angeordnet. Die Trägersubstrate weisen jeweils eine Keramik 1a bzw. 2a auf, die an der dem Halbleiterchip 3 zugewandten Innenseite jeweils mit einer Kupferkaschierung 1b bzw. 2b versehen ist. Die dem Halbleiterchip 3 zugewandte Innenseite der Trägersubstrate 1, 2 ist bis auf einen äusseren umlaufenden Abschnitt 15 mit Kupfer kaschiert. Die umlaufende Kante der Kupferkaschierung 1b bzw. 2b ist dabei abgeschrägt.
  • Die Kontaktierung der Ober- bzw. Unterseite des Halbleiterchips 3 erfolgt mit Kontaktelementen 4, 5, die zwischen Halbleiterchip 3 und Kupferkaschierung 1b bzw. 2b angeordnet sind. Die Kontaktelemente 4, 5 aus Kupfer weisen einen rechteckförmigen Abschnitt 4a bzw. 5a mit einer abgeschrägten Kante auf, der innerhalb der Kupferkaschierung liegt. Von dem rechteckförmigen Abschnitt 4a, 5a jedes Kontaktelementes 4, 5 erstreckt sich ein Kontaktierungspin 4b bzw. 5b seitlich nach aussen. Die rechteckförmigen Abschnitte 4a, 5a der Kontaktelemente 4, 5 sind jeweils mit der angrenzenden Kontaktfläche 3a, 3b des Halbleiterchips 3 und der Kupferkaschierung 1b, 2b der Trägersubstrate 1, 2 verlötet. Die Schichten aus hochschmelzendem Lot, insbesondere Pb95Sn5, sind mit dem Bezugszeichen 6, 7, 8 und 9 bezeichnet. Bei dem vorliegenden Ausführungsbeispiel sind die Kontaktierungspins 4b, 5b der Kontaktelemente 4, 5 außermittig angeordnet.
  • Der verbleibende Zwischenraum 10 zwischen den Trägersubstraten 1, 2 ist mit einer hochtemperaturbeständigen, wärmeleitenden Vergußmasse 11 aus Epoxidharz oder einem keramischen Kleber ausgefüllt, wobei die Vergußmasse mit den Stirnseiten 12, 13 der Träger 1, 2 bündig abschließt (3).
  • Der Halbleiterchip ist z.B. ein GaAs Chip. Es hat sich gezeigt, dass der Wärmeübergangswiderstand der Sandwich-Anordnung etwa um den Faktor 8 bis 10 kleiner als der eines einseitig über einen elektrischen Isolator gekühlten TO-Gehäuses ist. Durch die höhere Sperrschichttemperatur, die in dem erfindungsgemäßen Gehäuse zulässig ist, kann das Bauelement mit einem höheren Vorwärtsstrom betrieben werden.
  • Die errechnete thermische Impedanz ZthJC [K/W] des Sperrschichtgehäuses aufgeteilt nach Sperrschichtseite und Unterseite ist in 10 als Funktion der Pulsweite [(sec)] dargestellt. Die geringe Wärmekapazität des Aufbaus ist durch den geringen Kupferanteil begründet. Das Bauteil erlaubt ein optimales Wärmemanagement, da es von zwei Seiten gekühlt werden kann. Darüber hinaus erhöht sich die Belastbarkeit des Bauteils mit hohen Strömen aufgrund der hohen Betriebstemperatur von ca. 250° C.
  • 4 zeigt ein Ausführungsbeispiel des mikroelektronischen Bauteils, das sich von der unter Bezugnahme auf die 1 bis 3 beschriebenen Ausführungsform nur dadurch unterscheidet, dass die Kontaktierungspins 4a, 4b der Kontaktelemente 4, 5 mittig angeordnet sind. Da die Kontaktierungspins nicht seitlich zueinander versetzt sind, ist ein kleinerer Isolationsabstand gegeben als bei dem Ausführungsbeispiel gemäß der 1 bis 3. Die einander entsprechenden Teile beider Ausführungsbeispiele sind mit den gleichen Bezugszeichen versehen. Auch bei der alternativen Ausführungsform schliesst die Vergußmasse 11 wieder bündig mit den Stirnseiten 12, 13 der Trägersubstrate 1, 2 ab.
  • 5 zeigt ein Ausführungsbeispiel mit dem gleichen Sandwich-Gehäuse wie die vorhergehenden Figuren. Die einander entsprechenden Teile sind wieder mit den gleichen Bezugszeichen versehen. Diese Ausführungsform unterscheidet sich von den vorhergehenden Ausführungsbeispielen dadurch, dass die mittig angeordneten Kontaktierungspins 4a, 5a sich zu beiden Seiten des Gehäuses nach aussen erstrecken.
  • Ein weiteres Ausführungsbeispiel des mikroelektronischen Bauteils zeigt 6 in schematischer Darstellung. Die einander entsprechenden Teile sind wieder mit den gleichen Bezugszeichen versehen. Bei dieser Ausführungsform werden die Kontaktelemente 4, 5 von den auf die Trägersubstrate 1a, 2a aufgebrachten Kupferkaschierungen 1b, 2b selbst gebildet, die sich als schmale Streifen an einer Seite über den Rand der Trägersubstrate nach außen erstrecken. Die schmalen Streifen der Kupferkaschierungen stellen dabei die Kontaktierungspins 4b, 5b dar, wobei die innenliegenden Abschnitte der Kupferkaschierungen und die Kontaktflächen des Chips 3 mit einem hochschmelzendem Lot 6, 9 miteinander verlötet sind. Auch bei dieser Ausführungsform ist der Zwischenraum zwischen den Trägersubstraten 1, 2 mit Vergußmasse 11 verschlossen, die bündig mit den Stirnseiten der Substrate abschließt.
  • 7 zeigt eine weitere Ausführungsform des Bauteils, die sich von dem Ausführungsbeispiel gemäß 6, dadurch unterscheidet, dass anstelle eines Trägersubstrats ein Leiterrahmen 14 aus Kupfer (Cu-leadframe) mit dem Halbleiterchip 1 verlötet ist, so dass zwar nur eine einseitige Isolation gegeben, der stationäre thermische Widerstand aber weiter verringert ist. 8 zeigt die Ausführungsform von 7 in perspektivischer Darstellung, bei der die Kontaktierungspins an gegenüberliegenden Seiten herausgeführt sind.
  • 9 zeigt ein Ausführungsbeispiel des mikroelektronischen Bauteils mit Sandwich-Gehäuse, das zwei Halbleiterchips 3', 3'' aufnimmt. Das Bauteil weist zwei Trägersubstrate 1', 2' aus Keramik mit Kupferkaschierung auf, zwischen denen die Halbleiterchips 3', 3'' nebeneinander liegend angeordnet sind.
  • Der Anschluss der Halbleiterchips erfolgt wie bei dem Ausführungsbeispiel gemäß der 1 bis 3 mittels Kontaktelementen 4', 5', die einerseits mit dem jeweiligen Halbleiterchip und andererseits mit der Kupferkaschierung des Trägersubstrats 1', 2' verlötet sind. Die Kupferkaschierung und Lotverbindung ist in 9 allerdings nicht dargestellt. Darüber hinaus ist ein drittes Kontaktierungselement 16 vorgesehen, das sich über die andere Seite der beiden Halbleiterchips 3', 3'' erstreckt. Das Kontaktierungselement 14 ist mit den gegenüberliegenden Kontaktflächen des Halbleiterchips verlötet. Die in 9 nicht dargestellte Vergußmasse füllt wie bei den vorhergehenden Ausführungsbeispielen den verbleibenden Zwischenraum 10 zwischen den Trägersubstraten 1, 1' aus und schliesst mit den Stirnseiten der Substrate bündig ab, ohne einen umlaufenden Rand zu bilden.
  • Die 11 und 12 zeigen zwei alternative Ausführungsformen in vereinfachter schematischer Darstellung, bei denen vermieden wird, dass die Randpassivierung des Chips kurzgeschlossen wird. Die einander entsprechenden Teile sind wieder mit den gleichen Bezugszeichen versehen. Der Chip 3 verfügt über eine Randpassivierung 15, insbesondere Guardringe. Die Trägersubstrate 1, 2, zwischen denen der Chip 3 angeordnet ist, weisen jeweils eine Keramik 1a, 2a auf, die an der dem Chip zugewandten Innenseite jeweils mit einer Kupferkaschierung 1b bzw. 2b und an der Außenseite jeweils mit einer Kupferkaschierung 1c bzw. 2c versehen sind. Die Unterseite des Chips 3 ist mit einer Lot- oder NTV-Schicht 16 mit der Kaschierung 1b des unteren Trägersubstrats 1, die auf einer Seite zur Bildung eines Kontaktierungspins als schmaler Streifen herausgeführt ist, oder mit einem separaten Kontaktelement elektrisch verbunden.
  • Ein Kurzschluss der Randpassivierung, insbesondere der Guardringe 15, wird durch einen Abstand zwischen dem Chip 3 und der Kaschierung 2b des oberen Trägersubstrats 2 vermieden. Dieser Abstand wird dadurch geschaffen, dass die Metallisierung 17 des Chips und die Kaschierung 2b des oberen Trägersubstrats 2 mit einem als Flip-Chip-Verfahren oder Solder-Balls-Verfahren bekannten Lötverfahren elektrisch miteinander verbunden sind. Hierzu kann eine Lotschicht 18 auf die Metallisierung 17 des Chips 3 aufgebracht werden, die aus aufgeschmolzenen Kugeln besteht. Die Guardringe 15 im Randbereich des Chips 3 liegen somit frei, wodurch sich dort bei Aufnahme von Sperrspannung elektrische Felder ausbilden können. Zur Bildung eines Kontaktierungspins ist die Kaschierung 2b des oberen Trägersubstrats 2 wieder an einer Seite als schmaler Streifen herausgeführt. Alternativ kann wieder ein separates Kontaktelement vorgesehen sein, mit dem die Metallisierung des Chips verlötet wird.
  • 12 zeigt eine alternative Ausführungsform, bei der anstelle der Lotschicht in Form aufgeschmolzener Kugeln (Flip-Chip-Montage) eine leitfähige Zwischenlage 19 zwischen der Metallisierung 17 des Chips 3 und der Kupferkaschierung 2b des oberen Trägersubstrats 2 angeordnet ist, die mit der Metallisierung bzw. der Kupferkaschierung mittels Lotschichten 20, 21 elektrisch verbunden ist. Das leitfähige Zwischenlager 19 schafft den nötigen Abstand zwischen den Guardringen 15 des Chips und der Kaschierung 2b des oberen Trägersubstrats 2. Anstelle einer Lotschicht kann auch eine Verbindungsschicht in Niedertemperatur-Verbindungstechnik (NTV-Schicht) Verwendung finden. Auch können anstelle von Kupfer Kaschierungen aus anderen Metallen, beispielsweise Aluminium, verwendet werden.
  • Bei den Ausführungsformen gemäß der 11 und 12 wird der Zwischenraum zwischen den Trägersubstraten wieder mit einer Vergußmassel 1 ausgefüllt. Die einander entsprechenden Teile sind wieder mit gleichen Bezugszeichen versehen.

Claims (16)

  1. Mikroelektronisches Bauteil, das einen ersten Träger (1) und einen zweiten Träger (2) aufweist, zwischen denen mindestens ein Halbleiterchip (3) angeordnet ist, wobei der verbleibende Zwischenraum (10) zwischen den Trägern mit einer Vergußmasse (11) verschlossen ist, dadurch gekennzeichnet, dass die Vergußmasse (11) bündig mit den Stirnseiten (12, 13) der Träger (1, 2) abschließt, ohne einen umlaufenden Rand zu bilden.
  2. Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass der erste und/oder zweite Träger ein Trägersubstrat (1, 2) aus Keramik (1a, 2a) mit einer Kaschierung (1b, 2b), insbesondere Kupferkaschierung, auf der dem Halbleiterchip (3) zugewandten Innenseite ist.
  3. Bauteil nach Anspruch 2, dadurch gekennzeichnet, dass die dem Halbleiterchip (3) zugewandte Innenseite des Trägersubstrats (1, 2) bis auf einen äußeren umlaufenden Abschnitt (15) mit einem Metall, insbesondere Kupfer kaschiert ist.
  4. Bauteil nach Anspruch 3, dadurch gekennzeichnet, dass zwischen Kaschierung (1b, 2b) und Halbleiterchip (3) eine über das Trägersubstrat (1, 2) vorstehendes Kontaktelement (4, 5), insbesondere ein Kupferband, angeordnet ist, das einerseits mit der Kaschierung und andererseits mit dem Halbleiterchip elektrisch verbunden ist.
  5. Bauteil nach Anspruch 4, dadurch gekennzeichnet, dass das Kontaktelement (4, 5) mit dem Halbleiterchip (3) verlötet ist.
  6. Bauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die elektrische Verbindung zwischen dem Halbleiterchip (3) und dem Kontaktelement (4, 5) derart ausgebildet ist, dass ein Abstand zwischen Chip und Kontaktelement vorgesehen ist.
  7. Bauteil nach Anspruch 3, dadurch gekennzeichnet, dass sich die Kaschierung (1a, 2a) auf dem Trägersubstrat (1, 2) zur Bildung von Kontaktelementen (4, 5) als schmaler Streifen nach außen erstreckt.
  8. Bauteil nach Anspruch 7, dadurch gekennzeichnet, dass die Kaschierung (1a, 2a) mit dem Halbleiterchip (3) verlötet ist.
  9. Bauteil nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass die elektrische Verbindung zwischen dem Halbleiterchip (3) und der Kaschierung (1a, 2a) derart ausgebildet ist, dass ein Abstand zwischen Chip und Kaschierung vorgesehen ist.
  10. Bauteil nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Kontaktelemente (4, 5) mittig zwischen den Trägersubstraten (1, 2) angeordnet sind.
  11. Bauteil nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass Kontaktelemente (4, 5) zwischen den Trägersubstraten (1, 2) seitlich zueinander versetzt angeordnet sind.
  12. Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass der erste und/oder zweite Träger (1, 2) ein Leiterrahmen (14) aus Kupfer ist, der mit dem Halbleiterchip (3) elektrisch verbunden ist.
  13. Bauteil nach Anspruch 12, dadurch gekennzeichnet, dass der Leiterrahmen (14) mit dem Halbleiterchip (3) verlötet ist.
  14. Bauteil nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass die Vergußmasse (11) ein Epoxidharz oder ein keramischer Klebstoff ist.
  15. Bauteil nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass der Halbleiterchip ein GaAs-, SiC- oder Polysilizium-Chip ist.
  16. Bauteil nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass der erster und/oder zweite Träger ein Trägersubstrat (1, 2) aus Keramik (1a, 1b) ist.
DE10303103A 2003-01-28 2003-01-28 Halbleiterbauteil, insbesondere Leistungshalbleiterbauteil Expired - Lifetime DE10303103B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10303103A DE10303103B4 (de) 2003-01-28 2003-01-28 Halbleiterbauteil, insbesondere Leistungshalbleiterbauteil

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10303103A DE10303103B4 (de) 2003-01-28 2003-01-28 Halbleiterbauteil, insbesondere Leistungshalbleiterbauteil

Publications (2)

Publication Number Publication Date
DE10303103A1 true DE10303103A1 (de) 2004-08-12
DE10303103B4 DE10303103B4 (de) 2009-07-09

Family

ID=32694976

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10303103A Expired - Lifetime DE10303103B4 (de) 2003-01-28 2003-01-28 Halbleiterbauteil, insbesondere Leistungshalbleiterbauteil

Country Status (1)

Country Link
DE (1) DE10303103B4 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005047566A1 (de) * 2005-10-05 2007-04-12 Semikron Elektronik Gmbh & Co. Kg Herstellungsverfahren und Anordnung mit einem Leistungshalbleiterbauelement und mit einem Gehäuse
WO2008092635A1 (en) * 2007-02-02 2008-08-07 Dsm Ip Assets B.V. Heat transport assembly
EP2019429A1 (de) 2007-07-24 2009-01-28 Siemens Aktiengesellschaft Modul mit einem zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, elektrisch verbundenen elektronischen Bauelement und dessen Herstellungsverfahren
DE102008058003A1 (de) * 2008-11-19 2010-05-20 Infineon Technologies Ag Halbleitermodul und Verfahren zu dessen Herstellung
EP1988571A3 (de) * 2007-05-03 2010-07-21 Delphi Technologies, Inc. Hochleistungshalbleitergehäuse mit zweiseitiger Kühlung
EP2775516A3 (de) * 2013-03-08 2014-12-03 Delphi Technologies, Inc. Beanspruchungsausgleichsanordnung für Halbleitervorrichtungen mit einer oder mehreren doppelseitig mit Stanzgittern verbundenen Vorrichtungen, wobei die anderen Seiten der Stanzgitter mit AlN, Al2O3 oder Si3N4 Substraten verbunden sind
DE102016120778A1 (de) * 2016-10-31 2018-05-03 Infineon Technologies Ag Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
US10002821B1 (en) 2017-09-29 2018-06-19 Infineon Technologies Ag Semiconductor chip package comprising semiconductor chip and leadframe disposed between two substrates

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD67756A1 (de) * 1968-01-22 1969-07-05 Verfahren zum Herstellen und Verschliessen von Keramikgehäusen
EP0088923A2 (de) * 1982-03-13 1983-09-21 BROWN, BOVERI & CIE Aktiengesellschaft Sandwich für druckkontaktierbare Halbleiter-Leistungsbauelemente und Verfahren zu seiner Herstellung
WO1998015005A1 (de) * 1996-09-30 1998-04-09 Siemens Aktiengesellschaft Mikroelektronisches bauteil in sandwich-bauweise
DE19950026A1 (de) * 1999-10-09 2001-04-12 Bosch Gmbh Robert Leistungshalbleitermodul
DE10063714A1 (de) * 2000-12-20 2002-07-04 Semikron Elektronik Gmbh Leistungshalbleitermodul mit hoher Isolationsfestigkeit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD67756A1 (de) * 1968-01-22 1969-07-05 Verfahren zum Herstellen und Verschliessen von Keramikgehäusen
EP0088923A2 (de) * 1982-03-13 1983-09-21 BROWN, BOVERI & CIE Aktiengesellschaft Sandwich für druckkontaktierbare Halbleiter-Leistungsbauelemente und Verfahren zu seiner Herstellung
WO1998015005A1 (de) * 1996-09-30 1998-04-09 Siemens Aktiengesellschaft Mikroelektronisches bauteil in sandwich-bauweise
DE19950026A1 (de) * 1999-10-09 2001-04-12 Bosch Gmbh Robert Leistungshalbleitermodul
DE10063714A1 (de) * 2000-12-20 2002-07-04 Semikron Elektronik Gmbh Leistungshalbleitermodul mit hoher Isolationsfestigkeit

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Klaka S., "Nieder = temperatur - Verbindungstech- nik zum Aufbau von Leistungshalbleitermodulen." Göttingen, Cavilier Verlag 1997, ISBN 3-89588-771- 4
Klaka S., "Nieder = temperatur - Verbindungstech- nik zum Aufbau von Leistungshalbleitermodulen." Göttingen, Cavilier Verlag 1997, ISBN 3-89588-771-4 *

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005047566B4 (de) * 2005-10-05 2009-05-14 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einem Leistungshalbleiterbauelement und mit einem Gehäuse sowie Herstellungsverfahren hierzu
EP1772900A3 (de) * 2005-10-05 2008-07-16 Semikron Elektronik GmbH & Co. KG Patentabteilung Anordnung mit mindestens einem Leistungshalbleiterbauelement und Herstellungsverfahren eines Leistungshalbleiterbauelements, welches einen Schritt Drucksintern beinhaltet
DE102005047566A1 (de) * 2005-10-05 2007-04-12 Semikron Elektronik Gmbh & Co. Kg Herstellungsverfahren und Anordnung mit einem Leistungshalbleiterbauelement und mit einem Gehäuse
DE102005047566C5 (de) * 2005-10-05 2011-06-09 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einem Leistungshalbleiterbauelement und mit einem Gehäuse sowie Herstellungsverfahren hierzu
US8189335B2 (en) 2007-02-02 2012-05-29 Dsm Ip Assets B.V. Heat transport assembly
WO2008092635A1 (en) * 2007-02-02 2008-08-07 Dsm Ip Assets B.V. Heat transport assembly
TWI458055B (zh) * 2007-02-02 2014-10-21 Dsm Ip Assets Bv 熱傳送總成
CN101601130B (zh) * 2007-02-02 2012-10-03 帝斯曼知识产权资产管理有限公司 热传输组件
EP1988571A3 (de) * 2007-05-03 2010-07-21 Delphi Technologies, Inc. Hochleistungshalbleitergehäuse mit zweiseitiger Kühlung
EP2019429A1 (de) 2007-07-24 2009-01-28 Siemens Aktiengesellschaft Modul mit einem zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, elektrisch verbundenen elektronischen Bauelement und dessen Herstellungsverfahren
DE102007034491A1 (de) * 2007-07-24 2009-02-05 Siemens Ag Modul mit elektronischem Bauelement zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, dessen Herstellung und Kontaktierung
DE102008058003B4 (de) * 2008-11-19 2012-04-05 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul
US8836131B2 (en) 2008-11-19 2014-09-16 Infineon Technologies Ag Semiconductor module with edge termination and process for its fabrication
DE102008058003A1 (de) * 2008-11-19 2010-05-20 Infineon Technologies Ag Halbleitermodul und Verfahren zu dessen Herstellung
EP2775516A3 (de) * 2013-03-08 2014-12-03 Delphi Technologies, Inc. Beanspruchungsausgleichsanordnung für Halbleitervorrichtungen mit einer oder mehreren doppelseitig mit Stanzgittern verbundenen Vorrichtungen, wobei die anderen Seiten der Stanzgitter mit AlN, Al2O3 oder Si3N4 Substraten verbunden sind
US8987875B2 (en) 2013-03-08 2015-03-24 Delphi Technologies, Inc. Balanced stress assembly for semiconductor devices
DE102016120778A1 (de) * 2016-10-31 2018-05-03 Infineon Technologies Ag Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
US10128165B2 (en) 2016-10-31 2018-11-13 Infineon Technologies Ag Package with vertically spaced partially encapsulated contact structures
DE102016120778B4 (de) 2016-10-31 2024-01-25 Infineon Technologies Ag Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
US10002821B1 (en) 2017-09-29 2018-06-19 Infineon Technologies Ag Semiconductor chip package comprising semiconductor chip and leadframe disposed between two substrates

Also Published As

Publication number Publication date
DE10303103B4 (de) 2009-07-09

Similar Documents

Publication Publication Date Title
EP0221399B1 (de) Leistungshalbleitermodul
DE112007001249B4 (de) Kühlbares Halbleitergehäuse
DE10149580B4 (de) Halbleitervorrichtung
DE112014001487B4 (de) Halbleitermodul
DE112006002488B4 (de) Halbleiter-Baueinheit
DE102008025705B4 (de) Leistungshalbleitervorrichtung
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102008023127B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102014212376B4 (de) Halbleitervorrichtung
DE102012200329B4 (de) Halbleiteranordnung mit einem Heatspreader und Verfahren zur Herstellung einer Halbleiteranordnung
DE102015122259B4 (de) Halbleitervorrichtungen mit einer porösen Isolationsschicht
DE102007024413A1 (de) Bonddrahtloses Leistungsmodul mit doppelseitiger Einzelbauelementkühlung und Tauchbadkühlung
DE102007001455A1 (de) Elektronisches Bauelement und Verfahren für dessen Montage
EP3747048A1 (de) Elektronisches bauelement
DE102004030042A1 (de) Halbleiterbauelement
DE69923374T2 (de) Halbleitervorrichtung
DE102009026480A1 (de) Modul mit einer gesinterten Fügestelle
DE102017203024A1 (de) Leistungshalbleitermodul
DE19726534A1 (de) Leistungshalbleitermodul mit geschlossenen Submodulen
DE102009017853A1 (de) Halbleitervorrichtung und Verfahren
CH663491A5 (en) Electronic circuit module
WO2019219535A1 (de) Entwärmungsanordnung für ein halbleiterleistungsmodul
EP4141923A1 (de) Leistungshalbleiterbauteil und verfahren zur herstellung eines leistungshalbleiterbauteils
DE10303103B4 (de) Halbleiterbauteil, insbesondere Leistungshalbleiterbauteil
DE102021125094A1 (de) Halbleitergehäuse mit einem chip-träger mit einem pad-offset-merkmal

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: OPPERMANN, FRANK, DIPL.-ING., DE

R071 Expiry of right