DE102008058003A1 - Halbleitermodul und Verfahren zu dessen Herstellung - Google Patents

Halbleitermodul und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102008058003A1
DE102008058003A1 DE200810058003 DE102008058003A DE102008058003A1 DE 102008058003 A1 DE102008058003 A1 DE 102008058003A1 DE 200810058003 DE200810058003 DE 200810058003 DE 102008058003 A DE102008058003 A DE 102008058003A DE 102008058003 A1 DE102008058003 A1 DE 102008058003A1
Authority
DE
Germany
Prior art keywords
semiconductor device
substrate
semiconductor
metallization
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE200810058003
Other languages
English (en)
Other versions
DE102008058003B4 (de
Inventor
Peter Dr. Kanschat
Indrajit Paul
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200810058003 priority Critical patent/DE102008058003B4/de
Priority to US12/622,329 priority patent/US8836131B2/en
Publication of DE102008058003A1 publication Critical patent/DE102008058003A1/de
Application granted granted Critical
Publication of DE102008058003B4 publication Critical patent/DE102008058003B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Es wird ein Halbleitermodul mit einem Substrat und mindestens einem Halbleiterbauelement vorgestellt, welches mit seiner Unterseite am Substrat anliegt, wobei das Halbleiterbauelement einen Hauptstromzweig aufweist, welcher zwischen der Unterseite und der Oberseite des Halbleiterbauelementes und durch eine Sperrschichtzone verläuft. Bezüglich des Hauptstromzweiges seitliche Ränder der Sperrschichtzone fallen dabei mit seitlichen, zwischen Oberseite und Unterseite befindlichen Randbereichen des Halbleiterbauelements zusammen und der Raum über dem Substrat und seitlich des Halbleiterbauelements zumindest bis zur Höhe der Oberseite des Halbleiterbauelements ist mit isolierender Masse ausgefüllt. Über der Oberseite des Halbleiterbauelements und parallel dazu verläuft eine strukturierte oder unstrukturierte metallische Schicht, die mit einer Kontaktierungsstelle an der Oberseite des Halbleiterbauelements verbunden ist.

Description

  • TECHNISCHES GEBIET
  • Die Erfindung betrifft ein Halbleitermodul sowie ein Verfahren zu dessen Herstellung.
  • HINTERGRUND
  • Sogenannte vertikale Halbleiterbauelemente haben zumindest einen elektrischen Anschluss auf ihrer unteren Oberfläche und mindestens einen elektrischen Anschluss auf ihrer oberen Oberfläche. Daher liegt beispielsweise im Sperrzustand eines solchen Halbleiterbauelements die Sperrspannung zwischen diesen beiden Oberflächen an, wobei folglich eine ausreichende elektrische Isolierung zwischen diesen erforderlich ist. Dabei ist in jedem Fall ein Oberflächenpfad entlang des Randes des Halbleiters, über dem die gesamte Sperrspannung abfällt, zu berücksichtigen.
  • Innerhalb des Halbleiterbauelements und an seiner Oberfläche wird eine elektrische Isolierung üblicherweise durch entsprechende Isolations- und Randabschlussstrukturen gebildet. In Fällen, in denen der Halbleiter von Luft umgeben ist und die Dimensionierung der Randabschlussstrukturen nicht ausreicht, um einer geforderten Sperrspannung zu widerstehen, sind zusätzliche Maßnahmen zur Isolierung, wie beispielsweise ein Vergießen des Halbleiterbauelements erforderlich. Es ist daher ein wesentliches Bestreben, eine leicht handhabbare und ökonomische Lösung für die elektrische Verbindung der An schlussstücke einerseits und eine ausreichende Isolierung zwischen diesen andererseits zur Verfügung zu stellen.
  • ÜBERSICHT
  • Es wird ein Halbleitermodul mit einem Substrat und mindestens einem Halbleiterbauelement vorgestellt, welches mit seiner Unterseite am Substrat anliegt, wobei das Halbleiterbauelement einen Hauptstromzweig aufweist, welcher zwischen der Unterseite und der Oberseite des Halbleiterbauelement und durch eine Sperrschichtzone verläuft, die sich in gesperrtem oder leitendem Zustand befinden kann. Bezüglich des Hauptstromzweiges seitliche Ränder der Sperrschichtzone fallen dabei mit seitlichen, zwischen Oberseite und Unterseite befindlichen Randbereichen des Halbleiterbauelements zusammen. Bei diesem Halbleiterbauelement ist im Gegensatz zu heute üblichen Lösungen der Spannungsabfall im Sperrzustand entlang jedes Wegpfades in der Ebene der oberen Oberfläche des Halbleiters klein gegen den Spannungsabfall entlang des Wegpfades entlang des seitlichen Randes des Halbleiterbauelementes (Vertikalrand). Der Raum über dem Substrat und seitlich des Halbleiterbauelements zumindest bis zur Höhe der Oberseite des Halbleiterbauelements ist mit isolierender Masse verfüllt. Über der Oberseite des Halbleiterbauelements und parallel dazu verläuft eine strukturierte oder unstrukturierte metallische Schicht, die mit einer Kontaktierungsstelle an der Oberseite des Halbleiterbauelements verbunden ist.
  • Ein Verfahren zur Herstellung eines solchen Halbleitermoduls sieht folgende Schritte vor: Verbinden der Metallisierung des Substrates mit einer Kontaktierung an der Unterseite des Halbleiterbauelements; Verfüllen des Raumes seitlich des Halbleiterbauelements und über dem Substrat bis mindestens zur Oberseite des Halbleiterbauelements mit einer isolierenden Masse, sodass ein flacher Körper gebildet wird; Anbringen einer ebenen Metallisierung an der Oberseite des Halbleiterbauelements auf der dem Substrat abgewandten Seite des fla chen Körpers und Verbinden dieser Metallisierung mit der Oberseite des Halbleiterbauelements.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung dargestellten Ausführungsbeispiele näher erläutert, wobei gleiche Elemente mit gleichen Bezugszeichen versehen sind. Es zeigt:
  • 1a eine vertikale Schnittansicht der Randzone eines Halbleiterbauelements mit planarem Randabschluss;
  • 1b in einer Schnittansicht die Randzone eines Halbleiterbauelements mit vertikalem Randabschluss;
  • 2 Bearbeitungsschritte zur Ausformung eines beispielhaften Halbleitermoduls;
  • 3 in Teilschnittansichten weitere beispielhafte Halbleitermodule;
  • 4 Bearbeitungsschritte zur Ausformung eines weiteren beispielhaften Moduls.
  • 5 in einer Schnittansicht die Randzone eines Halbleiterbauelements, bei dem zwei Verbindungsschichten durch eine laminierten Folie getrennt sind; und
  • 6 in einer Schnittansicht die Randzone eines Halbleiterbauelements, bei dem der Hohlraum zwischen Substrat und Oberfläche des Halbleiterbauelements durch ein isolierendes Material aufgefüllt ist.
  • DETAILLIERTE BESCHREIBUNG
  • 1 zeigt in einer Querschnittsansicht die Randzone eines Halbleiterbauelements 1 mit unterschiedlichen Randabschlüssen. Bei einem Halbleiterbauelement 1 mit planarem Randabschluss gemäß 1a ist ein Anschlussstück 11 auf einer oberen Kontaktfläche 3 des Halbleiterbauelements 1 befestigt, wodurch ein elektrischer Anschlusskontakt zu dem Halbleiterbauelement 1 geschaffen wird. Das Anschlussstück 11 kann beispielsweise als Bonddraht ausgeführt sein. Bedingt durch den planaren Randabschluss muss das Anschlussstück 11 nach oben weggeführt werden, wodurch sich eine sogenannte 3D-Kontaktverbindung ergibt.
  • Solche 3D-Kontaktverbindungen stellen die am weitesten verbreitete Kontaktverbindung von Halbleitern dar. Dabei sind neben Bondverbindungen auch verlötete Kontaktverbindungen im Einsatz. Nachteilig wirkt sich dabei aus, dass solche 3D-Kontaktverbindungen komplexe und teure Produktionsprozesse zur Folge haben, da die auf der Oberfläche des Halbleiterbauelements angeordneten elektrischen Anschlussflächen mit Isolationsmaterial bedeckt werden müssen, um einen bestimmten isolierenden Abstand zu den leitfähigen Kontaktverbindungen sicher zu stellen.
  • Die beschriebenen Nachteile einer 3D-Kontaktverbindung werden vermieden, wenn Halbleiteranordnungen verwendet werden, die einen sogenannten vertikalen Randabschluss wie in 1b gezeigt aufweisen. Diese können beispielsweise durch entsprechende Ätzverfahren ausgebildet werden. Bei den vorliegenden Halbleitermodulen werden ein, zwei oder mehr Halbleiterbauelemente, die einen vertikalen Randabschluss aufweisen, auf einem Substrat angeordnet, das neben der Trägerfunktion gleichzeitig auch die Kontaktierung an der unteren Oberfläche der Halbleiter herstellt.
  • Gemäß 2 werden beispielsweise zur Herstellung eines neuen Moduls auf der strukturierten Metallschicht eines DCB-Substrates 5 erst Halbleiterbauelemente 1, ein (optionaler) metallischer Lagenverbinder 8 und optionale Leadframeanschlüsse 9 aufgebracht und damit verbunden (2a). Dann wird diese Anordnung mit isolierendem Kunststoff 2 vergossen, sodass sie einen flachen Körper bildet, wobei die oberen Seiten der Kontaktstellen der Halbleiterbauelemente 1, des Lagenverbinders 8 und der Leadframeanschlüsse 9 mit der Oberseite des durch die Kunststoffmasse gebildeten Körpers fluchten (2b).
  • Auf diese obere Fläche wird eine dünne Metallisierungsschicht 16, beispielsweise mit Hilfe einer Folie oder über CVD (Chemical Vapor Deposition) aufgebracht (2c). Auf diese Schicht wird wiederum eine Abdeckmaske 7 aufgebracht, welche einzelne Flächenbereiche abdeckt und andere Flächenbereiche frei zugänglich hält (2d). Im nächsten Schritt wird auf die frei zugänglichen Flächenbereiche eine relativ starke Metallisierungsschicht 17, beispielsweise galvanisch aufgetragen (2e). Schließlich werden die Maske 7 und mit ihr darunter befindliche Reste der dünnen Metallisierungsschicht, beispielsweise durch Anwendung eines Ätzverfahrens, wieder entfernt (2f).
  • Bei Verwendung eines weiteren Substrats oder einer metallisierten Abdeckfolie kann eine elektrisch zuverlässige Verbindung zwischen den Kontaktanschlussflächen der Halbleiterbauelements 1 und der Metallisierungsschicht 17 auf unterschiedliche Weisen vorgesehen werden. Bekannte Verfahren umfassen beispielsweise Löten, Kleben, Verpressen und Ultraschallschweißen.
  • 3a zeigt beispielhaft einen Arbeitsschritt bei Anwendung von Ultraschallschweißen als Verbindungsverfahren. Dabei wird mit Hilfe einer Ultraschallschweißvorrichtung 18 über eine geschlitzte Kupfermaske die Verbindung zwischen einer oberen strukturierten leitfähigen Schicht (Metallisierung oder Lagerverbinder 8) und oberen Anschlussflächen des Halbleiterbauelements 1 hergestellt.
  • 3b zeigt ein weiteres beispielhaftes Modul mit einem Substrat 5, einem Substrat 10, oberen und unteren strukturierten leitfähigen Schichten (Metallisierung oder Lagenverbinder 8), Halbleiterbauelementen 1 mit vertikalem Randabschluss und isolierendem Kunststofffüllmaterial 2. Dabei sind die unteren und oberen strukturierten leitfähigen Schichten wiederum unter Anwendung bekannter Verfahren mit den unteren und oberen elektrischen Anschlussflächen der Halbleiterbauelemente 1 verbunden, die auf dem ersten Substrat 5 angeordnet sind. Abweichend zu den bereits beschriebenen Beispielen umfasst die Anordnung gemäß 3b zudem ein zweites Substrat 10, das auf der oberen Oberfläche des Halbleitermoduls angeordnet ist und das Modul und damit unter anderem die obere strukturierten leitfähige Schicht 8 (metallischer Lagenverbinder) und das isolierende Füllmaterial 2 gegen die Umgebung abschließt.
  • 4 zeigt ein weiteres beispielhaftes Modul. Dabei werden zuerst Halbleiterbauelemente 1 im Flip-Chip-Verfahren, also mit ihrer Oberseite an einer strukturierten Metallisierung eines oberen Substrates 10 befestigt und mit dieser elektrisch verbunden, beispielsweise durch einen Lötvorgang (4a). Optional kann ein metallischer Lagenverbinder 8 anstelle der Metallisierung 8 am oberen Substrat 10 befestigt sein. Dann wird die Anordnung mit der Unterseite der Halbleiterbauelemente 1 voran an die obere, strukturierte Metallisierung eines unteren Substrats 5 gebracht und damit verbunden, beispielsweise durch Löten, Niedertemperatursintern oder Kleben (4b). Danach wird die Anordnung in einer Form mit Isoliermasse 2 durch Aus- oder Umspritzen versiegelt (4c). Schließlich werden auch Anschlussstücke 11, beispielsweise durch Löten, Einpressen oder Reibschweißen, mit den dafür vorgesehen Anschlusspunkten der strukturierten Metallisierun gen verbunden. 4d zeigt eine alternative Ausführungsform zu der in 4c gezeigten, bei der die Versiegelung mit einer Isoliermasse 2 erfolgt, die in diesem Fall beispielsweise durch Unterfüllung mit einem Gel ausgeführt ist.
  • Darüber hinaus können optional laminierte Folien verwendet werden. 5 zeigt Querschnittsansichten der Randzonen von Halbleiterbauelementen, bei denen zwei Verbindungsschichten durch eine laminierte Folie getrennt sind. Die 5a und 5b zeigen Halbleiterbauelemente 1, laminierte Isolationsfolien 12, Halbleiterkontaktierungsschichten 15 und galvanisch aufgebrachte Metallschichten 13. Dabei trennt und isoliert die laminierte Isolationsfolie 12 die erste Halbleiterkontaktierungsschicht 15 von der zweiten Halbleiterkontaktierungsschicht 13, die zum Beispiel eine galvanisch aufgebrachte Metallschicht sein kann. Diese Halbleiterkontaktierungsschicht 13 stellt den elektrischen Kontakt zu den oberen Oberflächen der Halbleiterbauelemente 1 her wie aus den 5a und 5b zu ersehen ist.
  • Nachteilig wirkt sich bei Hochspannungsanwendungen aus, dass die laminierte Isolationsfolie 12 durch mechanische Belastung im Bereich von Kannten der Halbleiterbauelemente (zum Beispiel Kante 14 in 5a und 5b) durch starke Verformung in ihrer isolierenden Wirkung geschwächt wird. Hierdurch wird der Isolationsabstand zwischen dem unteren Substratpotenzial, welches auch am oberen Rand des Halbleiters anliegt, und dem Potenzial der Metallisierungsschicht vermindert. Im Falle eines Vertikalrandbauelementes liegt hingegen im Bereich der Schwächung der laminierten Folie eine deutlich verminderte Potenzialdifferenz zwischen Halbleiter und Metallisierungsschicht vor. Zusätzlich bewirkt eine Abschrägung der Kanten des Halbleiterbauelements, wie in 5b gezeigt, eine Verminderung der geometrischen Schwächung der laminierten Folie.
  • Solche, insbesondere in den 2 bis 4 gezeigten Strukturen können auch wie in 6 gezeigt optional verkapselt werden, indem die Hohlräume zwischen dem Substrat und der oberen Oberfläche des Halbleiters durch ein isolierendes Material ausgefüllt werden. Das dargestellte Halbleiterbauelement 1 liegt mit seiner Unterseite auf einem (nicht dargestellten) Substrat, beispielsweise einem DCB-Substrat (DCB = Direct Copper Bonding), auf und ist mit seiner unteren Anschlusselektrode mit einer Metallisierung dieses Substrates verbunden. Die obere Kontaktfläche 3 des Halbleiterbauelements ist mit einer oberen, strukturierten Metallisierung 6 belegt.
  • Eine optional vorgesehene Abdeckfolie 4 aus einem isolierenden Material erstreckt sich beispielsweise in einer derartigen Höhe eben an der Oberseite des Halbleiterbauelements 1 entlang, dass ihre Unterseite gleich hoch liegt wie die obere Seite der Kontaktfläche 3 des Halbleiterbauelements. An der Stelle, an der die Kontaktfläche 3 des Halbleiterbauelements 1 mit der strukturierten Metallisierung 6 verbunden ist, ist die Abdeckfolie 4 ausgenommen. Die obere strukturierte Metallisierung 6 liegt auf der Abdeckfolie 4 auf. Durch die obere strukturierte Metallisierung wird unter anderem die obere Anschlusselektrode gebildet.
  • Ein seitlicher Rand 20 des Halbleiterbauelements 1 liegt am seitlichen Rand des Halbleiterbauelements 1 an. Er kann oberflächlich eine zwar hochohmige, aber dennoch in gewissem Umfang leitende Halbleiterschicht aufweisen. Indem sich die Anschlusselektroden für den Hauptstrom – bzw. im Sperrfall für die Blockadespannung – ausschließlich an der Oberseite bzw. Unterseite des Halbleiterbauelements erstrecken, können Äquipotentialflächen 21 des elektrischen Feldes in einer zwischen den Anschlüssen ausgebildeten Sperrschicht parallel zur Unterseite und Oberseite des Halbleiterbauelements verlaufen. An der Unterseite und der Oberseite dürfte auf Grund der Blockadespannung keine elektrische Feldstärke auftreten, die eine Komponente in der Ebene dieser Flächen aufweisen würde. Damit trotzdem sich mit der Höhenposition in der Sperrschicht ändernden spezifischen Widerstand in der Sperrschicht in der gesamten Höhe die gleiche Feldstärke auftritt, kann der Rand der Sperrschicht, wie dargestellt, rampenartig ausgeführt sein, sodass sich die Querschnittsfläche der Sperrschicht mit der Höhe ändert. Derartige Formen von Halbleiterbauelementquerschnitten sind mit bekannten Verfahren wie beispielsweise Ätzen problemlos herstellbar.
  • Durch die Abdeckfolie 4 wird der unter Spannung stehende Randbereich der Sperrschicht zur Oberseite des Halbleiterbauelements hin zusätzlich abgedeckt. Damit können nicht nur über der Oberseite des Halbleiterbauelements auf der Abdeckfolie problemlos Leiterbahnen geführt werden, sondern auch über den Rand der Oberseite des Halbleiterbauelements hinaus. Damit ist gegenüber bekannten Bauweisen eine wesentlich geringere Positioniergenauigkeit der Abdeckfolie am Halbleiterbauelement notwendig, was Kosten spart. Eine weitere Kostenersparnis ergibt sich dadurch, dass sich die Abdeckfolie nur in einer Ebene zu erstrecken braucht. Damit wird sie mechanisch kaum beansprucht, weshalb auch kostengünstigere Folienmaterialien und einfachere Auftragungsverfahren angewendet werden können.
  • Um die Abdeckfolie 4 ausschließlich in einer Ebene anzuordnen, ist neben den Halbleiterbauelementen und weiteren Teilen verbleibender Raum zwischen der Abdeckfolie 4 und dem Substrat durch eine Isoliermasse 2 ausgefüllt. Beispielsweise ist diese Masse ein Kunststoff oder Silikon. Außerdem können Isoliermasse und Abdeckfolie aufgebracht werden, indem die aus Substrat und Halbleiterbauelementen sowie optionalen weiteren Teilen (wie zum Beispiel metallische Verbindungsstücke 8) bestehende Baugruppe als ganzes mit Kunststoff vergossen wird, wobei an der oberen ebenen Grenzfläche dieses Verbundes die Abdeckfolie 4 angeordnet ist.
  • Auf der nach dem Entformen vorliegenden planaren Oberfläche kann eine zweidimensionale Verbindungsstruktur aus metallischen Leitern angeordnet werden. Dies kann durch oberflächli ches Auftragen einer galvanischen Schicht geschehen, oder durch Aufbringen eines metallisierten Films oder Leitungsträgers mittels Bonden, Schweißen, Niedertemperatursintern, Löten oder Kleben.
  • Gemäß den vorstehenden Erläuterungen wird also beispielsweise ein Halbleitermodul aus einem Substrat und mindestens einem darauf mit seiner Grundfläche anliegenden, beispielsweise als flaches Plättchen ausgebildeten Halbleiterbauelement hergestellt. Der Hauptstromzweig des Halbleiterbauelements verläuft zwischen der Unterseite (Grundfläche) und der Oberseite (Deckfläche) des Halbleiterbauelements. Die seitliche Randfläche einer Sperrschichtzone erstreckt sich nur an einer seitlichen Randfläche des Halbleiterbauelements. Der Raum über dem Substrat um das Halbleiterbauelement herum und im Fall, dass mehrere Halbleiterbauelemente am Substrat angeordnet sind, zwischen den Halbleiterbauelementen, ist zumindest bis zur Höhe der oberen Kontaktierungsflächen des Halbleiterbauelements bzw. der Halbleiterbauelemente durch eine isolierende Masse verfüllt, sodass die isolierende Masse allein oder gemeinsam mit der Kontaktierungsfläche des Halbleiterbauelements bzw. den Kontaktierungsflächen der Halbleiterbauelemente eine ebene, zu den oberen Seiten der einzelnen Halbleiterbauelemente parallel liegende Fläche bildet. Auf dieser ebenen Fläche ist eine zweidimensionale Metallisierungsschicht aufgebracht, über welche Kontaktflächen an der Oberseite des Halbleiterbauelements bzw. der Halbleiterbauelemente kontaktiert werden.
  • Da die seitliche Randfläche der Sperrschichtzone nicht in der Ebene der Kontaktierungen liegt, stellt das zwangsweise entlang dieser Randfläche verlaufende elektrische Feld für die Kontaktierungen an der Oberseite des Halbleiterbauelements kein Hindernis dar. Indem die Topografie der Anordnung an der Oberseite der Halbleiterbauelements durch isolierende Masse ausgegossen ist, wird eine ebene Fläche gebildet an welcher mit technisch gut beherrschten, kostengünstigen Mitteln Lei terbahnen angeordnet werden können, über die Kontaktflächen an der Oberseite der Halbleiterbauelements in vorteilhafter Weise, nämlich ohne Durchschlagsgefahr, mit niedriger Induktivität und mit niedrigem ohmschen Widerstand versorgt werden können.
  • Die Bauweise ist bei Verwendung von mehreren Halbleiterbauelementen in einem Modul noch vorteilhafter als nur bei einem Halbleiterbauelement allein, da dabei die Möglichkeiten der Stromzuführung über eine an der Oberseite der Halbleiterbauelements verlaufende ebene Metallisierung vorteilhafter sind.
  • Es kann sich aber auch an der Oberseite der aus Vergussmasse und der Oberseite der Halbleiterbauelemente gebildeten ebenen Fläche eine ebene isolierende Abdeckfolie erstrecken und auf dieser Abdeckfolie eine Leiterstruktur ausgebildet sein. Da die Abdeckfolie isolierend ist, kann sie sich auch über Randbereiche von Halbleiterbauelementen hinaus erstrecken, ohne dass damit die Gefahr von Überschlägen besteht. Damit wird Platz für Leiterbahnen auf der Folie gewonnen. Da sich die Abdeckfolie nur in einer Ebene zu erstrecken braucht, ist ihre Aufbringung einfach und sie ist einschließlich der auf ihr angebrachten Leitungen keinerlei Verformung oder mechanischer Spannung ausgesetzt.
  • Die über der Oberseite der Halbleiterbauelements befindliche Metallisierung kann Teil eines weiteren Substrates, sodass die Halbleiterbauelemente zwischen zwei Substraten angeordnet sind. Damit ergibt sich auch bei komplizierten Schaltungen mit vielen Anschlüssen und fein strukturierten Leitungen eine kompakte und robuste Bauweise.
  • Das Herstellen der oben erläuterten Module umfasst folgende Schritte: Verbinden der Metallisierung eines Substrates mit der unterseitigen Kontaktierung des bzw. der Halbleiterbauelemente, Verfüllen wie beispielsweise Vergießen des Raumes über dem Substrat und um das bzw. die Halbleiterbauelemente herum zumindest bis zur Oberseite der Halbleiterbauelemente mit einer isolierenden, verfestigenden Masse, sodass ein flacher Körper gebildet wird, Anbringen einer ebenen Metallisierung an der Ebene der Oberseite der Halbleiterbauelements auf der dem Substrat abgewandten Seite dieses flachen prismatischen Körpers und Verbinden dieser Metallisierung mit Kontaktstellen an der Oberseite der Halbleiterbauelemente. Dieses Verfahren ist störungssicher und kostengünstig durchführbar.
  • Alternativ kann erst mit isolierender, verfestigender Masse vergossen und dann auf der Oberseite eine Metallisierung aufgebracht werden. Damit ist eine Vielzahl von bekannten und technisch gut beherrschbaren Aufbringungsverfahren für Leiterbahnen anwendbar.
  • Alternativ können aber auch auf der Oberseite des aus Substrat und Halbleiterbauelements und Isoliermasse gebildeten Körpers galvanisch Leiterbahnen aufgetragen werden. Damit sind feine Leiterbahnstrukturen und große Leitungsquerschnitte gleichermaßen gut realisierbar.
  • Gemäß einer anderen Verfahrensvariante kann die aus Substrat und Halbleiterbauelementen sowie optionalen weiteren Teilen bestehende Baugruppe als ganzes mit Kunststoff vergossen werden, wobei an der oberen ebenen Grenzfläche des Vergusses eine Abdeckfolie angeordnet wird, sodass die Abdeckfolie durch das Ausspritzen mit der Baugruppe verbunden wird. Auf diese Weise wird die Klebeeigenschaft der isolierenden Masse in ihrem ohnedies vorkommenden flüssigen Zustand zum Befestigen der Abdeckfolie ausgenutzt.
  • Gemäß einer weiteren Verfahrensvariante können Halbleiterbauelemente zwischen zwei, miteinander einen flachen prismatischen Hohlraum einschließenden Substraten angeordnet werden und der neben den Halbleiterbauelements verbleibende Teil dieses Hohlraums zwischen den Substraten mit Isoliermasse ausgefüllt werden. Damit können mit einem störungssicheren und gut automatisierbaren Arbeitsverfahren an sich komplizierte und filigrane Baugruppen zu einem kompakten robusten Bauteil vereinigt werden.

Claims (12)

  1. Halbleitermodul mit einem Substrat (5) und mindestens einem Halbleiterbauelement (1), welches mit seiner Unterseite am Substrat (5) anliegt, wobei das Halbleiterbauelement (1) einen Hauptstromzweig aufweist, welcher zwischen der Unterseite und der Oberseite des Halbleiterbauelements (1) und durch eine in einem gesperrten oder leitenden Zustand befindliche Sperrschichtzone verläuft, bezüglich des Hauptstromzweiges seitliche Ränder der Sperrschichtzone mit seitlichen, zwischen Oberseite und Unterseite befindlichen Randbereichen des Halbleiterbauelements (1) zusammenfallen, Raum über dem Substrat (5) und seitlich des Halbleiterbauelements (1) zumindest bis zur Höhe der Oberseite des Halbleiterbauelements (1) mit isolierender Masse (2) ausgefüllt ist, und über der Oberseite des Halbleiterbauelements (1) und parallel dazu eine strukturierte oder unstrukturierte metallische Schicht (6) verläuft die mit einer Kontaktierungsstelle (3) an der Oberseite des Halbleiterbauelements (1) verbunden ist.
  2. Halbleitermodul nach Anspruch 1, bei dem mehrere Halbleiterbauelements (1) auf einem gemeinsamen Substrat (5) angeordnet sind und durch die isolierende Masse (2) gemeinsam mit dem Substrat zu einem flachen Körper vergossen sind.
  3. Halbleitermodul nach Anspruch 1 oder 2, bei dem über der Oberseite zumindest eines Halbleiterbauelements eine elektrisch isolierende Abdeckfolie (4) oder eine elektrisch isolierende laminierte Folie (12) angeordnet ist, welche an der von dem mindestens einem Halbleiterbauelement abgewandten Seite eine Metallisierung (6) trägt.
  4. Halbleitermodul nach einem der bisherigen Ansprüche, bei dem die über der Oberseite des Halbleiterbauelements (1) be findliche Metallisierung (6) Teil eines weiteren Substrates (10) ist.
  5. Verfahren zur Herstellung eines Halbleitermoduls, welches ein mit einer Metallisierung versehenes Substrat (5) und mindestens ein Halbleiterbauelement (1) aufweist, welches mit seiner Unterseite am Substrat (5) anliegt und als flaches Plättchen ausgebildet ist, wobei das Halbleiterbauelement (1) einen Hauptstromzweig aufweist, welcher zwischen der Unterseite und der Oberseite des Halbleiterbauelement (1) und durch eine in einem gesperrten oder leitenden Zustand befindliche Sperrschichtzone verläuft, bezüglich des Stromflusses im Hauptstromzweiges seitliche Ränder der Sperrschichtzone mit seitlichen, zwischen Oberseite und Unterseite befindlichen Randbereichen des Halbleiterbauelements (1) zusammenfallen, und wobei das Herstellverfahren die folgenden Schritte umfasst: Verbinden der Metallisierung des Substrates (5) mit einer Kontaktierung an der Unterseite des Halbleiterbauelements (1), Verfüllen des Raumes seitlich des Halbleiterbauelements (1) und über dem Substrat bis mindestens zur Oberseite des Halbleiterbauelements (1) mit einer isolierenden, Masse (2), sodass ein flacher Körper gebildet wird, Anbringen einer strukturierten oder unstrukturierten, ebenen Metallisierung an der Oberseite des Halbleiterbauelements (1) auf der dem Substrat (5) abgewandten Seite des flachen Körpers und Verbinden dieser Metallisierung mit der Oberseite des Halbleiterbauelements (1).
  6. Verfahren nach Anspruch 5, bei dem zuerst mit der Isoliermasse (2) vergossen wird und dann auf der Oberseite eine Metallisierung aufgebracht wird.
  7. Verfahren nach Anspruch 6, bei dem auf der Oberseite des aus Substrat (5) und Halbleiterbauelement (1) und Isoliermas se (2) gebildeten Körpers galvanisch Leiterbahnen aufgetragen werden.
  8. Verfahren nach Anspruch 5, bei dem ein zumindest aus Substrat (5) und Halbleiterbauelement (1) und metallischen Verbindungsstücken (8) bestehende Verbund als Ganzes mit Kunststoff vergossen und der Verguss an der oberen ebenen Grenzfläche mit einer Abdeckfolie (4) durch Ausspritzen verbunden wird.
  9. Verfahren nach Anspruch 5, bei dem das Halbleiterbauelement (1) zwischen zwei Substraten (5, 10) angeordnet ist und der verbleibende Hohlraum zwischen den Substraten mit Isoliermasse (2) ausgefüllt wird.
  10. Verfahren zur Herstellung eines Halbleitermoduls, welches ein mit einer Metallisierung versehenes Substrat (5), ein mit einer Metallisierung und/oder einem Lagenverbinder versehenes weiteres Substrat (10) und mindestens ein Halbleiterbauelement (1) aufweist, welches mit seiner Unterseite an dem einen Substrat (5) anliegt und als flaches Plättchen ausgebildet ist, wobei das Halbleiterbauelement (1) einen Hauptstromzweig aufweist, welcher zwischen der Unterseite und der Oberseite des Halbleiterbauelements (1) und durch eine in einem gesperrten oder leitenden Zustand befindliche Sperrschichtzone verläuft, bezüglich des Stromflusses im Hauptstromzweiges seitliche Ränder der Sperrschichtzone mit seitlichen, zwischen Oberseite und Unterseite befindlichen Randbereichen des Halbleiterbauelements (1) zusammenfallen, und wobei das Herstellverfahren die folgenden Schritte umfasst: Verbinden des Lagenverbinders bzw. der Metallisierung des weiteren Substrates (10) mit einer Kontaktierung an der Oberseite des Halbleiterbauelements (1) einen Verbund bildend, Aufsetzen des Verbundes auf das eine Substrat (5) derart, dass die Unterseite des Halbleiterbauelements (1) der Metallisierung an der Oberseite des einen Substrats (5) gegenüber steht, Verbinden der Metallisierung des einen Substrates (5) mit einer Kontaktierung an der Unterseite des Halbleiterbauelements (1) und Verfüllen des Raumes seitlich des Halbleiterbauelements (1) und über dem einen Substrat (5) bis mindestens zur Oberseite des Halbleiterbauelements (1) mit einer isolierenden, Masse (2), sodass ein flacher Körper gebildet wird.
  11. Verfahren nach einem der Ansprüche 5 bis 10, bei dem das Halbleiterbauelement (1) mittels Löten, Niedertemperatursintern oder Kleben an dem einen und/oder anderen Substart (5, 10) befestigt ist.
  12. Verfahren nach einem der Ansprüche 5 bis 11, bei dem mehrere Halbleiterbauelemente (1) zumindest mit dem einen Substrat (5) befestigt werden.
DE200810058003 2008-11-19 2008-11-19 Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul Expired - Fee Related DE102008058003B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE200810058003 DE102008058003B4 (de) 2008-11-19 2008-11-19 Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul
US12/622,329 US8836131B2 (en) 2008-11-19 2009-11-19 Semiconductor module with edge termination and process for its fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200810058003 DE102008058003B4 (de) 2008-11-19 2008-11-19 Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul

Publications (2)

Publication Number Publication Date
DE102008058003A1 true DE102008058003A1 (de) 2010-05-20
DE102008058003B4 DE102008058003B4 (de) 2012-04-05

Family

ID=42105212

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200810058003 Expired - Fee Related DE102008058003B4 (de) 2008-11-19 2008-11-19 Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul

Country Status (2)

Country Link
US (1) US8836131B2 (de)
DE (1) DE102008058003B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8563364B2 (en) 2011-09-29 2013-10-22 Infineon Technologies Ag Method for producing a power semiconductor arrangement
US8586420B2 (en) 2011-09-29 2013-11-19 Infineon Technologies Ag Power semiconductor arrangement and method for producing a power semiconductor arrangement

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8064202B2 (en) * 2010-02-24 2011-11-22 Monolithic Power Systems, Inc. Sandwich structure with double-sided cooling and EMI shielding
FR2974969B1 (fr) * 2011-05-03 2014-03-14 Alstom Transport Sa Dispositif d'interconnexion electrique d'au moins un composant electronique avec une alimentation electrique comprenant des moyens de diminution d'une inductance de boucle entre des premiere et deuxieme bornes
US8847384B2 (en) 2012-10-15 2014-09-30 Toyota Motor Engineering & Manufacturing North America, Inc. Power modules and power module arrays having a modular design
DE102021117573B4 (de) 2021-07-07 2023-04-13 Tdk Electronics Ag Verfahren zur Herstellung einer elektrischen Verbindung zu einem elektronischen Bauteil und einer Chip-Baugruppe

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637922A (en) * 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
US5858814A (en) * 1996-07-17 1999-01-12 Lucent Technologies Inc. Hybrid chip and method therefor
DE10303103A1 (de) * 2003-01-28 2004-08-12 Ixys Semiconductor Gmbh Mikroelektronisches Bauteil
DE102004019443B3 (de) * 2004-04-19 2005-08-11 Siemens Ag Leistungsmodul
DE102004050792A1 (de) * 2004-10-19 2006-04-20 Robert Bosch Gmbh Bauelemente-Modul für Hochtemperaturanwendungen und Verfahren zum Herstellen eines derartigen Bauelemente-Moduls
DE102005038260B3 (de) * 2005-08-12 2007-03-22 Infineon Technologies Ag Halbleiterbauteil sowie Verfahren zu dessen Herstellung

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3559006A (en) * 1968-04-11 1971-01-26 Tokyo Shibaura Electric Co Semiconductor device with an inclined inwardly extending groove
US3943547A (en) * 1970-12-26 1976-03-09 Hitachi, Ltd. Semiconductor device
JPS5066184A (de) * 1973-10-12 1975-06-04
US4965173A (en) * 1982-12-08 1990-10-23 International Rectifier Corporation Metallizing process and structure for semiconductor devices
US4620208A (en) * 1983-11-08 1986-10-28 Energy Conversion Devices, Inc. High performance, small area thin film transistor
US4701996A (en) * 1984-12-19 1987-10-27 Calviello Joseph A Method for fabricating edge channel FET
JPH08242009A (ja) * 1994-12-02 1996-09-17 Eurec Europ G Fur Leistungshalbleiter Mbh & Co Kg パワー半導体デバイス
DE19900052A1 (de) * 1999-01-04 2000-07-13 Siemens Ag Halbleiterchip und Verfahren zur Herstellung
JP2005515616A (ja) 2001-09-28 2005-05-26 シーメンス　アクチエンゲゼルシヤフト 基板の電気的コンタクト面の接続方法及び電気的コンタクト面を備えた基板からなるデバイス
US6825514B2 (en) * 2001-11-09 2004-11-30 Infineon Technologies Ag High-voltage semiconductor component
TW548862B (en) * 2002-05-30 2003-08-21 Au Optronics Corp Method of preventing anode of active matrix organic light emitting diode from breaking
DE10253163B4 (de) * 2002-11-14 2015-07-23 Epcos Ag Bauelement mit hermetischer Verkapselung und Waferscale Verfahren zur Herstellung
JP4401066B2 (ja) * 2002-11-19 2010-01-20 三洋電機株式会社 半導体集積装置及びその製造方法
DE10320877A1 (de) 2003-05-09 2004-12-09 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
JP4401181B2 (ja) * 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
EP1517166B1 (de) * 2003-09-15 2015-10-21 Nuvotronics, LLC Vorrichtungsgehäuse und Verfahren zu derer Prüfung und Herstellung
US20050242425A1 (en) * 2004-04-30 2005-11-03 Leal George R Semiconductor device with a protected active die region and method therefor
JP2006303408A (ja) * 2004-09-09 2006-11-02 Seiko Epson Corp 電子装置及びその製造方法
US20080002460A1 (en) * 2006-03-01 2008-01-03 Tessera, Inc. Structure and method of making lidded chips
JP4995551B2 (ja) * 2006-12-01 2012-08-08 ローム株式会社 半導体装置及び半導体装置の製造方法
US7569409B2 (en) * 2007-01-04 2009-08-04 Visera Technologies Company Limited Isolation structures for CMOS image sensor chip scale packages
US8679986B2 (en) * 2010-10-14 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637922A (en) * 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
US5858814A (en) * 1996-07-17 1999-01-12 Lucent Technologies Inc. Hybrid chip and method therefor
DE10303103A1 (de) * 2003-01-28 2004-08-12 Ixys Semiconductor Gmbh Mikroelektronisches Bauteil
DE102004019443B3 (de) * 2004-04-19 2005-08-11 Siemens Ag Leistungsmodul
DE102004050792A1 (de) * 2004-10-19 2006-04-20 Robert Bosch Gmbh Bauelemente-Modul für Hochtemperaturanwendungen und Verfahren zum Herstellen eines derartigen Bauelemente-Moduls
DE102005038260B3 (de) * 2005-08-12 2007-03-22 Infineon Technologies Ag Halbleiterbauteil sowie Verfahren zu dessen Herstellung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8563364B2 (en) 2011-09-29 2013-10-22 Infineon Technologies Ag Method for producing a power semiconductor arrangement
US8586420B2 (en) 2011-09-29 2013-11-19 Infineon Technologies Ag Power semiconductor arrangement and method for producing a power semiconductor arrangement

Also Published As

Publication number Publication date
DE102008058003B4 (de) 2012-04-05
US8836131B2 (en) 2014-09-16
US20100127400A1 (en) 2010-05-27

Similar Documents

Publication Publication Date Title
DE102006021959B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE102008064826B3 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102006015447B4 (de) Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben
DE102008029829B4 (de) Vertikal nach oben kontaktierender Halbleiter und Verfahren zu dessen Herstellung
DE102018207955B4 (de) Leiterplattenmodul mit integriertem leistungselektronischen Metall-Keramik-Modul sowie Verfahren zu dessen Herstellung
DE112005000952T5 (de) Elektronik-Modul und Verfahren zur Herstellung desselben
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE3913221A1 (de) Halbleiteranordnung
DE19650296A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102008039389A1 (de) Halbleiterbauelement
DE102008058003B4 (de) Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul
DE102014114808A1 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
WO2013013964A1 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102013100339B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements und flexible Schichtstruktur
DE19649549C1 (de) Anordnung, insbesondere zur Verwendung in einem elektronischen Steuergerät, und Verfahren zur Herstellung derselben
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
DE102013103351A1 (de) Elektronikmodul
DE102019121229A1 (de) Elektronische Vorrichtungen mit elektrisch isolierten Lastelektroden
DE10333840B4 (de) Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
DE102012108610B4 (de) Chipmodul und Verfahren zum Herstellen eines Chipmoduls
WO2013045222A1 (de) Kontaktfederanordnung und verfahren zur herstellung derselben
DE10139985B4 (de) Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
DE10225431A1 (de) Verfahren zur Anschlußkontaktierung von elektronischen Bauelementen auf einem isolierenden Substrat und nach dem Verfahren hergestelltes Bauelement-Modul

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative

Representative=s name: ,

R020 Patent grant now final

Effective date: 20120706

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee