DE3913221A1 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE3913221A1
DE3913221A1 DE3913221A DE3913221A DE3913221A1 DE 3913221 A1 DE3913221 A1 DE 3913221A1 DE 3913221 A DE3913221 A DE 3913221A DE 3913221 A DE3913221 A DE 3913221A DE 3913221 A1 DE3913221 A1 DE 3913221A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
lines
arrangement according
semiconductor
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE3913221A
Other languages
English (en)
Other versions
DE3913221C2 (de
Inventor
Masanobu Kohara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP10051488A external-priority patent/JPH01270338A/ja
Priority claimed from JP15806688A external-priority patent/JPH029157A/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3913221A1 publication Critical patent/DE3913221A1/de
Application granted granted Critical
Publication of DE3913221C2 publication Critical patent/DE3913221C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

Die Erfindung betrifft eine Halbleiteranordnung, insbesondere eine in einem Kunstharz eingeformte Halbleiteranordnung, speziell eine Halbleiteranordnung mit einer verbesserten Leitungsstruktur.
Eine herkömmliche Halbleiteranordnung ist in Fig. 1 und 2 dargestellt. Die Anordnung gemäß Fig. 1 besteht aus einem Halbleiterchip 1, einem Leiterrahmen oder Anschlußkamm 2, dünnen Metalldrähten 3 sowie einem Formharz 4. Der Halbleiter­ chip 1 hat erste und zweite Oberflächen 12 und 13, die rechteckig ausgebildet sind und einander gegenüberliegen. Der Anschlußkamm 2 ist aus einer Metallfolie aus einer Fe-Ni-Legierung, Phosphorbronze oder dergleichen hergestellt und hat eine Chipkontaktstelle 21 sowie eine Vielzahl von Leitungen 22, die um die Chipkontaktstelle 21 herum angeordnet sind. Die zweite Oberfläche 13 des Halbleiterchips 1 ist auf der Chipkontaktstelle 21 befestigt.
Jede Elektrode bzw. jeder Anschluß 11 auf der ersten Ober­ fläche 12 des Halbleiterchips 1 ist mit einem dünnen Metall­ draht 3 aus Gold (Au), Aluminium (Al) oder dergleichen mit einem Ende der entsprechenden Leitung 22, die als Drahtbond­ anschluß dient, elektrisch verbunden. Wie in Fig. 2 dargestellt, sind der Halbleiterchip 1, die Chipkontaktstelle 21, die dünnen Metalldrähte 3 und Teile der Leitungen 22 in das Formharz eingeformt, das beispielsweise aus einem Epoxyharz besteht. Eine derartige Halbleiteranordnung wird in der nachstehend beschriebenen Weise hergestellt.
Wie in Fig. 3B dargestellt, wird die zweite Oberfläche 13 des Halbleiterchips 1 zunächst mit einem Klebstoff oder Lot auf der Chipkontaktstelle 21 des Anschlußkammes 2 befestigt, der so gestanzt ist, daß er die Chipkontaktstelle 21 und die Vielzahl von Leitungen 22 gemäß Fig. 3A bildet. Als nächstes wird jede Elektrode bzw. jeder Anschluß 11, der auf der ersten Oberfläche 12 des Halbleiterchips ausgebildet ist, mit dem Drahtbondanschluß 23 der entsprechenden Leitung 22 mittels eines dünnen Metalldrahtes 3 elektrisch verbunden.
Danach werden der Halbleiterchip 1, die Chipkontaktstelle 21, die dünnen Metalldrähte 3 und die inneren Leitungsbereiche 25 der Leitungen 22 in das Formharz 4 eingeformt, wie es Fig. 3C zeigt, so daß diese Komponenten gegenüber der äußeren Luft geschützt sind. Als nächstes werden die äußeren Leitungsbereiche 26 der Leitungen 22, die außerhalb des Formharzes 4 freiliegen, gebogen, so daß sie geeignete Profile haben, und die Chipkontakt- Tragbereiche 24, welche die Chipkontaktstelle 21 tragen, werden abgeschnitten. In jüngerer Zeit müssen die Außenabmessungen von Halbleiteranordnungen reduziert werden, während der Halb­ leiterchip 1 oder typischerweise ein in das Formharz 4 einge­ formter dynamischer RAM so ausgestaltet ist, daß seine Größen­ abmessungen zunehmen.
Bei einem Anschlußkamm 2, der in einer herkömmlichen Halbleiter­ anordnung verwendet wird, ist jedoch der Drahtbondanschluß 23, der am inneren Ende jeder Leitung 22 ausgebildet ist, in der Nähe des Umfangsbereiches der Chipkontaktstelle 21 positioniert, wie es Fig. 3A zeigt. Somit muß bei der Darstellung gemäß Fig. 2 die Länge L des inneren Leitungsbereiches 25, der in das Formharz 4 eingebettet ist, verkürzt werden. Eine Reduzierung der Länge des eingebetteten inneren Leitungs­ bereiches 25 kann jedoch eine beträchtliche Konzentration von Beanspruchungen und Belastungen hervorrufen, die im Grenzbereich zwischen dem Drahtbondanschluß 23 der Leitung 22 und dem Formharz 4 auftreten, wenn der äußere Leitungsbereich 26 gebogen wird; weiterhin kann die Haftfestigkeit zwischen dem Drahtbondanschluß 23 und dem Formharz 4 verringert werden, was die Möglichkeit vergrößert, daß Wasser aus der Atmosphäre durch diese Grenzschicht zwischen der Leitung 22 und dem Formharz 4 in die Halbleiteranordnung eindringt. Infolgedessen ist diese Bauform von Halbleiteranordnungen unter dem Aspekt der Zuverlässigkeit mit Mängeln behaftet.
Aufgabe der Erfindung ist es daher, eine Halbleiteranordnung anzugeben, die eine verbesserte Haftfestigkeit im Grenzbereich zwischen jeder Leitung und dem Formharz besitzt und daher eine verbesserte Zuverlässigkeit im Betrieb bietet, auch wenn sie einen Halbleiterchip mit großen Abmessungen enthält.
Gemäß der Erfindung wird diese Aufgabe in zufriedenstellender Weise gelöst. Gemäß der Erfindung wird eine Halbleiteranordnung angegeben, die folgendes aufweist: einen Halbleiterchip mit ersten und zweiten, einander gegenüberliegenden Oberflächen, wobei Elektroden oder Anschlüsse auf der ersten Oberfläche ausgebildet sind; mindestens eine Leitung, die längs der zweiten Oberfläche des Halbleiterchips angeordnet ist und die gegenüberliegende Enden besitzt, welche sich jeweils von einem Paar von gegenüberliegenden Seiten der zweiten Oberfläche nach außen erstrecken; einen dünnen Metalldraht, um das eine Ende der jeweiligen Leitung und eine der Elektroden bzw. einen der Anschlüsse des Halbleiterchips elektrisch zu verbinden; und ein Formharz zum Einformen des Halbleiterchips, des Endes der jeweiligen, mit dem Anschluß verbundenen Leitung sowie des dünnen Metalldrahtes, während das andere Ende der Leitung freiliegt.
Gemäß der Erfindung erstreckt sich die Leitung quer über die zweite Oberfläche des Halbleiterchips. Das eine Ende der Leitung ist elektrisch mit einem der Anschlüsse des Halbleiter­ chips verbunden, während das andere Ende dieser Leitung als äußerer Leitungsbereich außerhalb des Formharzes freiliegt.
Die Erfindung wird nachstehend, auch hinsichtlich weiterer Merkmale und Vorteile, anhand der Beschreibung von Ausführungs­ beispielen und unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Die Zeichnungen zeigen in
Fig. 1 eine perspektivische Darstellung einer herkömmlichen Halbleiteranordnung;
Fig. 2 einen Querschnitt der Halbleiteranordnung längs der Linie II-II in Fig. 1;
Fig. 3A bis 3C Draufsichten zur Erläuterung der aufeinander­ folgenden Schritte bei der Herstellung einer herkömmlichen Halbleiteranordnung;
Fig. 4 eine perspektivische Darstellung einer ersten Ausführungsform der erfindungsgemäßen Halbleiter­ anordnung;
Fig. 5 einen Querschnitt längs der Linie V-V der erfindungsgemäßen Ausführungsform in Fig. 4;
Fig. 6A bis 6C Draufsichten zur Erläuterung der aufeinander­ folgenden Schritte eines Verfahrens zur Her­ stellung der erfindunsgemäßen Halbleiteranordnung gemäß Fig. 4;
Fig. 7 bis 9 Draufsichten auf andere, abgewandelte Ausführungs­ formen gemäß der Erfindung; und in
Fig. 10 eine Draufsicht auf einen Anschlußkamm, der bei ei­ ner weiteren Ausführungsform gemäß der Erfindung verwendet wird.
Im folgenden wird zunächst auf Fig. 4 Bezug genommen, die eine perspektivische Darstellung einer Halbleiteranordnung gemäß der Erfindung zeigt. Die Halbleiteranordnung gemäß Fig. 4 besteht aus einem Halbleiterchip 1, einem Leiterrahmen oder Anschlußkamm 2, dünnen Metalldrähten 3 und einem Formharz 4. Der Halbleiterchip 1 hat erste und zweite Oberflächen 12 und 13, die rechteckig ausgebildet sind und einander gegenüber­ liegen. Eine Vielzahl von Elektroden oder Anschlüssen 11 sind auf der ersten Oberfläche 12 ausgebildet.
Der Anschlußkamm 2 wird aus einer Metallfolie aus einer Fe-Ni- Legierung, Phosphorbronze oder dergleichen gebildet und hat eine Vielzahl von Leitungen 22, die im allgemeinen parallel zueinander verlaufen. Jede Leitung 22 hat einen inneren Leitungsbereich 25, eingebettet in das Formharz 4, und einen äußeren Leitungsbereich 26, der außerhalb des Formharzes 4 freiliegt. Die inneren Leitungsbereiche 25 sind einander benachbart und parallel zueinander angeordnet, wobei die äußeren Leitungsbereiche 26 mit den inneren Leitungsbereichen 25 in der Weise verbunden sind, daß sie sich abwechselnd in entgegengesetzte Richtungen erstrecken.
Der Halbleiterchip 1 ist auf den inneren Leitungsbereichen 25 der Leitungen 22 befestigt. Das äußerste Ende des inneren Leitungsbereiches 25 jeder Leitung 25, die unterhalb des Halb­ leiterchips 1 positioniert ist, erstreckt sich nach außen über eine der längeren Seiten der zweiten Oberfläche 13 des Halbleiterchips 1 hinaus, so daß es einen Drahtbondanschluß 23 bildet. Das andere Ende des jeweiligen inneren Leitungsbereiches 25 erstreckt sich über die andere längere Seite der zweiten Oberfläche 13 des Halbleiterchips 1 hinaus und ist mit dem äußeren Leitungsbereich 26 verbunden.
Der Drahtbondanschluß 23 jeder Leitung 22 wird mit dem entsprechenden Anschluß 11 des Halbleiterchips 1 mit dem dünnen Metalldraht 3 elektrisch verbunden, der aus Gold (Au), Aluminium (Al) oder dergleichen besteht. Wie in Fig. 5 dargestellt, sind der Halbleiterchip 1, die inneren Leitungs­ bereiche 25 und die inneren Metalldrähte 3 in das Formharz 4 eingebettet, das beispielsweise aus Epoxyharz besteht. In der dargestellten Weise wird der Halbleiterchip 1 somit von den inneren Leitungsbereichen 25 getragen, die an ihren äußersten Enden, also an der abgewandten Seite von den äußeren Leitungsbereichen 26, die entsprechenden Drahtbondanschlüsse 23 haben.
Im folgenden wird ein Verfahren zur Herstellung einer Halb­ leiteranordnung mit einem derartigen Aufbau beschrieben.
Wie in Fig. 6B dargestellt, wird die zweite Oberfläche 13 des Halbleiterchips 1 zunächst mit einem isolierenden Kleb­ stoff auf den inneren Leitungsbereichen 25 des Anschlußkammes 2 befestigt, der so ausgestanzt ist, daß er die Vielzahl von parallelen Leitungen 22 bildet, die in Fig. 6A dargestellt sind. In der dargestellten Weise können die inneren Leitungs­ bereiche 25 etwas versetzt gegenüber den äußeren Leitungs­ bereichen 26 verlaufen, so daß sich eine etwa Z-förmige Anordnung ergibt. Als nächstes wird jede der Elektroden bzw. jeder der Anschlüsse 11 auf der ersten Oberfläche 12 des Halbleiterchips 1 mit dem entsprechenden Drahtbondanschluß 23 der entsprechenden Leitung 22 elektrisch verbunden, und zwar mittels der jeweiligen dünnen metallischen Drähte 3.
Danach werden der Halbleiterchip 1, die inneren Leitungs­ bereiche 25 und die dünnen Metalldrähte 3 in das Formharz 4 eingeformt, wie es Fig. 6C andeutet, so daß diese Komponenten gegenüber der äußeren Luft geschützt sind. Die äußeren Leitungsbereiche 26, die außerhalb des Formharzes 4 freiliegen, werden so gebogen, daß sie geeignete Profile bilden.
Bei der so hergestellten Halbleiteranordnung ist die Länge des von jeder Leitung 22 in das Formharz 4 eingebetteten Bereiches groß und damit die Haftfestigkeit zwischen der Leitung 22 und dem Formharz 4 hoch. Damit wird die Möglichkeit des Auftretens von Spalten oder Rissen am Übergang zwischen den jeweiligen Leistungen 22 und dem Formharz 4 verringert, wenn der äußere Leitungsbereich 26 gebogen wird. Da in jeder Leitung 22 der Abstand zwischen dem äußeren Leitungsbereich 26 und dem Drahtbondanschluß 23 so groß ist, daß der Einfluß von Wasser, welches längs der Leitung 22 in das Formharz 4 eindringt, klein ist, kann auch der Widerstand gegenüber Feuchtigkeit verbessert werden.
Jede Leitung 22 erstreckt sich quer über das Paar der längeren Seiten des Halbleiterchips 1, und der Drahtbondanschluß 23 der Leitung 22 befindet sich in der Nähe der entsprechenden längeren Seite des Halbleiterchips 1. Somit ist die Möglich­ keit von Kurzschlüssen zwischen benachbarten Leitungen 22 auch in einem Falle begrenzt, wo die Größe des Halbleiter­ chips 1 und die Anzahl von Leitungen 22 groß sind. Die Verar­ beitbarkeit hinsichtlich des Drahtbondens wird dadurch ver­ bessert.
Das Ausführungsbeispiel der Halbleiteranordnung gemäß Fig. 6A bis 6C weist Leitungen 22 a auf, die so positioniert sind, daß sie den kürzeren Seiten des Halbleiterchips 1 gegenüber­ liegen, ohne den Halbleiterchip 1 zu überlappen. Dieser Typ von Leitungen kann vorgesehen sein, wenn es erwünscht ist. Es ist leicht, die Länge des in das Formharz 4 eingebetteten Bereiches zu vergrößern, da die Position jeder Leitung 22 a von der längeren Seite des Halbleiterchips 1 abweicht.
Um eine andere Art von Halbleiterchip 1 zu montieren, der eine Elektrode bzw. einen Anschluß auf der zweiten Oberfläche 13 hat, und zwar zusätzlich zu denjenigen auf der ersten Oberfläche 12, wird die Fläche eines inneren Leitungsbereiches 25 b einer Leitung 22 b vergrößert; dann wird der auf der zweiten Oberfläche 13 des Halbleiterchips 1 gebildete Anschluß mit den inneren Leitungsbereichen 25 b durch Löten oder dergleichen elektrisch verbunden, wie es in Fig. 7 dargestellt ist.
Wenn die Elektrode oder der Anschluß über der zweiten Ober­ fläche 13 des Halbleiterchips 1 ausgebildet ist, ist es er­ forderlich, diese Anschlüsse gegenüber den Anschlüssen von den Leitungen 22 der anderen Elektroden oder Anschlüsse zu isolieren, indem man eine Isolierschicht oder dergleichen vorsieht. Wenn eine Vielzahl von Elektroden oder Anschlüssen auf der zweiten Oberfläche 13 des Halbleiterchips 1 ausgebildet sind, kann eine entsprechende Anzahl von Leitungen 22 b mit inneren Leitungsbereichen 25 b mit vergrößerten Flächen vorgesehen sein.
Fig. 8 zeigt eine andere Ausführungsform gemäß der Erfindung. Bei der Halbleiteranordnung gemäß Fig. 8 erstrecken sich nur Leitungen 22 c, die äußere Leitungsbereiche 26 c haben, welche sich von der einen Seite 1 c eines Paares von längeren Seiten des Halbleiterchips 1 weg nach außen erstrecken, quer über die zweite Oberfläche 13 des Halbleiterchips 1. Die Leitungen 22 c sind mit Drahtbondanschlüssen 23 c versehen, die in der Nähe der anderen längeren Seite 1 d positioniert sind.
Innere Leitungsbereiche 25 d von Leitungen 22 d, deren äußere Leitungsbereiche 26 d sich von der anderen längeren Seite 1 d des Halbleiterchips 1 weg nach außen erstrecken, sind mit Drahtbondanschlüssen 23 d versehen, die in der Nähe der längeren Seite 1 d positioniert sind, ohne den Halbleiterchip 1 zu überlappen.
Da in diesem Falle keine Drahtbondanschlüsse 23 c und 23 d auf der längeren Seite 1 c des Halbleiterchips 1 vorhanden sind, ist der Halbleiterchip 1 nicht notwendigerweise mit der Mittel­ achse des Körpers aus Formharz 4 ausgefluchtet, und er kann in der Weise angeordnet sein, daß er zu einer Seite 4 c des Körpers aus Formharz 4 hin verschoben ist, über die sich die äußeren Leitungen 26 c nach außen erstrecken. Somit ist es möglich, die Länge der eingebetteten inneren Leitungsbereiche 25 d der jeweiligen Leitungen 22 d zu vergrößern, die sich nicht über den Halbleiterchip 1 erstrecken.
Die Anordnung kann dabei so getroffen sein, daß die einander­ gegenüberliegenden Enden der Leitungen 22 c und 22 d mit den Drahtbondanschlüssen 23 c und 23 d spitzbogenförmig ausgebildet sind, wobei die Spitzen voneinander weg weisen, wie es Fig. 8 zeigt. Damit wird die Unterbringung der jeweiligen Leitungen in diesem Bereich der Anordnung erleichtert.
Die Anordnung kann auch so getroffen sein, daß in der in Fig. 9 dargestellten Weise die äußeren Enden der inneren Leitungs­ bereiche 25 d der Leitungen 22 d, deren äußere Leitungsbereiche 26 d sich von der längeren Seite 1 d des Halbleiterchips 1 nach außen erstrecken, sich zu der anderen längeren Seite 1 c hin erstrecken, so daß sie sich unter der zweiten Oberfläche 13 des Halbleiterchips 13 befinden. Diese Anordnung macht es möglich, die Länge der eingebetteten inneren Leitungsbereiche 25 d weiter zu vergrößern.
Bei einer anderen möglichen Ausführungsform gemäß der Erfindung sind die inneren Leitungsbereiche 25 jeder Leitung 22, die sich unterhalb der zweiten Oberfläche 13 des Halbleiterchips 1 befinden, im allgemeinen unter rechten Winkeln so abgebogen, daß das äußere Ende des inneren Leitungsbereiches 25 sich über eine der kürzeren Seiten des Halbleiterchips 1 hinaus erstreckt und als Drahtbondanschluß 23 dient.
In diesem Falle sind jedoch die Drahtbondanschlüsse 23 der Vielzahl von Leitungen 22 an den kürzeren Seiten des Halbleiter­ chips 2 konzentriert. Diese Anordnung ist somit weniger günstig für eine Halbleiteranordnung mit einer sehr großen Anzahl von Leitungen 22, obwohl sie sehr gut geeignet ist für eine Halbleiteranordnung mit einer vergleichsweise kleinen Anzahl von Leitungen 22.
Die Chipkontaktstelle zur Befestigung des Halbleiterchips 1 wird nicht notwendigerweise vollständig entfernt. Stattdessen kann eine Chipkontaktstelle 21 vorgesehen sein, die kleiner ist als der Halbleiterchip 1, wie es in Fig. 10 dargestellt ist. Innere Leitungsbereiche 25 sind um den Umfang der kleinen Chipkontaktstelle 21 herum vorgesehen. Wenn der Halbleiterchip 1 auf der Chipkontaktstelle 21 befestigt ist, sind die inneren Leitungsbereiche 25 um den Umfang der Chipkontaktstelle 21 herum unterhalb des Halbleiterchips 1 positioniert.
Bei dem Ausführungsbeispiel gemäß Fig. 10 ist jeder innere Leitungsbereich 25 unterhalb des Halbleiterchips 1 abgewinkelt, und der Drahtbondanschluß 23 erstreckt sich von einer kürzeren Seite 1 e des Halbleiterchips 1 nach außen. Der Halbleiter­ chip 1 kann auf dem Anschlußkamm 2 sicherer befestigt werden, indem man den Halbleiterchip an dieser Art von Chipkontakt­ stelle 21 befestigt, obwohl deren Größe klein ist.
In der in Fig. 5 dargestellten Weise können die Leitungen 22 mit ihren inneren Leitungsbereichen im Querschnitt eine mulden­ förmige Konfiguration haben, um damit den Halbleiterchip 1 zu tragen und zu positionieren, und zwar zwischen ihren vom Boden nach oben hochgezogenen beiden Enden im Bereich des Körpers aus Formharz.
Die dargestellten Halbleiteranordnungen stellen Beispiele von Ausführungsformen bei Dual-in-line-Gehäusen dar. Die Erfindung ist jedoch nicht auf derartige Gehäuse beschränkt und kann auch bei anderen Arten von Halbleiteranordnungen Anwendung finden.

Claims (12)

1. Halbleiteranordnung, gekennzeichnet durch
  • - einen Halbleiterchip (1) mit in entgegengesetzte Richtungen weisenden ersten und zweiten Oberflächen (12, 13), wobei Anschlüsse (11) auf der ersten Oberfläche (12) ausgebildet sind;
  • - erste Leitungen (22), die längs der zweiten Oberfläche (13) des Halbleiterchips (1) ausgebildet sind und gegenüberliegende Enden haben, die sich von einem Paar von gegenüberliegenden Seiten des Halbieiterchips nach außen erstrecken,;
  • - dünne Metalldrähte (3), um jeweils das eine Ende (23) der ersten Leitungen (22) und einen der Anschlüsse (11) des Halbleiterchips (1) elektrisch zu verbinden; und
  • - ein Formharz (4) zum Einformen des Halbleiterchips (1), der einen Enden (23) der ersten Leitungen (22) und der dünnen Metalldrähte (3), während die anderen Enden (26) der ersten Leitungen (22) freiliegen.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die ersten Leitungen (22) eine Vielzahl von ersten Leitungen (22, 22 b, 22 d) umfassen, die parallel zueinander verlaufen.
3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zweite Oberfläche (13) des Halbleiterchips (1) recht­ eckig ausgebildet ist und ein Paar von längeren Seiten (1 c, 1 d) aufweist.
4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die einen Enden (23) und die anderen Enden (26) der ersten Leitungen (22) sich abwechselnd über verschiedene Seiten des Paares von Seiten der zweiten Oberfläche (13) des Halbleiter­ chips (1) nach außen erstrecken.
5. Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet,
daß zweite Leitungen (22 a) vorgesehen sind, die mit einem Ende einem der Paare von Seiten der zweiten Oberfläche (13) des Halbleiterchips (1) gegenüberliegen und die mit einem der Anschlüsse (11) des Halbleiterchips (1) elektrisch verbunden sind, während das andere Ende außerhalb des Formharzes (4) freiliegt,
und daß die zweiten Leitungen ohne Überlappung mit dem Halb­ leiterchip (1) verlaufen, wobei sämtliche ersten Enden der ersten Leitungen (22) sich über das eine Paar von Seiten des Halbleiterchips (1) nach außen erstrecken.
6. Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß zweite Leitungen vorgesehen sind, die mit ihrem einen Ende unterhalb der zweiten Oberfläche (13) des Halbleiterchips (1) positioniert sind, während sich das andere Ende quer über das eine Paar von Seiten der zweiten Oberfläche (13) des Halbleiterchips (1) erstreckt und außerhalb des Formharzes (4) freiliegt, wobei sämtlich ersten Enden der ersten Leitungen (22) sich über das eine Paar von Seiten des Halbleiterchips (1) nach außen erstreckt.
7. Anordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß ein zweiter Anschluß (11) auf der zweiten Oberfläche (13) des Halbleiterchips (1) ausgebildet ist und daß der zweite Anschluß (11) mit einer der ersten Leitungen (22 b, 25 b) elektrisch verbunden ist.
8. Anordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß eine Vielzahl von zweiten Anschlüssen (11) auf der zweiten Oberfläche (13) des Halbleiterchips (1) ausgebildet sind und daß die zweiten Anschlüsse (11) mit den jeweiligen, ent­ sprechenden ersten Leitungen (22 b, 25 b) elektrisch verbunden sind.
9. Halbleiteranordnung, gekennzeichnet durch
  • - einen Halbleiterchip (1) mit ersten und zweiten Oberflächen (12, 13), die in entgegengesetzte Richtungen weisen, wobei Elektroden (11) auf der ersten Oberfläche (12) ausgebildet sind;
  • - eine Chipkontaktstelle (21) mit einer Fläche, die kleiner ist als die zweite Oberfläche (13) des Halbleiterchips (1), wobei die Chipkontaktstelle (21) mit der zweiten Oberfläche (13) verbunden ist und zur Befestigung des Halbleiterchips (1) dient;
  • - Leitungen (22), die am Umfang der Chipkontaktstelle (21) längs der zweiten Oberfläche (13) des Halbleiterchips (1) angeordnet sind und gegenüberliegende Enden haben, die sich jeweils von dem Halbleiterchip (1) nach außen erstrecken,
  • - dünne Metalldrähte (3), um das eine Ende (23) der jeweiligen Leitung (22) und einen der Anschlüsse (11) des Halbleiter­ chips (1) elektrisch zu verbinden; und
  • - ein Formharz (4) zum Einformen des Halbleiterchips (1), der Chipkontaktstelle (21), der einen Enden (23) von Leitungen (22) und der dünnen Metalldrähte (3), während die anderen Enden (26) der jeweiligen Leitungen (22) freiliegen.
10. Anordnung nach Anspruch 9, dadurch gekennzeichnet, daß die gegenüberliegenden Enden der Leitungen (22) sich jeweils von einem Paar von gegenüberliegenden Seiten der zweiten Oberfläche (13) des Halbleiterchips (1) nach außen erstrecken.
11. Anordnung nach Anspruch 9, dadurch gekennzeichnet, daß die gegenüberliegenden Enden der Leitungen (25) sich jeweils von einem Paar von benachbarten Seiten der zweiten Oberfläche (13) des Halbleiterchips (1) nach außen erstrecken.
12. Anordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die Leitungen (22) mit inneren Leitungsbereichen (25) versehen sind, die eine muldenförmige Konfiguration im Querschnitt haben und den Halbleiterchip (1) tragen und positionieren (Fig. 5).
DE3913221A 1988-04-22 1989-04-21 Halbleiteranordnung mit Leiterrahmen und Formharzgehäuse Expired - Fee Related DE3913221C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10051488A JPH01270338A (ja) 1988-04-22 1988-04-22 モールド封止半導体装置
JP15806688A JPH029157A (ja) 1988-06-28 1988-06-28 半導体装置

Publications (2)

Publication Number Publication Date
DE3913221A1 true DE3913221A1 (de) 1989-11-02
DE3913221C2 DE3913221C2 (de) 1995-12-21

Family

ID=26441525

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3913221A Expired - Fee Related DE3913221C2 (de) 1988-04-22 1989-04-21 Halbleiteranordnung mit Leiterrahmen und Formharzgehäuse

Country Status (2)

Country Link
US (1) US4937656A (de)
DE (1) DE3913221C2 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4231325A1 (de) * 1991-09-19 1993-04-01 Mitsubishi Electric Corp Zufuehrungsrahmen fuer eine halbleitervorrichtung
EP0538003A1 (de) * 1991-10-15 1993-04-21 Mitsubishi Denki Kabushiki Kaisha Verfahren zur Herstellung invertierter IC's und IC-Moduln mit einem solcher IC's
EP0700086A3 (de) * 1994-08-29 1997-08-20 Analog Devices Inc Integrierte Schaltungspackung mit verbesserter Wärmesenke
DE19708002A1 (de) * 1996-03-22 1997-09-25 Mitsubishi Electric Corp Halbleiterbauelement und Anschlußrahmen dafür
DE19900803A1 (de) * 1999-01-12 2000-07-20 Siemens Ag Integrierter Schaltkreis

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5234866A (en) * 1985-03-25 1993-08-10 Hitachi, Ltd. Semiconductor device and process for producing the same, and lead frame used in said process
JPH06105721B2 (ja) * 1985-03-25 1994-12-21 日立超エル・エス・アイエンジニアリング株式会社 半導体装置
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
US5311056A (en) * 1988-10-21 1994-05-10 Shinko Electric Industries Co., Ltd. Semiconductor device having a bi-level leadframe
US5313102A (en) * 1989-12-22 1994-05-17 Texas Instruments Incorporated Integrated circuit device having a polyimide moisture barrier coating
JP2538717B2 (ja) * 1990-04-27 1996-10-02 株式会社東芝 樹脂封止型半導体装置
US5060052A (en) * 1990-09-04 1991-10-22 Motorola, Inc. TAB bonded semiconductor device having off-chip power and ground distribution
US5177032A (en) * 1990-10-24 1993-01-05 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
US5140404A (en) * 1990-10-24 1992-08-18 Micron Technology, Inc. Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
KR920018907A (ko) * 1991-03-23 1992-10-22 김광호 반도체 리드 프레임
KR940007757Y1 (ko) * 1991-11-14 1994-10-24 금성일렉트론 주식회사 반도체 패키지
KR930014916A (ko) * 1991-12-24 1993-07-23 김광호 반도체 패키지
KR100276781B1 (ko) * 1992-02-03 2001-01-15 비센트 비. 인그라시아 리드-온-칩 반도체장치 및 그 제조방법
KR100552353B1 (ko) 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
JP2677737B2 (ja) * 1992-06-24 1997-11-17 株式会社東芝 半導体装置
EP0595021A1 (de) * 1992-10-28 1994-05-04 International Business Machines Corporation Verbesserte Leiterrahmenpackung für elektronische Schaltungen
JPH06151685A (ja) * 1992-11-04 1994-05-31 Mitsubishi Electric Corp Ｍｃｐ半導体装置
CH686325A5 (de) * 1992-11-27 1996-02-29 Esec Sempac Sa Elektronikmodul und Chip-Karte.
KR100292036B1 (ko) * 1993-08-27 2001-09-17 윤종용 반도체패키지의제조방법및그에 따른반도체패키지
JPH08148603A (ja) * 1994-11-22 1996-06-07 Nec Kyushu Ltd ボールグリッドアレイ型半導体装置およびその製造方法
KR0177744B1 (ko) * 1995-08-14 1999-03-20 김광호 전기적 특성이 향상된 반도체 장치
US5907769A (en) 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
US6271582B1 (en) * 1997-04-07 2001-08-07 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US6008996A (en) 1997-04-07 1999-12-28 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
US5840598A (en) 1997-08-14 1998-11-24 Micron Technology, Inc. LOC semiconductor assembled with room temperature adhesive
DE19747578A1 (de) * 1997-10-28 1998-11-19 Siemens Ag Halbleiterbauelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip
US6144089A (en) 1997-11-26 2000-11-07 Micron Technology, Inc. Inner-digitized bond fingers on bus bars of semiconductor device package
US6124150A (en) * 1998-08-20 2000-09-26 Micron Technology, Inc. Transverse hybrid LOC package
US6052289A (en) * 1998-08-26 2000-04-18 Micron Technology, Inc. Interdigitated leads-over-chip lead frame for supporting an integrated circuit die
JP2003204009A (ja) * 2001-11-01 2003-07-18 Sanyo Electric Co Ltd 半導体装置
JP3920629B2 (ja) * 2001-11-15 2007-05-30 三洋電機株式会社 半導体装置
JP2004063565A (ja) * 2002-07-25 2004-02-26 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US8129222B2 (en) * 2002-11-27 2012-03-06 United Test And Assembly Test Center Ltd. High density chip scale leadframe package and method of manufacturing the package
JP4372022B2 (ja) * 2004-04-27 2009-11-25 株式会社東芝 半導体装置
US7984841B2 (en) * 2005-06-17 2011-07-26 Fujitsu Limited Member formed with coating film having tin as its main component, coating film forming method and soldering method
US8269324B2 (en) * 2008-07-11 2012-09-18 Stats Chippac Ltd. Integrated circuit package system with chip on lead
KR20120090622A (ko) * 2011-02-08 2012-08-17 삼성전자주식회사 리드 프레임을 갖는 반도체 패키지
CN102915988A (zh) * 2012-10-31 2013-02-06 矽力杰半导体技术(杭州)有限公司 一种引线框架以及应用其的倒装封装装置
US20150268261A1 (en) * 2014-03-18 2015-09-24 Trw Automotive U.S. Llc Circuit mounting apparatus and method using a segmented lead-frame
CN107209033B (zh) 2015-01-28 2019-11-12 大陆-特韦斯股份有限公司 具有对称掩埋的传感器元件的传感器
DE102016201096A1 (de) * 2015-01-28 2016-07-28 Continental Teves Ag & Co. Ohg Adapter mit eingebetteten Filterbauelementen für Sensoren
ITTO20150231A1 (it) * 2015-04-24 2016-10-24 St Microelectronics Srl Procedimento per produrre lead frame per componenti elettronici, componente e prodotto informatico corrispondenti
US11081429B2 (en) * 2019-10-14 2021-08-03 Texas Instruments Incorporated Finger pad leadframe

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1372216A (en) * 1919-03-12 1921-03-22 James O Casaday Internal-combustion engine
WO1985005735A1 (en) * 1984-06-04 1985-12-19 American Telephone & Telegraph Company Integrated circuit package
US4595945A (en) * 1983-10-21 1986-06-17 At&T Bell Laboratories Plastic package with lead frame crossunder
JPS61218139A (ja) * 1985-03-25 1986-09-27 Hitachi Chiyou Lsi Eng Kk 半導体装置
EP0198194A1 (de) * 1985-04-18 1986-10-22 International Business Machines Corporation Halbleiterelement in einem Gehäuse
JPS62134944A (ja) * 1985-12-06 1987-06-18 Nec Corp 半導体装置
CH661816A5 (de) * 1980-11-21 1987-08-14 Gao Ges Automation Org Traeger mit einem ic-baustein.
JPS63108761A (ja) * 1986-10-27 1988-05-13 Nec Corp 樹脂封止型半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5363979A (en) * 1976-11-19 1978-06-07 Hitachi Ltd Sealing method of semiconductor element and lead frame used for the same
JPS617746A (ja) * 1984-06-22 1986-01-14 Mitaka Kogyo Kk コンピユ−タ用双方向デ−タ通信装置
JPS61258458A (ja) * 1985-05-13 1986-11-15 Hitachi Ltd 樹脂封止ｉｃ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1372216A (en) * 1919-03-12 1921-03-22 James O Casaday Internal-combustion engine
CH661816A5 (de) * 1980-11-21 1987-08-14 Gao Ges Automation Org Traeger mit einem ic-baustein.
US4595945A (en) * 1983-10-21 1986-06-17 At&T Bell Laboratories Plastic package with lead frame crossunder
WO1985005735A1 (en) * 1984-06-04 1985-12-19 American Telephone & Telegraph Company Integrated circuit package
JPS61218139A (ja) * 1985-03-25 1986-09-27 Hitachi Chiyou Lsi Eng Kk 半導体装置
EP0198194A1 (de) * 1985-04-18 1986-10-22 International Business Machines Corporation Halbleiterelement in einem Gehäuse
JPS62134944A (ja) * 1985-12-06 1987-06-18 Nec Corp 半導体装置
JPS63108761A (ja) * 1986-10-27 1988-05-13 Nec Corp 樹脂封止型半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4231325A1 (de) * 1991-09-19 1993-04-01 Mitsubishi Electric Corp Zufuehrungsrahmen fuer eine halbleitervorrichtung
US5760467A (en) * 1991-09-19 1998-06-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor device lead frame having sunk die pad portions
EP0538003A1 (de) * 1991-10-15 1993-04-21 Mitsubishi Denki Kabushiki Kaisha Verfahren zur Herstellung invertierter IC's und IC-Moduln mit einem solcher IC's
US5303120A (en) * 1991-10-15 1994-04-12 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing inversion type IC's and IC module using same
USRE36077E (en) * 1991-10-15 1999-02-02 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing inversion type IC's and IC module using same
EP0700086A3 (de) * 1994-08-29 1997-08-20 Analog Devices Inc Integrierte Schaltungspackung mit verbesserter Wärmesenke
DE19708002A1 (de) * 1996-03-22 1997-09-25 Mitsubishi Electric Corp Halbleiterbauelement und Anschlußrahmen dafür
DE19708002B4 (de) * 1996-03-22 2004-09-16 Mitsubishi Denki K.K. Anschlußrahmen für Halbleiterbauelement
DE19900803A1 (de) * 1999-01-12 2000-07-20 Siemens Ag Integrierter Schaltkreis

Also Published As

Publication number Publication date
DE3913221C2 (de) 1995-12-21
US4937656A (en) 1990-06-26

Similar Documents

Publication Publication Date Title
DE3913221A1 (de) Halbleiteranordnung
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE19747105B4 (de) Bauelement mit gestapelten Halbleiterchips
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE1965546C3 (de) Halbleiterbauelement
DE19716668C2 (de) Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen
DE4207198C2 (de) Zuführungsrahmen und dessen Verwendung in einer Halbleitervorrichtung
DE2813968C2 (de) Halbleiteranordnung
DE4400341A1 (de) Halbleitervorrichtung
DE4126043C2 (de) Gekapseltes Halbleiterbauelement
DE19651122C2 (de) Halbleiterbauelement mit einem Halbleiterchip und einer Leiterplatte
DE19709295A1 (de) Halbleiterbaugruppe
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE19928788A1 (de) Elektronische Keramikkomponente
DE3428881A1 (de) Verfahren zum herstellen einer integrierten schaltungsvorrichtung
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE3805130A1 (de) Gehaeuse fuer eine halbleiteranordnung
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE1956501A1 (de) Gehaeuse fuer integrierte Halbleiter-Schaltungen
DE102020110920A1 (de) Leiterrahmen für halbleitergehäuse
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
EP0152557B1 (de) Halbleiterbauelement mit höckerartigen, metallischen Anschlusskontakten und Mehrlagenverdrahtung
DE102004027960B4 (de) Elektrische Leistungs-Halbleitervorrichtung
DE4321592A1 (de) Halbleitervorrichtungen sowie Trägerteile und Leiterrahmen hierfür
DE3930858C2 (de) Modulaufbau

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee