DE19708002B4 - Anschlußrahmen für Halbleiterbauelement - Google Patents

Anschlußrahmen für Halbleiterbauelement Download PDF

Info

Publication number
DE19708002B4
DE19708002B4 DE1997108002 DE19708002A DE19708002B4 DE 19708002 B4 DE19708002 B4 DE 19708002B4 DE 1997108002 DE1997108002 DE 1997108002 DE 19708002 A DE19708002 A DE 19708002A DE 19708002 B4 DE19708002 B4 DE 19708002B4
Authority
DE
Germany
Prior art keywords
connections
lead frame
semiconductor chip
chip
contact point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1997108002
Other languages
English (en)
Other versions
DE19708002A1 (de
Inventor
Kenichi Kusaka
Yoshiharu Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19708002A1 publication Critical patent/DE19708002A1/de
Application granted granted Critical
Publication of DE19708002B4 publication Critical patent/DE19708002B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Anschlußrahmen, mit
– einem Rahmen (LF); und
– einer Vielzahl von Anschlüssen (4), die von dem Rahmen (LF) gehaltert sind und erste innere Anschlüsse (4a), zweite innere Anschlüsse (4b) und dritte innere Anschlüsse (4c) aufweisen, die sich radial im wesentlichen zu einem zentralen Punkt (CP) des Rahmens erstrecken,
wobei jeder erste innere Anschluß (4a) ein erstes inneres Ende (15a), jeder zweite innere Anschluß (4b) ein zweites inneres Ende (15b) und jeder dritte innere Anschluß (4c) ein drittes inneres Ende (15c) hat und die ersten, zweiten und dritten inneren Anschlüsse (4a, 4b, 4c) zyklisch angeordnet sind, und das erste innere Ende (15a) in der Nähe des zentralen Punkts (CP) liegt, das zweite innere Ende (15b) von dem zentralen Punkt (CP) weiter als das erste innere Ende (15a) entfernt ist, und das dritte innere Ende (15c) von dem zentralen Punkt (CP) weiter als das zweite innere Ende (15b) entfernt...

Description

  • Die Erfindung betrifft einen Anschlußrahmen für ein harzgekapseltes Halbleiterbauelement, der die Montage von Halbleiterchips verschiedener Größen auf einem universellen Anschlußrahmen ermöglicht, ohne daß das Montageverfahren erheblich geändert werden muß, und der die Wärmeableitung verbessert.
  • 15a ist eine schematische Draufsicht auf ein herkömmliches Halbleiterbauelement, 15b ist ein Schnitt entlang der Linie A-A' von 15a, 16 ist eine Draufsicht auf einen Anschlußrahmen mit 100 Anschlußbeinen zur Verwendung in einem herkömmlichen Halbleiterbauelement, und 17 ist eine Teildarstellung von 16. In den 15 bis 17 bedeutet 1 einen Halbleiterchip, 2 ist eine Chipkontaktstelle, 3 ist ein Bondmittel, 4 sind innere Anschlüsse, 5 sind Metalldrähte, und 6 ist Gießharz. Wie diese Figuren zeigen, hat bei dem herkömmlichen Halbleiterbauelement und dem dafür verwendeten Anschlußrahmen die Chipkontaktstelle 2 Dimensionen, die der Größe des Halbleiterchips 1 entsprechen, so daß der Anschlußrahmen für den jeweils verwendeten Halbleiterchip 1 präpariert ist. Mit anderen Worten heißt das, daß bei dem herkömmlichen harzgekapselten Halbleiterbauelement viele Anschlußrahmen für Halbleiterchips unterschiedlicher Größe auf einer Entsprechungsgrundlage von eins zu eins präpariert werden müssen.
  • Bei der herkömmlichen Technik muß daher die Zahl der Anschlußrahmen-Bauarten, die zum Herstellen der Halbleiterbauelemente zu fertigen sind, gleich der Zahl von Arten von Halbleiterchips sein. Der Anschlußrahmen muß also nach dem teuren Ätzverfahren hergestellt werden, und das kostengünstige Stanzverfahren kann nicht angewandt werden, was zu einer Erhöhung der Fertigungskosten führt.
  • Es ist zwar denkbar, den Anschlußrahmen in einer langen Schleifenkonfiguration anzuordnen, so daß eine Art von Anschlußrahmen universell mit einer Vielzahl von Arten von Halbleiterchips verschiedener Größe verwendet werden kann, das ist jedoch im Hinblick auf das Drahtbondverfahren und das Gießverfahren derzeit schwer auf zufriedenstellende Weise zu erreichen. Außerdem ist es bei dem herkömmlichen Bauelement zur Verbesserung der Wärmeableitung häufig notwendig, ein Wärmeausbreitungselement oder dergleichen einzubauen, was ebenfalls zu einer Kostenerhöhung führt, weil die in dem Halbleiterchip erzeugte Wärme durch eine relativ dicke Schicht oder einen dicken Querschnitt des Kapselungsharzes geleitet werden muß, das schlechte Wärmeleitf ähigkeit hat.
  • Bei der herkömmlichen Technik kann daher eine Art von Anschlußrahmen nur zur Montage von einer Art von Halbleiterchip derselben Größe verwendet werden. Deshalb und weil die Größe von Halbleiterchips je nach ihrer Funktion von einem Chip zum nächsten verschieden ist, wird der Anschlußrahmen für jeden speziellen Halbleiterchip und im wesentlichen nur für diesen entworfen. Daher wird der Anschlußrahmen bisher nur nach dem teuren Ätzverfahren hergestellt, und es ist bisher nicht möglich, den Preis des Halbleiterbauelements zu senken.
  • Die JP 2-28966 A zeigt ein Beispiel einer herkömmlichen Technik zum Herstellen eines gemeinsamen Anschlussrahmens für verschiedene Arten von Halbleiterchips mit dem Ziel, eine Art von Anschlußrahmen universell an verschiedene Halbleiterchiparten anzupassen, wobei eine herkömmliche Chipkontaktstelle entfällt und der Halbleiterchip mit einem Bondmittel mit den inneren Anschlüssen des Anschlußrahmens kontaktiert wird, wobei zwischen dem Chip und den Anschlüssen ein geringer Abstand vorhanden ist, um eine Abstützung für den Halbleiterchip während der Fertigung zu bilden. Da jedoch die Einschränkung der Anschlussrahmenherstellung durch Stanzen bei dieser vorgeschlagenen Technik nicht berücksichtigt wird, ist der Bereich, in dem der Anschlußrahmen allgemein verwendbar ist, eng und beschränkt, und der praktische Anwendungsbereich ist begrenzt. Anders ausgedrückt ist die in der JP 2-28966 A angegebene Technik insofern nachteilig, als dann, wenn die Zahl der Anschlußbeine, die durch Drahtbonden mit dem Halbleiterchip zu kontaktieren ist, groß ist und die Chipkontaktstellen nur 150 μm bis 100 μm groß sind und der Halbleiterchip klein ist, die inneren Enden der Anschlüsse zu eng beieinander liegen, um richtig um den Halbleiterchip herum angeordnet zu sein, und es ist eventuell nicht möglich, die vordersten Enden der Anschlüsse innerhalb der Kontur des Halbleiterchips anzuordnen und die inneren Anschlüsse direkt mit dem Halbleiterchip in Kontakt zu bringen.
  • Aus der EP 0 320 997 A2 ist eine Halbleitervorrichtung eines Plastikformtyps bekannt, bei der ein bettfreier Leitungsrahmen verwendet wird. Bei der Halbleitervorrichtung wird bewusst auf das Vorsehen einer Chipkontaktstelle verzichtet. Dies wirft jedoch verschiedene Probleme auf, insbesondere das Problem, dass die Abstützung eines montierten Chips nur über innere Leitungen erfolgt und somit eine stabile Halterung eines kleinen Chips nicht möglich ist.
  • Aus der DE 39 13 221 A1 ist eine Halbleiteranordnung bekannt, bei der ein Anschlußrahmen verwendet wird. Bei diesem Anschlußrahmen ist ein verbrei teter innerer Anschluß als Chipkontaktstelle vorgesehen. Jener Anschlußrahmen ist jedoch nicht für einen Einsatz mit unterschiedlichen Chipgrößen ohne besondere Anpassung des Rahmens ausgelegt.
  • Aus der JP 63-306 648 A ist eine in Harz gegossene Halbleitervorrichtung bekannt. Ein Halbleiterchip ist hierbei mittels eines Zwischenstücks aus einem isolierenden Bondmittel an einem Anschlußrahmen befestigt. Der Anschlußrahmen ist aus inneren Anschlüssen gebildet, die radial angeordnet und nicht miteinander verbunden sind. Die inneren Anschlüsse haben kein Befestigungsteil für den Halbleiterchip. Der Anschlußrahmen und Bonddrähte werden miteinander verbunden und danach mit geschmolzenem Harz abgedichtet. Dieser Anschlußrahmen kann für Halbleiterchips unterschiedlicher Größe verwendet werden.
  • Bei diesem Anschlußrahmen liegen jedoch die inneren Anschlüsse z.T. eng beieinander, wobei deren Abstände umso kleiner sind, je näher sie am Mittelpunkt des Anschlußrahmens liegen. Das Anschließen eines Halbleiterchips wird dadurch erschwert.
    •
  • Der vorliegenden Erfindung liegt von daher die Aufgabe zugrunde, einen Anschlußrahmen für ein Halbleiterbauelement bereitzustellen, der für Halbleiterchips, insbesondere auch für kleine Chips, unterschiedlicher Dimensionen universell einsetzbar ist.
  • Ein Vorteil der Erfindung ist dabei die Bereitstellung eines Anschlußrahmens, auf dem Halbleiterchips unterschiedlicher Form und Größe montierbar sind, ohne daß eine wesentliche Änderung der Montagetechnik vorzunehmen ist, und bei dem die Wärmeableitung verbessert ist.
  • Ein weiterer Vorteil der Erfindung ist die Bereitstellung eines Anschlußrahmens, der universell zur Montage von vielen unterschiedlichen Größen von Halbleiterchips verwendbar ist und der besonders nützlich bei der Herstellung des Halbleiterbauelements ist und nach dem Stanzverfahren herstellbar ist, das billiger als das Ätzverfahren ist.
  • In einem Aspekt, der nicht zur Erfindung gehört, wird ferner ein Halbleiterbauelement angegeben, das folgendes aufweist: einen Halbleiterchip, eine Vielzahl von Anschlüssen, die erste innere Anschlüsse und zweite innere Anschlüsse umfassen, die sich von einem zentralen Punkt des Halbleiterchips im wesentlichen radial erstrecken, elektrische Zuleitungen, die den Halbleiterchip elektrisch mit den inneren Anschlüssen verbinden, und ein Umkapselungsharz zum Umkapseln des Halbleiterchips, der elektrischen Zuleitungen und der inneren Anschlüsse. Jeder der ersten inneren Anschlüsse hat ein erstes inneres Ende, das in der Nähe des zentralen Punkts positioniert ist, und jeder der zweiten inneren Anschlüsse hat ein zweites inneres Ende, das von dem zentralen Punkt weiter entfernt als das erste innere Ende positioniert ist; und die ersten und zweiten inneren Anschlüsse sind im wesentlichen alternierend angeordnet. Daher ist die Anordnung so ausgelegt, daß wenigstens einige der inneren Anschlüsse unter dem Halbleiterchip verlaufen und Wärmeleitungspfade bilden.
  • Der Halbleiterchip, der nicht Gegenstand der vorliegenden Erfindung ist, kann nur mit den ersten inneren Anschlüssen in einer Überlappungsbeziehung sein, oder der Halbleiterchip kann nur mit den ersten und zweiten inneren Anschlüssen in einer Überlappungsbeziehung sein.
  • Die inneren Anschlüsse können dritte innere Anschlüsse aufweisen, die jeweils ein drittes inneres Ende haben, das von dem zentralen Punkt noch weiter als das zweite innere Ende entfernt positioniert ist, und der Halbleiterchip ist in einer Überlappungsbeziehung mit den ersten, zweiten und dritten inneren Anschlüssen.
  • Das Halbleiterbauelement, das nicht Gegenstand der vorliegenden Erfindung ist, kann ferner einen elektrisch isolierertden guten Wärmeleiter aufweisen, der zwischen dem Halbleiterchip und den inneren Anschlüssen angeordnet ist. Das Halbleiterbauelement kann außerdem ein Wärmeausbreitungselement aufweisen, das in dem Umkapselungsharz angeordnet ist.
  • Der Anschlußrahmen der Erfindung weist einen Rahmen sowie eine Vielzahl von Anschlüssen auf, die von dem Rahmen gehaltert sind und die erste innere Anschlüsse und zweite innere Anschlüsse umfassen, die sich im wesentlichen radial zu einem zentralen Punkt des Rahmens erstrecken. Jeder erste innere Anschluß hat ein erstes inneres Ende, das in der Nähe des zentralen Punkts positioniert ist, jeder zweite innere Anschluß hat ein zweites inneres Ende, das von dem zentralen Punkt weiter entfernt positioniert ist als das erste innere Ende, und die ersten und zweiten inneren Anschlüsse sind im wesentlichen alternierend angeordnet, so daß der Anschlußrahmen universell anwendbar ist, um darauf Halbleiterchips mit unterschiedlichen äußeren Dimensionen zu montieren, und ein erforderlicher Spielraum zwischen den Anschlüssen beibehalten wird.
  • Die Anschlüsse weisen ferner dritte innere Anschlüsse auf die jeweils ein drittes inneres Ende haben, das von dem zentralen Punkt weiter entfernt als das zweite innere Ende positioniert ist.
  • Die dritten inneren Anschlüsse können jeweils zwischen den ersten und zweiten inneren Anschlüssen angeordnet sein.
  • Der Anschlußrahmen weist ferner eine Chipkontaktstelle, die innerhalb des Rahmens und an der Innenseite der ersten inneren Enden angeordnet ist, und ein Stützbein auf, das zwischen dem Rahmen und der Chipkontaktstelle zur Abstützung der Chipkontaktstelle verbunden ist. Die Chipkontaktstelle kann oberhalb einer die inneren Anschlüsse aufweisenden Ebene angeordnet sein.
  • Wenigstens einer der inneren Anschlüsse kann entfernt sein, um ein gleichmäßiges Fließen von geschmolzenem Umkapselungsharz zu ermöglichen.
  • Die inneren Anschlüsse können mit einer Kröpfung abgebogen sein, um innere Abschnitte der inneren Anschlüsse zu bilden, die in einer Ebene liegen, die zu der den Rahmen aufweisenden Ebene parallel, aber davon verschieden ist.
  • Die Erfindung wird nachstehend auch hinsichtlich weiterer Merkmale und Vorteile anhand der Beschreibung von Ausführungsbeispielen und unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Die Zeichnungen zeigen in:
  • 1a eine schematische Draufsicht auf ein Halbleiterbauelement, das nicht Gegenstand der vorliegenden Erfindung ist;
  • 1b einen Schnitt entlang der Linie A-A' von 1a;
  • 2a bis 2c schematische Draufsichten auf verschiedene Modifikationen eines Halbleiterbauelements gemäß dem Halbleiterbauelement der 1;
  • 2d bis 2f Schnitte entlang den Linien A-A' der 2a bis 2c;
  • 3a eine schematische Draufsicht auf ein weiteres Halbleiterbauelement, das nicht Gegenstand der vorliegenden Erfindung ist;
  • 3b einen seitlichen Schnitt entlang der Linie A-A' von 3a;
  • 4a eine schematische Draufsicht auf ein weiteres Halbleiterbauelement, das nicht Gegenstand der vorliegenden Erfindung ist;
  • 4b einen seitlichen Schnitt entlang der Linie A-A' von 3a;
  • 5 eine vergrößerte Teilansicht des Anschlußrahmens der Erfindung;
  • 6 eine vergrößerte Teilansicht eines anderen Anschlußrahmens der Erfindung;
  • 7 eine vergrößerte Teilansicht eines weiteren Anschlußrahmens der nicht Gegenstand der vorliegenden Erfindung ist;
  • 8 eine vergrößerte Teilansicht noch eines anderen Anschlußrahmens nicht Gegenstand der vorliegenden Erfindung ist;
  • 9a eine vergrößerte Teilansicht eines anderen Anschlußrahmens der Erfindung,
  • 9b eine vergrößerte Teilansicht noch eines anderen Anschlußrahmens nicht Gegenstand der vorliegenden Erfindung ist;
  • 10a einen seitlichen Schnitt zur Verdeutlichung des Fließwegs des Gießharzes während des Gießens mit einem Stützbein für die Chipkontaktstelle;
  • 10b einen seitlichen Schnitt zur. Verdeutlichung des Fließwegs des Gießharzes während des Gießens ohne Stützbein für die Chipkontaktstelle;
  • 11 eine vergrößerte schematische Teilansicht des Anschlußrahmens der Ausführungsform der Erfindung, wobei die Seitenabschnitte der Anschlüsse gezeigt sind;
  • 12 eine schematische Seitenansicht eines Halbleiterbauelements, das nicht Gegenstand der vorliegenden Erfindung ist;
  • 13 eine schematische Seitenansicht eines weiteren Halbleiterbauelements, das nicht Gegenstand der vorliegenden Erfindung ist;
  • 14 eine schematische Seitenansicht eines noch weiteren Halbleiterbauelements, das nicht Gegenstand der vorliegenden Erfindung ist;
  • 15a eine schematische Draufsicht auf ein herkömmlich ausgebildetes Halbleiterbauelement;
  • 15b einen seitlichen Schnitt entlang der Linie A-A' von 15a;
  • 16 eine Draufsicht auf einen herkömmlichen Anschlußrahmen; und
  • 17 eine Teildarstellung des in 16 gezeigten herkömmlichen Anschlußrahmens.
    •
  • Wie die 1a und 1b sowie die 2a bis 2f zeigen, weist ein Halbleiterbauelement, das nicht Gegenstand der Erfindung ist, einen Halbleiterchip 1 auf, der auf einem Anschlußrahmen LF montiert ist, der eine Vielzahl Anschlüsse L hat. Die Anschlüsse L umfassen innere Anschlüsse 4 und äußere Anschlüsse 9, und die inneren Anschlüsse 4 umfassen erste innere Anschlüsse 4a, zweite innere Anschlüsse 4b und dritte innere Anschlüsse 4c, die jeweils von einem zentralen Punkt CP des Rahmens F im wesentlichen radial verlaufen (siehe 5). Der Anschlußrahmen LF weist außerdem eine zentral angeordnete quadratische Chipkontaktstelle 2 auf, die Stützbeine 2a hat. Das Halbleiterbauelement umfaßt ferner elektrische Zuleitungen 5 wie etwa Bonddrähte, die den Halbleiterchip 1 mit den inneren Anschlüssen 4 elektrisch verbinden, sowie ein Umkapselungsharz 6 zum Umkapseln des Halbleiterchips 1, der elektrischen Zuleitungen 5 und der inneren Anschlüsse 4.
  • Jeder erste innere Anschluß 4a hat ein erstes inneres Ende 15a, das nahe dem zentralen Punkt CP des Anschlußrahmens LF oder des Halbleiterchips 1 positioniert ist. Jeder zweite innere Anschluß 4b hat ein zweites inneres Ende 15b, das von dem zentralen Punkt CP weiter entfernt positioniert ist als das erste innere Ende 15a, und jeder dritte innere Anschluß 4c hat ein drittes inneres Ende 15c, das von dem zentralen Punkt CP am weitesten entfernt ist. Es ist ersichtlich, daß die ersten, zweiten und dritten inneren Anschlüsse im wesentlichen abwechselnd aufeinanderfolgend bzw. alternierend angeordnet sind, so daß zwischen den jeweiligen inneren Anschlüssen 4 ein erforderlicher Spielraum beibehalten wird.
  • Der in den 1a und 1b gezeigte Halbleiterchip 1, der nicht Gegenstand der Erfindung ist, kann eine erste Größe haben, und die Chipkontaktstelle 2 ist im Vergleich zu dem Halbleiterchip 1 möglichst klein ausgebildet und kann eine Seitenlänge von 2 mm bis 3 mm haben, so daß die inneren Enden der inneren Anschlüsse 4 unter dem Halbleiterchip 1 positioniert sein können. Wie 1b am besten zeigt, ist die Chipkontaktstelle 2 in einer Ebene positioniert, die in der Größenordnung von 100 μm über der Ebene der inneren Anschlüsse 4 liegt, so daß sie nicht in derselben Ebene liegen.
  • Bei dieser Ausführungsform, die nicht Gegenstand der Erfindung ist, hat die kleine Chipkontaktstelle 2 quadratische Form, und die inneren Anschlüsse 4 umfassen innere Anschlüsse 4a der ersten Art, deren innere Enden 15a nahe an der Chipkontaktstelle 2 liegen und sie umgeben. Es ist ersichtlich, daß die inneren Enden 15a auf einer Schleife oder einem Kreis angeordnet sind, dessen Mittelpunkt mit dem Mittelpunkt der Chipkontaktstelle 2 koinzident ist. Die inneren Anschlüsse 4 weisen außerdem innere Anschlüsse 4b der zweiten Art auf, die zwischen den ersten inneren Anschlüssen 4a positioniert sind und deren innere Enden 15a entlang einer größeren Schleife angeordnet sind, der mit der ersten Schleife konzentrisch ist. Die inneren Anschlüsse 4 umfassen ferner dritte innere Anschlüsse 4c, die zwischen den ersten inneren Anschlüssen 15a und den zweiten inneren Anschlüssen 15b positioniert sind und deren innere Enden 15c weit entfernt von der Chipkontaktstelle 2 so positioniert sind, daß sie die zweite Schleife konzentrisch umgeben.
  • Bei der in den 2c und 2f gezeigten Ausführungsform, die nicht Gegenstand der Erfindung ist, ist der Halbleiterchip 1a von Standardgröße auf dem Anschlußrahmen LF montiert. Bei der Herstellung wird der Halbleiterchip 1a mittels einer Schicht eines elektrisch isolierenden Bondmittels 3 angebracht und von der erhabenen Chipkontaktstelle 2 abgestützt. In dem fertigen Halbleiterbauelement sind die relativ kleinen Zwischenräume zwischen der unteren Oberfläche des Halbleiterchips 1a und den inneren Anschlüssen 4a, 4b und 4c mit der Schicht des ausgehärteten Umkapselungsharzes ausgefüllt. Erforderlichenfalls kann der Halbleiterchip 1a durch die Bonddrähte 5 mit sämtlichen ersten inneren Anschlüssen 4a, zweiten inneren Anschlüssen 4b und dritten inneren Anschlüssen 4c elektrisch verbunden sein. Somit befindet sich der Halbleiterchip 1a in einer Überlappungsbeziehung relativ zu sämtlichen ersten, zweiten und dritten inneren Anschlüssen 4a, 4b und 4c.
  • Wenn jedoch, wie die 1a, 1b, 2a und 2e zeigen, ein Halbleiterchip 1b mittlerer Größe zu montieren ist, kann der Halbleiterchip 1b durch die Bonddrähte 5 nur mit den ersten und den zweiten inneren Anschlüssen 4a und 4b unter Ausschluß der dritten inneren Anschlüsse 4c elektrisch verbunden werden, so daß eine elektrische Verbindung nach außen über die Anschlüsse 4 hergestellt wird. Bei diesem Beispiel ist der Halbleiterchip 1b nur in Bezug auf die ersten und die zweiten inneren Anschlüsse 4a und 4b in einer Überlappungsbeziehung.
  • Wenn, wie die 2a und 2b zeigen, ein Halbleiterchip 1c der kleinsten Größe zu montieren ist, können nur die ersten inneren Anschlüsse 4a mit dem Halbleiterchip 1 durch die Bonddrähte 5 zur äußeren elektrischen Verbindung elektrisch verbunden werden. Bei diesem Beispiel befindet sich der Halbleiterchip 1c nur mit den ersten inneren Anschlüssen 4a in einer Überlappungsbeziehung.
  • Im vorliegenden Fall kann also auch bei unterschiedlich großen Halbleiterchips 1, beispielsweise den Halbleiterchips 1a, 1b und 1c, derselbe universelle Anschlußrahmen LF verwendet werden, um darauf diese Halbleiterchips 1a, 1b und 1c zu montieren, und es ist nicht notwendig, den Fertigungsablauf signifikant zu modifizieren, und ein notwendiger Spielraum für elektrische Isolation wird zwischen den inneren Anschlüssen 4 beibehalten.
  • Da außerdem bei dieser Ausführungsform die Vielzahl der inneren Anschlüsse 4 unter dem Halbleiterchip 1 liegt, kann die in dem Halbleiterchip 1 erzeugte Wärme leicht durch eine dünne Schicht des Umkapselungsharzes zu den inneren Anschlüssen 4 und dann direkt zu äußeren Anschlüssen 9 übertragen werden, von wo die Wärme dann nach außen abgeleitet wird, was in einer verbesserten Wärmeableitung resultiert.
  • Ferner ist die Anzahl der Anschlüsse der kleineren Halbleiterchips 1 nur mit den ersten inneren Anschlüssen 4a verbunden, und die Anzahl der inneren Anschlüsse 4, die zum elektrischen Verbinden des Halbleiterchips 1 beitragen können, nimmt mit zunehmender Größe des Halbleiterchips 1 zu, und gleichzeitig nimmt die Anzahl Anschlüsse, die zum Leiten der im Halbleiterchip 1 erzeugten Wärme beitragen, mit zunehmender Größe des Halbleiterchips zu, was in einer sehr rationellen und effizienten Anordnung resultiert.
  • Wie ferner die 1b und 2d bis 2f zeigen, kann ein Halbleiterchip 1a, 1b und 1c unterschiedlicher Größe auf dem Anschlußrahmen montiert werden, ohne daß die Bonddrähte 5 in der langen Schleife angeordnet sein müssen.
  • Die 3a und 3b zeigen eine andere Ausführungsform des Halbleiterbauelements, das nicht Gegenstand der Erfindung ist. 3b ist ein Schnitt entlang der Linie A-A' von 3a. Dabei ist eine elektrisch isolierende Schicht 7 in Form eines Bilderrahmens an den inneren Anschlüssen 4 in der Nähe des Umfangsrandbereichs der unteren Oberfläche des Halbleiterchips 1 angebracht, so daß die elektrische Isolation zwischen der unteren Oberfläche des Halbleiterchips 2 und den inneren Anschlüssen 4 zuverlässig ist. Die elektrisch isolierende Schicht 7 kann aus jedem bekannten geeigneten elektrischen Isoliermaterial herge-stellt sein. Bevorzugt hat das Isoliermaterial gute Wärme-leitfähigkeit. Die Chipkontaktstelle 2 stützt den Halb-leiterchip 1 über das nicht gezeigte Bondmittel ab.
  • Die 4a und 4b zeigen eine weitere Ausführungsform des Halbleiterbauelements, das nicht Gegenstand der Erfindung ist. 4b ist ein Schnitt entlang der Linie A-A' von 4a. Bei dieser Ausführungsform ist eine quadratische, elektrisch isolierende Platte 8 aus einem elektrisch isolierenden und stoßdämmenden Material hoher Wärmeleitfähigkeit, beispielsweise Keramik, über das Bond-mittel 3 zwischen der unteren Oberfläche des Halbleiterchips 1 und der Chipkontaktstelle 2 angebracht. Es ist ersichtlich, daß sich die elektrisch isolierende Platte 8 über die inneren Anschlüsse 4 über den Umfangsrand des Halbleiterchips 1 hinaus erstreckt. Somit ist die Platte zum Teil zwischen dem Halbleiterchip 1 und den inneren Anschlüssen 4 angeordnet. Bei dieser Anordnung sind die elektrische Isolation, die stoßdämmende Charakteristik und die Wärmeleitfähigkeit zwischen dem Halbleiterchip 1 und der Chipkontaktstelle 2 sowie den inneren Anschlüssen 4 wesentlich verbessert.
  • 5 zeigt ein Viertel des erfindungsgemäßen, rechteckigen Anschlußrahmens LF einer Ausführungsform des Halbleiterbauelements, das nicht Gegenstand der Erfindung ist. Bei dieser Ausführungsform umfaßt der Anschlußrahmen LF einen Rahmen F (von dem nur ein kleiner Bereich zu sehen ist), eine Chipkontaktstelle 2, ein Stützbein 11 für die Chipkontaktstelle sowie eine erste, zweite und dritte Art von inneren Anschlüssen 12, 13 bzw. 14. Das Stützbein 11 sowie die inneren Anschlüsse 12, 13 und 14 sind von dem Rahmen F abgestützt. Die inneren Anschlüsse haben jeweils verschiedene Länge mit jeweils einer oder mehreren Teilungen. Außerdem verläuft wenigstens eine Art der inneren Anschlüsse 12, 13 oder 14 im wesentlichen radial zu einem Umfangsbereich der Chipkontaktstelle 2 in Richtung zu dem zentralen Punkt CP.
  • Bei dieser Ausführungsform hat die Chipkontaktstelle 2 Kreisgestalt, und die inneren Enden 12a der ersten Art von inneren Anschlüssen 12 liegen nahe an der Chipkontaktstelle 2 und umgeben sie. Die inneren Anschlüsse 13 der zweiten Art sind zwischen den inneren Anschlüssen 12 der ersten Art positioniert, und ihre inneren Enden 13a sind etwas entfernt von dem Umfangsrand der kreisförmigen Chipkontaktstelle 2 so positioniert, daß sie die Chipkontaktstelle 2 konzentrisch umgeben. Die inneren Anschlüsse 14 der dritten Art sind zwischen den inneren Anschlüssen 12 der ersten Art und den inneren Anschlüssen 13 der zweiten Art positioniert, und ihre inneren Enden 14a sind von der Chipkontkatstelle 2 weit entfernt und umgeben diese konzentrisch. Somit sind die inneren Anschlüsse 12 der ersten Art und die inneren Anschlüsse 13 der zweiten Art in der Umfangsrichtung der kreisrunden Chipkontaktstelle 2 an der Position angeordnet, die jedem fünften Anschluß entspricht, bzw. sind an jeder fünften Anschlußteilung positioniert. Dagegen sind die inneren Anschlüsse 14 der dritten Art an jeder zweiten Anschlußteilung positioniert.
  • Bei dieser Ausführungsform wird während der Fertigung der Halbleiterchip 1c der kleinsten Größe, wie er in 2a gezeigt ist, mit der Chipkontaktstelle 2 haftend verbunden und davon gehaltert und durch die Bonddrähte 5 nur mit den ersten inneren Anschlüssen 12 elektrisch verbunden. Der Halbleiterchip 1b mittlerer Größe, wie er in 2b gezeigt ist, kann zusätzlich zu den vorgenannten Elementen auch von den zweiten inneren Anschlüssen 13 abgestützt sein. Der größte Halbleiterchip 1a, wie er in 2c gezeigt ist, kann zusätzlich zu den ersten und zweiten inneren Anschlüssen 12 und 13 auch von den dritten inneren Anschlüssen 14 abgestützt sein. So wird der kleinere Halbleiterchip 1c nur von den ersten inneren Anschlüssen 12 abgestützt, und die Anzahl der inneren Anschlüsse, die zu der Abstützung des Halbleiterchips während der Fertigung beiträgt, steigt mit zunehmender Größe des Halbleiterchips, was eine sehr vorteilhafte Anordnung ist.
  • 6 zeigt eine andere Ausführungsform, bei der die Grundkonstruktion des erfindungsgemäßen Anschlußrahmens LF ähnlich derjenigen von 5 ist. Dabei umfaßt der Anschlußrahmen für das Halbleiterbauelement eine Chipkontaktstelle 2, ein Stützbein 21 für die Chipkontaktstelle 21 und innere Anschlüsse 22, 23 bzw. 24 der ersten, zweiten bzw. dritten Art, die jeweils verschiedene Länge mit jeweils einer oder mehreren Teilungen haben. Außerdem erstreckt sich wenigstens eine Art der inneren Anschlüsse 22, 23 oder 24 zu dem zentralen Punkt CP des Anschlußrahmens LF und zu einem Umfangsbereich des Halbleiterchips.
  • Aus einem Vergleich von 6 mit 5 ist ersichtlich, daß die ersten und die zweiten inneren Anschlüsse 22 und 23 mit ein oder zwei dreieckigen, zusätzlichen erweiterten Flächen 22b und 23b versehen sind, die die Zwischenräume zwischen den radial verlaufenden benachbarten inneren Anschlüssen ausfüllen. Die erweiterten Flächen 22b und 23b befinden sich größtenteils an dem inneren Endbereich der inneren Anschlüsse. Daher werden diese erweiterten Flächen 22b und 23b in Kontakt mit dem Halbleiterchip 1 gebracht, und dadurch wird die Wärmeleitung von dem Halbleiterchip 1 zu den inneren Anschlüssen 22 und 23 verbessert, was in einer verbesserten Wärmeableitung von dem Halbleiterbauelement resultiert.
  • 7 zeigt eine Ausführungsform, die nicht Gegenstand der Erfindung ist, bei der die Grundkonstruktion des erfindungsgemäßen Anschlußrahmens LF für das Halbleiterbauelement ähnlich derjenigen von 5 ist. Es ist jedoch ersichtlich, daß die Chipkontaktstelle und das sie halternde Stützbein von dem Anschlußrahmen LF dieser Ausführungsform entfernt sind und der Anschlußrahmen LF innere Anschlüsse 32, 33 und 34 einer ersten, zweiten und dritten Art ähnlich denen von 5 aufweist. Diese inneren Anschlüsse 32, 33 und 34 haben verschiedene Längen mit ein oder mehreren Teilungen. Außerdem verlaufen die ersten inneren Anschlüsse 32 bis zu einer Position, die derjenigen entspricht, die die entfernte kreisrunde Chipkontaktstelle eng umschließt. Bei dieser Ausführungsform ist das die Chipkontaktstelle halternde Stützbein 11, das in 5 gezeigt ist, an der Position abgeschnitten, die den inneren Enden der dritten inneren Anschlüsse 34 entspricht, um ein zusätzlicher dritter innerer Anschluß 34 zu werden.
  • Bei dieser Ausführungsform kann der Halbleiterchip 1 während der Herstellung ohne die Notwendigkeit für eine Chipkontaktstelle abgestützt und elektrisch verbunden werden. Da keine Chipkontaktstelle vorgesehen ist, wird das Fließen der Harzschmelze in den Gießhohlraum beim Gießen nicht durch die Chipkontaktstelle und das Stützbein behindert und ist daher gleichmäßig. Auch wird das Problem einer Verlagerung der Chipkontaktstelle infolge von ungleichmäßig verteiltem Umkapselungsharz beseitigt.
  • 8 zeigt eine Ausführungsform 1, die nicht Gegenstand der Erfindung ist, wobei die Grundkonstruktion des erfindungsgemäßen Anschlußrahmens LF für das Halbleiterbauelement derjenigen von 5 gleicht.
  • Es ist aber ersichtlich, daß die Chipkontaktstelle und das sie halternde Stützbein, die bei der Ausführungsform von 5 vorgesehen sind, vollständig aus dem Anschlußrahmen LF dieser Ausführungsform entfernt sind und daß der Anschlußrahmen LF innere Zuleitungen 42, 43 und 44 der ersten, zweiten und dritten Art ähnlich denen von 5 aufweist. Diese inneren Anschlüsse 42, 43 und 44 haben bei jeder Teilung oder einer Vielzahl von Teilungen verschiedene Längen. Auch verlaufen die ersten inneren Anschlüsse 42 bis zu einer Position entsprechend derjenigen, die die entfernte kreisrunde Chipkontaktstelle eng umschließt. Bei dieser Ausführungsform ist das Stützbein 11 für die Chipkontaktstelle gemäß 5 aus der Position, die den inneren Enden der dritten inneren Anschlüsse 33 entspricht, vollständig entfernt, um eine Fließbahn 40 für die Harzschmelze während des Gießvorgangs zu definieren.
  • Bei dieser Ausführungsform ist der Halbleiterchip 1 ohne die Notwendigkeit für die Chipkontaktstelle gehaltert und elektrisch verbunden. Da keine Chipkontaktstelle vorgesehen ist, ist das Fließen der Harzschmelze in den Gießhohlraum durch die Fließbahn 40 gewährleistet und wird während des Gießvorgangs nicht durch die Chipkontaktstelle und das Stützbein behindert und ist daher gleichmäßig. Außerdem wird das Problem einer Verlagerung der Chipkontaktstelle infolge von ungleichmäßig sich ausbreitendem Umkapselungsharz beseitigt.
  • 9a zeigt ein Halbleiterbauelement, das nicht Gegenstand der vorliegenden Erfindung ist, bei dem ein Anschlußrahmen LF mit Stützbeinen 150 für die Chipkontaktstelle verwendet wird, um daran einen Halbleiterchip 1 zu montieren. Der Anschlußrahmen LF kann einer von denen sein, die in den 5 bis 7 gezeigt sind.
  • 9b zeigt ein Halbleiterbauelement, das nicht Gegenstand der Erfindung ist, bei dem ein Halbleiterchip 1 an einem Anschlußrahmen LF montiert ist, der keine Stützbeine für eine Chipkontaktstelle hat und bei dem ein dem Stützbein 150 entsprechender Zwischenraum 50 vor-gesehen ist. Dieser Anschlußrahmen LF kann der in 8 gezeigte sein.
  • 10a zeigt mit Hilfe von Pfeilen das Fließen der Harzschmelze in einem Gießhohlraum MC, wenn der erfindungsgemäße Anschlußrahmen LF mit den Stützbeinen für die Chipkontaktstelle und mit dem Halbleiterchip 1 entsprechend 9a in der Gießform MD angebracht ist. 10b zeigt mit Hilfe von Pfeilen das Fließen der Harzschmelze in einem Gießhohlraum MC, wenn der erfindungsgemäße Anschlußrahmen LF ohne die Stützbeine für die Chipkontaktstelle und der Halbleiterchip 1 entsprechend 9b in der Gießform angebracht sind.
  • Wenn, wie 10a zeigt, der Anschlußrahmen LF mit dem Stützbein 150 (9a) verwendet wird, fließt die Harzschmelze, die von dem Angußkanal 50a des Gießwerkzeugs MD durch einen unter dem Anschlußrahmen LF definierten Kanal P eingespritzt wird, zum Teil in den unteren Raum unter dem Anschlußrahmen LF und zum Teil auch um die Seiten des Stützbeins 150 herum, wobei sie enge Zwischenräume zwischen den Anschlüssen 44 und dem Stützbein 150 durchsetzt (siehe 9a), um den oberen Raum über dem Anschlußrahmen LF auszufüllen. Daher wird das Aufwärtsfließen des Harzes durch die Anschlüsse 4 und das Stützbein 150 etwas behindert, so daß die Harzmenge, die in den oberne Raum eingeleitet wird, geringer als diejenige ist, die in den unteren Raum eingeleitet wird. Das führt zu einer Druckdifferenz in der Harzschmelze, wodurch die Chipkontaktstelle 2 gemeinsam mit dem Halbleiterchip 1 innerhalb des Gießhohlraums MC gehoben werden kann. Da ein modernes Halbleiterbauelement vom Vielfachanschluß-Bausteintyp eine sehr kleine Dickendimension hat, die eine geringe Hohlraumhöhe verlangt, kann eine Aufwärtsverlagerung der Chipkontaktstelle 2 und des Halbleiterchips 1 in der Gießform MD dazu führen, daß die Bonddrähte 5 an der äußeren Oberfläche des Kapselungsharzes 6 freiliegen, was natürlich ein inakzeptabler Defekt des Halbleiterbauelements ist.
  • Wenn in dem Anschlußrahmen LF keine Chipkontaktstelle und kein sie tragendes Stützbein vorgesehen ist, wie das in den 9b und 10b gezeigt ist, kann das Fließen (mit den Pfeilen in 10b bezeichnet) der Harzschmelze, die durch den Angußkanal 50 in den Formhohlraum MC eingeleitet wird, im wesentlichen ungehindert erfolgen und sich gleichmäßig in dem oberen und unteren Raum verteilen, und das Gießharz füllt den Hohlraum MC unter gleichförmigem Druck, so daß keine Verlagerung der Chipkontaktstelle 2 und des Halbleiterchips 1 in dem Hohlraum MC stattfindet, wie oben erläutert wurde, wodurch die Ausbeuten der Halbleiterbauelemente gesteigert werden.
  • 11 zeigt eine andere Ausführungsform des erfindungsgemäßen Anschlußrahmens LF des Halbleiterbauelements. Der Anschlußrahmen LF dieser Ausführungsform ist grundsätzlich gleichartig wie der Anschlußrahmen LF von 5. Die Struktur dieser Ausführungsform unterscheidet sich von derjenigen in 5 dadurch, daß ihre inneren Anschlüsse 104, 105, 106 sämtlich leicht gekröpfte Bereiche 104b, 105b und 106b haben oder zweimal rechtwinklig in entgegengesetzten Richtungen an einer Position abgebogen sind, die von der Chipkontaktstelle 1 oder von dem zentralen Punkt CP um eine gleiche Distanz entfernt ist, so daß die Endbereiche 104a, 105a und 106a an unterschiedlichen radialen Positionen gemeinsam mit der Chipkontaktstelle 2 unter der Ebene des Anschlußrahmens LF liegen. Anders ausgedrückt sind die Chipkontaktstelle 2 und die sie umgebenden Bereiche der inneren Anschlüsse 104 bis 106 abgesenkt. Die flache Kröpfung der inneren Anschlüsse 104 bis 106 ist am besten aus den Seitenansichten der inneren Anschlüsse 104 bis 106 zu sehen, die unter der Draufsicht auf den Anschlußrahmen LF in 11 vorgesehen sind. Diese Absenkung dient dem Zweck, die äußeren Anschlüsse 9 nahe an die zentrale Ebene des Halbleiterchips 1 zu bringen. Die Tiefe der Absenkung kann bevorzugt gleich der halben Dicke des Halbleiterchips 1 sein, so daß der Halbleiterchip 1 innerhalb des Kapselungsharzes 6 in der Dickenrichtung zentral positioniert sein kann, auch wenn ein symmetrisches Gießwerkzeug MD verwendet wird.
  • 12 zeigt eine Ausführungsform eines Halbleiterbauelements, das nicht Gegenstand der Erfindung ist, wobei das gezeigte Halbleiterbauelement vom QFP-Typ (vom quadratischen Flachgehäusetyp) einen Halbleiterchip 61, einen Anschlußrahmen 62 beispielsweise aus 42-Legierung (Warenname) mit einer Vielzahl von geraden inneren Anschlüssen unterschiedlicher Länge, ein Wärmeausbreitungselement 63 beispielsweise aus Kupfer und ein Gießharz 64 aufweist, das den auf dem Anschlußrahmen 62 montierten Halbleiterchip 61 umkapselt. Bei dieser Ausführungsform ist der Halbleiterchip 61 von den inneren Endbereichen der inneren Anschlüsse des Anschlußrahmens 62 gehaltert, der ähnlich wie in den 7 und 8 ausgebildet ist und keine Chipkontaktstelle aufweist. Es ist ersichtlich, daß das Wärmeausbreitungselement 63 in Gestalt einer Platte in dem Umkapselungsharz 64 unterhalb des Anschlußrahmens 62 eingebettet ist, um die Wärmeableitung des Halbleiterbauelements weiter zu verbessern, die bereits durch die angegebene Konstruktion signifikant verbessert ist, bei der der Halbleiterchip 61 mit einer Reihe von Wärmeableitungsbahnen durch die Vielzahl von inneren Anschlüssen versehen ist. Das Wärmeausbreitungselement 63 kann von jedem bekannten Typ sein und kann an seinen vier Ecken von Stützbeinen 65 abgestützt sein, die das Wärmeausbreitungselement 63 aus derselben Ebene wie der Anschlußrahmen 62 hängend tragen.
  • 13 zeigt eine andere Ausführungsform des Halbleiterbauelements, das nicht Gegenstand der Erfindung ist, wobei das gezeigte Halbleiterbauelement vom QFP-Typ folgendes aufweist: einen Halbleiterchip 71, einen Anschlußrahmen 72 etwa aus 42-Legierung (Warenname) mit einer Vielzahl von gekröpften inneren Anschlüssen verschiedener Länge, ein Wärmeausbreitungselement 73 aus Kupfer und ein Gießharz 74, das den Halbleiterchip 71 und den Anschlußrahmen 73 einkapselt. Bei dieser Ausführungsform ist der Halbleiterchip 71 von den inneren Endbereichen der inneren Anschlüsse des Anschlußrahmens 72 abgestützt, der einen gleichartigen Aufbau wie in 11 hat, wobei keine Chipkontaktstelle vorgesehen ist und die inneren Enden der inneren Anschlüsse bei 72a gekröpft sind, so daß sie um den Halbleiterchip 71 herum eine Absenkung definieren. Es ist ersichtlich, daß das Wärmeausbreitungselement 73 mit Stützbeinen 75 in dem Kapselungsharz 74 eingebettet ist, um dadurch die Wärmeableitung des Halbleiterbauelements weiter zu verbessern, die bereits durch die Struktur der Erfindung bedeutend verbessert ist, bei der der Halbleiterchip 71 mit einer Reihe von Wärmeleitungsbahnen durch die Vielzahl von inneren Anschlüssen versehen ist.
  • 14 zeigt eine noch weitere Ausführungsform eines Halbleiterbauelements, das nicht Gegenstand der Erfindung ist, wobei das gezeigte Halbleiterbauelement vom QFP-Typ folgendes aufweist: einen Halbleiterchip 81, einen Anschlußrahmen 82 beispielsweise aus 42-Legierung (Warenname) mit einer Vielzahl von gekröpften inneren Anschlüssen unterschiedlicher Länge, ein Wärmeausbreitungselement 83 aus Kupfer und ein Gießharz 84, das den Halbleiterchip 81 und den Anschlußrahmen 82 umkapselt. Bei dieser Ausführungsform ist der Halbleiterchip 81 von den inneren Endbereichen der inneren Anschlüsse des Anschlußrahmens 82 abgestützt, der ähnliche Struktur wie in 11 hat, wobei keine Chipkontaktstelle vorgesehen ist und die inneren Enden der inneren Anschlüsse bei 82a gekröpft sind, um eine Absenkung um den Halbleiterchip 81 herum zu definieren. Ein Wärmeausbreitungselement 83, das von Stützstiften 85 abgestützt ist, ist in dem Umkapselungsharz 84 unter dem Anschlußrahmen 82 eingebettet, um die Wärmeableitung des Halbleiterbauelements weiter zu verbessern, die durch die Struktur der Erfindung bereits signifikant verbessert ist, bei der der Halbleiterchip 81 mit einer gorßen Anzahl von Wärmeleitbahnen durch die inneren Anschlüsse versehen ist, die sich tief unter den Halbleiterchip 81 erstrecken. Bei dieser Ausführungsform hat das Wärmeausbreitungselement 83 einen Wärmeblock 83a, dessen eine Oberfläche an der Unterseite des Kapselungsharzes 84 nach außen freiliegt, so daß die Wärmeableitung des Halbleiterbauelements noch weiter verbessert ist.
  • Wie beschrieben wurde, umfaßt das Halbleiterbauelement, das nicht Gegenstand der Erfindung ist, einen Halbleiterchip, eine Vielzahl von Anschlüssen mit ersten inneren Anschlüssen und zweiten inneren Anschlüssen, die von einem zentralen Punkt des Halbleiterchips im wesentlichen radial ausgehen, elektrische Zuleitungen, die den Halbleiterchip elektrisch mit den inneren Anschlüssen verbinden, und ein Umkapselungsharz zum Umkapseln des Halbleiterchips, der elektrischen Zuleitungen und der inneren Anschlüsse. Jeder erste innere Anschluß hat ein erstes inneres Ende, das in der Nähe des zentralen Punkts liegt, und jeder zweite innere Anschluß hat ein zweites inneres Ende, das von dem zentralen Punkt weiter entfernt als das erste innere Ende ist; und die ersten und die zweiten inneren Anschlüsse sind im wesentlichen alternierend angeordnet. Die Anordnung ist also derart, daß sich wenigstens einige der inneren Anschlüsse unter den Halbleiterchip erstrecken und Wärmeleitungsbahnen bilden. Somit kann ein Halbleiterbauelement erhalten werden, in dem irgendein Halbleiterchip unterschiedlicher Gestalt und Größe an demselben universellen Anschlußrahmen montiert ist, ohne eine wesentliche Änderung der Montagetechnik zu erfordern, und auch die Wärmeableitung wird dabei verbessert.. Außerdem eignet sich der Anschlußrahmen der Erfindung besonders zur Fertigung des Halbleiterbauelements und kann mit einem Stanzverfahren hergestellt werden, das billiger als ein Ätzverfahren ist.

Claims (8)

  1. Anschlußrahmen, mit – einem Rahmen (LF); und – einer Vielzahl von Anschlüssen (4), die von dem Rahmen (LF) gehaltert sind und erste innere Anschlüsse (4a), zweite innere Anschlüsse (4b) und dritte innere Anschlüsse (4c) aufweisen, die sich radial im wesentlichen zu einem zentralen Punkt (CP) des Rahmens erstrecken, wobei jeder erste innere Anschluß (4a) ein erstes inneres Ende (15a), jeder zweite innere Anschluß (4b) ein zweites inneres Ende (15b) und jeder dritte innere Anschluß (4c) ein drittes inneres Ende (15c) hat und die ersten, zweiten und dritten inneren Anschlüsse (4a, 4b, 4c) zyklisch angeordnet sind, und das erste innere Ende (15a) in der Nähe des zentralen Punkts (CP) liegt, das zweite innere Ende (15b) von dem zentralen Punkt (CP) weiter als das erste innere Ende (15a) entfernt ist, und das dritte innere Ende (15c) von dem zentralen Punkt (CP) weiter als das zweite innere Ende (15b) entfernt ist, so daß zwischen den inneren Anschlüssen (4) jeweils ein erforderlicher Zwischenraum beibehalten wird, und wobei der Anschlussrahmen ferner eine Chipkontaktstelle (2) zum Abstützen eines Halbleiterchips (1) aufweist, die innerhalb des Rahmens (LF) und der Innenseite der ersten inneren Enden (15a) angeordnet ist und über zwischen dem Rahmen (LF) und der Chipkontaktstelle (2) angeordnete Stützbeine (11) abgestützt wird.
  2. Anschlußrahmen nach Anspruch 1, wobei die Chipkontaktstelle (2) in einer Ebene liegt, die sich von der Ebene unterscheidet, in der die inneren Anschlüsse (4a, 4b, 4c) liegen.
  3. Anschlußrahmen nach Anspruch 1 oder 2, wobei die inneren Anschlüsse (4a, 4b, 4c) derart ausgeführt sind, dass sie zumindest teilweise in einer Überlappungsbeziehung mit einem auf der Chipkontaktstelle (2) abgestützten Halbleiterchip (1) stehen können.
  4. Anschlußrahmen nach einem der Ansprüche 1 bis 3, wobei wenigstens einer der inneren Anschlüsse (4a, 4b, 4e) entfernt ist, um ein gleichmäßiges Fließen von geschmolzenem Umkapselungsharz (6) zuzulassen.
  5. Anschlußrahmen nach einem der Ansprüche 1 bis 4, wobei die inneren Anschlüsse (4a, 4b, 4c) gekröpft sind, um innere Abschnitte der inneren Anschlüsse zu bilden, die in einer Ebene liegen, die parallel zu der den Rahmen enthaltenden Ebene, aber davon verschieden ist.
  6. Anschlußrahmen nach einem der Ansprüche 1 bis 5, wobei auf der Chipkontaktstelle (2) eine Schicht eines elektrisch isolierenden Bondmittels (3) angebracht ist, über welche ein Halbleiterchip (1a) zuhalten ist.
  7. Anschlußrahmen nach Anspruch 6, wobei das Bondmittel (3) ein guter Wärmeleiter ist.
  8. Anschlußrahmen nach einem der Ansprüche 1 bis 7, wobei ein elektrisch isolierender guter Wärmeleiter (7, 8) auf den inneren Anschlüssen (4) und/oder auf der Chipkontaktstelle (2) angeordnet ist.
DE1997108002 1996-03-22 1997-02-27 Anschlußrahmen für Halbleiterbauelement Expired - Fee Related DE19708002B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6622096A JPH09260575A (ja) 1996-03-22 1996-03-22 半導体装置及びリードフレーム
JP8-066220 1996-03-22

Publications (2)

Publication Number Publication Date
DE19708002A1 DE19708002A1 (de) 1997-09-25
DE19708002B4 true DE19708002B4 (de) 2004-09-16

Family

ID=13309542

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997108002 Expired - Fee Related DE19708002B4 (de) 1996-03-22 1997-02-27 Anschlußrahmen für Halbleiterbauelement

Country Status (6)

Country Link
US (1) US5753977A (de)
JP (1) JPH09260575A (de)
KR (1) KR970067820A (de)
CN (1) CN1154184C (de)
DE (1) DE19708002B4 (de)
TW (1) TW362267B (de)

Families Citing this family (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3012816B2 (ja) * 1996-10-22 2000-02-28 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
KR20040045045A (ko) * 1996-12-26 2004-05-31 가부시키가이샤 히타치세이사쿠쇼 반도체장치
US6692989B2 (en) * 1999-10-20 2004-02-17 Renesas Technology Corporation Plastic molded type semiconductor device and fabrication process thereof
US6861735B2 (en) * 1997-06-27 2005-03-01 Matsushita Electric Industrial Co., Ltd. Resin molded type semiconductor device and a method of manufacturing the same
US7030474B1 (en) 1998-06-24 2006-04-18 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7005326B1 (en) 1998-06-24 2006-02-28 Amkor Technology, Inc. Method of making an integrated circuit package
US7071541B1 (en) 1998-06-24 2006-07-04 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6893900B1 (en) 1998-06-24 2005-05-17 Amkor Technology, Inc. Method of making an integrated circuit package
US7112474B1 (en) 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
JP2000058735A (ja) * 1998-08-07 2000-02-25 Hitachi Ltd リードフレーム、半導体装置及び半導体装置の製造方法
US6448633B1 (en) 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
US6211565B1 (en) 1999-04-29 2001-04-03 Winbond Electronics Corporation Apparatus for preventing electrostatic discharge in an integrated circuit
KR20010037247A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100379089B1 (ko) 1999-10-15 2003-04-08 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
KR100403142B1 (ko) 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
US6639308B1 (en) 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US6278175B1 (en) * 2000-01-21 2001-08-21 Micron Technology, Inc. Leadframe alteration to direct compound flow into package
KR100583494B1 (ko) 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
IT1317559B1 (it) * 2000-05-23 2003-07-09 St Microelectronics Srl Telaio di supporto per chip avente interconnessioni a bassa resistenza.
KR20020058209A (ko) 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
US6967395B1 (en) 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
KR100393448B1 (ko) 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US7064009B1 (en) 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7045883B1 (en) 2001-04-04 2006-05-16 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
DE10146306A1 (de) * 2001-09-19 2003-01-02 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US7485952B1 (en) 2001-09-19 2009-02-03 Amkor Technology, Inc. Drop resistant bumpers for fully molded memory cards
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6927483B1 (en) 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7001799B1 (en) 2003-03-13 2006-02-21 Amkor Technology, Inc. Method of making a leadframe for semiconductor devices
US6879034B1 (en) 2003-05-01 2005-04-12 Amkor Technology, Inc. Semiconductor package including low temperature co-fired ceramic substrate
US7095103B1 (en) 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
US7008825B1 (en) 2003-05-27 2006-03-07 Amkor Technology, Inc. Leadframe strip having enhanced testability
US6897550B1 (en) 2003-06-11 2005-05-24 Amkor Technology, Inc. Fully-molded leadframe stand-off feature
US7245007B1 (en) 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US6921967B2 (en) 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US7138707B1 (en) 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
US7144517B1 (en) 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7211879B1 (en) 2003-11-12 2007-05-01 Amkor Technology, Inc. Semiconductor package with chamfered corners and method of manufacturing the same
US7057268B1 (en) 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7091594B1 (en) 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
US7202554B1 (en) 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
JP2006066008A (ja) * 2004-08-30 2006-03-09 Hitachi Global Storage Technologies Netherlands Bv 磁気ディスクおよび磁気ディスクの製造方法
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
WO2008114374A1 (ja) * 2007-03-19 2008-09-25 Renesas Technology Corp. 半導体装置及びその製造方法
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
TW200950045A (en) * 2008-05-30 2009-12-01 Powertech Technology Inc Lead frame package structure and manufacturing method thereof
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
CN102522375B (zh) * 2008-07-30 2015-04-08 三洋电机株式会社 半导体装置、半导体装置的制造方法及引线框
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US8450841B2 (en) * 2011-08-01 2013-05-28 Freescale Semiconductor, Inc. Bonded wire semiconductor device
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63306648A (ja) * 1987-06-08 1988-12-14 Shinko Electric Ind Co Ltd 半導体装置用リ−ドフレ−ムとその製造方法
EP0320997A2 (de) * 1987-12-17 1989-06-21 Kabushiki Kaisha Toshiba Halbleiteranordnung mit einem Leiterrahmen
DE3913221A1 (de) * 1988-04-22 1989-11-02 Mitsubishi Electric Corp Halbleiteranordnung
JPH0228966A (ja) * 1988-07-19 1990-01-31 Seiko Epson Corp 半導体装置
JPH03283648A (ja) * 1990-03-30 1991-12-13 Nec Corp 樹脂封止型半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5524479A (en) * 1978-08-09 1980-02-21 Nec Corp Semiconductor
JPS6414942A (en) * 1987-07-08 1989-01-19 Mitsubishi Electric Corp Resin sealed semiconductor integrated circuit device
JP2602076B2 (ja) * 1988-09-08 1997-04-23 三菱電機株式会社 半導体装置用リードフレーム
JPH03280560A (ja) * 1990-03-29 1991-12-11 Nec Ic Microcomput Syst Ltd 半導体装置
JPH07235564A (ja) * 1993-12-27 1995-09-05 Toshiba Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63306648A (ja) * 1987-06-08 1988-12-14 Shinko Electric Ind Co Ltd 半導体装置用リ−ドフレ−ムとその製造方法
EP0320997A2 (de) * 1987-12-17 1989-06-21 Kabushiki Kaisha Toshiba Halbleiteranordnung mit einem Leiterrahmen
DE3913221A1 (de) * 1988-04-22 1989-11-02 Mitsubishi Electric Corp Halbleiteranordnung
JPH0228966A (ja) * 1988-07-19 1990-01-31 Seiko Epson Corp 半導体装置
JPH03283648A (ja) * 1990-03-30 1991-12-13 Nec Corp 樹脂封止型半導体装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 4-207062 A In: Patent Abstracts of Japan *
JP 6-37238 A In: Patent Abstracts of Japan *

Also Published As

Publication number Publication date
JPH09260575A (ja) 1997-10-03
TW362267B (en) 1999-06-21
US5753977A (en) 1998-05-19
CN1162193A (zh) 1997-10-15
CN1154184C (zh) 2004-06-16
DE19708002A1 (de) 1997-09-25
KR970067820A (de) 1997-10-13

Similar Documents

Publication Publication Date Title
DE19708002B4 (de) Anschlußrahmen für Halbleiterbauelement
DE69737588T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE69430513T2 (de) Harzvergossenes Halbleiterbauteil und dessen Herstellungsverfahren
DE102005050330B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE69224343T2 (de) Halbleiteranordnung mit Kühlerstruktur und Verfahren zur Herstellung
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE69838310T2 (de) Halbleitervorrichtung mit J-förmig gebogenen Aussenleitern
DE3787671T2 (de) Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte.
DE2931449C2 (de)
DE68927295T2 (de) Kunstharzversiegeltes halbleiterbauelement
DE69932268T2 (de) Halbleiteranordnung aus vergossenem Kunststoff und Verfahren zu Ihrer Herstellung
DE69534483T2 (de) Leiterrahmen und Halbleiterbauelement
DE102009055691B4 (de) Leistungshalbleitermodul
DE69525420T2 (de) In Harz eingegossenes Halbleiterbauelement mit Kühlteil und Verfahren zu seiner Herstellung
DE10229692A1 (de) Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren
DE10223035A1 (de) Elektronisches Bauteil mit Hohlraumgehäuse, insbesondere Hochfrequenz-Leistungsmodul
DE4337675A1 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE112006003036T5 (de) Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung
DE112014006653B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE102014221443B4 (de) Elektronikbauteil und Verfahren zur Herstellung von Elektronikbauteilen
DE4230187A1 (de) Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
DE102017202345A1 (de) Leiterrahmen, halbleitergehäuse, das einen leiterrahmen umfasst, und verfahren zum bilden eines halbleitergehäuses
DE10232788A1 (de) Elektronisches Bauteil mit einem Halbleiterchip
EP1595287B1 (de) Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee