DE19708002A1 - Halbleiterbauelement und Anschlußrahmen dafür - Google Patents

Halbleiterbauelement und Anschlußrahmen dafür

Info

Publication number
DE19708002A1
DE19708002A1 DE1997108002 DE19708002A DE19708002A1 DE 19708002 A1 DE19708002 A1 DE 19708002A1 DE 1997108002 DE1997108002 DE 1997108002 DE 19708002 A DE19708002 A DE 19708002A DE 19708002 A1 DE19708002 A1 DE 19708002A1
Authority
DE
Germany
Prior art keywords
connections
semiconductor chip
semiconductor
chip
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1997108002
Other languages
English (en)
Other versions
DE19708002B4 (de
Inventor
Kenichi Kusaka
Yoshiharu Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19708002A1 publication Critical patent/DE19708002A1/de
Application granted granted Critical
Publication of DE19708002B4 publication Critical patent/DE19708002B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29005Structure
    • H01L2224/29007Layer connector smaller than the underlying bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • H01L2224/32012Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01076Osmium [Os]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

Die Erfindung betrifft ein harzgekapseltes Halbleiterbau­ element und einen Anschlußrahmen für ein harzgekapseltes Halbleiterbauelement, der die Montage von Halbleiterchips verschiedener Größen auf einem universellen Anschlußrahmen ermöglicht, ohne daß das Montageverfahren erheblich geändert werden muß, und der die Wärmeableitung verbessert.
Fig. 15a ist eine schematische Draufsicht auf ein herkömm­ liches Halbleiterbauelement, Fig. 15b ist ein Schnitt ent­ lang der Linie A-A′ von Fig. 15a, Fig. 16 ist eine Drauf­ sicht auf einen Anschlußrahmen mit 100 Anschlußbeinen zur Verwendung in einem herkömmlichen Halbleiterbauelement, und Fig. 17 ist eine Teildarstellung von Fig. 16. In den Fig. 15 bis 17 bedeutet 1 einen Halbleiterchip, 2 ist eine Chipkon­ taktstelle, 3 ist ein Bondmittel, 4 sind innere Anschlüsse, 5 sind Metalldrähte, und 6 ist Gießharz. Wie diese Figuren zeigen, hat bei dem herkömmlichen Halbleiterbauelement und dem dafür verwendeten Anschlußrahmen die Chipkontaktstelle 2 Dimensionen, die der Größe des Halbleiterchips 1 entspre­ chen, so daß der Anschlußrahmen für den jeweils verwendeten Halbleiterchip 1 präpariert ist. Mit anderen Worten heißt das, daß bei dem herkömmlichen harzgekapselten Halbleiter­ bauelement viele Anschlußrahmen für Halbleiterchips unter­ schiedlicher Größe auf einer Entsprechungsgrundlage von eins zu eins präpariert werden müssen.
Bei der herkömmlichen Technik muß daher die Zahl der An­ schlußrahmen-Bauarten, die zum Herstellen der Halbleiter­ bauelemente zu fertigen sind, gleich der Zahl von Arten von Halbleiterchips sein. Der Anschlußrahmen muß also nach dem teuren Ätzverfahren hergestellt werden, und das kosten­ günstige Stanzverfahren kann nicht angewandt werden, was zu einer Erhöhung der Fertigungskosten führt.
Es ist zwar denkbar, den Anschlußrahmen in einer langen Schleifenkonfiguration anzuordnen, so daß eine Art von Anschlußrahmen universell mit einer Vielzahl von Arten von Halbleiterchips verschiedener Größe verwendet werden kann, das ist jedoch im Hinblick auf das Drahtbondverfahren und das Gießverfahren derzeit schwer auf zufriedenstellende Weise zu erreichen. Außerdem ist es bei dem herkömmlichen Bauelement zur Verbesserung der Wärmeableitung häufig notwendig, ein Wärmeausbreitungselement oder dergleichen einzubauen, was ebenfalls zu einer Kostenerhöhung führt, weil die in dem Halbleiterchip erzeugte Wärme durch eine relativ dicke Schicht oder einen dicken Querschnitt des Kapselungsharzes geleitet werden muß, das schlechte Wärme­ leitfähigkeit hat.
Bei der herkömmlichen Technik kann daher eine Art von An­ schlußrahmen nur zur Montage von einer Art von Halbleiter­ chip derselben Größe verwendet werden. Deshalb und weil die Größe von Halbleiterchips je nach ihrer Funktion von einem Chip zum nächsten verschieden ist, wird der Anschlußrahmen für jeden speziellen Halbleiterchip und im wesentlichen nur für diesen entworfen. Daher wird der Anschlußrahmen bisher nur nach dem teuren Ätzverfahren hergestellt, und es ist bisher nicht möglich, den Preis des Halbleiterbauelements zu senken.
Die JP-OS 2-28966 zeigt ein Beispiel einer herkömmlichen Technik zum Herstellen eines gemeinsamen Anschlußrahmens für verschiedene Arten von Halbleiterchips mit dem Ziel, eine Art von Anschlußrahmen universell an verschiedene Halblei­ terchiparten anzupassen, wobei eine herkömmliche Chipkon­ taktstelle entfällt und der Halbleiterchip mit einem Bond­ mittel mit den inneren Anschlüssen des Anschlußrahmens kon­ taktiert wird, wobei zwischen dem Chip und den Anschlüssen ein geringer Abstand vorhanden ist, um eine Abstützung für den Halbleiterchip während der Fertigung zu bilden. Da je­ doch die Einschränkung der Anschlußrahmenherstellung durch Stanzen bei dieser vorgeschlagenen Technik nicht berück­ sichtigt wird, ist der Bereich, in dem der Anschlußrahmen allgemein verwendbar ist, eng und beschränkt, und der prak­ tische Anwendungsbereich ist begrenzt. Anders ausgedrückt ist die in der JP-OS 2-28966 angegebene Technik insofern nachteilig, als dann, wenn die Zahl der Anschlußbeine, die durch Drahtbonden mit dem Halbleiterchip zu kontaktieren ist, groß ist und die Chipkontaktstellen nur 150 µm bis 100 µm groß sind und der Halbleiterchip klein ist, die inneren Enden der Anschlüsse zu eng beieinander liegen, um richtig um den Halbleiterchip herum angeordnet zu sein, und es ist eventuell nicht möglich, die vordersten Enden der An­ schlüsse innerhalb der Kontur des Halbleiterchips anzuordnen und die inneren Anschlüsse direkt mit dem Halbleiterchip in Kontakt zu bringen.
Die Aufgabe der vorliegenden Erfindung ist daher die Bereit­ stellung eines Halbleiterbauelements, das die oben erläu­ terten Nachteile des herkömmlichen Bauelements nicht auf­ weist, sowie die Bereitstellung eines Anschlußrahmens für ein Halbleiterbauelement, der die genannten Nachteile des herkömmlichen Anschlußrahmens nicht aufweist.
Ein Vorteil der Erfindung ist dabei die Bereitstellung eines Halbleiterbauelements, bei dem Halbleiterchips unterschied­ licher Form und Größe auf demselben universellen Anschluß­ rahmen montierbar sind, ohne daß eine wesentliche Änderung der Montagetechnik vorzunehmen ist, und bei dem die Wärme­ ableitung verbessert ist.
Ein weiterer Vorteil der Erfindung ist die Bereitstellung eines Anschlußrahmens, der universell zur Montage von vielen unterschiedlichen Größen von Halbleiterchips verwendbar ist und der besonders nützlich bei der Herstellung des Halblei­ terbauelements ist und nach dem Stanzverfahren herstellbar ist, das billiger als das Ätzverfahren ist.
Im Hinblick auf die vorgenannte Aufgabe wird durch die Erfindung ein Halbleiterbauelement angegeben, das folgendes aufweist: einen Halbleiterchip, eine Vielzahl von Anschlüs­ sen, die erste innere Anschlüsse und zweite innere An­ schlüsse umfassen, die sich von einem zentralen Punkt des Halbleiterchips im wesentlichen radial erstrecken, elek­ trische Zuleitungen, die den Halbleiterchip elektrisch mit den inneren Anschlüssen verbinden, und ein Umkapselungsharz zum Umkapseln des Halbleiterchips, der elektrischen Zulei­ tungen und der inneren Anschlüsse. Jeder der ersten inneren Anschlüsse hat ein erstes inneres Ende, das in der Nähe des zentralen Punkts positioniert ist, und jeder der zweiten inneren Anschlüsse hat ein zweites inneres Ende, das von dem zentralen Punkt weiter entfernt als das erste innere Ende positioniert ist; und die ersten und zweiten inneren An­ schlüsse sind im wesentlichen alternierend angeordnet. Daher ist die Anordnung so ausgelegt, daß wenigstens einige der inneren Anschlüsse unter dem Halbleiterchip verlaufen und Wärmeleitungspfade bilden.
Der Halbleiterchip kann nur mit den ersten inneren Anschlüs­ sen in einer Überlappungsbeziehung sein, oder der Halblei­ terchip kann nur mit den ersten und zweiten inneren An­ schlüssen in einer Überlappungsbeziehung sein.
Die inneren Anschlüsse können dritte innere Anschlüsse aufweisen, die jeweils ein drittes inneres Ende haben, das von dem zentralen Punkt noch weiter als das zweite innere Ende entfernt positioniert ist, und der Halbleiterchip ist in einer Überlappungsbeziehung mit den ersten, zweiten und dritten inneren Anschlüssen.
Das Halbleiterbauelement kann ferner einen elektrisch iso­ lierenden guten Wärmeleiter aufweisen, der zwischen dem Halbleiterchip und den inneren Anschlüssen angeordnet ist. Das Halbleiterbauelement kann außerdem ein Wärmeausbrei­ tungselement aufweisen, das in dem Umkapselungsharz ange­ ordnet ist.
Der Anschlußrahmen der Erfindung weist einen Rahmen sowie eine Vielzahl von Anschlüssen auf, die von dem Rahmen ge­ haltert sind und die erste innere Anschlüsse und zweite innere Anschlüsse umfassen, die sich im wesentlichen radial zu einem zentralen Punkt des Rahmens erstrecken. Jeder erste innere Anschluß hat ein erstes inneres Ende, das in der Nähe des zentralen Punkts positioniert ist, jeder zweite innere Anschluß hat ein zweites inneres Ende, das von dem zentralen Punkt weiter entfernt positioniert ist als das erste innere Ende, und die ersten und zweiten inneren Anschlüsse sind im wesentlichen alternierend angeordnet, so daß der Anschluß­ rahmen universell anwendbar ist, um darauf Halbleiterchips mit unterschiedlichen äußeren Dimensionen zu montieren, und ein erforderlicher Spielraum zwischen den Anschlüssen bei­ behalten wird.
Die Anschlüsse können dritte innere Anschlüsse aufweisen, die jeweils ein drittes inneres Ende haben, das von dem zentralen Punkt weiter entfernt als das zweite innere Ende positioniert ist.
Die zweiten inneren Anschlüsse können jeweils zwischen den ersten inneren Anschlüssen angeordnet sein, und die dritten inneren Anschlüsse können jeweils zwischen den ersten und zweiten inneren Anschlüssen angeordnet sein.
Der Anschlußrahmen kann ferner eine Chipkontaktstelle, die innerhalb des Rahmens und an der Innenseite der ersten inne­ ren Enden angeordnet ist, und ein Stützbein aufweisen, das zwischen dem Rahmen und der Chipkontaktstelle zur Abstützung der Chipkontaktstelle verbunden ist. Die Chipkontaktstelle kann oberhalb einer die inneren Anschlüsse aufweisenden Ebene angeordnet sein.
Wenigstens einer der inneren Anschlüsse kann entfernt sein, um ein gleichmäßiges Fließen von geschmolzenem Umkapselungs­ harz zu ermöglichen.
Die inneren Anschlüsse können mit einer Kröpfung abgebogen sein, um innere Abschnitte der inneren Anschlüsse zu bilden, die in einer Ebene liegen, die zu der den Rahmen aufweisen­ den Ebene parallel, aber davon verschieden ist.
Die Erfindung wird nachstehend auch hinsichtlich weiterer Merkmale und Vorteile anhand der Beschreibung von Ausfüh­ rungsbeispielen und unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Die Zeichnungen zeigen in:
Fig. 1a eine schematische Draufsicht auf das Halbleiter­ bauelement der ersten Ausführungsform der Er­ findung;
Fig. 1b einen Schnitt entlang der Linie A-A′ von Fig. 1a;
Fig. 2a bis 2c schematische Draufsichten auf verschiedene Modifikationen des Halbleiterbauelements der ersten Ausführungsform der Erfindung;
Fig. 2d bis 2f Schnitte entlang den Linien A-A′ der Fig. 2a bis 2c;
Fig. 3a eine schematische Draufsicht auf das Halbleiter­ bauelement der zweiten Ausführungsform der Erfindung;
Fig. 3b einen seitlichen Schnitt entlang der Linie A-A′ von Fig. 3a;
Fig. 4a eine schematische Draufsicht auf das Halbleiter­ bauelement der dritten Ausführungsform der Erfindung;
Fig. 4b einen seitlichen Schnitt entlang der Linie A-A′ von Fig. 3a;
Fig. 5 eine vergrößerte Teilansicht des Anschlußrahmens der Erfindung;
Fig. 6 eine vergrößerte Teilansicht eines anderen An­ schlußrahmens der Erfindung;
Fig. 7 eine vergrößerte Teilansicht eines weiteren An­ schlußrahmens der Erfindung;
Fig. 8 eine vergrößerte Teilansicht noch eines anderen Anschlußrahmens der Erfindung;
Fig. 9a eine vergrößerte Teilansicht eines anderen Anschlußrahmens der Erfindung;
Fig. 9b eine vergrößerte Teilansicht noch eines anderen Anschlußrahmens der Erfindung;
Fig. 10a einen seitlichen Schnitt zur Verdeutlichung des Fließwegs des Gießharzes während des Gießens mit einem Stützbein für die Chipkontaktstelle;
Fig. 10b einen seitlichen Schnitt zur Verdeutlichung des Fließwegs des Gießharzes während des Gießens ohne Stützbein für die Chipkontaktstelle;
Fig. 11 eine vergrößerte schematische Teilansicht des Anschlußrahmens der Ausführungsform der Erfin­ dung, wobei die Seitenabschnitte der Anschlüsse gezeigt sind;
Fig. 12 eine schematische Seitenansicht des Halbleiter­ bauelements einer anderen Ausführungsform der Erfindung;
Fig. 13 eine schematische Seitenansicht des Halblei­ terbauelements einer weiteren Ausführungsform der Erfindung;
Fig. 14 eine schematische Seitenansicht des Halbleiter­ bauelements noch einer anderen Ausführungsform der Erfindung;
Fig. 15a eine schematische Draufsicht auf ein herkömmlich ausgebildetes Halbleiterbauelement;
Fig. 15b einen seitlichen Schnitt entlang der Linie A-A′ von Fig. 15a;
Fig. 16 eine Draufsicht auf einen herkömmlichen Anschluß­ rahmen; und
Fig. 17 eine Teildarstellung des in Fig. 16 gezeigten herkömmlichen Anschlußrahmens.
Erste Ausführungsform
Wie die Fig. 1a und 1b sowie die Fig. 2a bis 2f zeigen, weist das Halbleiterbauelement einen Halbleiterchip 1 auf, der auf einem Anschlußrahmen LF montiert ist, der eine Vielzahl Anschlüsse L hat. Die Anschlüsse L umfassen innere Anschlüsse 4 und äußere Anschlüsse 9, und die inneren Anschlüsse 4 umfassen erste innere Anschlüsse 4a, zweite innere Anschlüsse 4b und dritte innere Anschlüsse 4c, die jeweils von einem zentralen Punkt CP des Rahmens F im wesentlichen radial verlaufen (siehe Fig. 5). Der Anschluß­ rahmen LF weist außerdem eine zentral angeordnete quadra­ tische Chipkontaktstelle 2 auf, die Stützbeine 2a hat. Das Halbleiterbauelement umfaßt ferner elektrische Zuleitungen 5 wie etwa Bonddrähte, die den Halbleiterchip 1 mit den inne­ ren Anschlüssen 4 elektrisch verbinden, sowie ein Umkapse­ lungsharz 6 zum Umkapseln des Halbleiterchips 1, der elek­ trischen Zuleitungen 5 und der inneren Anschlüsse 4.
Jeder erste innere Anschluß 4a hat ein erstes inneres Ende 15a, das nahe dem zentralen Punkt CP des Anschlußrahmens LF oder des Halbleiterchips 1 positioniert ist. Jeder zweite innere Anschluß 4b hat ein zweites inneres Ende 15b, das von dem zentralen Punkt CP weiter entfernt positioniert ist als das erste innere Ende 15a, und jeder dritte innere Anschluß 4c hat ein drittes inneres Ende 15c, das von dem zentralen Punkt CP am weitesten entfernt ist. Es ist ersichtlich, daß die ersten, zweiten und dritten inneren Anschlüsse im we­ sentlichen abwechselnd aufeinanderfolgend bzw. alternierend angeordnet sind, so daß zwischen den jeweiligen inneren Anschlüssen 4 ein erforderlicher Spielraum beibehalten wird.
Der in den Fig. 1a und 1b gezeigte Halbleiterchip 1 kann eine erste Größe haben, und die Chipkontaktstelle 2 ist im Vergleich zu dem Halbleiterchip 1 möglichst klein ausgebil­ det und kann eine Seitenlänge von 2 mm bis 3 mm haben, so daß die inneren Enden der inneren Anschlüsse 4 unter dem Halbleiterchip 1 positioniert sein können. Wie Fig. 1b am besten zeigt, ist die Chipkontaktstelle 2 in einer Ebene positioniert, die in der Größenordnung von 100 µm über der Ebene der inneren Anschlüsse 4 liegt, so daß sie nicht in derselben Ebene liegen.
Bei dieser Ausführungsform hat die kleine Chipkontaktstelle 2 quadratische Form, und die inneren Anschlüsse 4 umfassen innere Anschlüsse 4a der ersten Art, deren innere Enden 15a nahe an der Chipkontaktstelle 2 liegen und sie umgeben. Es ist ersichtlich, daß die inneren Enden 15a auf einer Schlei­ fe oder einem Kreis angeordnet sind, dessen Mittelpunkt mit dem Mittelpunkt der Chipkontaktstelle 2 koinzident ist. Die inneren Anschlüsse 4 weisen außerdem innere Anschlüsse 4b der zweiten Art auf, die zwischen den ersten inneren An­ schlüssen 4a positioniert sind und deren innere Enden 15a entlang einer größeren Schleife angeordnet sind, der mit der ersten Schleife konzentrisch ist. Die inneren Anschlüsse 4 umfassen ferner dritte innere Anschlüsse 4c, die zwischen den ersten inneren Anschlüssen 15a und den zweiten inneren Anschlüssen 15b positioniert sind und deren innere Enden 15c weit entfernt von der Chipkontaktstelle 2 so positioniert sind, daß sie die zweite Schleife konzentrisch umgeben.
Bei der in den Fig. 2c und 2f gezeigten Ausführungsform ist der Halbleiterchip 1a von Standardgröße auf dem Anschluß­ rahmen LF montiert. Bei der Herstellung wird der Halblei­ terchip 1a mittels einer Schicht eines elektrisch isolie­ renden Bondmittels 3 angebracht und von der erhabenen Chip­ kontaktstelle 2 abgestützt. In dem fertigen Halbleiterbau­ element sind die relativ kleinen Zwischenräume zwischen der unteren Oberfläche des Halbleiterchips 1a und den inneren Anschlüssen 4a, 4b und 4c mit der Schicht des ausgehärteten Umkapselungsharzes ausgefüllt. Erforderlichenfalls kann der Halbleiterchip 1a durch die Bonddrähte 5 mit sämtlichen ersten inneren Anschlüssen 4a, zweiten inneren Anschlüssen 4b und dritten inneren Anschlüssen 4c elektrisch verbunden sein. Somit befindet sich der Halbleiterchip 1a in einer Überlappungsbeziehung relativ zu sämtlichen ersten, zweiten und dritten inneren Anschlüssen 4a, 4b und 4c.
Wenn jedoch, wie die Fig. 1a, 1b, 2b und 2e zeigen, ein Halbleiterchip 1b mittlerer Größe zu montieren ist, kann der Halbleiterchip 1b durch die Bonddrähte 5 nur mit den ersten und den zweiten inneren Anschlüssen 4a und 4b unter Aus­ schluß der dritten inneren Anschlüsse 4c elektrisch ver­ bunden werden, so daß eine elektrische Verbindung nach außen über die Anschlüsse 4 hergestellt wird. Bei diesem Beispiel ist der Halbleiterchip 1b nur in bezug auf die ersten und die zweiten inneren Anschlüsse 4a und 4b in einer Überlap­ pungsbeziehung.
Wenn, wie die Fig. 2a und 2b zeigen, ein Halbleiterchip 1c der kleinsten Größe zu montieren ist, können nur die ersten inneren Anschlüsse 4a mit dem Halbleiterchip 1 durch die Bonddrähte 5 zur äußeren elektrischen Verbindung elektrisch verbunden werden. Bei diesem Beispiel befindet sich der Halbleiterchip 1c nur mit den ersten inneren Anschlüssen 4a in einer Überlappungsbeziehung.
Im vorliegenden Fall kann also auch bei unterschiedlich gro­ ßen Halbleiterchips 1, beispielsweise den Halbleiterchips 1a, 1b und 1c, derselbe universelle Anschlußrahmen LF ver­ wendet werden, um darauf diese Halbleiterchips 1a, 1b und 1c zu montieren, und es ist nicht notwendig, den Fertigungs­ ablauf signifikant zu modifizieren, und ein notwendiger Spielraum für elektrische Isolation wird zwischen den in­ neren Anschlüssen 4 beibehalten.
Da außerdem bei dieser Ausführungsform die Vielzahl der inneren Anschlüsse 4 unter dem Halbleiterchip 1 liegt, kann die in dem Halbleiterchip 1 erzeugte Wärme leicht durch eine dünne Schicht des Umkapselungsharzes zu den inneren An­ schlüssen 4 und dann direkt zu äußeren Anschlüssen 9 über­ tragen werden, von wo die Wärme dann nach außen abgeleitet wird, was in einer verbesserten Wärmeableitung resultiert.
Ferner ist die Anzahl der kleineren Halbleiterchips 1 nur mit den ersten inneren Anschlüssen 4a verbunden, und die Anzahl der inneren Anschlüsse 4, die zum elektrischen Ver­ binden des Halbleiterchips 1 beitragen können, nimmt mit zunehmender Größe des Halbleiterchips 1 zu, und gleichzeitig nimmt die Anzahl Anschlüsse, die zum Leiten der im Halblei­ terchip 1 erzeugten Wärme beitragen, mit zunehmender Größe des Halbleiterchips zu, was in einer sehr rationellen und effizienten Anordnung resultiert.
Wie ferner die Fig. 1b und 2d bis 2f zeigen, kann ein Halb­ leiterchip 1a, 1b und 1c unterschiedlicher Größe auf dem Anschlußrahmen montiert werden, ohne daß die Bonddrähte 5 in der langen Schleife angeordnet sein müssen.
Zweite Ausführungsform
Die Fig. 3a und 3b zeigen eine andere Ausführungsform des Halbleiterbauelements. Fig. 3b ist ein Schnitt entlang der Linie A-A′ von Fig. 3a. Dabei ist eine elektrisch isolie­ rende Schicht 7 in Form eines Bilderrahmens an den inneren Anschlüssen 4 in der Nähe des Umfangsrandbereichs der unte­ ren Oberfläche des Halbleiterchips 1 angebracht, so daß die elektrische Isolation zwischen der unteren Oberfläche des Halbleiterchips 2 und den inneren Anschlüssen 4 zuverlässig ist. Die elektrisch isolierende Schicht 7 kann aus jedem bekannten geeigneten elektrischen Isoliermaterial herge­ stellt sein. Bevorzugt hat das Isoliermaterial gute Wärme­ leitfähigkeit. Die Chipkontaktstelle 2 stützt den Halb­ leiterchip 1 über das nicht gezeigte Bondmittel ab.
Dritte Ausführungsform
Die Fig. 4a und 4b zeigen die dritte Ausführungsform des Halbleiterbauelements. Fig. 4b ist ein Schnitt entlang der Linie A-A′ von Fig. 4a. Bei dieser Ausführungsform ist eine quadratische, elektrisch isolierende Platte 8 aus einem elektrisch isolierenden und stoßdämmenden Material hoher Wärmeleitfähigkeit, beispielsweise Keramik, über das Bond­ mittel 3 zwischen der unteren Oberfläche des Halbleiterchips 1 und der Chipkontaktstelle 2 angebracht. Es ist ersicht­ lich, daß sich die elektrisch isolierende Platte 8 über die inneren Anschlüsse 4 über den Umfangsrand des Halbleiter­ chips 1 hinaus erstreckt. Somit ist die Platte zum Teil zwischen dem Halbleiterchip 1 und den inneren Anschlüssen 4 angeordnet. Bei dieser Anordnung sind die elektrische Iso­ lation, die stoßdämmende Charakteristik und die Wärmeleit­ fähigkeit zwischen dem Halbleiterchip 1 und der Chipkontakt­ stelle 2 sowie den inneren Anschlüssen 4 wesentlich verbes­ sert.
Vierte Ausführungsform
Fig. 5 zeigt ein Viertel des rechteckigen Anschlußrahmens LF des Halbleiterbauelements der vierten Ausführungsform. Bei dieser Ausführungsform umfaßt der Anschlußrahmen LF einen Rahmen F (von dem nur ein kleiner Bereich zu sehen ist), eine Chipkontaktstelle 2, ein Stützbein 11 für die Chipkon­ taktstelle sowie eine erste, zweite und dritte Art von in­ neren Anschlüssen 12, 13 bzw. 14. Das Stützbein 11 sowie die inneren Anschlüsse 12, 13 und 14 sind von dem Rahmen F abge­ stützt. Die inneren Anschlüsse haben jeweils verschiedene Länge mit jeweils einer oder mehreren Teilungen. Außerdem verläuft wenigstens eine Art der inneren Anschlüsse 12, 13 oder 14 im wesentlichen radial zu einem Umfangsbereich der Chipkontaktstelle 2 in Richtung zu dem zentralen Punkt CP.
Bei dieser Ausführungsform hat die Chipkontaktstelle 2 Kreisgestalt, und die inneren Enden 12a der ersten Art von inneren Anschlüssen 12 liegen nahe an der Chipkontaktstelle 2 und umgeben sie. Die inneren Anschlüsse 13 der zweiten Art sind zwischen den inneren Anschlüssen 12 der ersten Art positioniert, und ihre inneren Enden 13a sind etwas entfernt von dem Umfangsrand der kreisförmigen Chipkontaktstelle 2 so positioniert, daß sie die Chipkontaktstelle 2 konzentrisch umgeben. Die inneren Anschlüsse 14 der dritten Art sind zwischen den inneren Anschlüssen 12 der ersten Art und den inneren Anschlüssen 13 der zweiten Art positioniert, und ihre inneren Enden 14a sind von der Chipkontaktstelle 2 weit entfernt und umgeben diese konzentrisch. Somit sind die inneren Anschlüsse 12 der ersten Art und die inneren An­ schlüsse 13 der zweiten Art in der Umfangsrichtung der kreisrunden Chipkontaktstelle 2 an der Position angeordnet, die jedem fünften Anschluß entspricht, bzw. sind an jeder fünften Anschlußteilung positioniert. Dagegen sind die inneren Anschlüsse 14 der dritten Art an jeder zweiten Anschlußteilung positioniert.
Bei dieser Ausführungsform wird während der Fertigung der Halbleiterchip 1c der kleinsten Größe, wie er in Fig. 2a gezeigt ist, mit der Chipkontaktstelle 2 haftend verbunden und davon gehaltert und durch die Bonddrähte 5 nur mit den ersten inneren Anschlüssen 12 elektrisch verbunden. Der Halbleiterchip 1b mittlerer Größe, wie er in Fig. 2b gezeigt ist, kann zusätzlich zu den vorgenannten Elementen auch von den zweiten inneren Anschlüssen 13 abgestützt sein. Der größte Halbleiterchip 1a, wie er in Fig. 2c gezeigt ist, kann zusätzlich zu den ersten und zweiten inneren Anschlüs­ sen 12 und 13 auch von den dritten inneren Anschlüssen 14 abgestützt sein. So wird der kleinere Halbleiterchip 1c nur von den ersten inneren Anschlüssen 12 abgestützt, und die Anzahl der inneren Anschlüsse, die zu der Abstützung des Halbleiterchips während der Fertigung beiträgt, steigt mit zunehmender Größe des Halbleiterchips, was eine sehr vor­ teilhafte Anordnung ist.
Fünfte Ausführungsform
Fig. 6 zeigt die fünfte Ausführungsform, bei der die Grund­ konstruktion des Anschlußrahmens LF ähnlich derjenigen von Fig. 5 ist. Dabei umfaßt der Anschlußrahmen für das Halblei­ terbauelement eine Chipkontaktstelle 2, ein Stützbein 21 für die Chipkontaktstelle 21 und innere Anschlüsse 22, 23 bzw. 24 der ersten, zweiten bzw. dritten Art, die jeweils ver­ schiedene Länge mit jeweils einer oder mehreren Teilungen haben. Außerdem erstreckt sich wenigstens eine Art der in­ neren Anschlüsse 22, 23 oder 24 zu dem zentralen Punkt CP des Anschlußrahmens LF und zu einem Umfangsbereich des Halb­ leiterchips.
Aus einem Vergleich von Fig. 6 mit Fig. 5 ist ersichtlich, daß die ersten und die zweiten inneren Anschlüsse 22 und 23 mit ein oder zwei dreieckigen, zusätzlichen erweiterten Flächen 22b und 23b versehen sind, die die Zwischenräume zwischen den radial verlaufenden benachbarten inneren An­ schlüssen ausfüllen. Die erweiterten Flächen 22b und 23b befinden sich größtenteils an dem inneren Endbereich der inneren Anschlüsse. Daher werden diese erweiterten Flächen 22b und 23b in Kontakt mit dem Halbleiterchip 1 gebracht, und dadurch wird die Wärmeleitung von dem Halbleiterchip 1 zu den inneren Anschlüssen 22 und 23 verbessert, was in einer verbesserten Wärmeableitung von dem Halbleiterbau­ element resultiert.
Sechste Ausführungsform
Fig. 7 zeigt die sechste Ausführungsform, bei der die Grund­ konstruktion des Anschlußrahmens LF für das Halbleiterbau­ element ähnlich derjenigen von Fig. 5 ist. Es ist jedoch ersichtlich, daß die Chipkontaktstelle und das sie halternde Stützbein von dem Anschlußrahmen LF dieser Ausführungsform entfernt sind und der Anschlußrahmen LF innere Anschlüsse 32, 33 und 34 einer ersten, zweiten und dritten Art ähnlich denen von Fig. 5 aufweist. Diese inneren Anschlüsse 32, 33 und 34 haben verschiedene Längen mit ein oder mehreren Tei­ lungen. Außerdem verlaufen die ersten inneren Anschlüsse 32 bis zu einer Position, die derjenigen entspricht, die die entfernte kreisrunde Chipkontaktstelle eng umschließt. Bei dieser Ausführungsform ist das die Chipkontaktstelle hal­ ternde Stützbein 11, das in Fig. 5 gezeigt ist, an der Posi­ tion abgeschnitten, die den inneren Enden der dritten inne­ ren Anschlüsse 34 entspricht, um ein zusätzlicher dritter innerer Anschluß 34 zu werden.
Bei dieser Ausführungsform kann der Halbleiterchip 1 während der Herstellung ohne die Notwendigkeit für eine Chipkon­ taktstelle abgestützt und elektrisch verbunden werden. Da keine Chipkontaktstelle vorgesehen ist, wird das Fließen der Harzschmelze in den Gießhohlraum beim Gießen nicht durch die Chipkontaktstelle und das Stützbein behindert und ist daher gleichmäßig. Auch wird das Problem einer Verlagerung der Chipkontaktstelle infolge von ungleichmäßig verteiltem Um­ kapselungsharz beseitigt.
Siebte Ausführungsform
Fig. 8 zeigt die achte Ausführungsform, wobei die Grundkon­ struktion des Anschlußrahmens LF für das Halbleiterbau­ element derjenigen von Fig. 5 gleicht. Es ist aber ersicht­ lich, daß die Chipkontaktstelle und das sie halternde Stützbein, die bei der Ausführungsform von Fig. 5 vorgesehen sind, vollständig aus dem Anschlußrahmen LF dieser Ausfüh­ rungsform entfernt sind und daß der Anschlußrahmen LF innere Zuleitungen 42, 43 und 44 der ersten, zweiten und dritten Art ähnlich denen von Fig. 5 aufweist. Diese inneren An­ schlüsse 42, 43 und 44 haben bei jeder Teilung oder einer Vielzahl von Teilungen verschiedene Längen. Auch verlaufen die ersten inneren Anschlüsse 42 bis zu einer Position ent­ sprechend derjenigen, die die entfernte kreisrunde Chipkon­ taktstelle eng umschließt. Bei dieser Ausführungsform ist das Stützbein 11 für die Chipkontaktstelle gemäß Fig. 5 aus der Position, die den inneren Enden der dritten inneren Anschlüsse 33 entspricht, vollständig entfernt, um eine Fließbahn 40 für die Harzschmelze während des Gießvorgangs zu definieren.
Bei dieser Ausführungsform ist der Halbleiterchip 1 ohne die Notwendigkeit für die Chipkontaktstelle gehaltert und elek­ trisch verbunden. Da keine Chipkontaktstelle vorgesehen ist, ist das Fließen der Harzschmelze in den Gießhohlraum durch die Fließbahn 40 gewährleistet und wird während des Gieß­ vorgangs nicht durch die Chipkontaktstelle und das Stützbein behindert und ist daher gleichmäßig. Außerdem wird das Problem einer Verlagerung der Chipkontaktstelle infolge von ungleichmäßig sich ausbreitendem Umkapselungsharz beseitigt.
Fig. 9a zeigt ein Halbleiterbauelement, bei dem ein An­ schlußrahmen LF mit Stützbeinen 150 für die Chipkontakt­ stelle verwendet wird, um daran einen Halbleiterchip 1 zu montieren. Der Anschlußrahmen LF kann einer von denen sein, die in den Fig. 5 bis 7 gezeigt sind.
Fig. 9b zeigt ein Halbleiterbauelement, bei dem ein Halb­ leiterchip 1 an einem Anschlußrahmen LF montiert ist, der keine Stützbeine für eine Chipkontaktstelle hat und bei dem ein dem Stützbein 150 entsprechender Zwischenraum 50 vor­ gesehen ist. Dieser Anschlußrahmen LF kann der in Fig. 8 gezeigte sein.
Fig. 10a zeigt mit Hilfe von Pfeilen das Fließen der Harz­ schmelze in einem Gießhohlraum MC, wenn der Anschlußrahmen LF mit den Stützbeinen für die Chipkontaktstelle und mit dem Halbleiterchip 1 entsprechend Fig. 9a in der Gießform MD angebracht ist. Fig. 10b zeigt mit Hilfe von Pfeilen das Fließen der Harzschmelze in einem Gießhohlraum MC, wenn der Anschlußrahmen LF ohne die Stützbeine für die Chipkontakt­ stelle und der Halbleiterchip 1 entsprechend Fig. 9b in der Gießform angebracht sind.
Wenn, wie Fig. 10a zeigt, der Anschlußrahmen LF mit dem Stützbein 150 (Fig. 9a) verwendet wird, fließt die Harz­ schmelze, die von dem Angußkanal 50a des Gießwerkzeugs MD durch einen unter dem Anschlußrahmen LF definierten Kanal P eingespritzt wird, zum Teil in den unteren Raum unter dem Anschlußrahmen LF und zum Teil auch um die Seiten des Stützbeins 150 herum, wobei sie enge Zwischenräume zwischen den Anschlüssen 44 und dem Stützbein 150 durchsetzt (siehe Fig. 9a), um den oberen Raum über dem Anschlußrahmen LF auszufüllen. Daher wird das Aufwärtsfließen des Harzes durch die Anschlüsse 4 und das Stützbein 150 etwas behindert, so daß die Harzmenge, die in den oberen Raum eingeleitet wird, geringer als diejenige ist, die in den unteren Raum einge­ leitet wird. Das führt zu einer Druckdifferenz in der Harz­ schmelze, wodurch die Chipkontaktstelle 2 gemeinsam mit dem Halbleiterchip 1 innerhalb des Gießhohlraums MC gehoben wer­ den kann. Da ein modernes Halbleiterbauelement vom Vielfach­ anschluß-Bausteintyp eine sehr kleine Dickendimension hat, die eine geringe Hohlraumhöhe verlangt, kann eine Aufwärts­ verlagerung der Chipkontaktstelle 2 und des Halbleiterchips 1 in der Gießform MD dazu führen, daß die Bonddrähte 5 an der äußeren Oberfläche des Kapselungsharzes 6 freiliegen, was natürlich ein inakzeptabler Defekt des Halbleiterbau­ elements ist.
Wenn in dem Anschlußrahmen LF keine Chipkontaktstelle und kein sie tragendes Stützbein vorgesehen ist, wie das in den Fig. 9b und 10b gezeigt ist, kann das Fließen (mit den Pfei­ len in Fig. 10b bezeichnet) der Harzschmelze, die durch den Angußkanal 50 in den Formhohlraum MC eingeleitet wird, im wesentlichen ungehindert erfolgen und sich gleichmäßig in dem oberen und unteren Raum verteilen, und das Gießharz füllt den Hohlraum MC unter gleichförmigem Druck, so daß keine Verlagerung der Chipkontaktstelle 2 und des Halblei­ terchips 1 in dem Hohlraum MC stattfindet, wie oben erläu­ tert wurde, wodurch die Ausbeuten der Halbleiterbauelemente gesteigert werden.
Achte Ausführungsform
Fig. 11 zeigt die achte Ausführungsform des Anschlußrahmens LF des Halbleiterbauelements. Der Anschlußrahmen LF dieser Ausführungsform ist grundsätzlich gleichartig wie der An­ schlußrahmen LF von Fig. 5. Die Struktur dieser Ausführungs­ form unterscheidet sich von derjenigen in Fig. 5 dadurch, daß ihre inneren Anschlüsse 104, 105, 106 sämtlich leicht gekröpfte Bereiche 104b, 105b und 106b haben oder zweimal rechtwinklig in entgegengesetzten Richtungen an einer Position abgebogen sind, die von der Chipkontaktstelle 1 oder von dem zentralen Punkt CP um eine gleiche Distanz entfernt ist, so daß die Endbereiche 104a, 105a und 106a an unterschiedlichen radialen Positionen gemeinsam mit der Chipkontaktstelle 2 unter der Ebene des Anschlußrahmens LF liegen. Anders ausgedrückt sind die Chipkontaktstelle 2 und die sie umgebenden Bereiche der inneren Anschlüsse 104 bis 106 abgesenkt. Die flache Kröpfung der inneren Anschlüsse 104 bis 106 ist am besten aus den Seitenansichten der inne­ ren Anschlüsse 104 bis 106 zu sehen, die unter der Drauf­ sicht auf den Anschlußrahmen LF in Fig. 11 vorgesehen sind. Diese Absenkung dient dem Zweck, die äußeren Anschlüsse 9 nahe an die zentrale Ebene des Halbleiterchips 1 zu bringen. Die Tiefe der Absenkung kann bevorzugt gleich der halben Dicke des Halbleiterchips 1 sein, so daß der Halbleiterchip 1 innerhalb des Kapselungsharzes 6 in der Dickenrichtung zentral positioniert sein kann, auch wenn ein symmetrisches Gießwerkzeug MD verwendet wird.
Neunte Ausführungsform
Fig. 12 zeigt die neunte Ausführungsform des Halbleiterbau­ elements, wobei das gezeigte Halbleiterbauelement vom QFP-Typ (vom quadratischen Flachgehäusetyp) einen Halbleiterchip 61, einen Anschlußrahmen 62 beispielsweise aus 42-Legierung (Warenname) mit einer Vielzahl von geraden inneren Anschlüs­ sen unterschiedlicher Länge, ein Wärmeausbreitungselement 63 beispielsweise aus Kupfer und ein Gießharz 64 aufweist, das den auf dem Anschlußrahmen 62 montierten Halbleiterchip 61 umkapselt. Bei dieser Ausführungsform ist der Halbleiterchip 61 von den inneren Endbereichen der inneren Anschlüsse des Anschlußrahmens 62 gehaltert, der ähnlich wie in den Fig. 7 und 8 ausgebildet ist und keine Chipkontaktstelle aufweist. Es ist ersichtlich, daß das Wärmeausbreitungselement 63 in Gestalt einer Platte in dem Umkapselungsharz 64 unterhalb des Anschlußrahmens 62 eingebettet ist, um die Wärmeablei­ tung des Halbleiterbauelements weiter zu verbessern, die bereits durch die angegebene Konstruktion signifikant ver­ bessert ist, bei der der Halbleiterchip 61 mit einer Reihe von Wärmeableitungsbahnen durch die Vielzahl von inneren Anschlüssen versehen ist. Das Wärmeausbreitungselement 63 kann von jedem bekannten Typ sein und kann an seinen vier Ecken von Stützbeinen 65 abgestützt sein, die das Wärmeaus­ breitungselement 63 aus derselben Ebene wie der Anschluß­ rahmen 62 hängend tragen.
Zehnte Ausführungsform
Fig. 13 zeigt die zehnte Ausführungsform des Halbleiterbau­ elements, wobei das gezeigte Halbleiterbauelement vom QFP-Typ folgendes aufweist: einen Halbleiterchip 71, einen An­ schlußrahmen 72 etwa aus 42-Legierung (Warenname) mit einer Vielzahl von gekröpften inneren Anschlüssen verschiedener Länge, ein Wärmeausbreitungselement 73 aus Kupfer und ein Gießharz 74, das den Halbleiterchip 71 und den Anschluß­ rahmen 73 einkapselt. Bei dieser Ausführungsform ist der Halbleiterchip 71 von den inneren Endbereichen der inneren Anschlüsse des Anschlußrahmens 72 abgestützt, der einen gleichartigen Aufbau wie in Fig. 11 hat, wobei keine Chip­ kontaktstelle vorgesehen ist und die inneren Enden der inneren Anschlüsse bei 72a gekröpft sind, so daß sie um den Halbleiterchip 71 herum eine Absenkung definieren. Es ist ersichtlich, daß das Wärmeausbreitungselement 73 mit Stütz­ beinen 75 in dem Kapselungsharz 74 eingebettet ist, um da­ durch die Wärmeableitung des Halbleiterbauelements weiter zu verbessern, die bereits durch die Struktur der Erfindung bedeutend verbessert ist, bei der der Halbleiterchip 71 mit einer Reihe von Wärmeleitungsbahnen durch die Vielzahl von inneren Anschlüssen versehen ist.
Elfte Ausführungsform
Fig. 14 zeigt die elfte Ausführungsform des Halbleiterbau­ elements, wobei das gezeigte Halbleiterbauelement vom QFP-Typ folgendes aufweist: einen Halbleiterchip 81, einen An­ schlußrahmen 82 beispielsweise aus 42-Legierung (Warenname) mit einer Vielzahl von gekröpften inneren Anschlüssen unter­ schiedlicher Länge, ein Wärmeausbreitungselement 83 aus Kupfer und ein Gießharz 84, das den Halbleiterchip 81 und den Anschlußrahmen 82 umkapselt. Bei dieser Ausführungsform ist der Halbleiterchip 81 von den inneren Endbereichen der inneren Anschlüsse des Anschlußrahmens 82 abgestützt, der ähnliche Struktur wie in Fig. 11 hat, wobei keine Chipkon­ taktstelle vorgesehen ist und die inneren Enden der inneren Anschlüsse bei 82a gekröpft sind, um eine Absenkung um den Halbleiterchip 81 herum zu definieren. Ein Wärmeausbrei­ tungselement 83, das von Stützstiften 85 abgestützt ist, ist in dem Umkapselungsharz 84 unter dem Anschlußrahmen 82 ein­ gebettet, um die Wärmeableitung des Halbleiterbauelements weiter zu verbessern, die durch die Struktur der Erfindung bereits signifikant verbessert ist, bei der der Halbleiter­ chip 81 mit einer großen Anzahl von Wärmeleitbahnen durch die inneren Anschlüsse versehen ist, die sich tief unter den Halbleiterchip 81 erstrecken. Bei dieser Ausführungsform hat das Wärmeausbreitungselement 83 einen Wärmeblock 83a, dessen eine Oberfläche an der Unterseite des Kapselungsharzes 84 nach außen freiliegt, so daß die Wärmeableitung des Halblei­ terbauelements noch weiter verbessert ist.
Wie beschrieben wurde, umfaßt das Halbleiterbauelement der Erfindung einen Halbleiterchip, eine Vielzahl von Anschlüs­ sen mit ersten inneren Anschlüssen und zweiten inneren An­ schlüssen, die von einem zentralen Punkt des Halbleiterchips im wesentlichen radial ausgehen, elektrische Zuleitungen, die den Halbleiterchip elektrisch mit den inneren Anschlüs­ sen verbinden, und ein Umkapselungsharz zum Umkapseln des Halbleiterchips, der elektrischen Zuleitungen und der in­ neren Anschlüsse. Jeder erste innere Anschluß hat ein erstes inneres Ende, das in der Nähe des zentralen Punkts liegt, und jeder zweite innere Anschluß hat ein zweites inneres Ende, das von dem zentralen Punkt weiter entfernt als das erste innere Ende ist; und die ersten und die zweiten in­ neren Anschlüsse sind im wesentlichen alternierend ange­ ordnet. Die Anordnung ist also derart, daß sich wenigstens einige der inneren Anschlüsse unter den Halbleiterchip erstrecken und Wärmeleitungsbahnen bilden. Somit kann ein Halbleiterbauelement erhalten werden, in dem irgendein Halbleiterchip unterschiedlicher Gestalt und Größe an demselben universellen Anschlußrahmen montiert ist, ohne eine wesentliche Änderung der Montagetechnik zu erfordern, und auch die Wärmeableitung wird dabei verbessert. Außerdem eignet sich der Anschlußrahmen der Erfindung besonders zur Fertigung des Halbleiterbauelements und kann mit einem Stanzverfahren hergestellt werden, das billiger als ein Ätzverfahren ist.
Der Anschlußrahmen der Erfindung umfaßt einen Rahmen sowie eine Vielzahl von Anschlüssen, die von dem Rahmen gehalten sind und erste innere Anschlüsse und zweite innere Anschlüs­ se aufweisen, die sich radial im wesentlichen zu einem zen­ tralen Punkt des Rahmens erstrecken. Jeder erste innere Anschluß hat ein erstes inneres Ende, das in der Nähe des zentralen Punkts liegt, jeder zweite innere Anschluß hat ein zweites inneres Ende, das von dem zentralen Punkt weiter entfernt als das erste innere Ende liegt, und die ersten und zweiten inneren Anschlüsse sind im wesentlichen abwechselnd aufeinanderfolgend bzw. alternierend angeordnet, so daß der Anschlußrahmen universell anwendbar ist, um darauf Halblei­ terchips mit unterschiedlichen äußeren Dimensionen zu mon­ tieren, und zwischen den Anschlüssen ein erforderlicher Spielraum beibehalten wird.

Claims (13)

1. Halbleiterbauelement, gekennzeichnet durch
  • - einen Halbleiterchip (1);
  • - eine Vielzahl Anschlüsse (4), die erste innere Anschlüsse (4a) und zweite innere Anschlüsse (4b) aufweisen, die von einem zentralen Punkt (CP) des Halbleiterchips im wesent­ lichen radial verlaufen;
  • - elektrische Zuleitungen (5), die den Halbleiterchip (1) mit den inneren Anschlüssen (4) elektrisch verbinden;
  • - ein Umkapselungsharz (6) zum Umkapseln des Halbleiterchips (1), der elektrischen Zuleitungen (5) und der inneren An­ schlüsse (4);
  • - wobei jeder erste innere Anschluß (4a) ein erstes inneres Ende (15a) hat, das in der Nähe des zentralen Punkts (CP) liegt, und jeder zweite innere Anschluß (4b) ein zweites inneres Ende (15b) hat, das von dem zentralen Punkt (CP) weiter entfernt ist als das erste innere Ende, und wobei die ersten und zweiten inneren Anschlüsse (4a, 4b) im wesentli­ chen alternierend angeordnet sind;
  • - so daß wenigstens einige der inneren Anschlüsse (4) sich unter dem Halbleiterchip (1) erstrecken und Wärmeleitpfade bilden.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet,
  • - daß der Halbleiterchip (1) nur mit den ersten inneren Anschlüssen (4a) in einer Überlappungsbeziehung ist.
3. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet,
  • - daß der Halbleiterchip (1) nur mit den ersten ersten und zweiten inneren Anschlüssen (4a, 4b) in einer Überlappungs­ beziehung ist.
4. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet,
  • - daß die inneren Anschlüsse (4) dritte innere Anschlüsse (4c) aufweisen, von denen jeder ein drittes inneres Ende (15c) hat, das von dem zentralen Punkt (CP) weiter als das zweite innere Ende (15b) entfernt positioniert ist, und daß der Halbleiterchip (1) mit den ersten, zweiten und dritten inneren Anschlüssen (4a, 4b, 4c) in einer Überlappungs­ beziehung ist.
5. Halbleiterbauelement nach Anspruch 1, gekennzeichnet durch
  • - einen elektrisch isolierenden guten Wärmeleiter (7; 8), der zwischen dem Halbleiterchip (1) und den inneren An­ schlüssen (4) angeordnet ist.
6. Halbleiterbauelement nach Anspruch 1, gekennzeichnet durch
  • - ein Wärmeausbreitungselement (63; 73; 83), das innerhalb des Umkapselungsharzes (6) angeordnet ist.
7. Anschlußrahmen, gekennzeichnet durch
  • - einen Rahmen (LF); und
  • - eine Vielzahl von Anschlüssen (4), die von dem Rahmen gehaltert sind und erste innere Anschlüsse (4a) und zweite innere Anschlüsse (4b) aufweisen, die sich radial im wesent­ lichen zu einem zentralen Punkt (CP) des Rahmens erstrecken;
  • - wobei jeder erste innere Anschluß (4a) ein erstes inneres Ende (15a) hat, das in der Nähe des zentralen Punkts (CP) liegt, und jeder zweite innere Anschluß (4b) ein zweites inneres Ende (15b) hat, das von dem zentralen Punkt weiter als das erste innere Ende (15a) entfernt ist; und wobei die ersten und zweiten inneren Anschlüsse (4a, 4b) im wesent­ lichen alternierend angeordnet sind;
  • - so daß der Anschlußrahmen (LF) universell verwendbar ist, um daran Halbleiterchips mit unterschiedlichen äußeren Dimensionen zu montieren, und ein erforderlicher Spielraum zwischen den Anschlüssen (4) beibehalten wird.
8. Anschlußrahmen nach Anspruch 7, dadurch gekennzeichnet,
  • - daß die Anschlüsse dritte innere Anschlüsse (4c) auf­ weisen, von denen jeder ein drittes inneres Ende (15c) hat, das von dem zentralen Punkt (CP) weiter entfernt ist als das zweite innere Ende (15b).
9. Anschlußrahmen nach Anspruch 8, dadurch gekennzeichnet,
  • - daß jeder zweite innere Anschluß (4b) zwischen ersten inneren Anschlüssen (4a) angeordnet ist und jeder dritte innere Anschluß (4c) zwischen den ersten und zweiten inneren Anschlüssen (4a, 4b) angeordnet ist.
10. Anschlußrahmen nach Anspruch 7, gekennzeichnet durch
  • - eine Chipkontaktstelle (2), die zwischen dem Rahmen (LF) und der Innenseite der ersten inneren Enden angeordnet ist, und ein Stützbein (11), das zur Abstützung der Chipkontakt­ stelle zwischen dem Rahmen (LF) und der Chipkontaktstelle (2) verbunden ist.
11. Anschlußrahmen nach Anspruch 10, dadurch gekennzeichnet,
  • - daß die Chipkontaktstelle (2) über einer die inneren An­ schlüsse (4) aufweisenden Ebene angeordnet ist.
12. Anschlußrahmen nach Anspruch 7, dadurch gekennzeichnet,
  • - daß wenigstens einer der inneren Anschlüsse entfernt ist, um ein gleichmäßiges Fließen von geschmolzenem Umkapselungs­ harz zuzulassen.
13. Anschlußrahmen nach Anspruch 7, dadurch gekennzeichnet,
  • - daß die inneren Anschlüsse (104, 105, 106) gekröpft sind, um innere Abschnitte der inneren Anschlüsse zu bilden, die in einer Ebene liegen, die parallel zu der den Rahmen ent­ haltenden Ebene, aber davon verschieden ist.
DE1997108002 1996-03-22 1997-02-27 Anschlußrahmen für Halbleiterbauelement Expired - Fee Related DE19708002B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6622096A JPH09260575A (ja) 1996-03-22 1996-03-22 半導体装置及びリードフレーム
JP8-066220 1996-03-22

Publications (2)

Publication Number Publication Date
DE19708002A1 true DE19708002A1 (de) 1997-09-25
DE19708002B4 DE19708002B4 (de) 2004-09-16

Family

ID=13309542

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997108002 Expired - Fee Related DE19708002B4 (de) 1996-03-22 1997-02-27 Anschlußrahmen für Halbleiterbauelement

Country Status (6)

Country Link
US (1) US5753977A (de)
JP (1) JPH09260575A (de)
KR (1) KR970067820A (de)
CN (1) CN1154184C (de)
DE (1) DE19708002B4 (de)
TW (1) TW362267B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10146306A1 (de) * 2001-09-19 2003-01-02 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3012816B2 (ja) * 1996-10-22 2000-02-28 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
KR100703830B1 (ko) 1996-12-26 2007-04-05 가부시키가이샤 히타치세이사쿠쇼 수지밀봉형 반도체장치의 제조방법
US6692989B2 (en) 1999-10-20 2004-02-17 Renesas Technology Corporation Plastic molded type semiconductor device and fabrication process thereof
US6861735B2 (en) * 1997-06-27 2005-03-01 Matsushita Electric Industrial Co., Ltd. Resin molded type semiconductor device and a method of manufacturing the same
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP2000058735A (ja) * 1998-08-07 2000-02-25 Hitachi Ltd リードフレーム、半導体装置及び半導体装置の製造方法
US6211565B1 (en) 1999-04-29 2001-04-03 Winbond Electronics Corporation Apparatus for preventing electrostatic discharge in an integrated circuit
KR100379089B1 (ko) 1999-10-15 2003-04-08 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US6639308B1 (en) 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
US6278175B1 (en) * 2000-01-21 2001-08-21 Micron Technology, Inc. Leadframe alteration to direct compound flow into package
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
IT1317559B1 (it) * 2000-05-23 2003-07-09 St Microelectronics Srl Telaio di supporto per chip avente interconnessioni a bassa resistenza.
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6927483B1 (en) 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US6879034B1 (en) 2003-05-01 2005-04-12 Amkor Technology, Inc. Semiconductor package including low temperature co-fired ceramic substrate
US6921967B2 (en) 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
JP2006066008A (ja) * 2004-08-30 2006-03-09 Hitachi Global Storage Technologies Netherlands Bv 磁気ディスクおよび磁気ディスクの製造方法
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
WO2008114374A1 (ja) * 2007-03-19 2008-09-25 Renesas Technology Corp. 半導体装置及びその製造方法
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
TW200950045A (en) * 2008-05-30 2009-12-01 Powertech Technology Inc Lead frame package structure and manufacturing method thereof
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US7839004B2 (en) * 2008-07-30 2010-11-23 Sanyo Electric Co., Ltd. Semiconductor device, semiconductor module, method for manufacturing semiconductor device, and lead frame
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8450841B2 (en) * 2011-08-01 2013-05-28 Freescale Semiconductor, Inc. Bonded wire semiconductor device
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63306648A (ja) * 1987-06-08 1988-12-14 Shinko Electric Ind Co Ltd 半導体装置用リ−ドフレ−ムとその製造方法
DE3913221A1 (de) * 1988-04-22 1989-11-02 Mitsubishi Electric Corp Halbleiteranordnung
JPH03283648A (ja) * 1990-03-30 1991-12-13 Nec Corp 樹脂封止型半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5524479A (en) * 1978-08-09 1980-02-21 Nec Corp Semiconductor
JPS6414942A (en) * 1987-07-08 1989-01-19 Mitsubishi Electric Corp Resin sealed semiconductor integrated circuit device
JPH01161743A (ja) * 1987-12-17 1989-06-26 Toshiba Corp 半導体装置
JP2629853B2 (ja) * 1988-07-19 1997-07-16 セイコーエプソン株式会社 半導体装置
JP2602076B2 (ja) * 1988-09-08 1997-04-23 三菱電機株式会社 半導体装置用リードフレーム
JPH03280560A (ja) * 1990-03-29 1991-12-11 Nec Ic Microcomput Syst Ltd 半導体装置
JPH07235564A (ja) * 1993-12-27 1995-09-05 Toshiba Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63306648A (ja) * 1987-06-08 1988-12-14 Shinko Electric Ind Co Ltd 半導体装置用リ−ドフレ−ムとその製造方法
DE3913221A1 (de) * 1988-04-22 1989-11-02 Mitsubishi Electric Corp Halbleiteranordnung
JPH03283648A (ja) * 1990-03-30 1991-12-13 Nec Corp 樹脂封止型半導体装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 4-207062 A In: Patent Abstracts of Japan *
JP 6-37238 A In: Patent Abstracts of Japan *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10146306A1 (de) * 2001-09-19 2003-01-02 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
KR970067820A (de) 1997-10-13
CN1162193A (zh) 1997-10-15
US5753977A (en) 1998-05-19
DE19708002B4 (de) 2004-09-16
TW362267B (en) 1999-06-21
CN1154184C (zh) 2004-06-16
JPH09260575A (ja) 1997-10-03

Similar Documents

Publication Publication Date Title
DE19708002A1 (de) Halbleiterbauelement und Anschlußrahmen dafür
DE69430513T2 (de) Harzvergossenes Halbleiterbauteil und dessen Herstellungsverfahren
DE10229692B4 (de) Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren
DE69737588T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE102005050330B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE69414291T2 (de) Eine Halbleiteranordnung und Packung
DE69621851T2 (de) Mehrchipanlage und sandwich-typ verfahren zur herstellung durch verwendung von leitern
DE3787671T2 (de) Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte.
DE4230187B4 (de) Baueinheit mit Speicher-IC, sowie Verfahren zum Herstellen einer solchen Baueinheit
DE69528960T2 (de) Leiterrahmen mit mehreren leitenden schichten
DE68928185T2 (de) Herstellung elektronischer Bauelemente mit Hilfe von Leiterrahmen
DE69534483T2 (de) Leiterrahmen und Halbleiterbauelement
DE69525420T2 (de) In Harz eingegossenes Halbleiterbauelement mit Kühlteil und Verfahren zu seiner Herstellung
DE10295972T5 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung
DE10147955A1 (de) Halbleitervorrichtung
DE4337675A1 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE10136283A1 (de) Halbleiteranordnung
DE3022840A1 (de) Gekapselte schaltungsanordnung und verfahren zu ihrer herstellung
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE69737320T2 (de) Halbleitervorrichtung
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE102004041088B4 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
DE69024731T2 (de) Verfahren zur Herstellung einer plastikumhüllten Halbleiteranordnung
EP1595287B1 (de) Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee