JPH07235564A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH07235564A
JPH07235564A JP6295226A JP29522694A JPH07235564A JP H07235564 A JPH07235564 A JP H07235564A JP 6295226 A JP6295226 A JP 6295226A JP 29522694 A JP29522694 A JP 29522694A JP H07235564 A JPH07235564 A JP H07235564A
Authority
JP
Japan
Prior art keywords
bump
semiconductor chip
lead
bumps
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6295226A
Other languages
English (en)
Inventor
Kimihiro Ikebe
公弘 池部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6295226A priority Critical patent/JPH07235564A/ja
Priority to EP94120121A priority patent/EP0664563B1/en
Priority to DE69408657T priority patent/DE69408657T2/de
Priority to US08/363,321 priority patent/US5569964A/en
Priority to CN94113397A priority patent/CN1099135C/zh
Priority to KR1019940037329A priority patent/KR0150497B1/ko
Priority to TW083112263A priority patent/TW268149B/zh
Publication of JPH07235564A publication Critical patent/JPH07235564A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】リ−ドとバンプの接合強度が十分で、リ−ド同
士が短絡しないＴＣＰを提供する。 【構成】半導体チップ１６は、四角形を有している。バ
ンプ１７Ａ，１７Ｂは、半導体チップ１６の少なくとも
１辺の近傍においてジグザグに配置される。バンプ１７
Ａ，１７Ｂのうち半導体チップの外側に配置されるバン
プ１７Ａの、半導体チップの少なくとも１辺に平行な方
向の最大幅を、Ｂｗ１とし、バンプ１７Ａ，１７Ｂのう
ち半導体チップの内側に配置されるバンプ１７Ｂの、半
導体チップの少なくとも１辺に平行な方向の最大幅を、
Ｂｗ２とすると、Ｂｗ２＞Ｂｗ１を満たす。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、テ−プキャリアパッケ
−ジ（ＴＣＰ）の半導体チップの電極構造に関する。
【０００２】
【従来の技術】近年、電子機器の多機能化などにより、
その電子機器に搭載されるＬＳＩパッケ−ジのピン数は
多くなり、ピン同士の間隔（ピッチ）も狭くなってい
る。
【０００３】その一方、電子機器の小型化などにより、
ＬＳＩパッケ−ジの薄型化が要求されるようになってい
る。
【０００４】そこで、従来、ピン数の増加、ピンピッチ
の縮小という状況の下で、ＬＳＩパッケ−ジの薄型化と
いう要求を満たすため、主としてＴａｐｅ Ａｕｔｏｍ
ａｔｅｄ Ｂｏｎｄｉｎｇ（ＴＡＢ）方式を用いたＴＣ
Ｐが広く用いられている。
【０００５】図１９は、従来のＴＣＰを示すものであ
る。図２０は、図１９のＸＸ−ＸＸ線に沿う断面図であ
る。
【０００６】絶縁テ−プ１１は、デバイスホ−ル１２、
アウタ−リ−ドホ−ル１３及びパフォ−レ−ションホ−
ル１４を有している。アウタ−リ−ドホ−ル１３は、デ
バイスホ−ル１２を取り囲むように配置されている。パ
フォ−レ−ションホ−ル１４は、絶縁テ−プ１１の２つ
の縁部に沿って、当該縁部の近傍の絶縁テ−プに形成さ
れている。
【０００７】リ−ド１５は、絶縁テ−プ１１上に形成さ
れている。リ−ド１５は、一端及び他端を有し、一端
は、デバイスホ−ル１２内に配置され、他端は、アウタ
−リ−ドホ−ル１３の外側の絶縁テ−プ１１上に配置さ
れている。
【０００８】半導体チップ１６は、デバイスホ−ル１２
に配置される。半導体チップ１６上のバンプ１７と絶縁
テ−プ１１上のリ−ドの一端は、互いに結合される。
【０００９】半導体チップ１６及びその周囲は、樹脂１
８により覆われている。
【００１０】絶縁テ−プ１１は、ポリイミドやポリエス
テルなどの樹脂から構成されている。リ−ド１５は、例
えば銅（Ｃｕ）から構成されている。バンプ１７は、例
えば金（Ａｕ）から構成されている。
【００１１】図２１は、図１９の円Ａで囲った領域を拡
大して示すものである。図２２は、図１９の半導体チッ
プ１６及びその周辺部を拡大して示すものである。
【００１２】バンプ１７は、半導体チップ１６の周辺部
にジグザグに配置されている。言い換えれば、バンプ１
７は、２重のリングを描くように、半導体チップ１６の
周辺部に配置されている。
【００１３】内周のリングを構成するバンプ１７及び外
周のリングを構成するバンプ１７は、全て同一の形状、
例えば正方形を有し、かつ、同一の寸法（大きさ）を有
している。
【００１４】デバイスホ−ル１２の縁からリ−ド１５の
一端までの距離は、２つのケ−スが存在する。
【００１５】１つのケ−スは、短い距離である。短い距
離を有するリ−ド１５は、１つおきに存在し、外周のリ
ングを構成するバンプ１７に接続する。他の１つのケ−
スは、長い距離である。長い距離を有するリ−ド１５
は、１つおきに存在し、内周のリングを構成するバンプ
１７に接続する。
【００１６】このようなリ−ド１５及びバンプ１７の配
置は、ピン数の増加やピンピッチの縮小に対応できる半
導体装置を提供するために有効である。
【００１７】しかし、従来、絶縁テ−プ１１上のリ−ド
１５が曲がっている場合や、絶縁テ−プ１１と半導体チ
ップ１６の位置合わせが正確に行われなかった場合に
は、リ−ド１５とバンプ１７の接合強度が低下したり、
隣接するリ−ド１５同士が短絡する欠点がある。
【００１８】図２３は、リ−ド１５の曲がりにより、リ
−ド１５とバンプ１７の接合強度が低下する場合を示し
ている。
【００１９】即ち、リ−ドの曲がりの度合いが大きくな
る程、リ−ド１５とバンプ１７がオ−バ−ラップする領
域（斜線で示す）が小さくなる。リ−ド１５とバンプ１
７がオ−バ−ラップする領域が小さくなると、必然的に
リ−ド１５とバンプ１７の接合強度が低下する。
【００２０】図２４及び図２５は、絶縁テ−プ１１と半
導体チップ１６の位置合わせが正確に行われなかったた
め、リ−ド１５とバンプ１７の接合強度が低下する場合
を示している。
【００２１】即ち、半導体チップ１６がデバイスホ−ル
１２の縁に平行にずれた場合（図２４参照）や、半導体
チップ１６がデバイスホ−ル１２内で回転したような場
合（図２５参照）には、そのずれや回転が大きくなる
程、リ−ド１５とバンプ１７がオ−バ−ラップする領域
（斜線で示す）が小さくなる。リ−ド１５とバンプ１７
がオ−バ−ラップする領域が小さくなると、必然的にリ
−ド１５とバンプ１７の接合強度が低下する。
【００２２】図２６は、従来の半導体チップ１６上のバ
ンプ１７の配置の他の例を示すものである。
【００２３】このバンプ１７は、半導体チップ１６の縁
に平行な辺の長さが半導体チップ１６の縁に垂直な辺の
長さよりも大きい長方形を有している。但し、バンプ１
７の全ては、同じ形状及び寸法を有している。
【００２４】このバンプ１７の形状では、絶縁テ−プ１
１上のリ−ド１５が曲がっても、又は絶縁テ−プ１１と
半導体チップ１６の位置合わせが正確に行われなくて
も、リ−ド１５とバンプ１７の接合強度が十分に得られ
る。
【００２５】しかし、図２７に示すリ−ド１５の曲がり
や、図２８及び図２９に示す絶縁テ−プ１１と半導体チ
ップ１６の合わせずれが生じると、隣接するリ−ド１５
同士が短絡するという欠点がある。
【００２６】
【発明が解決しようとする課題】このように、従来は、
ピン数の増加やピンピッチの縮小に対応するため、半導
体チップのバンプの配置をジグザグにすると、リ−ドの
曲がりが生じた場合や、絶縁テ−プと半導体チップの位
置合わせが正確に行われなかった場合に、リ−ドとバン
プの接合強度の低下やリ−ド同士の短絡などの欠点が生
じている。
【００２７】本発明は、上記欠点を解決すべくなされた
もので、その目的は、ピン数の増加やピンピッチの縮小
に対応でき、かつ、リ−ドの曲がりが生じても又は絶縁
テ−プと半導体チップの位置合わせが正確に行われなく
ても、リ−ドとバンプの接合強度が十分に得られ、リ−
ド同士が短絡しないような半導体装置を提供することで
ある。
【００２８】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置は、四角形の半導体チップと、
前記半導体チップの少なくとも１辺の近傍において、前
記少なくとも１辺に沿ってジグザグに配置されるバンプ
とを備える。また、前記バンプのうち前記半導体チップ
の外側に配置されるバンプの、前記半導体チップの少な
くとも１辺に平行な方向の最大幅を、Ｂｗ１とし、前記
バンプのうち前記半導体チップの内側に配置されるバン
プの、前記半導体チップの前記少なくとも１辺に平行な
方向の最大幅を、Ｂｗ２としたとき、Ｂｗ２＞Ｂｗ１を
満たす。
【００２９】また、本発明の半導体装置は、前記バンプ
のうち前記半導体チップの外側に配置されるバンプの、
前記半導体チップの少なくとも１辺に垂直な方向の長さ
を、Ｂｄ１とし、前記バンプのうち前記半導体チップの
内側に配置されるバンプの、前記半導体チップの前記少
なくとも１辺に垂直な方向の長さを、Ｂｄ２としたと
き、Ｂｄ１＞Ｂｄ２を満たす。
【００３０】また、本発明の半導体装置は、四角形のデ
バイスホ−ルを有する絶縁テ−プと、前記絶縁テ−プ上
に形成され、一端が前記デバイスホ−ル内に位置するリ
−ドとを有する。
【００３１】前記デバイスホ−ルの所定の一辺から前記
リ−ドの一端までの距離には、短い距離と長い距離があ
る。前記リ−ドのうち前記短い距離を有するリ−ドは、
前記長い距離を有するリ−ドの中に１本おきに存在す
る。
【００３２】前記半導体チップは、前記デバイスホ−ル
内に配置され、前記短い距離を有するリ−ドは、前記半
導体チップの外側に配置されるバンプに接続され、前記
長い距離を有するリ−ドは、前記半導体チップの内側に
配置されるバンプに接続される。
【００３３】また、本発明の半導体装置は、前記リ−ド
の幅をＬｗとすると、Ｌｗ＜Ｂｗ１、Ｌｗ＜Ｂｗ２を満
たす。１つのリ−ドの中心から前記１つのリ−ドに隣接
するリ−ドの中心までの距離をＬｐとすると、２×Ｌｐ
≦（Ｂｗ１＋Ｂｗ２）を満たす。
【００３４】
【作用】上記構成によれば、バンプは、ピン数の増加や
ピンピッチの縮小に対応できるように半導体チップの周
辺部にジグザグに配置されている。
【００３５】また、内側のバンプの幅Ｂｗ２が、外側の
バンプの幅Ｂｗ１よりも大きい、即ちＢｗ２＞Ｂｗ１を
満たすため、リ−ドの曲がりや、絶縁テ−プと半導体チ
ップの位置合わせのずれが生じても、隣接するリ−ド同
士が短絡することがない。
【００３６】また、外側のバンプの長さＢｄ１が、内側
のバンプの長さＢｄ２よりも大きい、即ちＢｄ１＞Ｂｄ
２を満たすため、リ−ドの曲がりや、絶縁テ−プと半導
体チップの位置合わせのずれが生じても、リ−ドと外側
のバンプの接合強度が低下することがない。
【００３７】
【実施例】以下、図面を参照しながら、本発明の半導体
装置について詳細に説明する。
【００３８】図１は、本発明のＴＣＰの一例を示すもの
である。図２は、図１のＩＩ−ＩＩ線に沿う断面図であ
る。
【００３９】絶縁テ−プ１１は、デバイスホ−ル１２、
アウタ−リ−ドホ−ル１３及びパフォ−レ−ションホ−
ル１４を有している。アウタ−リ−ドホ−ル１３は、デ
バイスホ−ル１２を取り囲むように配置されている。パ
フォ−レ−ションホ−ル１４は、絶縁テ−プ１１の２つ
の縁部に沿って、当該縁部の近傍の絶縁テ−プに形成さ
れている。
【００４０】リ−ド１５は、絶縁テ−プ１１上に形成さ
れている。リ−ド１５は、一端及び他端を有し、一端
は、デバイスホ−ル１２内に配置され、他端は、アウタ
−リ−ドホ−ル１３の外側の絶縁テ−プ１１上に配置さ
れている。
【００４１】半導体チップ１６は、デバイスホ−ル１２
に配置される。半導体チップ１６上のバンプ１７と絶縁
テ−プ１１上のリ−ドの一端は、互いに結合される。
【００４２】半導体チップ１６及びその周囲は、樹脂１
８により覆われている。
【００４３】絶縁テ−プ１１は、ポリイミドやポリエス
テルなどの樹脂から構成されている。リ−ド１５は、例
えば銅（Ｃｕ）から構成されている。バンプ１７は、例
えば金（Ａｕ）から構成されている。
【００４４】図３は、図１の半導体チップ１６及びその
周辺部を拡大して示すものである。
【００４５】バンプ１７Ａ，１７Ｂは、半導体チップ１
６の周辺部にジグザグに配置されている。言い換えれ
ば、バンプ１７Ａ，１７Ｂは、２重のリングを描くよう
に、半導体チップ１６の周辺部に配置されている。
【００４６】外周のリングを構成するバンプ１７Ａの形
状及び寸法は、内周のリングを構成するバンプ１７Ｂの
形状及び寸法と異なっている。
【００４７】例えば、外周のリングを構成するバンプ１
７Ａは、正方形を有し、内周のリングを構成するバンプ
１７Ｂは、長辺が半導体チップ１６の縁に平行で、短辺
が半導体チップ１６の縁に垂直な長方形を有している。
この場合、バンプ１７Ｂの長辺の長さは、バンプ１７Ａ
の辺の長さよりも大きいことが本発明の条件となる。
【００４８】なお、バンプ１７Ａ，１７Ｂの形状及び寸
法については、後述する。
【００４９】図４は、本発明のＴＣＰの他の一例を示す
ものである。
【００５０】絶縁テ−プ１１は、デバイスホ−ル１２、
アウタ−リ−ドホ−ル１３及びパフォ−レ−ションホ−
ル１４を有している。アウタ−リ−ドホ−ル１３は、デ
バイスホ−ル１２を取り囲むように配置されている。パ
フォ−レ−ションホ−ル１４は、絶縁テ−プ１１の２つ
の縁部に沿って形成されている。
【００５１】リ−ド１５は、絶縁テ−プ１１上に形成さ
れている。リ−ド１５は、一端及び他端を有し、一端
は、デバイスホ−ル１２内に配置され、他端は、アウタ
−リ−ドホ−ル１３の外側の絶縁テ−プ１１上に配置さ
れている。
【００５２】半導体チップ１６は、長方形を有し、デバ
イスホ−ル１２に配置される。半導体チップ１６上のバ
ンプ１７と絶縁テ−プ１１上のリ−ドの一端は、互いに
結合される。
【００５３】半導体チップ１６及びその周囲は、樹脂１
８により覆われている。
【００５４】絶縁テ−プ１１は、ポリイミドやポリエス
テルなどの樹脂から構成されている。リ−ド１５は、例
えば銅（Ｃｕ）から構成されている。バンプ１７は、例
えば金（Ａｕ）から構成されている。
【００５５】図５は、図４の半導体チップ１６及びその
周辺部を拡大して示すものである。
【００５６】長方形の半導体チップ１６の２つの短辺の
縁及び１つの長辺の縁に沿うバンプ１７Ａ，１７Ｂは、
ジグザグに配置されている。一方、長方形の半導体チッ
プ１６の残りの１つの長辺の縁に沿うバンプ１７は、広
いピッチで一列に並んで配置されている。
【００５７】バンプ１７Ａの形状及び寸法は、バンプ１
７Ｂの形状及び寸法と異なっている。
【００５８】例えば、バンプ１７Ａは、正方形を有し、
バンプ１７Ｂは、長辺が半導体チップ１６の縁に平行
で、短辺が半導体チップ１６の縁に垂直な長方形を有し
ている。この場合、バンプ１７Ｂの長辺の長さは、バン
プ１７Ａの辺の長さよりも大きいことが本発明の条件と
なる。
【００５９】また、バンプ１７は、全て同じ形状、例え
ば正方形を有している。
【００６０】なお、バンプ１７Ａ，１７Ｂの形状及び寸
法については、後述する。
【００６１】図６は、図１の領域Ｂ又は図４の領域Ｃを
拡大した平面図である。図７は、図６のＶＩＩ−ＶＩＩ
線に沿う断面図である。
【００６２】デバイスホ−ル１２の縁Ｅからリ−ド１５
の一端までの距離は、２つのケ−スが存在する。
【００６３】１つのケ−スは、短い距離である。短い距
離を有するリ−ド１５は、１つおきに存在し、外側のバ
ンプ１７Ａに接続されている。他の１つのケ−スは、長
い距離である。長い距離を有するリ−ド１５は、１つお
きに存在し、内側のバンプ１７Ｂに接続されている。
【００６４】Ｌｗは、リ−ド１５の幅を表している。Ｌ
ｐは、リ−ドピッチ、即ち１つのリ−ドの中心からこの
リ−ドに隣接するリ−ドの中心までの距離である。リ−
ドピッチＬｐは、バンプピッチ、即ち外側のバンプの中
心からこのバンプに隣接する内側のバンプの中心までの
距離に等しい。
【００６５】リ−ド幅Ｌｗは、リ−ドピッチＬｐにより
決定される。
【００６６】例えば、表１に示すように、リ−ドピッチ
Ｌｐが約８０μｍのときは、リ−ド幅Ｌｗは約３５μｍ
となり、リ−ドピッチＬｐが約６０μｍのときは、リ−
ド幅Ｌｗは約３０μｍとなり、リ−ドピッチＬｐが約５
０μｍのときは、リ−ド幅Ｌｗは約２５μｍとなる。
【００６７】Ｂｗ１は、外側のバンプ１７Ａの幅を表し
ている。外側のバンプ１７Ａの幅Ｂｗ１とは、バンプ１
７Ａに隣接する半導体チップ１６の一辺Ｆに平行な方向
のバンプ１７Ａの最大幅のことである。
【００６８】このＢｗ１の定義は、バンプ１７Ａの形状
に重要な意味がないことを表したものである。即ち、バ
ンプ１７Ａの形状は、図示するように正方形であっても
よいし、三角形、多角形、長方形、円形、楕円形などの
形状であってもよい。
【００６９】しかし、バンプ１７Ａの最もよい形状は、
正方形、長方形いなどの四角形である。
【００７０】外側のバンプ１７Ａの形状が正方形である
場合には、外側のバンプ１７Ａの幅Ｂｗ１は、その正方
形の一辺の長さに等しい。
【００７１】Ｂｗ２は、内側のバンプ１７Ｂの幅を表し
ている。内側のバンプ１７Ｂの幅Ｂｗ２とは、バンプ１
７Ｂに隣接する半導体チップ１６の一辺Ｆに平行な方向
のバンプ１７Ｂの最大幅のことである。
【００７２】このＢｗ２の定義は、バンプ１７Ｂの形状
に重要な意味がないことを表したものである。即ち、バ
ンプ１７Ｂの形状は、図示するように長方形であっても
よいし、三角形、多角形、正方形、円形、楕円形などの
形状であってもよい。
【００７３】しかし、バンプ１７Ｂの最もよい形状は、
正方形、長方形いなどの四角形である。
【００７４】内側のバンプ１７Ｂの形状が長方形である
場合には、内側のバンプ１７Ｂの幅Ｂｗ２は、その長方
形の長辺の長さに等しい。但し、長方形の長辺と半導体
チップの一辺が平行であることが条件となる。
【００７５】本発明は、内側のバンプ１７Ｂの幅Ｂｗ２
が、外側のバンプ１７Ａの幅Ｂｗ１よりも大きい（即ち
Ｂｗ２＞Ｂｗ１）ことを特徴とする。
【００７６】例えば、表１に示すように、リ−ドピッチ
（バンプピッチ）Ｌｐが約６０μｍのとき、内側のバン
プ（ｓ）１７Ｂの幅Ｂｗ２を約８０μｍとし、外側のバ
ンプ（ｓ）１７Ａの幅Ｂｗ１を約４０μｍとする。
【００７７】但し、バンプ１７Ａの幅Ｂｗ１及びバンプ
１７Ｂの幅Ｂｗ２の具体的数値には重要な意味がない。
本発明は、Ｂｗ２＞Ｂｗ１の条件を満たしていれば成り
立つ。
【００７８】本実施例の半導体装置は、図８に示すよう
に、半導体チップ１６の側面から半導体チップ１６を見
た場合に、外側のバンプ１７Ａと内側のバンプ１７Ｂと
は、オ−バ−ラップしていない。
【００７９】
【表１】 上記構成の半導体装置によれば、リ−ド１５及びバンプ
１７Ａ，１７Ｂは、ピン数の増加やピンピッチの縮小に
対応できる配置になっている。また、内側のバンプ１７
Ｂの幅Ｂｗ２が、外側のバンプ１７Ａの幅Ｂｗ１よりも
大きい（即ちＢｗ２＞Ｂｗ１）ため、リ−ド１５の曲が
りや、絶縁テ−プ１１と半導体チップ１６の位置合わせ
のずれが生じても、隣接するリ−ド１５同士が短絡する
ことがない。
【００８０】図９は、絶縁テ−プ１１と半導体チップ１
６の位置合わせが正確に行われなかったため、絶縁テ−
プ１１と半導体チップ１６の間にずれが生じた場合を示
している。
【００８１】この場合、内側のバンプ１７Ｂの幅Ｂｗ２
が、外側のバンプ１７Ａの幅Ｂｗ１よりも大きい（即ち
Ｂｗ２＞Ｂｗ１）ため、隣接するリ−ド１５同士が短絡
するこがない。
【００８２】また、リ−ド１５は、常に内側のバンプ１
７Ｂ上に位置するため、リ−ド１５と内側のバンプ１７
Ｂとの接合強度は、十分に大きい。
【００８３】しかし、リ−ドの曲がりの度合いが大きく
なる程、リ−ド１５と外側のバンプ１７Ａがオ−バ−ラ
ップする領域（斜線で示す）が小さくなる。リ−ド１５
とバンプ１７Ａがオ−バ−ラップする領域が小さくなる
と、必然的にリ−ド１５とバンプ１７Ａの接合強度が低
下する。
【００８４】図１０は、図１の領域Ｂ又は図４の領域Ｃ
を拡大した平面図である。図１１は、図１０のＸＩ−Ｘ
Ｉ線に沿う断面図である。
【００８５】この半導体装置は、図６の半導体装置の欠
点である接合強度の低下を改善する構造を有している。
【００８６】以下、図１０及び図１１の半導体装置の構
造について説明する。
【００８７】デバイスホ−ル１２の縁Ｅからリ−ド１５
の一端までの距離は、２つのケ−スが存在する。
【００８８】１つのケ−スは、短い距離である。短い距
離を有するリ−ド１５は、１つおきに存在し、外側のバ
ンプ１７Ａに接続されている。他の１つのケ−スは、長
い距離である。長い距離を有するリ−ド１５は、１つお
きに存在し、内側のバンプ１７Ｂに接続されている。
【００８９】Ｌｗは、リ−ド１５の幅を表している。Ｌ
ｐは、リ−ドピッチ、即ち１つのリ−ドの中心からこの
リ−ドに隣接するリ−ドの中心までの距離である。リ−
ドピッチＬｐは、バンプピッチ、即ち外側のバンプの中
心からこのバンプに隣接する内側のバンプの中心までの
距離に等しい。
【００９０】リ−ド幅Ｌｗは、リ−ドピッチＬｐにより
決定される。
【００９１】例えば、表２に示すように、リ−ドピッチ
Ｌｐが約８０μｍのときは、リ−ド幅Ｌｗは約３５μｍ
となり、リ−ドピッチＬｐが約６０μｍのときは、リ−
ド幅Ｌｗは約３０μｍとなり、リ−ドピッチＬｐが約５
０μｍのときは、リ−ド幅Ｌｗは約２５μｍとなる。
【００９２】Ｂｗ１は、外側のバンプ１７Ａの幅を表し
ている。外側のバンプ１７Ａの幅Ｂｗ１とは、バンプ１
７Ａに隣接する半導体チップ１６の一辺Ｆに平行な方向
のバンプ１７Ａの最大幅のことである。
【００９３】このＢｗ１の定義は、バンプ１７Ａの形状
に重要な意味がないことを表したものである。即ち、バ
ンプ１７Ａの形状は、図示するように長方形であっても
よいし、又は、三角形、多角形、正方形、円形、楕円形
などの形状であってもよい。
【００９４】しかし、バンプ１７Ａの最も良い形状は、
正方形、長方形などの四角形である。
【００９５】外側のバンプ１７Ａの形状が長方形である
場合には、外側のバンプ１７Ａの幅Ｂｗ１は、その長方
形の短辺の長さに等しい。但し、長方形の短辺と半導体
チップの一辺が平行であることが条件となる。
【００９６】Ｂｗ２は、内側のバンプ１７Ｂの幅を表し
ている。内側のバンプ１７Ｂの幅Ｂｗ２とは、バンプ１
７Ｂに隣接する半導体チップ１６の一辺Ｆに平行な方向
のバンプ１７Ｂの最大幅のことである。
【００９７】このＢｗ２の定義は、バンプ１７Ｂの形状
に重要な意味がないことを表したものである。即ち、バ
ンプ１７Ｂの形状は、図示するように長方形であっても
よいし、又は、三角形、多角形、正方形、円形、楕円形
などの形状であってもよい。
【００９８】しかし、バンプ１７Ａの最も良い形状は、
正方形、長方形などの四角形である。
【００９９】内側のバンプ１７Ｂの形状が長方形である
場合には、内側のバンプ１７Ｂの幅Ｂｗ２は、その長方
形の長辺の長さに等しい。但し、長方形の長辺と半導体
チップの一辺が平行であることが条件となる。
【０１００】Ｂｄ１は、外側のバンプ１７Ａの長さ（奥
行）を表している。外側のバンプ１７Ａの長さＢｄ１と
は、バンプ１７Ａに隣接する半導体チップ１６の一辺Ｆ
に垂直な方向のバンプ１７Ａの最大幅のことである。
【０１０１】このＢｄ１の定義は、バンプ１７Ａの形状
に重要な意味がないことを表したものである。即ち、バ
ンプ１７Ａの形状は、図示するように長方形であっても
よいし、又は、三角形、多角形、正方形、円形、楕円形
などの形状であってもよい。
【０１０２】しかし、バンプ１７Ａの最も良い形状は、
正方形、長方形などの四角形である。
【０１０３】外側のバンプ１７Ａの形状が長方形である
場合には、外側のバンプ１７Ａの長さＢｄ１は、その長
方形の長辺の長さに等しい。但し、長方形の長辺と半導
体チップの一辺が垂直であることが条件となる。
【０１０４】Ｂｄ２は、内側のバンプ１７Ｂの長さ（奥
行）を表している。内側のバンプ１７Ｂの長さＢｄ２と
は、バンプ１７Ｂに隣接する半導体チップ１６の一辺Ｆ
に垂直な方向のバンプ１７Ｂの最大幅のことである。
【０１０５】このＢｄ２の定義は、バンプ１７Ｂの形状
に重要な意味がないことを表したものである。即ち、バ
ンプ１７Ｂの形状は、図示するように長方形であっても
よいし、又は、三角形、多角形、正方形、円形、楕円形
などの形状であってもよい。
【０１０６】しかし、バンプ１７Ｂの最も良い形状は、
正方形、長方形などの四角形である。
【０１０７】内側のバンプ１７Ｂの形状が長方形である
場合には、内側のバンプ１７Ｂの長さＢｄ２は、その長
方形の短辺の長さに等しい。但し、長方形の短辺と半導
体チップの一辺が垂直であることが条件となる。
【０１０８】本発明は、外側のバンプ１７Ａの長さＢｄ
１が、内側のバンプ１７Ｂの長さＢｄ２よりも大きい
（即ちＢｄ１＞Ｂｄ２）ことを特徴とする。
【０１０９】例えば、表２に示すように、リ−ドピッチ
（バンプピッチ）Ｌｐが約６０μｍ、内側のバンプ１７
Ｂの幅Ｂｗ２が約８０μｍ、外側のバンプ１７Ａの幅Ｂ
ｗ１が約４０μｍのとき、外側のバンプ１７Ａの長さＢ
ｄ１を約８０μｍとし、内側のバンプ１７Ｂの長さＢｄ
２を約４０μｍとする。
【０１１０】但し、バンプ１７Ａの長さＢｄ１及びバン
プ１７Ｂの長さＢｄ２の具体的数値には重要な意味がな
い。本発明は、Ｂｄ１＞Ｂｄ２の条件を満たしていれば
成り立つ。
【０１１１】本実施例の半導体装置は、図１２に示すよ
うに、半導体チップ１６の側面から半導体チップ１６を
見た場合に、外側のバンプ１７Ａと内側のバンプ１７Ｂ
とは、オ−バ−ラップしていない。
【０１１２】
【表２】 上記構成の半導体装置によれば、リ−ド１５及びバンプ
１７Ａ，１７Ｂは、ピン数の増加やピンピッチの縮小に
対応できる配置になっている。
【０１１３】また、内側のバンプ１７Ｂの幅Ｂｗ２が、
外側のバンプ１７Ａの幅Ｂｗ１よりも大きい（即ちＢｗ
２＞Ｂｗ１）ため、リ−ド１５の曲がりや、絶縁テ−プ
１１と半導体チップ１６の位置合わせのずれが生じて
も、隣接するリ−ド１５同士が短絡することがない。
【０１１４】また、外側のバンプ１７Ａの長さＢｄ１
が、内側のバンプ１７Ｂの長さＢｄ２よりも大きい（即
ちＢｄ１＞Ｂｄ２）ため、リ−ド１５の曲がりや、絶縁
テ−プ１１と半導体チップ１６の位置合わせのずれが生
じても、リ−ド１５と外側のバンプ１７Ａの接合強度が
低下することがない。
【０１１５】図１３は、図１の領域Ｂ又は図４の領域Ｃ
を拡大した平面図である。図１４は、図１３の半導体チ
ップをその側面から見た場合の図を示している。
【０１１６】この半導体装置は、図１０の半導体装置の
変形例である。
【０１１７】以下、図１３及び図１４の半導体装置の構
造について説明する。
【０１１８】デバイスホ−ル１２の縁Ｅからリ−ド１５
の一端までの距離は、２つのケ−スが存在する。
【０１１９】１つのケ−スは、短い距離である。短い距
離を有するリ−ド１５は、１つおきに存在し、外側のバ
ンプ１７Ａに接続されている。他の１つのケ−スは、長
い距離である。長い距離を有するリ−ド１５は、１つお
きに存在し、内側のバンプ１７Ｂに接続されている。
【０１２０】Ｌｗは、リ−ド１５の幅を表している。Ｌ
ｐは、リ−ドピッチ、即ち１つのリ−ドの中心からこの
リ−ドに隣接するリ−ドの中心までの距離である。リ−
ドピッチＬｐは、バンプピッチ、即ち外側のバンプの中
心からこのバンプに隣接する内側のバンプの中心までの
距離に等しい。
【０１２１】リ−ド幅Ｌｗは、リ−ドピッチＬｐにより
決定される。
【０１２２】例えば、表３に示すように、リ−ドピッチ
Ｌｐが約８０μｍのときは、リ−ド幅Ｌｗは約３５μｍ
となり、リ−ドピッチＬｐが約６０μｍのときは、リ−
ド幅Ｌｗは約３０μｍとなり、リ−ドピッチＬｐが約５
０μｍのときは、リ−ド幅Ｌｗは約２５μｍとなる。
【０１２３】Ｂｗ１は、外側のバンプ１７Ａの幅を表し
ている。外側のバンプ１７Ａの幅Ｂｗ１とは、バンプ１
７Ａに隣接する半導体チップ１６の一辺Ｆに平行な方向
のバンプ１７Ａの最大幅のことである。
【０１２４】このＢｗ１の定義は、バンプ１７Ａの形状
に重要な意味がないことを表したものである。即ち、バ
ンプ１７Ａの形状は、図示するように長方形であっても
よいし、又は、三角形、多角形、正方形、円形、楕円形
などの形状であってもよい。
【０１２５】しかし、バンプ１７Ａの最もよい形状は、
正方形、長方形などの四角形である。
【０１２６】外側のバンプ１７Ａの形状が長方形である
場合には、外側のバンプ１７Ａの幅Ｂｗ１は、その長方
形の短辺の長さに等しい。但し、長方形の短辺と半導体
チップの一辺が平行であることが条件となる。
【０１２７】Ｂｗ２は、内側のバンプ１７Ｂの幅を表し
ている。内側のバンプ１７Ｂの幅Ｂｗ２とは、バンプ１
７Ｂに隣接する半導体チップ１６の一辺Ｆに平行な方向
のバンプ１７Ｂの最大幅のことである。
【０１２８】このＢｗ２の定義は、バンプ１７Ｂの形状
に重要な意味がないことを表したものである。即ち、バ
ンプ１７Ｂの形状は、図示するように長方形であっても
よいし、又は、三角形、多角形、正方形、円形、楕円形
などの形状であってもよい。
【０１２９】しかし、バンプ１７Ｂの最もよい形状は、
正方形、長方形などの四角形である。
【０１３０】内側のバンプ１７Ｂの形状が長方形である
場合には、内側のバンプ１７Ｂの幅Ｂｗ２は、その長方
形の長辺の長さに等しい。但し、長方形の長辺と半導体
チップの一辺が平行であることが条件となる。
【０１３１】Ｂｄ１は、外側のバンプ１７Ａの長さ（奥
行）を表している。外側のバンプ１７Ａの長さＢｄ１と
は、バンプ１７Ａに隣接する半導体チップ１６の一辺Ｆ
に垂直な方向のバンプ１７Ａの最大幅のことである。
【０１３２】このＢｄ１の定義は、バンプ１７Ａの形状
に重要な意味がないことを表したものである。即ち、バ
ンプ１７Ａの形状は、図示するように長方形であっても
よいし、又は、三角形、多角形、正方形、円形、楕円形
などの形状であってもよい。
【０１３３】しかし、バンプ１７Ａの最もよい形状は、
正方形、長方形などの四角形である。
【０１３４】外側のバンプ１７Ａの形状が長方形である
場合には、外側のバンプ１７Ａの長さＢｄ１は、その長
方形の長辺の長さに等しい。但し、長方形の長辺と半導
体チップの一辺が垂直であることが条件となる。
【０１３５】Ｂｄ２は、内側のバンプ１７Ｂの長さ（奥
行）を表している。内側のバンプ１７Ｂの長さＢｄ２と
は、バンプ１７Ｂに隣接する半導体チップ１６の一辺Ｆ
に垂直な方向のバンプ１７Ｂの最大幅のことである。
【０１３６】このＢｄ２の定義は、バンプ１７Ｂの形状
に重要な意味がないことを表したものである。即ち、バ
ンプ１７Ｂの形状は、図示するように長方形であっても
よいし、又は、三角形、多角形、正方形、円形、楕円形
などの形状であってもよい。
【０１３７】しかし、バンプ１７Ｂの最もよい形状は、
正方形、長方形などの四角形である。
【０１３８】内側のバンプ１７Ｂの形状が長方形である
場合には、内側のバンプ１７Ｂの長さＢｄ２は、その長
方形の短辺の長さに等しい。但し、長方形の短辺と半導
体チップの一辺が垂直であることが条件となる。
【０１３９】なお、半導体チップ１６の側面から半導体
チップ１６を見た場合に、外側のバンプ１７Ａと内側の
バンプ１７Ｂとは、互いにオ−バ−ラップしている。
【０１４０】本発明は、内側のバンプ１７Ｂの幅Ｂｗ２
が、外側のバンプ１７Ａの幅Ｂｗ１よりも大きく（即ち
Ｂｗ２＞Ｂｗ１）、かつ、外側のバンプ１７Ａの長さＢ
ｄ１が、内側のバンプ１７Ｂの長さＢｄ２よりも大きい
（即ちＢｄ１＞Ｂｄ２）ことを特徴とする。
【０１４１】バンプ１７Ａの幅Ｂｗ１と長さＢｄ１及び
バンプ１７Ｂの幅Ｂｗ２と長さＢｄ２の具体的数値は、
表３に示すようになる。
【０１４２】但し、バンプ１７Ａの幅Ｂｗ１と長さＢｄ
１及びバンプ１７Ｂの幅Ｂｗ２と長さＢｄ２の具体的数
値には重要な意味がない。本発明は、Ｂｗ２＞Ｂｗ１、
Ｂｄ１＞Ｂｄ２の条件を満たしていれば成り立つ。
【０１４３】
【表３】 上記構成の半導体装置によれば、リ−ド１５及びバンプ
１７Ａ，１７Ｂは、ピン数の増加やピンピッチの縮小に
対応できる配置になっている。
【０１４４】また、内側のバンプ１７Ｂの幅Ｂｗ２が、
外側のバンプ１７Ａの幅Ｂｗ１よりも大きい（即ちＢｗ
２＞Ｂｗ１）ため、リ−ド１５の曲がりや、絶縁テ−プ
１１と半導体チップ１６の位置合わせのずれが生じて
も、隣接するリ−ド１５同士が短絡することがない。
【０１４５】また、外側のバンプ１７Ａの長さＢｄ１
が、内側のバンプ１７Ｂの長さＢｄ２よりも大きい（即
ちＢｄ１＞Ｂｄ２）ため、リ−ド１５の曲がりや、絶縁
テ−プ１１と半導体チップ１６の位置合わせのずれが生
じても、リ−ド１５と外側のバンプ１７Ａの接合強度が
低下することがない。
【０１４６】図１５及び図１６は、本発明の半導体装置
の構成及び効果と、従来の半導体装置の構成及び効果を
まとめたものである。
【０１４７】従来の半導体装置は、バンプ１７の全てが
同一の形状及び寸法を有している。
【０１４８】従って、バンプ１７の寸法を大きくする
と、図１５（ａ）及び図１６（ａ）に示すように、リ−
ド１５の曲り又はリ−ド１５のずれにより、リ−ド１５
同士が短絡してしまう。
【０１４９】一方、バンプ１７の寸法を小さくすると、
図１５（ｂ）及び図１６（ｂ）に示すように、リ−ド１
５の曲り又はリ−ド１５のずれにより、リ−ド１５とバ
ンプ１７の接触面積が小さくなり、リ−ド１５とバンプ
１７の接合強度が低くなる。
【０１５０】本発明の半導体装置は、外側のバンプ１７
Ａの形状及び寸法と内側のバンプ１７Ｂの形状及び寸法
が相違している。また、各バンプ１７Ａ，１７Ｂは、Ｂ
ｗ２＞Ｂｗ１、Ｂｄ１＞Ｂｄ２の条件を満たしている。
【０１５１】従って、図１５（ｃ）及び図１６（ｃ）に
示すように、リ−ド１５の曲り又はリ−ド１５のずれが
生じても、リ−ド１５同士が短絡することがなく、リ−
ド１５とバンプ１７Ａの接触面積が小さくなることがな
い。
【０１５２】図１７は、図１の領域Ｂ又は図４の領域Ｃ
を拡大した平面図である。
【０１５３】この半導体装置は、図１０の半導体装置の
変形例である。
【０１５４】以下、図１７の半導体装置の構造について
説明する。
【０１５５】デバイスホ−ル１２の縁Ｅからリ−ド１５
の一端までの距離は、２つのケ−スが存在する。
【０１５６】１つのケ−スは、短い距離である。短い距
離を有するリ−ド１５は、１つおきに存在し、外側のバ
ンプ１７Ａに接続されている。他の１つのケ−スは、長
い距離である。長い距離を有するリ−ド１５は、１つお
きに存在し、内側のバンプ１７Ｂに接続されている。
【０１５７】Ｌｗは、リ−ド１５の幅を表している。Ｌ
ｐは、リ−ドピッチ、即ち１つのリ−ドの中心からこの
リ−ドに隣接するリ−ドの中心までの距離である。リ−
ドピッチＬｐは、バンプピッチ、即ち外側のバンプの中
心からこのバンプに隣接する内側のバンプの中心までの
距離に等しい。
【０１５８】リ−ド幅Ｌｗは、リ−ドピッチＬｐにより
決定される。
【０１５９】例えば、リ−ドピッチＬｐが約８０μｍの
ときは、リ−ド幅Ｌｗは約３５μｍとなり、リ−ドピッ
チＬｐが約６０μｍのときは、リ−ド幅Ｌｗは約３０μ
ｍとなり、リ−ドピッチＬｐが約５０μｍのときは、リ
−ド幅Ｌｗは約２５μｍとなる。
【０１６０】Ｂｗ１は、外側のバンプ１７Ａの幅を表し
ている。外側のバンプ１７Ａの幅Ｂｗ１とは、バンプ１
７Ａに隣接する半導体チップ１６の一辺Ｆに平行な方向
のバンプ１７Ａの最大幅のことである。
【０１６１】このＢｗ１の定義は、バンプ１７Ａの形状
に重要な意味がないことを表したものである。即ち、バ
ンプ１７Ａの形状は、図示するように長方形であっても
よいし、又は、三角形、多角形、正方形、円形、楕円形
などの形状であってもよい。
【０１６２】外側のバンプ１７Ａの形状が長方形である
場合には、外側のバンプ１７Ａの幅Ｂｗ１は、その長方
形の短辺の長さに等しい。但し、長方形の短辺と半導体
チップの一辺が平行であることが条件となる。
【０１６３】Ｂｗ２は、内側のバンプ１７Ｂの幅を表し
ている。内側のバンプ１７Ｂの幅Ｂｗ２とは、バンプ１
７Ｂに隣接する半導体チップ１６の一辺Ｆに平行な方向
のバンプ１７Ｂの最大幅のことである。
【０１６４】このＢｗ２の定義は、バンプ１７Ｂの形状
に重要な意味がないことを表したものである。即ち、バ
ンプ１７Ｂの形状は、図示するように野球のホ−ムベ−
スのような形であってもよいし、又は、三角形、多角
形、正方形、円形、楕円形などの形状であってもよい。
【０１６５】Ｂｄ１は、外側のバンプ１７Ａの長さ（奥
行）を表している。外側のバンプ１７Ａの長さＢｄ１と
は、バンプ１７Ａに隣接する半導体チップ１６の一辺Ｆ
に垂直な方向のバンプ１７Ａの最大幅のことである。
【０１６６】このＢｄ１の定義は、バンプ１７Ａの形状
に重要な意味がないことを表したものである。即ち、バ
ンプ１７Ａの形状は、図示するように長方形であっても
よいし、又は、三角形、多角形、正方形、円形、楕円形
などの形状であってもよい。
【０１６７】外側のバンプ１７Ａの形状が長方形である
場合には、外側のバンプ１７Ａの長さＢｄ１は、その長
方形の長辺の長さに等しい。但し、長方形の長辺と半導
体チップの一辺が垂直であることが条件となる。
【０１６８】Ｂｄ２は、内側のバンプ１７Ｂの長さ（奥
行）を表している。内側のバンプ１７Ｂの長さＢｄ２と
は、バンプ１７Ｂに隣接する半導体チップ１６の一辺Ｆ
に垂直な方向のバンプ１７Ｂの最大幅のことである。
【０１６９】このＢｄ２の定義は、バンプ１７Ｂの形状
に重要な意味がないことを表したものである。即ち、バ
ンプ１７Ｂの形状は、図示するように野球のホ−ムベ−
スのような形であってもよいし、又は、三角形、多角
形、正方形、円形、楕円形などの形状であってもよい。
【０１７０】なお、半導体チップ１６の側面から半導体
チップ１６を見た場合に、外側のバンプ１７Ａと内側の
バンプ１７Ｂとは、互いにオ−バ−ラップしていない。
【０１７１】本発明は、内側のバンプ１７Ｂの幅Ｂｗ２
が、外側のバンプ１７Ａの幅Ｂｗ１よりも大きく（即ち
Ｂｗ２＞Ｂｗ１）、かつ、外側のバンプ１７Ａの長さＢ
ｄ１が、内側のバンプ１７Ｂの長さＢｄ２よりも大きい
（即ちＢｄ１＞Ｂｄ２）ことを特徴とする。
【０１７２】また、バンプ１７Ｂの形状が野球のホ−ム
ベ−スのような形状を有しているため、バンプ１７Ｂ
を、バンプ１７Ａの間に近付けることができる。
【０１７３】上記構成の半導体装置によれば、リ−ド１
５及びバンプ１７Ａ，１７Ｂは、ピン数の増加やピンピ
ッチの縮小に対応できる配置になっている。
【０１７４】また、内側のバンプ１７Ｂの幅Ｂｗ２が、
外側のバンプ１７Ａの幅Ｂｗ１よりも大きい（即ちＢｗ
２＞Ｂｗ１）ため、リ−ド１５の曲がりや、絶縁テ−プ
１１と半導体チップ１６の位置合わせのずれが生じて
も、隣接するリ−ド１５同士が短絡することがない。
【０１７５】また、外側のバンプ１７Ａの長さＢｄ１
が、内側のバンプ１７Ｂの長さＢｄ２よりも大きい（即
ちＢｄ１＞Ｂｄ２）ため、リ−ド１５の曲がりや、絶縁
テ−プ１１と半導体チップ１６の位置合わせのずれが生
じても、リ−ド１５と外側のバンプ１７Ａの接合強度が
低下することがない。
【０１７６】また、バンプ１７Ｂを、バンプ１７Ａの間
に近付けることができるため、半導体チップ１６のサイ
ズを小さくすることができる。
【０１７７】図１８は、図１の領域Ｂ又は図４の領域Ｃ
を拡大した平面図である。
【０１７８】この半導体装置は、図１０の半導体装置の
変形例である。
【０１７９】以下、図１８の半導体装置の構造について
説明する。
【０１８０】デバイスホ−ル１２の縁Ｅからリ−ド１５
の一端までの距離は、２つのケ−スが存在する。
【０１８１】１つのケ−スは、短い距離である。短い距
離を有するリ−ド１５は、１つおきに存在し、外側のバ
ンプ１７Ａに接続されている。他の１つのケ−スは、長
い距離である。長い距離を有するリ−ド１５は、１つお
きに存在し、内側のバンプ１７Ｂに接続されている。
【０１８２】Ｌｗは、リ−ド１５の幅を表している。Ｌ
ｐは、リ−ドピッチ、即ち１つのリ−ドの中心からこの
リ−ドに隣接するリ−ドの中心までの距離である。リ−
ドピッチＬｐは、バンプピッチ、即ち外側のバンプの中
心からこのバンプに隣接する内側のバンプの中心までの
距離に等しい。
【０１８３】リ−ド幅Ｌｗは、リ−ドピッチＬｐにより
決定される。
【０１８４】例えば、リ−ドピッチＬｐが約８０μｍの
ときは、リ−ド幅Ｌｗは約３５μｍとなり、リ−ドピッ
チＬｐが約６０μｍのときは、リ−ド幅Ｌｗは約３０μ
ｍとなり、リ−ドピッチＬｐが約５０μｍのときは、リ
−ド幅Ｌｗは約２５μｍとなる。
【０１８５】Ｂｗ１は、外側のバンプ１７Ａの幅を表し
ている。外側のバンプ１７Ａの幅Ｂｗ１とは、バンプ１
７Ａに隣接する半導体チップ１６の一辺Ｆに平行な方向
のバンプ１７Ａの最大幅のことである。
【０１８６】このＢｗ１の定義は、バンプ１７Ａの形状
に重要な意味がないことを表したものである。即ち、バ
ンプ１７Ａの形状は、図示するように野球のホ−ムベ−
スのような形であってもよいし、又は、三角形、多角
形、正方形、長方形、円形、楕円形などの形状であって
もよい。
【０１８７】Ｂｗ２は、内側のバンプ１７Ｂの幅を表し
ている。内側のバンプ１７Ｂの幅Ｂｗ２とは、バンプ１
７Ｂに隣接する半導体チップ１６の一辺Ｆに平行な方向
のバンプ１７Ｂの最大幅のことである。
【０１８８】このＢｗ２の定義は、バンプ１７Ｂの形状
に重要な意味がないことを表したものである。即ち、バ
ンプ１７Ｂの形状は、図示するように野球のホ−ムベ−
スのような形であってもよいし、又は、三角形、多角
形、正方形、長方形、円形、楕円形などの形状であって
もよい。
【０１８９】Ｂｄ１は、外側のバンプ１７Ａの長さ（奥
行）を表している。外側のバンプ１７Ａの長さＢｄ１と
は、バンプ１７Ａに隣接する半導体チップ１６の一辺Ｆ
に垂直な方向のバンプ１７Ａの最大幅のことである。
【０１９０】このＢｄ１の定義は、バンプ１７Ａの形状
に重要な意味がないことを表したものである。即ち、バ
ンプ１７Ａの形状は、図示するように野球のホ−ムベ−
スのような形であってもよいし、又は、三角形、多角
形、正方形、長方形、円形、楕円形などの形状であって
もよい。
【０１９１】Ｂｄ２は、内側のバンプ１７Ｂの長さ（奥
行）を表している。内側のバンプ１７Ｂの長さＢｄ２と
は、バンプ１７Ｂに隣接する半導体チップ１６の一辺Ｆ
に垂直な方向のバンプ１７Ｂの最大幅のことである。
【０１９２】このＢｄ２の定義は、バンプ１７Ｂの形状
に重要な意味がないことを表したものである。即ち、バ
ンプ１７Ｂの形状は、図示するように野球のホ−ムベ−
スのような形であってもよいし、又は、三角形、多角
形、正方形、長方形、円形、楕円形などの形状であって
もよい。
【０１９３】なお、半導体チップ１６の側面から半導体
チップ１６を見た場合に、外側のバンプ１７Ａと内側の
バンプ１７Ｂとは、互いにオ−バ−ラップしていない。
【０１９４】本発明は、内側のバンプ１７Ｂの幅Ｂｗ２
が、外側のバンプ１７Ａの幅Ｂｗ１よりも大きく（即ち
Ｂｗ２＞Ｂｗ１）、かつ、外側のバンプ１７Ａの長さＢ
ｄ１が、内側のバンプ１７Ｂの長さＢｄ２よりも大きい
（即ちＢｄ１＞Ｂｄ２）ことを特徴とする。
【０１９５】また、バンプ１７Ａ，１７Ｂの形状が共に
野球のホ−ムベ−スのような形状を有しているため、バ
ンプ１７Ｂを、バンプ１７Ａの間に近付けることができ
る。
【０１９６】上記構成の半導体装置によれば、リ−ド１
５及びバンプ１７Ａ，１７Ｂは、ピン数の増加やピンピ
ッチの縮小に対応できる配置になっている。
【０１９７】また、内側のバンプ１７Ｂの幅Ｂｗ２が、
外側のバンプ１７Ａの幅Ｂｗ１よりも大きい（即ちＢｗ
２＞Ｂｗ１）ため、リ−ド１５の曲がりや、絶縁テ−プ
１１と半導体チップ１６の位置合わせのずれが生じて
も、隣接するリ−ド１５同士が短絡することがない。
【０１９８】また、外側のバンプ１７Ａの長さＢｄ１
が、内側のバンプ１７Ｂの長さＢｄ２よりも大きい（即
ちＢｄ１＞Ｂｄ２）ため、リ−ド１５の曲がりや、絶縁
テ−プ１１と半導体チップ１６の位置合わせのずれが生
じても、リ−ド１５と外側のバンプ１７Ａの接合強度が
低下することがない。
【０１９９】また、バンプ１７Ｂを、バンプ１７Ａの間
に近付けることができるため、半導体チップ１６のサイ
ズを小さくすることができる。
【０２００】
【発明の効果】以上、説明したように、本発明の半導体
装置によれば、次のような効果を奏する。
【０２０１】バンプは、ピン数の増加やピンピッチの縮
小に対応できるように半導体チップの周辺部にジグザグ
に配置されている。
【０２０２】また、内側のバンプの幅Ｂｗ２が、外側の
バンプの幅Ｂｗ１よりも大きい、即ちＢｗ２＞Ｂｗ１を
満たすため、リ−ドの曲がりや、絶縁テ−プと半導体チ
ップの位置合わせのずれが生じても、隣接するリ−ド同
士が短絡することがない。
【０２０３】また、外側のバンプの長さＢｄ１が、内側
のバンプの長さＢｄ２よりも大きい、即ちＢｄ１＞Ｂｄ
２を満たすため、リ−ドの曲がりや、絶縁テ−プと半導
体チップの位置合わせのずれが生じても、リ−ドと外側
のバンプの接合強度が低下することがない。
【図面の簡単な説明】
【図１】本発明の半導体装置を示す平面図。
【図２】図１のＩＩ−ＩＩ線に沿う断面図。
【図３】図１の半導体チップを詳細に示す図。
【図４】本発明の半導体装置を示す平面図。
【図５】図４の半導体チップを詳細に示す図。
【図６】図１の領域Ｂ又は図４の領域Ｃを拡大した図。
【図７】図６のＶＩＩ−ＶＩＩ線に沿う断面図。
【図８】図６の半導体チップを側面から見た図。
【図９】図６の半導体装置において絶縁テ−プと半導体
チップの位置合わせが正確に行われなかった場合を示す
図。
【図１０】図１の領域Ｂ又は図４の領域Ｃを拡大した
図。
【図１１】図１０のＸＩ−ＸＩ線に沿う断面図。
【図１２】図１０の半導体チップを側面から見た図。
【図１３】図１の領域Ｂ又は図４の領域Ｃを拡大した
図。
【図１４】図１３の半導体チップを側面から見た図。
【図１５】従来の半導体装置と本発明の半導体装置を比
較して示す図。
【図１６】従来の半導体装置と本発明の半導体装置を比
較して示す図。
【図１７】図１の領域Ｂ又は図４の領域Ｃを拡大した
図。
【図１８】図１の領域Ｂ又は図４の領域Ｃを拡大した
図。
【図１９】従来の半導体装置を示す平面図。
【図２０】図１９のＸＸ−ＸＸ線に沿う断面図、
【図２１】図１９の領域Ａを拡大した図。
【図２２】図１９の半導体チップを詳細に示す図。
【図２３】図２１の半導体装置においてリ−ドの曲がり
が生じた場合を示す図。
【図２４】図２１の半導体装置において絶縁テ−プと半
導体チップの位置合わせが正確に行われなかった場合を
示す図。
【図２５】図２１の半導体装置において絶縁テ−プと半
導体チップの位置合わせが正確に行われなかった場合を
示す図。
【図２６】図１９の領域Ａを拡大した図。
【図２７】図２６の半導体装置においてリ−ドの曲がり
が生じた場合を示す図。
【図２８】図２６の半導体装置において絶縁テ−プと半
導体チップの位置合わせが正確に行われなかった場合を
示す図。
【図２９】図２６の半導体装置において絶縁テ−プと半
導体チップの位置合わせが正確に行われなかった場合を
示す図。
【符号の説明】
１１ …絶縁テ−プ、 １２ …デバイスホ−ル、 １３ …アウタ−リ−ドホ−ル、 １４ …パフォ−レ−ションホ−ル、 １５ …リ−ド、 １６ …半導体チップ、 １７，１７Ａ，１７Ｂ …バンプ、 １８ …樹脂。

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 四角形の半導体チップと、 前記半導体チップの少なくとも１辺の近傍において、前
    記少なくとも１辺に沿ってジグザグに配置される複数の
    バンプとを有し、 前記複数のバンプのうち前記半導体チップの外側に配置
    されるバンプの、前記半導体チップの少なくとも１辺に
    平行な方向の最大幅を、Ｂｗ１とし、前記複数のバンプ
    のうち前記半導体チップの内側に配置されるバンプの、
    前記半導体チップの前記少なくとも１辺に平行な方向の
    最大幅を、Ｂｗ２としたとき、 Ｂｗ２ ＞ Ｂｗ１ を満たしていることを特徴とする半導体装置。
  2. 【請求項２】 前記半導体チップは、正方形及び長方形
    のうちから選ばれる１つの形状を有していることを特徴
    とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記複数のバンプは、前記半導体チップ
    の全ての辺の近傍においてジグザグに配置されているこ
    とを特徴とする請求項１に記載の半導体装置。
  4. 【請求項４】 前記複数のバンプの各々は、正方形及び
    長方形のうちから選ばれる１つの形状を有し、前記複数
    のバンプの少なくとも一辺は、前記半導体チップの前記
    少なくとも一辺に平行であることを特徴とする請求項１
    に記載の半導体装置。
  5. 【請求項５】 前記複数のバンプの形状は、野球のホ−
    ムベ−スのような形を有していることを特徴とする請求
    項１に記載の半導体装置。
  6. 【請求項６】 請求項１に記載の半導体装置において、 前記複数のバンプのうち前記半導体チップの外側に配置
    されるバンプの、前記半導体チップの少なくとも１辺に
    垂直な方向の最大の長さを、Ｂｄ１とし、前記複数のバ
    ンプのうち前記半導体チップの内側に配置されるバンプ
    の、前記半導体チップの前記少なくとも１辺に垂直な方
    向の最大の長さを、Ｂｄ２としたとき、 Ｂｄ１ ＞ Ｂｄ２ を満たすことを特徴とする半導体装置。
  7. 【請求項７】 前記複数のバンプは、金（Ａｕ）から構
    成されることを特徴とする請求項１に記載の半導体装
    置。
  8. 【請求項８】 請求項１に記載の半導体装置において、 四角形のデバイスホ−ルを有する絶縁テ−プと、前記絶
    縁テ−プ上に形成され、一端が前記デバイスホ−ル内に
    位置する複数のリ−ドとを有し、 前記デバイスホ−ルの所定の一辺から前記複数のリ−ド
    の一端までの距離には、短い距離と長い距離があり、前
    記複数のリ−ドのうち短いリ−ドは、長いリ−ドの中に
    １本おきに存在し、 前記半導体チップは、前記デバイスホ−ル内に配置さ
    れ、前記短いリ−ドは、前記半導体チップの外側に配置
    されるバンプに接続され、前記長いリ−ドは、前記半導
    体チップの内側に配置されるバンプに接続されることを
    特徴とする半導体装置。
  9. 【請求項９】 前記デバイスホ−ルの形状は、前記半導
    体チップの形状と同じであることを特徴とする請求項８
    に記載の半導体装置。
  10. 【請求項１０】 前記複数のリ−ドは、一定の間隔で前
    記絶縁テ−プ上に配置されていることを特徴とする請求
    項８に記載の半導体装置。
  11. 【請求項１１】 前記リ−ドの幅をＬｗとすると、 Ｌｗ ＜ Ｂｗ１ 、 Ｌｗ ＜ Ｂｗ２ を満たしていることを特徴とする請求項８に記載の半導
    体装置。
  12. 【請求項１２】 請求項８に記載の半導体装置におい
    て、 １つのリ−ドの中心から前記１つのリ−ドに隣接するリ
    −ドの中心までの距離をＬｐとすると、 ２ × Ｌｐ ≦ （Ｂｗ１＋Ｂｗ２） を満たしていることを特徴とする半導体装置。
  13. 【請求項１３】 請求項８に記載の半導体装置におい
    て、 前記複数のバンプのうち前記半導体チップの外側に配置
    されるバンプの、前記半導体チップの少なくとも１辺に
    垂直な方向の最大の長さを、Ｂｄ１とし、前記複数のバ
    ンプのうち前記半導体チップの内側に配置されるバンプ
    の、前記半導体チップの前記少なくとも１辺に垂直な方
    向の最大の長さを、Ｂｄ２としたとき、 Ｂｄ１ ＞ Ｂｄ２ を満たしていることを特徴とする半導体装置。
  14. 【請求項１４】 前記絶縁テ−プは、ポリイミドから構
    成され、前記複数のリ−ドは、銅（Ｃｕ）から構成され
    ていることを特徴とする請求項１に記載の半導体装置。
JP6295226A 1993-12-27 1994-11-29 半導体装置 Pending JPH07235564A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP6295226A JPH07235564A (ja) 1993-12-27 1994-11-29 半導体装置
EP94120121A EP0664563B1 (en) 1993-12-27 1994-12-19 TAB Bonding pads geometry for semiconductor devices
DE69408657T DE69408657T2 (de) 1993-12-27 1994-12-19 TAB-Lötflächengeometrie für Halbleiterbauelemente
US08/363,321 US5569964A (en) 1993-12-27 1994-12-23 Semiconductor device
CN94113397A CN1099135C (zh) 1993-12-27 1994-12-26 半导体装置
KR1019940037329A KR0150497B1 (ko) 1993-12-27 1994-12-27 반도체 장치
TW083112263A TW268149B (ja) 1993-12-27 1994-12-28

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-332755 1993-12-27
JP33275593 1993-12-27
JP6295226A JPH07235564A (ja) 1993-12-27 1994-11-29 半導体装置

Publications (1)

Publication Number Publication Date
JPH07235564A true JPH07235564A (ja) 1995-09-05

Family

ID=26560171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6295226A Pending JPH07235564A (ja) 1993-12-27 1994-11-29 半導体装置

Country Status (7)

Country Link
US (1) US5569964A (ja)
EP (1) EP0664563B1 (ja)
JP (1) JPH07235564A (ja)
KR (1) KR0150497B1 (ja)
CN (1) CN1099135C (ja)
DE (1) DE69408657T2 (ja)
TW (1) TW268149B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6822164B2 (en) 2002-01-25 2004-11-23 Seiko Epson Corporation Semiconductor device and electro-optical device including the same
JP2005062582A (ja) * 2003-08-18 2005-03-10 Hitachi Displays Ltd 表示装置
US7042069B2 (en) 2003-11-28 2006-05-09 Seiko Epson Corporation Semiconductor device and method of manufacturing same, wiring board, electronic module, and electronic instrument
US7068340B2 (en) 2000-12-25 2006-06-27 Hitachi, Ltd. Liquid crystal display
US7119423B2 (en) 2003-11-28 2006-10-10 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, electronic module, and electronic instrument
JP2007150370A (ja) * 2007-03-15 2007-06-14 Seiko Epson Corp 半導体モジュール、電子デバイス、電子機器および半導体モジュールの製造方法
JP2010118428A (ja) * 2008-11-12 2010-05-27 Renesas Technology Corp 表示装置駆動用半導体集積回路装置および表示装置駆動用半導体集積回路装置の製造方法
JP2014027126A (ja) * 2012-07-27 2014-02-06 Seiko Epson Corp 半導体装置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260575A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp 半導体装置及びリードフレーム
US5814892A (en) * 1996-06-07 1998-09-29 Lsi Logic Corporation Semiconductor die with staggered bond pads
US5817540A (en) * 1996-09-20 1998-10-06 Micron Technology, Inc. Method of fabricating flip-chip on leads devices and resulting assemblies
KR100210711B1 (ko) * 1996-10-01 1999-07-15 윤종용 반도체 칩 구조
JP3493118B2 (ja) * 1997-07-25 2004-02-03 沖電気工業株式会社 半導体素子及び半導体装置
US6104619A (en) * 1997-12-16 2000-08-15 Kabushiki Kaisha Toshiba Tape carrier package and its fabrication method therefor
JP3480291B2 (ja) * 1998-01-08 2003-12-15 日立電線株式会社 半導体装置及び電子装置
US6251768B1 (en) * 1999-03-08 2001-06-26 Silicon Integrated Systems Corp. Method of arranging the staggered shape bond pads layers for effectively reducing the size of a die
JP2002359461A (ja) * 2001-06-01 2002-12-13 Nec Corp 電子部品の実装方法および実装構造体、メタルマスク
US6577002B1 (en) * 2001-11-29 2003-06-10 Sun Microsystems, Inc. 180 degree bump placement layout for an integrated circuit power grid
JP2004342993A (ja) * 2003-05-19 2004-12-02 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
US6936970B2 (en) * 2003-09-30 2005-08-30 General Electric Company Method and apparatus for a unidirectional switching, current limited cutoff circuit for an electronic ballast
JP3687674B2 (ja) * 2003-12-12 2005-08-24 セイコーエプソン株式会社 半導体装置、半導体チップ、電子モジュール並びに電子機器
KR100632472B1 (ko) 2004-04-14 2006-10-09 삼성전자주식회사 측벽이 비도전성인 미세 피치 범프 구조를 가지는미세전자소자칩, 이의 패키지, 이를 포함하는액정디스플레이장치 및 이의 제조방법
US20060131726A1 (en) * 2004-12-22 2006-06-22 Bruch Thomas P Arrangement of input/output pads on an integrated circuit
US20060255473A1 (en) * 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
US9258904B2 (en) * 2005-05-16 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
US7863737B2 (en) * 2006-04-01 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with wire bond pattern
CN101308830A (zh) * 2007-05-18 2008-11-19 飞思卡尔半导体（中国）有限公司 用于半导体封装的引线框
US8288871B1 (en) 2011-04-27 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Reduced-stress bump-on-trace (BOT) structures
US9105533B2 (en) 2011-07-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure having a single side recess
US10833033B2 (en) 2011-07-27 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Bump structure having a side recess and semiconductor structure including the same
US8853853B2 (en) 2011-07-27 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures
US10510722B2 (en) * 2017-06-20 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
KR102634290B1 (ko) 2018-11-09 2024-02-06 동우 화인켐 주식회사 패드 전극부 및 이를 갖는 터치센서

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866504A (en) * 1986-05-05 1989-09-12 Itt Corporation Direct interconnection for use between a semiconductor and a pin connector or the like
JPS63124434A (ja) * 1986-11-12 1988-05-27 Mitsubishi Electric Corp 半導体装置の製造方法
JPH03196634A (ja) * 1989-12-26 1991-08-28 Nec Corp 半導体装置の製造方法
US5173763A (en) * 1991-02-11 1992-12-22 International Business Machines Corporation Electronic packaging with varying height connectors
JP3044872B2 (ja) * 1991-09-25 2000-05-22 ソニー株式会社 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7068340B2 (en) 2000-12-25 2006-06-27 Hitachi, Ltd. Liquid crystal display
US7449787B2 (en) 2000-12-25 2008-11-11 Hitachi, Ltd. Liquid crystal display
US6822164B2 (en) 2002-01-25 2004-11-23 Seiko Epson Corporation Semiconductor device and electro-optical device including the same
JP2005062582A (ja) * 2003-08-18 2005-03-10 Hitachi Displays Ltd 表示装置
US7042069B2 (en) 2003-11-28 2006-05-09 Seiko Epson Corporation Semiconductor device and method of manufacturing same, wiring board, electronic module, and electronic instrument
US7119423B2 (en) 2003-11-28 2006-10-10 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, electronic module, and electronic instrument
JP2007150370A (ja) * 2007-03-15 2007-06-14 Seiko Epson Corp 半導体モジュール、電子デバイス、電子機器および半導体モジュールの製造方法
JP2010118428A (ja) * 2008-11-12 2010-05-27 Renesas Technology Corp 表示装置駆動用半導体集積回路装置および表示装置駆動用半導体集積回路装置の製造方法
US20130075897A1 (en) * 2008-11-12 2013-03-28 Renesas Electronics Corporation Semiconductor integrated circuit device for driving display device and manufacturing method thereof
JP2014027126A (ja) * 2012-07-27 2014-02-06 Seiko Epson Corp 半導体装置

Also Published As

Publication number Publication date
TW268149B (ja) 1996-01-11
CN1099135C (zh) 2003-01-15
CN1111402A (zh) 1995-11-08
US5569964A (en) 1996-10-29
KR950021300A (ko) 1995-07-26
EP0664563A1 (en) 1995-07-26
EP0664563B1 (en) 1998-02-25
KR0150497B1 (ko) 1998-12-01
DE69408657T2 (de) 1998-07-09
DE69408657D1 (de) 1998-04-02

Similar Documents

Publication Publication Date Title
JPH07235564A (ja) 半導体装置
JP3152796B2 (ja) 半導体装置およびその製造方法
US7329597B2 (en) Semiconductor chip and tab package having the same
US20010008304A1 (en) Semiconductor device and manufacturing method thereof
US6555755B1 (en) Flexible interconnecting substrate and method of manufacturing the same, film carrier, tape-shaped semiconductor device, semiconductor device, circuit board, and electronic equipment
JPH1012769A (ja) 半導体装置およびその製造方法
US11217508B2 (en) Lead structure of circuit with increased gaps between adjacent leads
JP4819335B2 (ja) 半導体チップパッケージ
US6081035A (en) Microelectronic bond ribbon design
JP2000049185A (ja) 導体ワイヤ及びこれを備えた半導体装置
US8098496B2 (en) Wiring board for semiconductor device
JP2007005452A (ja) 半導体装置
JPH1065044A (ja) スタガ配列されたボンド・パッドを有する半導体ダイ
JPH04233244A (ja) 集積回路アセンブリ
JP2007150144A (ja) 半導体装置およびその製造方法
JP2674536B2 (ja) チップキャリア半導体装置及びその製造方法
JP2001060567A (ja) 半導体装置の製造方法
JPH0513647A (ja) 半導体装置
KR100388295B1 (ko) 와이어 본딩 구조 및 그 방법
JPH07335692A (ja) 半導体集積回路装置
JPH05326621A (ja) Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置
JPH1050750A (ja) 半導体装置およびその製造方法
JP2003347333A (ja) 半導体装置
JP2773762B2 (ja) 半導体装置の製造方法
JP2806816B2 (ja) ボンディング装置およびこれを用いたボンディング方法