JPS63124434A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63124434A JPS63124434A JP61270654A JP27065486A JPS63124434A JP S63124434 A JPS63124434 A JP S63124434A JP 61270654 A JP61270654 A JP 61270654A JP 27065486 A JP27065486 A JP 27065486A JP S63124434 A JPS63124434 A JP S63124434A
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- semiconductor element
- bonding
- lead terminals
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 8
- 239000000969 carrier Substances 0.000 abstract description 6
- 230000000694 effects Effects 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000010953 base metal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、表面に配線およびリード端子を形成した可撓
性リードフィルム基板いわゆるテープキャリアを用いて
なる半導体装置の製造方法に関する。
性リードフィルム基板いわゆるテープキャリアを用いて
なる半導体装置の製造方法に関する。
集積回路素子の電極接合技術として、従来から最も多く
用いられているワイヤボンデング法に代ってテープキャ
リアを用いた、いわゆるＴＡＢ（Ｔａｐｅ ａｕｔｏｍ
ａｔｅｄ ｂｏｎｄｉｎｇ）法が採用されるようになっ
てきている。これを第６図（ａ）、（ｂ）、（Ｃ）を用
いて簡単に説明すると、図中符号ｌは半導体素子、２は
テープキャリアで、このテープキャリア２は実際には長
尺なテープ状をなすものであって、その一部のみを図示
している。また、半導体素子ｌには電極部分にバンプと
呼ばれるＡｕの突起電極（以下バンプという）３が形成
されている。
用いられているワイヤボンデング法に代ってテープキャ
リアを用いた、いわゆるＴＡＢ（Ｔａｐｅ ａｕｔｏｍ
ａｔｅｄ ｂｏｎｄｉｎｇ）法が採用されるようになっ
てきている。これを第６図（ａ）、（ｂ）、（Ｃ）を用
いて簡単に説明すると、図中符号ｌは半導体素子、２は
テープキャリアで、このテープキャリア２は実際には長
尺なテープ状をなすものであって、その一部のみを図示
している。また、半導体素子ｌには電極部分にバンプと
呼ばれるＡｕの突起電極（以下バンプという）３が形成
されている。
このバンプ３の構造を同図（ｃ）に示しており、このバ
ンプ３は、シリコン等の半導体基板ｌａ上に形成された
シリコン酸化膜ｉｂ、その上部に設けられたアルミ電極
ＩＣ１この電極ＩＣの周縁および半導体素子ｌの表面を
保護するシリコン酸化物等で形成された保護膜１ｄを有
する半導体素子１のアルミ電極ｌｃ上に形成されるもの
で、この電極ＩＣと電気的、機械的に良好な接触状態を
得るための下地金属層３ａおよびその上に電気メッキ等
で形成された高さ１０〜２５４ｍ程度の金バンプ本体３
ｂから構成されている。
ンプ３は、シリコン等の半導体基板ｌａ上に形成された
シリコン酸化膜ｉｂ、その上部に設けられたアルミ電極
ＩＣ１この電極ＩＣの周縁および半導体素子ｌの表面を
保護するシリコン酸化物等で形成された保護膜１ｄを有
する半導体素子１のアルミ電極ｌｃ上に形成されるもの
で、この電極ＩＣと電気的、機械的に良好な接触状態を
得るための下地金属層３ａおよびその上に電気メッキ等
で形成された高さ１０〜２５４ｍ程度の金バンプ本体３
ｂから構成されている。
一方、テープキャリア２は、所定幅寸法をおいてスリッ
トされかつその両側縁にスプロケット穴２ａが一定のピ
ッチで設けられるとともに半導体素子ｌが接続されるた
めの所定の孔２ｂおよび半導体装置としての外部端子を
形成するための孔２Ｃが形成されたポリイミド、ガラス
エポキシまたはポリエステル等で形成された絶縁性フィ
ルム２ｄ上に、銅箔を写真製版等で形成し、さらにその
表面に錫や金メッキ等を施すことで配線２ｅが形成され
ているものである。この配線２ｅの半導体素子１との接
合部分（以下リード端子という）２ｆは前記半導体素子
１のバンプ３位置に一致するように形成されている。
トされかつその両側縁にスプロケット穴２ａが一定のピ
ッチで設けられるとともに半導体素子ｌが接続されるた
めの所定の孔２ｂおよび半導体装置としての外部端子を
形成するための孔２Ｃが形成されたポリイミド、ガラス
エポキシまたはポリエステル等で形成された絶縁性フィ
ルム２ｄ上に、銅箔を写真製版等で形成し、さらにその
表面に錫や金メッキ等を施すことで配線２ｅが形成され
ているものである。この配線２ｅの半導体素子１との接
合部分（以下リード端子という）２ｆは前記半導体素子
１のバンプ３位置に一致するように形成されている。
そして、以上のような構成によるテープキャリア２を用
い半導体素子１を同図（ｂ）に示すように電気的、機械
的に接合させた状態で、これら半導体素子１およびテー
プキャリア２の一部をエポキシ樹脂材（図示せず）で封
止することにより、あるいはテープキャリア２の配線２
ｅの外部端子部２ｇを切断しセラミック、ガラスエポキ
シ等の基板に外部端子２ｇを、または半導体素子１をも
電気的、機械的に接合することにより、半導体装置が形
成されるものであった。
い半導体素子１を同図（ｂ）に示すように電気的、機械
的に接合させた状態で、これら半導体素子１およびテー
プキャリア２の一部をエポキシ樹脂材（図示せず）で封
止することにより、あるいはテープキャリア２の配線２
ｅの外部端子部２ｇを切断しセラミック、ガラスエポキ
シ等の基板に外部端子２ｇを、または半導体素子１をも
電気的、機械的に接合することにより、半導体装置が形
成されるものであった。
このような構成による半導体装置において、従来は一層
の配線２ｅを有するテープキャリア２を半導体素子１に
位置合わせし、そのリード端子２ｆを同時にボンディン
グ治具４で加圧加熱することにより、リード端子２ｆと
バンプ３とを接合していた。これを第７図（ａ） 、
（ｂ） 、 （ｃ）を用いて説明すると、同図（ａ）は
半導体素子ｌにテープキャリア２のリード端子２ｆを位
置合わせした状態を示し、このときには同図（ｂ）に示
すようにリード端子２ｆは水平方向へ延びている。そし
て、これに半導体素子ｌを対応させ、さらにこれらをボ
ンディング治具４の下面を平行し配置し、この治具４を
降下させてリード端子２ｆとバンプ３を接触後に加圧加
熱することによって接合が行なわれ、同図（Ｃ）に示す
状態とされるものであった。
の配線２ｅを有するテープキャリア２を半導体素子１に
位置合わせし、そのリード端子２ｆを同時にボンディン
グ治具４で加圧加熱することにより、リード端子２ｆと
バンプ３とを接合していた。これを第７図（ａ） 、
（ｂ） 、 （ｃ）を用いて説明すると、同図（ａ）は
半導体素子ｌにテープキャリア２のリード端子２ｆを位
置合わせした状態を示し、このときには同図（ｂ）に示
すようにリード端子２ｆは水平方向へ延びている。そし
て、これに半導体素子ｌを対応させ、さらにこれらをボ
ンディング治具４の下面を平行し配置し、この治具４を
降下させてリード端子２ｆとバンプ３を接触後に加圧加
熱することによって接合が行なわれ、同図（Ｃ）に示す
状態とされるものであった。
そして、上述したようなテープキャリア２を用いてなる
半導体装置は、従来のワイヤボンディング法によるもの
と比べて半導体素子１表面の電極ピッチを小さくできる
利点があった。すなわち、従来のワイヤボンディング法
ではボンディング治具の寸法を縮少することに制限があ
り、電極ピッチは１３０ ＪＬｍ程度が限界に近いもの
であるが、−方テープキャリア２を用いてなる方法では
、ワイヤに代えて銅箔をエツチングにより形成した配線
２ｅを用い、全リード端子２ｆを同時に半導体素子の電
極（バンプ３）に接合する方式であるため、電極ピー２
千を１３０ ｐ、 ｍ以下にすることが可能となるもの
であった。
半導体装置は、従来のワイヤボンディング法によるもの
と比べて半導体素子１表面の電極ピッチを小さくできる
利点があった。すなわち、従来のワイヤボンディング法
ではボンディング治具の寸法を縮少することに制限があ
り、電極ピッチは１３０ ＪＬｍ程度が限界に近いもの
であるが、−方テープキャリア２を用いてなる方法では
、ワイヤに代えて銅箔をエツチングにより形成した配線
２ｅを用い、全リード端子２ｆを同時に半導体素子の電
極（バンプ３）に接合する方式であるため、電極ピー２
千を１３０ ｐ、 ｍ以下にすることが可能となるもの
であった。
ところで、上述した構成による半導体装置において、配
線ピッチはさらに小さくできるものであるが、バンプ３
のピッチを１００１Ｌｍ以下に小さくすることには困難
が伴なうものであった。これは、バンプ形成方式が、部
分メ・ンキ、プロセスとメッキしたＡｕをマスクにメッ
キされた以外の金属層をエツチングするプロセスを有し
ているため、微小バンプメッキが困難であり、かつバン
プ間の微小な隙間をエツチングして除去することが困難
なためであった。
線ピッチはさらに小さくできるものであるが、バンプ３
のピッチを１００１Ｌｍ以下に小さくすることには困難
が伴なうものであった。これは、バンプ形成方式が、部
分メ・ンキ、プロセスとメッキしたＡｕをマスクにメッ
キされた以外の金属層をエツチングするプロセスを有し
ているため、微小バンプメッキが困難であり、かつバン
プ間の微小な隙間をエツチングして除去することが困難
なためであった。
このため、第８図（ａ） 、（ｂ） 、 （ｃ） 、
（ｄ）に示すように、バンプ３Ａと３Ｂとを互い違いの
内、外二列に配置することによってバンプ３を一列に並
べるよりも実質バンプピッチを小さくすることが考えら
れている。そして、このようにすると、バンブ寸法、ピ
ッチを従来仕様にしても、二列のバンプでのピッチは一
列の場合の１／２となり、きわめて有効にバンブピッチ
を小さくし得るものである。しかし、その一方において
、このように内、外二列のバンプ３Ａ、３Ｂを有する半
導体素子１に対して用いられるテープキャリア２はその
リード端子２ｆの長さが、外側のバンプ３Ａと内側のバ
ンプ３Ｂに一致するように異なってしまう。
（ｄ）に示すように、バンプ３Ａと３Ｂとを互い違いの
内、外二列に配置することによってバンプ３を一列に並
べるよりも実質バンプピッチを小さくすることが考えら
れている。そして、このようにすると、バンブ寸法、ピ
ッチを従来仕様にしても、二列のバンプでのピッチは一
列の場合の１／２となり、きわめて有効にバンブピッチ
を小さくし得るものである。しかし、その一方において
、このように内、外二列のバンプ３Ａ、３Ｂを有する半
導体素子１に対して用いられるテープキャリア２はその
リード端子２ｆの長さが、外側のバンプ３Ａと内側のバ
ンプ３Ｂに一致するように異なってしまう。
そして、このような長さの異なるリード端子２ｆを有す
るテープキャリア２を半導体素子１にボンディングする
には、同図（ｂ）に示すように、ボンディング治具４は
、バンプ３の外側の側縁で囲まれる領域よりも大きくな
ければならない。したがって、外側のバンプ３Ａ列にと
っては良好な設計のボンディング治具を作れるが、内側
のバンプ３Ｂり１にとってはボンディング治具は最適な
寸法よりも大きすぎることになる。その結果、このよう
なボンディング治具４を用いると、外側のバンブ３Ａ列
ではボンディングされたリード端子２ｆの接合状態は、
同図（Ｃ）に示すような良好な状態となるが、内側のバ
ンプ３Ｂ列でボンディングされたリード端子２ｆは、同
図（ｄ）に示すように、端子の治具４の角部等に当る所
で折れ曲り、半導体素子１の表面や角部等に接触しショ
ートする等といった問題を生じ易いものであった。
るテープキャリア２を半導体素子１にボンディングする
には、同図（ｂ）に示すように、ボンディング治具４は
、バンプ３の外側の側縁で囲まれる領域よりも大きくな
ければならない。したがって、外側のバンプ３Ａ列にと
っては良好な設計のボンディング治具を作れるが、内側
のバンプ３Ｂり１にとってはボンディング治具は最適な
寸法よりも大きすぎることになる。その結果、このよう
なボンディング治具４を用いると、外側のバンブ３Ａ列
ではボンディングされたリード端子２ｆの接合状態は、
同図（Ｃ）に示すような良好な状態となるが、内側のバ
ンプ３Ｂ列でボンディングされたリード端子２ｆは、同
図（ｄ）に示すように、端子の治具４の角部等に当る所
で折れ曲り、半導体素子１の表面や角部等に接触しショ
ートする等といった問題を生じ易いものであった。
すなわち、半導体素子１上で内、外二列に交互に配列し
て設けられたバンプ３Ａ、３Ｂに対し、テープキャリア
２の長、短リード端子２ｆ、２ｆを位置合わせし全端子
を同時にボンディングすることで製造される半導体装置
によれば、外側のバンブ３Ａ列へのリード端子２ｆのポ
インディングは良好に行なえるが、内側に配列されたバ
ンブ３Ｂ列にボンディングされるリード端子２ｆは、ボ
ンディング治具４が最適寸法よりも大きすぎるため、端
子の治具４角部で押えられた部分が極端に折れ曲って半
導体素子１の表面や角部へ接触しショートしてしまうも
のであった。
て設けられたバンプ３Ａ、３Ｂに対し、テープキャリア
２の長、短リード端子２ｆ、２ｆを位置合わせし全端子
を同時にボンディングすることで製造される半導体装置
によれば、外側のバンブ３Ａ列へのリード端子２ｆのポ
インディングは良好に行なえるが、内側に配列されたバ
ンブ３Ｂ列にボンディングされるリード端子２ｆは、ボ
ンディング治具４が最適寸法よりも大きすぎるため、端
子の治具４角部で押えられた部分が極端に折れ曲って半
導体素子１の表面や角部へ接触しショートしてしまうも
のであった。
本発明は上述した問題点を解決するためになされたもの
で、ボンディングされたリード端子が半導体素子表面や
角部等に接触することなく、しかも簡単かつ適切にボン
ディング接合し得る半導体装置の製造方法を得ることを
目的としている。
で、ボンディングされたリード端子が半導体素子表面や
角部等に接触することなく、しかも簡単かつ適切にボン
ディング接合し得る半導体装置の製造方法を得ることを
目的としている。
〔問題点を解決するための手段〕
本発明に係る半導体装置の製造方法は、内、外二列に配
列されたバンプを有する半導体素子と、その内、外バン
プのうち外側のバンプにのみ位置合わせできるリード端
子を有する第１のテープキャリアと、内側のバンプのみ
に位置合わせできるリード端子を有する第２のテープキ
ャリアからなる二組のテープキャリアを準備し、始めに
外側のバンプに対応するリード端子を有する第１のテー
プキャリアをボンディングした後、内側のバンプに対応
するリード端子を有する第２のテープキャリアをボンデ
ィングするようにし、かつこの内側バンブへのボンディ
ング治具として、内側のバンブ配列に最適な寸法をもつ
ものを用いるようにしたものである。
列されたバンプを有する半導体素子と、その内、外バン
プのうち外側のバンプにのみ位置合わせできるリード端
子を有する第１のテープキャリアと、内側のバンプのみ
に位置合わせできるリード端子を有する第２のテープキ
ャリアからなる二組のテープキャリアを準備し、始めに
外側のバンプに対応するリード端子を有する第１のテー
プキャリアをボンディングした後、内側のバンプに対応
するリード端子を有する第２のテープキャリアをボンデ
ィングするようにし、かつこの内側バンブへのボンディ
ング治具として、内側のバンブ配列に最適な寸法をもつ
ものを用いるようにしたものである。
本発明によれば、内側のバンブ列に第２のテープキャリ
アのリード端子先端部分をボンディングするにあたって
のボンディング治具として、内側バンプ配列に最適な寸
法のものを用いることで、そのリード端子の半導体素子
表面や角部へのショート等の問題を防止し得るものであ
る。
アのリード端子先端部分をボンディングするにあたって
のボンディング治具として、内側バンプ配列に最適な寸
法のものを用いることで、そのリード端子の半導体素子
表面や角部へのショート等の問題を防止し得るものであ
る。
以下、本発明を図面に示した実施例を用いて詳細に説明
する。
する。
第１図ないし第５図は本発明に係る半導体装置の製造方
法の一実施例を示すものであり、これらの図において前
述した第６図（ａ） 、 （ｂ） 、 （ｃ）ないし第
８図（ａ）、（ｂ）、（Ｃ）、（ｄ）と同一または相当
する部分には同一番号を付してその説明は省略する。
法の一実施例を示すものであり、これらの図において前
述した第６図（ａ） 、 （ｂ） 、 （ｃ）ないし第
８図（ａ）、（ｂ）、（Ｃ）、（ｄ）と同一または相当
する部分には同一番号を付してその説明は省略する。
さて、本発明によれば、内、外二列に配列されたバンプ
３Ａ、３Ｂを有する半導体素子ｌと、その内、外バンプ
３Ａ 、３Ｂのうち外側のパンブ３Ａにのみ位置合わせ
できるリード端子２ｆを有する第１のテープキャリア２
Ａと、内側のバンプ３Ｂのみに位置合わせできるリード
端子２ｆを有する第２のテープキャリア２Ｂからなる二
組のテープキャリア２Ａ、２Ｂを準備し、始めに外側の
バンプ３Ａに対応するリード端子２ｆを有する第１のテ
ープキャリア２Ａをボンディングした後、内側のバンプ
３Ｂに対応するリード端子２ｆを有する第２のテープキ
ャリア２Ｂをボンディングするようにし、かつこの内側
バンプ３Ｂへのボンディング治具４Ｂとして、内側のバ
ンプ３Ｂ配列に最適な寸法をもつものを用いるようにし
たところに特徴を有している。
３Ａ、３Ｂを有する半導体素子ｌと、その内、外バンプ
３Ａ 、３Ｂのうち外側のパンブ３Ａにのみ位置合わせ
できるリード端子２ｆを有する第１のテープキャリア２
Ａと、内側のバンプ３Ｂのみに位置合わせできるリード
端子２ｆを有する第２のテープキャリア２Ｂからなる二
組のテープキャリア２Ａ、２Ｂを準備し、始めに外側の
バンプ３Ａに対応するリード端子２ｆを有する第１のテ
ープキャリア２Ａをボンディングした後、内側のバンプ
３Ｂに対応するリード端子２ｆを有する第２のテープキ
ャリア２Ｂをボンディングするようにし、かつこの内側
バンプ３Ｂへのボンディング治具４Ｂとして、内側のバ
ンプ３Ｂ配列に最適な寸法をもつものを用いるようにし
たところに特徴を有している。
これを詳述すると、まず、第１図に示されるように、内
、外二列のバンプ３Ａ、３Ｂを有する半導体素子ｌに対
し、その外側のバンブ３Ａ列のみに位置合わせできるリ
ード端子２ｆを有する第１のテープキャリア２Ａを重ね
合わせ、そのリード端子２ｆを外側バンプ３Ａに位置合
わせした状態で、その外側バンプ列の外側縁によって囲
まれる領域よりも若干太き目の最適寸法に加工されたボ
ンディング治具（図示せず）で加圧加熱し、上述した外
側バンプ３Ａとリード端子２ｆとを接合する。この接合
状態を第２図に示しており、このとき内側のバンプ３Ｂ
列は何ら影響を受けない。
、外二列のバンプ３Ａ、３Ｂを有する半導体素子ｌに対
し、その外側のバンブ３Ａ列のみに位置合わせできるリ
ード端子２ｆを有する第１のテープキャリア２Ａを重ね
合わせ、そのリード端子２ｆを外側バンプ３Ａに位置合
わせした状態で、その外側バンプ列の外側縁によって囲
まれる領域よりも若干太き目の最適寸法に加工されたボ
ンディング治具（図示せず）で加圧加熱し、上述した外
側バンプ３Ａとリード端子２ｆとを接合する。この接合
状態を第２図に示しており、このとき内側のバンプ３Ｂ
列は何ら影響を受けない。
次に、第３図に示すように、内側のバンブ３Ｂ列のみに
位置合わせできるリード端子２ｆを有する第２のテープ
キャリア２Ｂを、前記第１のテープキャリアｚＡ上に重
ね合わせ、そのリード端子２ｆを前記内側バンプ３Ｂに
位置合わせする。そして、第４図から明らかなように、
内側バンブ３Ｂ列の外側縁で囲まれる領域よりも若干大
きな最適寸法に加工されたボンディング治具４Ｂを用い
て前記内側バンプ３Ｂとリード端子２ｆとを加圧加熱し
てこれらを接合するとよいものである。
位置合わせできるリード端子２ｆを有する第２のテープ
キャリア２Ｂを、前記第１のテープキャリアｚＡ上に重
ね合わせ、そのリード端子２ｆを前記内側バンプ３Ｂに
位置合わせする。そして、第４図から明らかなように、
内側バンブ３Ｂ列の外側縁で囲まれる領域よりも若干大
きな最適寸法に加工されたボンディング治具４Ｂを用い
て前記内側バンプ３Ｂとリード端子２ｆとを加圧加熱し
てこれらを接合するとよいものである。
この場合、このボンディング治具４Ｂとしては、上述し
た条件に加えて、外側バンブ３Ａ列の内側縁で囲まれる
領域よりも小さい寸法を有し、その加熱加圧時において
、外側バンプ３Ａ側に影響を与えない構成とすることが
望ましい。
た条件に加えて、外側バンブ３Ａ列の内側縁で囲まれる
領域よりも小さい寸法を有し、その加熱加圧時において
、外側バンプ３Ａ側に影響を与えない構成とすることが
望ましい。
そして、この内側バンプ３Ｂ列とリード端子２ｆとのボ
ンディング接合状態を第５図に示してお’Ｊ、外側バン
プ３Ａに接合されたリード端子２ｆはバンプ３の若干外
側寄りの最適位置で折曲げられており、一方向側バンブ
３Ｂに接合されたリード端子２ｆは、同様にその外側寄
りの最適位置で曲がり、従来問題とされているような半
導体素子１表面等への接触によるショート等の問題が起
きないことは容易に理解されよう。
ンディング接合状態を第５図に示してお’Ｊ、外側バン
プ３Ａに接合されたリード端子２ｆはバンプ３の若干外
側寄りの最適位置で折曲げられており、一方向側バンブ
３Ｂに接合されたリード端子２ｆは、同様にその外側寄
りの最適位置で曲がり、従来問題とされているような半
導体素子１表面等への接触によるショート等の問題が起
きないことは容易に理解されよう。
なお、本発明は上述した実施例構造に限定されず、各部
の形状、構造等を、適宜変形、変更することは自由であ
る。たとえば上述した実施例では、絶縁性フィルム２ｄ
に配線を有するテープキャリア２ （２Ａ 、２Ｂ）に
ついて説明したが、本発明はこれに限定されず、たとえ
ば絶縁性フィルムを有せず、５０ＪＬｍ等の銅箔のみに
スプロケット穴とリード端子部分を形成した、いわゆる
−層テープを用いてもよいことは勿論である。また、バ
ンプ形状、寸法、材質等についても何ら制限を受けず、
適宜変形、変更し得るとともに、ボンディング金属の組
み合わせ等も自由に選択し得るものである。さらに、テ
ープキャリア２（２Ａ。
の形状、構造等を、適宜変形、変更することは自由であ
る。たとえば上述した実施例では、絶縁性フィルム２ｄ
に配線を有するテープキャリア２ （２Ａ 、２Ｂ）に
ついて説明したが、本発明はこれに限定されず、たとえ
ば絶縁性フィルムを有せず、５０ＪＬｍ等の銅箔のみに
スプロケット穴とリード端子部分を形成した、いわゆる
−層テープを用いてもよいことは勿論である。また、バ
ンプ形状、寸法、材質等についても何ら制限を受けず、
適宜変形、変更し得るとともに、ボンディング金属の組
み合わせ等も自由に選択し得るものである。さらに、テ
ープキャリア２（２Ａ。
２Ｂ）のリード端子２ｆ先端部分のボンディング部以外
の形状としても種々の変形例が考えられることも言うま
でもない。
の形状としても種々の変形例が考えられることも言うま
でもない。
以上説明したように、本発明に係る半導体装置の製造方
法によれば、内、外二列に配置されたバンプのうち外側
のバンプに位置合わせできるリード端子先端部を有する
第１のテープキャリアと内側のバンプに位置合わせでき
るリード端子先端部を有する第２のテープキャリアの二
種で構成されるテープキャリアを用い、外側のバンプに
位置合わせしたリード端子先端部を先にボンディングし
、次で内側のバンプに位置合わせしたリード端子を、内
側バンプの外側縁で囲まれる領域より若干太き目のボン
ディング治具でボンディングすることにより、内、外二
列に配列されたバンプにリード端子を半導体素子表面と
ショート等を生じることなく、簡単かつ確実に接合でき
るという優れた効果がある。
法によれば、内、外二列に配置されたバンプのうち外側
のバンプに位置合わせできるリード端子先端部を有する
第１のテープキャリアと内側のバンプに位置合わせでき
るリード端子先端部を有する第２のテープキャリアの二
種で構成されるテープキャリアを用い、外側のバンプに
位置合わせしたリード端子先端部を先にボンディングし
、次で内側のバンプに位置合わせしたリード端子を、内
側バンプの外側縁で囲まれる領域より若干太き目のボン
ディング治具でボンディングすることにより、内、外二
列に配列されたバンプにリード端子を半導体素子表面と
ショート等を生じることなく、簡単かつ確実に接合でき
るという優れた効果がある。
第１図および第２図は本発明に係る半導体装置の製造方
法の一実施例を示す第１のテープキャリアの位置合わせ
時の平面図およびそのボンディング接合状態を示す概略
断面図、第３図ないし第５図は同じく本発明において第
２のテープキャリアの位置合わせ時の平面図、ボンディ
ング時の概略断面図およびボンディング接合状態の概略
断面図、第６図（ａ） 、 （ｂ） 、 （ｃ）は従来
の半導体装置を示す概略分解斜視図、そのボンディング
接合状態の概略斜視図および半導体素子上のバンプを示
す詳細図、第７図（ａ） 、 （ｂ） 、 （ｃ）は従
来例を示す平面図、ボンディング時の断面図およびその
接合状態の断面図、第８図（ａ） 、 （ｂ） 、 （
ｃ） 、 （ｄ）は別の従来例を示す概略平面図、ボン
ディング時の断面図およびその接合状態を示すＣ−Ｃ，
Ｄ−Ｄ線断面図である。 １・・・・半導体素子、２Ａ・・・・第１のテープキャ
リア（第１の可撓性リードフィルム基板）、２Ｂ・・・
・第２のテープキャリア（第２の可撓性リードフィルム
基板）、２ｅ・・・・電極、２ｆ・・・・リード端子（
電極接合部分）、３Ａ・・・・外側バンプ（外側突起電
極）、３Ｂ・・・・内側バンプ（内側突起電極）、４・
・・・ボンディング治具、４Ｂ・・・・第２のボンディ
ング治具。
法の一実施例を示す第１のテープキャリアの位置合わせ
時の平面図およびそのボンディング接合状態を示す概略
断面図、第３図ないし第５図は同じく本発明において第
２のテープキャリアの位置合わせ時の平面図、ボンディ
ング時の概略断面図およびボンディング接合状態の概略
断面図、第６図（ａ） 、 （ｂ） 、 （ｃ）は従来
の半導体装置を示す概略分解斜視図、そのボンディング
接合状態の概略斜視図および半導体素子上のバンプを示
す詳細図、第７図（ａ） 、 （ｂ） 、 （ｃ）は従
来例を示す平面図、ボンディング時の断面図およびその
接合状態の断面図、第８図（ａ） 、 （ｂ） 、 （
ｃ） 、 （ｄ）は別の従来例を示す概略平面図、ボン
ディング時の断面図およびその接合状態を示すＣ−Ｃ，
Ｄ−Ｄ線断面図である。 １・・・・半導体素子、２Ａ・・・・第１のテープキャ
リア（第１の可撓性リードフィルム基板）、２Ｂ・・・
・第２のテープキャリア（第２の可撓性リードフィルム
基板）、２ｅ・・・・電極、２ｆ・・・・リード端子（
電極接合部分）、３Ａ・・・・外側バンプ（外側突起電
極）、３Ｂ・・・・内側バンプ（内側突起電極）、４・
・・・ボンディング治具、４Ｂ・・・・第２のボンディ
ング治具。
Claims (3)
- （１）内、外二列の突起電極を有する半導体素子に、そ
の外側突起電極に対応し重なり合う形状のリード端子を
有する第１の可撓性リードフィルム基板を重ね合わせ、
そのリード端子を前記外側突起電極に同時に機械的、電
気的にボンディング接合させ、次で前記半導体素子の内
側突起電極に対応し重なり合う形状のリード端子を有す
る第２の可撓性リードフィルム基板を重ね合わせ、その
リード端子を前記内側突起電極に同時に機械的、電気的
にボンディング接合することを特徴とする半導体装置の
製造方法。 - （２）半導体素子の内側突起電極に、第２の可撓性リー
ドフィルム基板のリード端子を重ね合わせて同時に接合
するボンディング治具は、そのボンディング面が前記内
側突起電極の外側縁で作られる領域よりも若干大きい寸
法形状を有していることを特徴とする特許請求の範囲第
１項記載の半導体装置の製造方法。 - （３）半導体素子の内側突起電極に、第２の可撓性リー
ドフィルム基板のリード端子を重ね合わせて同時に接合
するボンディング治具は、そのボンディング面が前記外
側突起電極の内側縁で作られる領域よりも若干小さい寸
法形状を有していることを特徴とする特許請求の範囲第
１項または第２項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61270654A JPS63124434A (ja) | 1986-11-12 | 1986-11-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61270654A JPS63124434A (ja) | 1986-11-12 | 1986-11-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63124434A true JPS63124434A (ja) | 1988-05-27 |
Family
ID=17489098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61270654A Pending JPS63124434A (ja) | 1986-11-12 | 1986-11-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63124434A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4912547A (en) * | 1989-01-30 | 1990-03-27 | International Business Machines Corporation | Tape bonded semiconductor device |
| JPH02295143A (ja) * | 1989-05-09 | 1990-12-06 | Nec Corp | 集積回路 |
| EP0465253A2 (en) * | 1990-07-05 | 1992-01-08 | Hewlett-Packard Company | Integrated circuit and lead frame assembly |
| JPH0448741A (ja) * | 1990-06-15 | 1992-02-18 | Matsushita Electric Ind Co Ltd | 半導体部品の実装体 |
| EP0664563A1 (en) * | 1993-12-27 | 1995-07-26 | Kabushiki Kaisha Toshiba | TAB Bonding pads geometry for semiconductor devices |
| US5441917A (en) * | 1992-07-17 | 1995-08-15 | Lsi Logic Corporation | Method of laying out bond pads on a semiconductor die |
| US6664618B2 (en) | 2001-05-16 | 2003-12-16 | Oki Electric Industry Co., Ltd. | Tape carrier package having stacked semiconductor elements, and short and long leads |
| JP2005062582A (ja) * | 2003-08-18 | 2005-03-10 | Hitachi Displays Ltd | 表示装置 |
| WO2020232690A1 (zh) * | 2019-05-23 | 2020-11-26 | 深圳市柔宇科技有限公司 | 引脚结构及柔性面板 |
-
1986
- 1986-11-12 JP JP61270654A patent/JPS63124434A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4912547A (en) * | 1989-01-30 | 1990-03-27 | International Business Machines Corporation | Tape bonded semiconductor device |
| JPH02295143A (ja) * | 1989-05-09 | 1990-12-06 | Nec Corp | 集積回路 |
| JPH0448741A (ja) * | 1990-06-15 | 1992-02-18 | Matsushita Electric Ind Co Ltd | 半導体部品の実装体 |
| EP0465253A2 (en) * | 1990-07-05 | 1992-01-08 | Hewlett-Packard Company | Integrated circuit and lead frame assembly |
| EP0465253A3 (en) * | 1990-07-05 | 1992-07-15 | Hewlett-Packard Company | Integrated circuit and lead frame assembly |
| US5441917A (en) * | 1992-07-17 | 1995-08-15 | Lsi Logic Corporation | Method of laying out bond pads on a semiconductor die |
| EP0664563A1 (en) * | 1993-12-27 | 1995-07-26 | Kabushiki Kaisha Toshiba | TAB Bonding pads geometry for semiconductor devices |
| US5569964A (en) * | 1993-12-27 | 1996-10-29 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US6664618B2 (en) | 2001-05-16 | 2003-12-16 | Oki Electric Industry Co., Ltd. | Tape carrier package having stacked semiconductor elements, and short and long leads |
| JP2005062582A (ja) * | 2003-08-18 | 2005-03-10 | Hitachi Displays Ltd | 表示装置 |
| WO2020232690A1 (zh) * | 2019-05-23 | 2020-11-26 | 深圳市柔宇科技有限公司 | 引脚结构及柔性面板 |
| CN113330561A (zh) * | 2019-05-23 | 2021-08-31 | 深圳市柔宇科技股份有限公司 | 引脚结构及柔性面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6589810B1 (en) | BGA package and method of fabrication | |
| EP0459493B1 (en) | A semiconductor device comprising a TAB tape and its manufacturing method | |
| US5440452A (en) | Surface mount components and semifinished products thereof | |
| US20080164586A1 (en) | Thin semiconductor package having stackable lead frame and method of manufacturing the same | |
| JPS63124434A (ja) | 半導体装置の製造方法 | |
| US5442229A (en) | Metal lead-film carrier assembly having a plurality of film carriers, and film carrier-semiconductor chip assembly and semiconductor device containing such metal lead-film carrier assembly | |
| US20060278962A1 (en) | Microelectronic loop packages | |
| USH1267H (en) | Integrated circuit and lead frame assembly | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0582977B2 (ja) | ||
| EP0474224B1 (en) | Semiconductor device comprising a plurality of semiconductor chips | |
| EP0204102A2 (en) | Direct connection of lead frame having flexible, tapered leads and mechanical die support | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JPH0349246A (ja) | 半導体集積回路装置 | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03109760A (ja) | 半導体装置 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JP3398556B2 (ja) | 半導体装置の製造方法 | |
| JPS6343897B2 (ja) | ||
| JPH03261153A (ja) | 半導体装置用パッケージ | |
| JPH02211643A (ja) | 半導体装置 | |
| JPS63122131A (ja) | 半導体装置用キヤリアテ−プ | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
| KR200169976Y1 (ko) | 반도체 패키지 | |
| JPS61225827A (ja) | 半導体素子の実装構造 |