JPH02295143A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH02295143A JPH02295143A JP1116301A JP11630189A JPH02295143A JP H02295143 A JPH02295143 A JP H02295143A JP 1116301 A JP1116301 A JP 1116301A JP 11630189 A JP11630189 A JP 11630189A JP H02295143 A JPH02295143 A JP H02295143A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- tab
- bonding
- width
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路に関し、特にＴＡＢキャリア方式で製
造される集積回路に関する。
造される集積回路に関する。
近年、コンピュータ用の集積回路では、高速化，高集積
化及び多リード化がますまず要求されて来ている。
化及び多リード化がますまず要求されて来ている。
このような要求を満足するためにＴＡＢキャリア方式の
集積回路が用いられている。
集積回路が用いられている。
第６図は従来のｓＭ回路の一例の製造工程中の状態を示
す平面模式図である。
す平面模式図である。
ＴＡＢリードやボンディング部の抵抗分やインダクタン
ス分を小さくしてＬＳＩチップ１をより高速で動作させ
る必要から、絶縁フィルム６のデバイスホール７の中央
に置かれたＬＳＩチップ１の周辺部の電源用バンプ２及
び入出力信号用バンプ３にそれぞれ接続されているＴＡ
Ｂリートのうち、大きい電流を必要とする電源用ＴＡＢ
リード４．のりード本体幅Ｗは、入出力信号用ＴＡＢリ
ード５のリード幅Ｗより２倍以上に幅広く形成されてい
る。
ス分を小さくしてＬＳＩチップ１をより高速で動作させ
る必要から、絶縁フィルム６のデバイスホール７の中央
に置かれたＬＳＩチップ１の周辺部の電源用バンプ２及
び入出力信号用バンプ３にそれぞれ接続されているＴＡ
Ｂリートのうち、大きい電流を必要とする電源用ＴＡＢ
リード４．のりード本体幅Ｗは、入出力信号用ＴＡＢリ
ード５のリード幅Ｗより２倍以上に幅広く形成されてい
る。
ＴＡＢリード４．，５は、二点鎖点Ｌて切断され外側の
アウタリードと、両端が内部ボンデイング部Ｂｌ及び外
部ボンデイング部ＢＯを有するインナリードを有してい
る。
アウタリードと、両端が内部ボンデイング部Ｂｌ及び外
部ボンデイング部ＢＯを有するインナリードを有してい
る。
上述した従来の集積回路は、内部ボンデイング部におい
て、電源用ＴＡＢリードと入出力信号用ＴＡＢリードと
のリード幅が相違しているので、全てのＴＡＢリードを
ＬＳＩチップの対応するバッグと目合わせして一括ボン
デイングする場合、バンプとＴＡＢリード間のボンデイ
ング圧力が二種類において異るので、安定したボンデイ
ング接続が行なえず、ボンデイング接続信頼性の点で問
題があった． 一方、ＬＳＩチップとボンデイングしたＴＡＢリードを
切断した後に、セラミック等の他の基板と接続される外
部ボンデイング部においても、基板上のパッドとＴＡＢ
リードの外部ボンディング部間接続では、電源用ＴＡＢ
リードと入出力信号用ＴＡＢリードのリード幅が相違し
ている為、内部ボンディング部と同様の問題があった。
て、電源用ＴＡＢリードと入出力信号用ＴＡＢリードと
のリード幅が相違しているので、全てのＴＡＢリードを
ＬＳＩチップの対応するバッグと目合わせして一括ボン
デイングする場合、バンプとＴＡＢリード間のボンデイ
ング圧力が二種類において異るので、安定したボンデイ
ング接続が行なえず、ボンデイング接続信頼性の点で問
題があった． 一方、ＬＳＩチップとボンデイングしたＴＡＢリードを
切断した後に、セラミック等の他の基板と接続される外
部ボンデイング部においても、基板上のパッドとＴＡＢ
リードの外部ボンディング部間接続では、電源用ＴＡＢ
リードと入出力信号用ＴＡＢリードのリード幅が相違し
ている為、内部ボンディング部と同様の問題があった。
安定したボンディング接続を行なう方法としては、電源
用ＴＡＢリード及び入出力信号用ＴＡＢリードの各々に
応じた条件でボンディング接続を行なえば良いが、ボン
ディングが複数回となってしまい、コスト高になり、ｔ
たボンディング管理も複雑になるという欠点があった。
用ＴＡＢリード及び入出力信号用ＴＡＢリードの各々に
応じた条件でボンディング接続を行なえば良いが、ボン
ディングが複数回となってしまい、コスト高になり、ｔ
たボンディング管理も複雑になるという欠点があった。
本発明の目的は、電源用及び信号用のＴＡＢリードの接
続信頼性のよい集積回路を提供することにある。
続信頼性のよい集積回路を提供することにある。
本発明の集積回路は、ｒｃチップの表面の周縁部に形成
された幅広の電源用バンプ及び幅狭の信号用バンプの複
数個と、ＴＡＢキャリアテーブのデバイスホール内に形
成されかつ前記二種類のバンプに対応する本体リード幅
を有ずる電源用ＴＡＢリード及び信号用ＴＡＢリードの
ボンディング部とを一括ボンディング接続する集積回路
において、前記電源用ＴＡＢリードのボンディング部が
その分割リード幅が複数に分割され、前記信号用ＴＡＢ
リードのボンディング部の幅に等しくなっている。
された幅広の電源用バンプ及び幅狭の信号用バンプの複
数個と、ＴＡＢキャリアテーブのデバイスホール内に形
成されかつ前記二種類のバンプに対応する本体リード幅
を有ずる電源用ＴＡＢリード及び信号用ＴＡＢリードの
ボンディング部とを一括ボンディング接続する集積回路
において、前記電源用ＴＡＢリードのボンディング部が
その分割リード幅が複数に分割され、前記信号用ＴＡＢ
リードのボンディング部の幅に等しくなっている。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例を説明するための製造工
程中のＬＳＩチップの平面模式図である． 電源用ＴＡＢリード４が電源用ＴＡＢリード４．と異る
点以外は第６図の従来の集積回路と同一である． リード本体幅Ｗの電源ＴＡＢリード４は、チップ用ボン
ディングツールと接触する内部ボンディング部Ｂ１に切
矢部Ｃｌを設けて二つのリードに分割してあり、それぞ
れのリード幅Ｗは入出力信号用ＴＡＢリード５の幅Ｗと
同一である。
程中のＬＳＩチップの平面模式図である． 電源用ＴＡＢリード４が電源用ＴＡＢリード４．と異る
点以外は第６図の従来の集積回路と同一である． リード本体幅Ｗの電源ＴＡＢリード４は、チップ用ボン
ディングツールと接触する内部ボンディング部Ｂ１に切
矢部Ｃｌを設けて二つのリードに分割してあり、それぞ
れのリード幅Ｗは入出力信号用ＴＡＢリード５の幅Ｗと
同一である。
また、電源用ＴＡＢリード４の外部ボンディング部Ｂｏ
には、切断線Ｌにまたがって開孔部ｃｏを設け、同様に
リード幅をＷにしている。
には、切断線Ｌにまたがって開孔部ｃｏを設け、同様に
リード幅をＷにしている。
第２図（ａ》〜（Ｃ）は第１の実施例のＴＡＢ方による
集積回路の製造方法を説明するための工程順に示した断
面模式図である。
集積回路の製造方法を説明するための工程順に示した断
面模式図である。
ＬＩＳチップ１の外周部にＴＡＢ接続用バンプとして、
電源用バンプ２と入出力信号用バンプ３を形成し、絶縁
フィルム６に支えられデバイスホール７内に形成された
電極用ＴＡＢリード４及び入出力信号用ＴＡＢリード５
の内部ボンディング部Ｂ＋を対応するバン１２及び３と
のＩＮ１に目合わせして、両者をボンディングツールに
より同時に加熱圧着してインナリードボンディングする
。
電源用バンプ２と入出力信号用バンプ３を形成し、絶縁
フィルム６に支えられデバイスホール７内に形成された
電極用ＴＡＢリード４及び入出力信号用ＴＡＢリード５
の内部ボンディング部Ｂ＋を対応するバン１２及び３と
のＩＮ１に目合わせして、両者をボンディングツールに
より同時に加熱圧着してインナリードボンディングする
。
第１図の集積回路は、二点鎖線Ｌの位置でＴＡＢリード
４，７５を切断する． 第３図は第１図のＬＳＩチップをＴＡＢリードの一部か
ら切断した状態を示す断面図、第４図は第３図のＬＳＩ
チップをセラミック基板に実装した状態を示す断面図で
ある。
４，７５を切断する． 第３図は第１図のＬＳＩチップをＴＡＢリードの一部か
ら切断した状態を示す断面図、第４図は第３図のＬＳＩ
チップをセラミック基板に実装した状態を示す断面図で
ある。
第３図に示すようにＴＡＢリード４，５を線ｌ７で切断
した後、第４図に示す様にセラミック基板９の表面に配
設しているパッド１０とＬＳＩチップ１のＴ Ａ Ｂ
ｌ，Ｊ−ド４，５の外部ボンディング部Ｂｏとをボンデ
ィングして組合わせして、また接着剤層１１によりＬＳ
Ｉチップ１をセラミック基板９に固着する。
した後、第４図に示す様にセラミック基板９の表面に配
設しているパッド１０とＬＳＩチップ１のＴ Ａ Ｂ
ｌ，Ｊ−ド４，５の外部ボンディング部Ｂｏとをボンデ
ィングして組合わせして、また接着剤層１１によりＬＳ
Ｉチップ１をセラミック基板９に固着する。
その後、内部ボンディング部Ｂ＋ と同様に、別のボン
ディングツールにより同時に加熱圧着して外部ボンディ
ング部Ｂ。をアウタリードボンデイングする。
ディングツールにより同時に加熱圧着して外部ボンディ
ング部Ｂ。をアウタリードボンデイングする。
従って、電源用Ｔ Ａ Ｂリード４６入出力信号用”Ｉ
” Ａ Ｂリード５と同一の線幅Ｗなので、同一条件で
同時にボンディングが行えるので、ボンデイングの接続
品質は良くかつ均一である。
” Ａ Ｂリード５と同一の線幅Ｗなので、同一条件で
同時にボンディングが行えるので、ボンデイングの接続
品質は良くかつ均一である。
第５図は本発明の第２の実施例のＬＳＩチップの平面模
式図である。
式図である。
ＬＳＩチップ１の周辺部に形成されている電源用バンプ
２，２，及び入出力信号用バンプ３，３ａは千鳥状に配
設されている。
２，２，及び入出力信号用バンプ３，３ａは千鳥状に配
設されている。
電源用ＴＡＢリード４．４，の内部ボンディング部Ｂ１
及び外部ボンディング部Ｂｏにおいて、ボンディングツ
ールと接触する範囲のＴＡＢリードにそれぞれ切矢部Ｃ
１及び開口部Ｃ２を設け、分割されたそれぞれのリード
幅Ｗは、入出力信号用′Ｔ’ Ａ Ｂリードのリード幅
Ｗと同一にする事により、第１の実施例と同様の利点か
ある。
及び外部ボンディング部Ｂｏにおいて、ボンディングツ
ールと接触する範囲のＴＡＢリードにそれぞれ切矢部Ｃ
１及び開口部Ｃ２を設け、分割されたそれぞれのリード
幅Ｗは、入出力信号用′Ｔ’ Ａ Ｂリードのリード幅
Ｗと同一にする事により、第１の実施例と同様の利点か
ある。
以上説明したように、本発明は、電源用ユ゛ＡＢリード
の内部ボンディング部及び外部ボンディング部を分割し
て、そのリード幅を入出力信号用ＴＡＢリードのボンデ
ィング部のリード幅と同一にすることにより、安定した
一括ボンディングが可能となり、接続信頼性を高めると
いう効果がある。
の内部ボンディング部及び外部ボンディング部を分割し
て、そのリード幅を入出力信号用ＴＡＢリードのボンデ
ィング部のリード幅と同一にすることにより、安定した
一括ボンディングが可能となり、接続信頼性を高めると
いう効果がある。
第１図は本発明の第】の実施例を説明するための製造工
程中のＬＳＩチップの平面模式図、第２図（ａ）〜（ｃ
）は第１の実施例のＴＡＢ法による集積回路の製造方法
を説明するための工程Ｊ．＠に示した断面模式図、第３
図は第１図のＬＳＩチップをＴＡＢリードの一部から切
断した状悪を示す断面図、第４図は第３図のＬ Ｓ Ｉ
チップをセラミック基板に実装した状態を示す断面図、
第５図は本発明の第２の実施例のＬＳｒチップの平面模
式図、第６図は従来の集積回路の一例の製造工程中の状
態を示す平面模式図である。 】・・・Ｌ， Ｓ Ｉチップ、２・・・電源用バンプ、
３・・・入出力用バンプ、４・・・電源用ＴＡＢリード
、５・・・入出力用ＴＡＢリード、６・・・前記フィル
ム、７・・・デバイスホール、９・・・セラミック基板
、Ｂ＋・・・内部ボンディング部、Ｂｏ・・・外部ボン
ディング部、ＣＩ・・・切欠部、Ｃｏ・・・開孔部、Ｗ
・・・リード本体幅、Ｗ・・・リード幅．
程中のＬＳＩチップの平面模式図、第２図（ａ）〜（ｃ
）は第１の実施例のＴＡＢ法による集積回路の製造方法
を説明するための工程Ｊ．＠に示した断面模式図、第３
図は第１図のＬＳＩチップをＴＡＢリードの一部から切
断した状悪を示す断面図、第４図は第３図のＬ Ｓ Ｉ
チップをセラミック基板に実装した状態を示す断面図、
第５図は本発明の第２の実施例のＬＳｒチップの平面模
式図、第６図は従来の集積回路の一例の製造工程中の状
態を示す平面模式図である。 】・・・Ｌ， Ｓ Ｉチップ、２・・・電源用バンプ、
３・・・入出力用バンプ、４・・・電源用ＴＡＢリード
、５・・・入出力用ＴＡＢリード、６・・・前記フィル
ム、７・・・デバイスホール、９・・・セラミック基板
、Ｂ＋・・・内部ボンディング部、Ｂｏ・・・外部ボン
ディング部、ＣＩ・・・切欠部、Ｃｏ・・・開孔部、Ｗ
・・・リード本体幅、Ｗ・・・リード幅．
Claims (2)
- （１）ＩＣチップの表面の周縁部に形成された幅広の電
源用バンプ及び幅狭の信号用バンプの複数個と、ＴＡＢ
キャリアテープのデバイスホール内に形成されかつ前記
二種類のバンプに対応する本体リード幅を有する電源用
ＴＡＢリード及び信号用ＴＡＢリードのボンディング部
とを一括ボンディング接続する集積回路において、前記
電源用ＴＡＢリードのボンディング部がその分割リード
幅が複数に分割され、前記信号用ＴＡＢリードのボンデ
ィング部の幅に等しいことを特徴とする集積回路。 - （２）電源用バンプ及び信号用バンプがＩＣチップ上に
千鳥状に配列されている特許請求範囲第１項記載の集積
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1116301A JPH02295143A (ja) | 1989-05-09 | 1989-05-09 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1116301A JPH02295143A (ja) | 1989-05-09 | 1989-05-09 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02295143A true JPH02295143A (ja) | 1990-12-06 |
Family
ID=14683628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1116301A Pending JPH02295143A (ja) | 1989-05-09 | 1989-05-09 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02295143A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04348063A (ja) * | 1991-05-25 | 1992-12-03 | Rohm Co Ltd | 半導体装置及びインナリ−ド |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57117265A (en) * | 1981-01-13 | 1982-07-21 | Nec Corp | Semiconductor device |
| JPS63124434A (ja) * | 1986-11-12 | 1988-05-27 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1989
- 1989-05-09 JP JP1116301A patent/JPH02295143A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57117265A (en) * | 1981-01-13 | 1982-07-21 | Nec Corp | Semiconductor device |
| JPS63124434A (ja) * | 1986-11-12 | 1988-05-27 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04348063A (ja) * | 1991-05-25 | 1992-12-03 | Rohm Co Ltd | 半導体装置及びインナリ−ド |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100520660B1 (ko) | 반도체 웨이퍼와 반도체장치 및 그 제조방법 | |
| JP2546195B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0567647A (ja) | 半導体チツプのフリツプチツプ接合方法 | |
| US5355105A (en) | Multi-layer flexible printed circuit and method of making same | |
| JPH06244360A (ja) | 半導体装置 | |
| JPS6298737A (ja) | 半導体装置の交換方法 | |
| JPH04273451A (ja) | 半導体装置 | |
| JPH0794555A (ja) | 半導体パッケージ用フィルムキャリアテ−プ及びこれを用いた半導体装置 | |
| JPH02295143A (ja) | 集積回路 | |
| JPH06275715A (ja) | 半導体ウェハおよび半導体装置の製造方法 | |
| JPH0239448A (ja) | フィルムキャリアテープ | |
| JPH0357248A (ja) | テープキャリア方式による樹脂封止型半導体装置 | |
| JPH02295144A (ja) | 集積回路 | |
| JPH02241046A (ja) | 半導体集積回路の製造方法 | |
| JP3692353B2 (ja) | 半導体装置のアッセンブリ方法 | |
| JPH1140729A (ja) | 半導体装置およびその製造方法 | |
| JP2718299B2 (ja) | 大規模集積回路 | |
| US6323541B1 (en) | Structure for manufacturing a semiconductor die with copper plated tapes | |
| JPS60262434A (ja) | 半導体装置 | |
| JPS5824014B2 (ja) | 実装体の製造方法 | |
| JPS6380543A (ja) | 集積回路装置 | |
| JPH04359464A (ja) | 半導体装置 | |
| JPH0750315A (ja) | 半導体装置の実装方法 | |
| JPS6095958A (ja) | 半導体装置 | |
| JPH0258245A (ja) | 半導体装置 |