JPH0750315A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH0750315A JPH0750315A JP16604694A JP16604694A JPH0750315A JP H0750315 A JPH0750315 A JP H0750315A JP 16604694 A JP16604694 A JP 16604694A JP 16604694 A JP16604694 A JP 16604694A JP H0750315 A JPH0750315 A JP H0750315A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electrode
- electrodes
- island
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 中継電極部を介してリードフレームのインナ
ーリードとＩＣチップのパッドとを接続するときの自由
度を高める。 【構成】 絶縁フィルム１０上に予め電極１１，１２と
配線１３とを形成しておく。このとき、第１の電極１１
はＩＣチップ３のサイズにより規定される位置より外側
に位置するようにし、第２の電極１２は題意の電極１１
が形成される位置とアイランド１のサイズにより規定さ
れる位置との間の領域に位置するようにする。その後、
絶縁フィルム１０をアイランド１の大きさに合わせて切
断し、アイランド１上に接着剤を用いて接着する。絶縁
フィルム１０上にＩＣチップ３をダイボンディングし、
ワイヤ１４によりＩＣチップ３のパッド４と第１の電極
１１との間を電気的に接続し、ワイヤ１５によりインナ
ーリード２と第２の電極１２との間を電気的に接続す
る。
ーリードとＩＣチップのパッドとを接続するときの自由
度を高める。 【構成】 絶縁フィルム１０上に予め電極１１，１２と
配線１３とを形成しておく。このとき、第１の電極１１
はＩＣチップ３のサイズにより規定される位置より外側
に位置するようにし、第２の電極１２は題意の電極１１
が形成される位置とアイランド１のサイズにより規定さ
れる位置との間の領域に位置するようにする。その後、
絶縁フィルム１０をアイランド１の大きさに合わせて切
断し、アイランド１上に接着剤を用いて接着する。絶縁
フィルム１０上にＩＣチップ３をダイボンディングし、
ワイヤ１４によりＩＣチップ３のパッド４と第１の電極
１１との間を電気的に接続し、ワイヤ１５によりインナ
ーリード２と第２の電極１２との間を電気的に接続す
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置（Ｉ
Ｃという）チップをリードフレームに取りつけ、ＩＣチ
ップをプラスチックパッケージ法などの方法により封止
する実装方法に関するものである。
Ｃという）チップをリードフレームに取りつけ、ＩＣチ
ップをプラスチックパッケージ法などの方法により封止
する実装方法に関するものである。
【０００２】
【従来の技術】ＩＣチップをワイヤボンディング法によ
り実装するには、中央にＩＣチップを取りつけるアイラ
ンドをもち、その周辺にインナーリードが配置されたリ
ードフレームを使用する。ＩＣチップをアイランドにダ
イボンディングし、ＩＣチップのパッドとその周辺のイ
ンナーリードとの間をワイヤにより接続する。その後、
ＩＣチップやワイヤを保護するためにセラミックやプラ
スチックなどを用いたパッケージによって封止する。
り実装するには、中央にＩＣチップを取りつけるアイラ
ンドをもち、その周辺にインナーリードが配置されたリ
ードフレームを使用する。ＩＣチップをアイランドにダ
イボンディングし、ＩＣチップのパッドとその周辺のイ
ンナーリードとの間をワイヤにより接続する。その後、
ＩＣチップやワイヤを保護するためにセラミックやプラ
スチックなどを用いたパッケージによって封止する。
【０００３】このようなリードフレームでは、同じパッ
ケージで同じピン数に使用するリードフレームであって
も、所定の大きさのアイランドが設けられているため、
その周辺に配置されるインナーリードの位置も固定され
ており、それらのインナーリードにおいてもＩＣチップ
とワイヤボンディングが施される部分の位置も固定され
ている。したがって、ＩＣチップのサイズが異なるとボ
ンディングを行なうワイヤの長さが変化し、歩留まりが
低下することになる。ＩＣチップとインナーリードとの
間を結ぶワイヤの長さが例えば３ｍｍ以上になると、隣
接ワイヤ間で短絡が発生する。また、ワイヤが長くなる
とワイヤが垂れ下がってアイランドと短絡するので、Ｉ
Ｃチップの端とアイランドの端との距離が１ｍｍ以内に
なるように制約されている。
ケージで同じピン数に使用するリードフレームであって
も、所定の大きさのアイランドが設けられているため、
その周辺に配置されるインナーリードの位置も固定され
ており、それらのインナーリードにおいてもＩＣチップ
とワイヤボンディングが施される部分の位置も固定され
ている。したがって、ＩＣチップのサイズが異なるとボ
ンディングを行なうワイヤの長さが変化し、歩留まりが
低下することになる。ＩＣチップとインナーリードとの
間を結ぶワイヤの長さが例えば３ｍｍ以上になると、隣
接ワイヤ間で短絡が発生する。また、ワイヤが長くなる
とワイヤが垂れ下がってアイランドと短絡するので、Ｉ
Ｃチップの端とアイランドの端との距離が１ｍｍ以内に
なるように制約されている。
【０００４】また、ＩＣチップの高集積化によるチップ
サイズの小さい多ピンＩＣチップでは、リードフレーム
の製作が困難になってくる。リードフレームは打抜き法
やエッチング法により製作されるが、その際インナーリ
ード間の間隔は少なくともリードフレームの板厚分が必
要であるため、インナーリードの先端をＩＣチップに近
づけることができないからである。
サイズの小さい多ピンＩＣチップでは、リードフレーム
の製作が困難になってくる。リードフレームは打抜き法
やエッチング法により製作されるが、その際インナーリ
ード間の間隔は少なくともリードフレームの板厚分が必
要であるため、インナーリードの先端をＩＣチップに近
づけることができないからである。
【０００５】これらの問題を解決し、ピン数が増大した
場合でもワイヤボンディングの信頼性を維持することを
目的として、ＩＣチップとインナーリードの間に中継電
極部を配置することが提案されている（特開昭５８−１
９２３３４号公報、特開昭６２−２６２８号公報を参
照）。
場合でもワイヤボンディングの信頼性を維持することを
目的として、ＩＣチップとインナーリードの間に中継電
極部を配置することが提案されている（特開昭５８−１
９２３３４号公報、特開昭６２−２６２８号公報を参
照）。
【０００６】
【発明が解決しようとする課題】上記の引例に記載され
ている中継電極部は固定された１つの電極からなってい
るため、リードフレームのインナーリードとＩＣチップ
のパッドとを電気的に接続するのに不都合が生じること
がある。例えば、１つのインナーリードとそれに電気的
に接続しようとするパッドの位置が中継電極に対してず
れている場合など、最適な接続を行なうことができな
い。
ている中継電極部は固定された１つの電極からなってい
るため、リードフレームのインナーリードとＩＣチップ
のパッドとを電気的に接続するのに不都合が生じること
がある。例えば、１つのインナーリードとそれに電気的
に接続しようとするパッドの位置が中継電極に対してず
れている場合など、最適な接続を行なうことができな
い。
【０００７】本発明は、リードフレームのインナーリー
ドとＩＣチップのパッドとをワイヤで直接に接続する場
合の不都合をそれらの間に配置した中継電極部により解
決するとともに、その中継電極部を介してリードフレー
ムのインナーリードとＩＣチップのパッドとを接続する
ときの自由度を高めることを目的とするものである。
ドとＩＣチップのパッドとをワイヤで直接に接続する場
合の不都合をそれらの間に配置した中継電極部により解
決するとともに、その中継電極部を介してリードフレー
ムのインナーリードとＩＣチップのパッドとを接続する
ときの自由度を高めることを目的とするものである。
【０００８】
【課題を解決するための手段】本発明の実装方法で用い
る中継電極部は、ＩＣチップの少なくとも１辺に近接し
て形成された複数の第１の電極、その第１の電極とは分
離され第１の電極の外側に形成された複数の第２の電
極、及び第１の電極と第２の電極との間を電気的に接続
する配線からなっている。そして、複数の第１の電極及
び複数の第２の電極のうちからＩＣチップのパッドの位
置及びこれと電気的に接続されるインナーリードの位置
に応じて設定された各１つの第１の電極と第２の電極と
の間を前記配線により電気的に接続し、かつ第１の電極
をＩＣチップのパッドに接続し第２の電極をインナーリ
ードに接続することによりＩＣチップのパッドとそれに
対応するインナーリードとを電気的に接続する。
る中継電極部は、ＩＣチップの少なくとも１辺に近接し
て形成された複数の第１の電極、その第１の電極とは分
離され第１の電極の外側に形成された複数の第２の電
極、及び第１の電極と第２の電極との間を電気的に接続
する配線からなっている。そして、複数の第１の電極及
び複数の第２の電極のうちからＩＣチップのパッドの位
置及びこれと電気的に接続されるインナーリードの位置
に応じて設定された各１つの第１の電極と第２の電極と
の間を前記配線により電気的に接続し、かつ第１の電極
をＩＣチップのパッドに接続し第２の電極をインナーリ
ードに接続することによりＩＣチップのパッドとそれに
対応するインナーリードとを電気的に接続する。
【０００９】
【実施例】図１は一実施例を表わす平面図、図２は図１
のＡ−Ａ線位置での断面図である。 １はリードフレー
ムアイランド、２はインナーリードである。アイランド
１上にはポリイミドにてなる軟質の絶縁フィルム１０が
絶縁されており、絶縁フィルム１０上には中央にＩＣチ
ップ３がダイボンディングされている。ＩＣチップ３の
周囲の絶縁フィルム１０上には第１の電極１１が配置さ
れて形成されている。電極１１はＩＣチップ３のパッド
４との間にワイヤボンディングを施すのに最適な位置に
配置されている。絶縁フィルム１０上の周辺部には第２
の電極１２が配置されて形成されており、電極１２はイ
ンナーリード２との間にワイヤボンディングを施すのに
最適な位置に配置されている。第１の電極１１と第２の
電極１２の間は配線１３により接続されている。第１の
電極１１とＩＣチップ３のパッド４の間はワイヤ１４に
よって接続され、第２の電極１２とインナーリード２の
間はワイヤ１５によって接続されている。
のＡ−Ａ線位置での断面図である。 １はリードフレー
ムアイランド、２はインナーリードである。アイランド
１上にはポリイミドにてなる軟質の絶縁フィルム１０が
絶縁されており、絶縁フィルム１０上には中央にＩＣチ
ップ３がダイボンディングされている。ＩＣチップ３の
周囲の絶縁フィルム１０上には第１の電極１１が配置さ
れて形成されている。電極１１はＩＣチップ３のパッド
４との間にワイヤボンディングを施すのに最適な位置に
配置されている。絶縁フィルム１０上の周辺部には第２
の電極１２が配置されて形成されており、電極１２はイ
ンナーリード２との間にワイヤボンディングを施すのに
最適な位置に配置されている。第１の電極１１と第２の
電極１２の間は配線１３により接続されている。第１の
電極１１とＩＣチップ３のパッド４の間はワイヤ１４に
よって接続され、第２の電極１２とインナーリード２の
間はワイヤ１５によって接続されている。
【００１０】図１、図２の状態に実装する方法を説明す
る。絶縁フィルム１０上に予め電極１１，１２と配線１
３とを形成しておく。電極１１等の形成には、絶縁フィ
ルム１０の大判のものに例えばアルミニウム膜を蒸着法
や箔の貼付けによって形成し、写真製版とエッチングを
用いて実装されるＩＣチップ３のサイズとアイランド１
のサイズに応じて電極１１，１２の配置を設定してパタ
ーン化を施こす。このとき、図１及び図２に示されてい
るように、第１の電極１１はＩＣチップ３のサイズによ
り規定される位置より外側に位置するようにし、第２の
電極１２は第１の電極１１が形成される位置とアイラン
ド１のサイズにより規定される位置との間の領域に位置
するようにする。このようにして電極１１，１２、配線
１３を形成することができる。その後、絶縁フィルム１
０をアイランド１の大きさに合わせて切断し、アイラン
ド１上に接着剤を用いて接着すればよい。
る。絶縁フィルム１０上に予め電極１１，１２と配線１
３とを形成しておく。電極１１等の形成には、絶縁フィ
ルム１０の大判のものに例えばアルミニウム膜を蒸着法
や箔の貼付けによって形成し、写真製版とエッチングを
用いて実装されるＩＣチップ３のサイズとアイランド１
のサイズに応じて電極１１，１２の配置を設定してパタ
ーン化を施こす。このとき、図１及び図２に示されてい
るように、第１の電極１１はＩＣチップ３のサイズによ
り規定される位置より外側に位置するようにし、第２の
電極１２は第１の電極１１が形成される位置とアイラン
ド１のサイズにより規定される位置との間の領域に位置
するようにする。このようにして電極１１，１２、配線
１３を形成することができる。その後、絶縁フィルム１
０をアイランド１の大きさに合わせて切断し、アイラン
ド１上に接着剤を用いて接着すればよい。
【００１１】大きさの異なるＩＣチップ３を実装する場
合は、それぞれのＩＣチップ３の大きさに合わせて第１
の電極１１の位置を変え、いつもＩＣチップのパッド４
と電極１１の間のワイヤボンディングが最適に行なわれ
るように設計する。ＩＣチップ３の裏面とアイランド１
の間を導通させる必要がある場合には、ＩＣチップ３が
ダイボンディングされる領域の絶縁フィルム１０に孔を
開け、導電性接着剤を用いてＩＣチップ３の裏面とアイ
ランド１の間を接続すればよい。
合は、それぞれのＩＣチップ３の大きさに合わせて第１
の電極１１の位置を変え、いつもＩＣチップのパッド４
と電極１１の間のワイヤボンディングが最適に行なわれ
るように設計する。ＩＣチップ３の裏面とアイランド１
の間を導通させる必要がある場合には、ＩＣチップ３が
ダイボンディングされる領域の絶縁フィルム１０に孔を
開け、導電性接着剤を用いてＩＣチップ３の裏面とアイ
ランド１の間を接続すればよい。
【００１２】ＩＣチップ３を絶縁フィルム１０上にダイ
ボンディングし、ワイヤ１４によりＩＣチップ３のパッ
ド４と第１の電極１１との間を電気的に接続し、ワイヤ
１５によりインナーリード２と第２の電極１２との間を
電気的に接続する。その後、この実装体を樹脂封止法そ
の他の通常の方法によって封止する。
ボンディングし、ワイヤ１４によりＩＣチップ３のパッ
ド４と第１の電極１１との間を電気的に接続し、ワイヤ
１５によりインナーリード２と第２の電極１２との間を
電気的に接続する。その後、この実装体を樹脂封止法そ
の他の通常の方法によって封止する。
【００１３】本実施例ではＩＣチップ３のパッド４と第
１の電極１１の間のボンディングワイヤ１４の長さが常
に均一に保たれ、第２の電極１２とインナーリード２の
間のボンディングワイヤ１５の長さも常に均一に保たれ
て、安定したワイヤボンディングが可能となる。
１の電極１１の間のボンディングワイヤ１４の長さが常
に均一に保たれ、第２の電極１２とインナーリード２の
間のボンディングワイヤ１５の長さも常に均一に保たれ
て、安定したワイヤボンディングが可能となる。
【００１４】図３は他の実施例を表わしたものである。
この実施例はＩＣチップ３をフェイスダウン方式でボン
ディングした例である。ＩＣチップ３のバンプ１６の位
置に第１の電極１１がくるように、第１の電極１１の位
置を設定する。そして第１の電極１１、第２の電極１２
及びその間の配線１３をもつ絶縁フィルム１０をアイラ
ンド１に貼りつけ、ＩＣチップ３を下向きにしてフェイ
スダウンボンディングを行なう。第２の電極１２とイン
ナーリード２の間は図１と同じくワイヤ１５によって接
続する。図３の実装体も樹脂封止法その他の通常の方法
によって封止する。図３の実施例ではＩＣチップ３のバ
ッドと第１の電極１１の間のワイヤボンディングが無く
なる。
この実施例はＩＣチップ３をフェイスダウン方式でボン
ディングした例である。ＩＣチップ３のバンプ１６の位
置に第１の電極１１がくるように、第１の電極１１の位
置を設定する。そして第１の電極１１、第２の電極１２
及びその間の配線１３をもつ絶縁フィルム１０をアイラ
ンド１に貼りつけ、ＩＣチップ３を下向きにしてフェイ
スダウンボンディングを行なう。第２の電極１２とイン
ナーリード２の間は図１と同じくワイヤ１５によって接
続する。図３の実装体も樹脂封止法その他の通常の方法
によって封止する。図３の実施例ではＩＣチップ３のバ
ッドと第１の電極１１の間のワイヤボンディングが無く
なる。
【００１５】
【発明の効果】本発明ではＩＣチップのパッドとリード
フレームのインナーリードとを電気的に接続するための
中継電極部を設けるとともに、その中継電極部は適宜選
択された互いに分離された第１の電極と第２の電極、及
びそれらの第１、第２の電極を電気的に接続する配線を
備えたものとし、その中継電極部を介してＩＣチップの
パッドとリードフレームのインナーリードとを電気的に
接続するようにしたので、互いに電気的に接続しようと
するＩＣチップのパッドとリードフレームのインナーリ
ードとがずれた位置にくる場合でも、パッドの位置に近
い第１の電極を選択し、インナーリードに近い第２の電
極を選択して両電極間を配線で接続することにより、最
適な電気的接続を施すことができる。このように、本発
明では設計上の自由度が高いという効果を達成すること
ができる。また、本発明では、１種類のアイランドをも
つリードフレームを用いてサイズの異なるＩＣチップを
最適条件で実装することができるようにもなるので、多
種類のリードフレームを設計する場合に比べてコストが
低下し、しかも安定した実装を確保することができる。
フレームのインナーリードとを電気的に接続するための
中継電極部を設けるとともに、その中継電極部は適宜選
択された互いに分離された第１の電極と第２の電極、及
びそれらの第１、第２の電極を電気的に接続する配線を
備えたものとし、その中継電極部を介してＩＣチップの
パッドとリードフレームのインナーリードとを電気的に
接続するようにしたので、互いに電気的に接続しようと
するＩＣチップのパッドとリードフレームのインナーリ
ードとがずれた位置にくる場合でも、パッドの位置に近
い第１の電極を選択し、インナーリードに近い第２の電
極を選択して両電極間を配線で接続することにより、最
適な電気的接続を施すことができる。このように、本発
明では設計上の自由度が高いという効果を達成すること
ができる。また、本発明では、１種類のアイランドをも
つリードフレームを用いてサイズの異なるＩＣチップを
最適条件で実装することができるようにもなるので、多
種類のリードフレームを設計する場合に比べてコストが
低下し、しかも安定した実装を確保することができる。
【図１】一実施例によりワイヤボンディングが施された
状態の実装体を示す平面図である。
状態の実装体を示す平面図である。
【図２】図１のＡ−Ａ線位置での断面図である。
【図３】他の実施例による実装体を示す断面図である。
１ アイランド ２ インナーリード ３ ＩＣチップ ４ パッド １１ 第１の電極 １２ 第２の電極 １３ 配線 １４，１５ ワイヤ １６ バンプ
Claims (1)
- 【請求項１】 リードフレームのアイランド上にＩＣチ
ップが取りつけられ、前記ＩＣチップのパッドと前記リ
ードフレームのインナーリードとを電気的に接続するた
めの中継電極部を有する半導体装置のワイヤボンディン
グ実装体を製造する実装方法であって、 前記中継電極部は前記ＩＣチップの少なくとも１辺に近
接して形成された複数の第１の電極、前記第１の電極と
は分離され前記第１の電極の外側に形成された複数の第
２の電極、及び前記第１の電極と前記第２の電極との間
を電気的に接続する配線からなり、 前記複数の第１の電極及び前記複数の第２の電極のうち
から前記ＩＣチップのパッドの位置及びこれと電気的に
接続される前記インナーリードの位置に応じて設定され
た各１つの第１の電極と第２の電極との間を前記配線に
より電気的に接続し、かつ前記第１の電極を前記ＩＣチ
ップのパッドに接続し前記第２の電極を前記インナーリ
ードに接続することによりＩＣチップのパッドとそれに
対応するインナーリードとを電気的に接続することを特
徴とする半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6166046A JP2539763B2 (ja) | 1994-06-23 | 1994-06-23 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6166046A JP2539763B2 (ja) | 1994-06-23 | 1994-06-23 | 半導体装置の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0750315A true JPH0750315A (ja) | 1995-02-21 |
| JP2539763B2 JP2539763B2 (ja) | 1996-10-02 |
Family
ID=15823959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6166046A Expired - Lifetime JP2539763B2 (ja) | 1994-06-23 | 1994-06-23 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2539763B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100346467C (zh) * | 2005-07-19 | 2007-10-31 | 钰创科技股份有限公司 | 电路重布线方法及电路结构 |
| US7834393B2 (en) | 2006-08-24 | 2010-11-16 | Ricoh Company, Ltd. | Semiconductor device and manufacturing method of the semiconductor device |
| US8044518B2 (en) | 2004-01-23 | 2011-10-25 | Oki Semiconductor Co., Ltd. | Junction member comprising junction pads arranged in matrix and multichip package using same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58192334A (ja) * | 1982-05-07 | 1983-11-09 | Hitachi Ltd | 半導体装置 |
| JPS622628A (ja) * | 1985-06-28 | 1987-01-08 | Toshiba Corp | 半導体装置 |
-
1994
- 1994-06-23 JP JP6166046A patent/JP2539763B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58192334A (ja) * | 1982-05-07 | 1983-11-09 | Hitachi Ltd | 半導体装置 |
| JPS622628A (ja) * | 1985-06-28 | 1987-01-08 | Toshiba Corp | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8044518B2 (en) | 2004-01-23 | 2011-10-25 | Oki Semiconductor Co., Ltd. | Junction member comprising junction pads arranged in matrix and multichip package using same |
| CN100346467C (zh) * | 2005-07-19 | 2007-10-31 | 钰创科技股份有限公司 | 电路重布线方法及电路结构 |
| US7834393B2 (en) | 2006-08-24 | 2010-11-16 | Ricoh Company, Ltd. | Semiconductor device and manufacturing method of the semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2539763B2 (ja) | 1996-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100304681B1 (ko) | 몰드bga형반도체장치및그제조방법 | |
| KR100333388B1 (ko) | 칩 사이즈 스택 패키지 및 그의 제조 방법 | |
| JP2546195B2 (ja) | 樹脂封止型半導体装置 | |
| JP2001313363A (ja) | 樹脂封止型半導体装置 | |
| JP4471600B2 (ja) | 回路装置 | |
| US20020192874A1 (en) | Electronic device having a semiconductor chip on a semiconductor chip connection plate and a method for producing the electronic device | |
| JP2539763B2 (ja) | 半導体装置の実装方法 | |
| JPH11307673A (ja) | 半導体装置とその製造方法 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2000243875A (ja) | 半導体装置 | |
| JP2803656B2 (ja) | 半導体装置 | |
| JP3702152B2 (ja) | 半導体装置 | |
| JP2885786B1 (ja) | 半導体装置の製法および半導体装置 | |
| JPH1140563A (ja) | 半導体装置およびその電気特性変更方法 | |
| JP2001110981A (ja) | 半導体装置及びその製造方法 | |
| JPS5930538Y2 (ja) | 半導体装置 | |
| JP2551243B2 (ja) | 半導体装置 | |
| US6323541B1 (en) | Structure for manufacturing a semiconductor die with copper plated tapes | |
| JP2568057B2 (ja) | 集積回路装置 | |
| KR100230750B1 (ko) | 반도체 패키지 | |
| JPH07101729B2 (ja) | マルチチップ半導体装置およびその製造方法 | |
| JPS6245159A (ja) | 半導体装置 | |
| KR100402107B1 (ko) | 솝 와이어 본딩방법 | |
| JPH04359464A (ja) | 半導体装置 | |
| JPH0645514A (ja) | 混成集積回路 |