JP2568057B2 - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JP2568057B2 JP2568057B2 JP6265592A JP26559294A JP2568057B2 JP 2568057 B2 JP2568057 B2 JP 2568057B2 JP 6265592 A JP6265592 A JP 6265592A JP 26559294 A JP26559294 A JP 26559294A JP 2568057 B2 JP2568057 B2 JP 2568057B2
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- conductor pattern
- semiconductor pellet
- pad
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は集積回路装置に関し、特
に、樹脂封止型の集積回路装置に関する。
に、樹脂封止型の集積回路装置に関する。
【０００２】
【従来の技術】この種の集積回路装置（以下、ＬＳＩと
記す）としては、従来、図４にその断面を示すような、
金属製リードフレームを用いたＬＳＩが一般的であっ
た。図４を参照するとこの図に示すＬＳＩでは、半導体
ペレット１が、金属製リードフレームのダイパッド１１
の上に銀ペースト５によって固定されており、リードフ
レームの内部リード１３ａとペレット１のボンディング
パッド（図示せず）とが、金線１２によってボンディン
グされている。そして、ペレット１とボンディングワイ
ヤー１２とリードフレームの内部リード１３ａとが、エ
ポキシ樹脂９で覆われ封止されている。このような構造
のＬＳＩでは、ペレット１と内部リード１３ａとを、例
えば２０〜３０μｍというような極細の金線などを用い
たワイヤーボンディングにより接続していることから、
製造工程中でボンディングワイヤー１２の切断という事
故が生じることがある。又、ＬＳＩの高集積化の進展に
伴い内部リード数が増大するのに応じて、内部リード１
３ａは幅およびピッチが共に狭くなり、その強度が低下
する傾向にある。このようなことから、近年、内部リー
ド１３ａの変形が発生しやすくなってきてもいる。
記す）としては、従来、図４にその断面を示すような、
金属製リードフレームを用いたＬＳＩが一般的であっ
た。図４を参照するとこの図に示すＬＳＩでは、半導体
ペレット１が、金属製リードフレームのダイパッド１１
の上に銀ペースト５によって固定されており、リードフ
レームの内部リード１３ａとペレット１のボンディング
パッド（図示せず）とが、金線１２によってボンディン
グされている。そして、ペレット１とボンディングワイ
ヤー１２とリードフレームの内部リード１３ａとが、エ
ポキシ樹脂９で覆われ封止されている。このような構造
のＬＳＩでは、ペレット１と内部リード１３ａとを、例
えば２０〜３０μｍというような極細の金線などを用い
たワイヤーボンディングにより接続していることから、
製造工程中でボンディングワイヤー１２の切断という事
故が生じることがある。又、ＬＳＩの高集積化の進展に
伴い内部リード数が増大するのに応じて、内部リード１
３ａは幅およびピッチが共に狭くなり、その強度が低下
する傾向にある。このようなことから、近年、内部リー
ド１３ａの変形が発生しやすくなってきてもいる。
【０００３】そこで、上記のワイヤーボンディング工法
による接続に起因する問題を解決するための各種の技術
が開発されている。そのような技術を用いた樹脂封止型
ＬＳＩの一例が、実開平３ー３４２４２号公報に開示さ
れている。同公報記載のＬＳＩの断面を示す図５を参照
して、このＬＳＩにおいては、ポリイミドシート製のフ
レキシブル回路基板１４上の銅箔６と、フリップチップ
構造のＩＣペレット１６とが金属バンプ１５を用いて固
着、接続されている。この構造によれば、ＩＣペレット
１６と外部接続のための銅箔６とが、銅箔６の延長上で
金属バンプ１５により接続されているので、図４に示し
たＬＳＩにおけるような、ボンディングワイヤーの切断
が起ることはない。又、内部リード変形も、生じない。
による接続に起因する問題を解決するための各種の技術
が開発されている。そのような技術を用いた樹脂封止型
ＬＳＩの一例が、実開平３ー３４２４２号公報に開示さ
れている。同公報記載のＬＳＩの断面を示す図５を参照
して、このＬＳＩにおいては、ポリイミドシート製のフ
レキシブル回路基板１４上の銅箔６と、フリップチップ
構造のＩＣペレット１６とが金属バンプ１５を用いて固
着、接続されている。この構造によれば、ＩＣペレット
１６と外部接続のための銅箔６とが、銅箔６の延長上で
金属バンプ１５により接続されているので、図４に示し
たＬＳＩにおけるような、ボンディングワイヤーの切断
が起ることはない。又、内部リード変形も、生じない。
【０００４】
【発明が解決しようとする課題】上述の公報記載の樹脂
封止型ＬＳＩでは、図４に示す金属製リードフレームを
用いたＬＳＩとは異なって、外部接続のための銅箔６の
支持ベースである回路基板１４が、フレキシブルフィル
ム製である。しかもそのフレキシブルフィルム１４は、
ＩＣペレット１６に対して水平方向に延びている。すな
わち、図４に示すＬＳＩにおいて外部リード１３ｂは、
外部の回路との接続部分の面位置が封止樹脂９の面位置
に一致するようにリード成形されているのに対して、上
記公報記載のＬＳＩでは、リード成形が為されていな
い。これらのことから、上記公報記載のＬＳＩを実装す
るに際して、従来用いられてきた実装装置をそのまま使
用することができない。換言すれば、従来の実装技術に
対する適合性が小さい。
封止型ＬＳＩでは、図４に示す金属製リードフレームを
用いたＬＳＩとは異なって、外部接続のための銅箔６の
支持ベースである回路基板１４が、フレキシブルフィル
ム製である。しかもそのフレキシブルフィルム１４は、
ＩＣペレット１６に対して水平方向に延びている。すな
わち、図４に示すＬＳＩにおいて外部リード１３ｂは、
外部の回路との接続部分の面位置が封止樹脂９の面位置
に一致するようにリード成形されているのに対して、上
記公報記載のＬＳＩでは、リード成形が為されていな
い。これらのことから、上記公報記載のＬＳＩを実装す
るに際して、従来用いられてきた実装装置をそのまま使
用することができない。換言すれば、従来の実装技術に
対する適合性が小さい。
【０００５】又、図５から明かなように、ＩＣペレット
１６のボンディングパッドを、ＩＣペレット１６の周縁
部に配置しなければならない。このことから、ボンディ
ングパッド数が増加した場合には必然的に、ＩＣペレッ
トを大型化しなければならなくなる。このことは、ＩＣ
ペレット上で、内部の信号処理回路からボンディングパ
ッドまでの細くて長く抵抗の高い信号経路が更に長くな
り、それだけ信号の伝送スピードが遅くなるという結果
をもたらす。
１６のボンディングパッドを、ＩＣペレット１６の周縁
部に配置しなければならない。このことから、ボンディ
ングパッド数が増加した場合には必然的に、ＩＣペレッ
トを大型化しなければならなくなる。このことは、ＩＣ
ペレット上で、内部の信号処理回路からボンディングパ
ッドまでの細くて長く抵抗の高い信号経路が更に長くな
り、それだけ信号の伝送スピードが遅くなるという結果
をもたらす。
【０００６】従って、本発明は、ボンディングワイヤー
レス構造の樹脂封止型ＬＳＩであって、従来の実装技術
に対する適合性の高いＬＳＩを提供することを目的とす
るものである。
レス構造の樹脂封止型ＬＳＩであって、従来の実装技術
に対する適合性の高いＬＳＩを提供することを目的とす
るものである。
【０００７】本発明の他の目的は、外部との接続点数が
増加した場合でも、半導体ペレットの大型化が不要で、
信号の伝送スピードが低下することのない、高集積化、
高速化に優れた樹脂封止型ＬＳＩを提供することであ
る。
増加した場合でも、半導体ペレットの大型化が不要で、
信号の伝送スピードが低下することのない、高集積化、
高速化に優れた樹脂封止型ＬＳＩを提供することであ
る。
【０００８】
【課題を解決するための手段】本発明の集積回路装置
は、電気的接続のためのパッドが一主面上の任意の位置
に配置された半導体ペレットと、前記半導体ペレットの
一主面上に設けられた、前記パッドに対応する部分に開
孔部を有する絶縁性フィルムと、前記半導体ペレットを
支持すると共に外部と電気的に接続させるための基板で
あって、絶縁性基材の一方の面上には、前記半導体ペレ
ットのパッドに対応する部分に位置して前記パッドに電
気的に接続する内部接続用導体パターンと、周縁部に位
置して外部の回路と電気的に接続される外部接続用導体
パターンと、前記内部接続用導体パターンと前記外部接
続用導体パターンとを接続する回路パターンとを少くと
も備え、前記内部接続用導体パターンが前記半導体ペレ
ットのパッドに向き合うようにして、前記絶縁性フィル
ムを挟んで前記半導体ペレットに対置された回路基板
と、前記半導体ペレットのパッドと前記回路基板の内部
接続用導体パターンとを、前記絶縁性フィルムの開孔部
を通じて導電的に固着接続する導電性接着剤と、前記半
導体ペレットと前記絶縁性フィルムと前記回路基板と
を、前記外部接続用導体パターンを残して覆う封止樹脂
とを含み、側面から見たときの前記回路基板の断面形状
が、両端に位置する二つの前記周縁部がそれぞれ前記一
方の面側及び他方の面側に順次曲折したクランク形状で
あると共に、周縁部先端部分の封止樹脂表面と平行な面
と前記半導体ペレットが固着された面との間の距離が、
前記封止樹脂表面と前記半導体ペレットが固着された面
との間の距離以上であるようにしたことを特徴とする。
は、電気的接続のためのパッドが一主面上の任意の位置
に配置された半導体ペレットと、前記半導体ペレットの
一主面上に設けられた、前記パッドに対応する部分に開
孔部を有する絶縁性フィルムと、前記半導体ペレットを
支持すると共に外部と電気的に接続させるための基板で
あって、絶縁性基材の一方の面上には、前記半導体ペレ
ットのパッドに対応する部分に位置して前記パッドに電
気的に接続する内部接続用導体パターンと、周縁部に位
置して外部の回路と電気的に接続される外部接続用導体
パターンと、前記内部接続用導体パターンと前記外部接
続用導体パターンとを接続する回路パターンとを少くと
も備え、前記内部接続用導体パターンが前記半導体ペレ
ットのパッドに向き合うようにして、前記絶縁性フィル
ムを挟んで前記半導体ペレットに対置された回路基板
と、前記半導体ペレットのパッドと前記回路基板の内部
接続用導体パターンとを、前記絶縁性フィルムの開孔部
を通じて導電的に固着接続する導電性接着剤と、前記半
導体ペレットと前記絶縁性フィルムと前記回路基板と
を、前記外部接続用導体パターンを残して覆う封止樹脂
とを含み、側面から見たときの前記回路基板の断面形状
が、両端に位置する二つの前記周縁部がそれぞれ前記一
方の面側及び他方の面側に順次曲折したクランク形状で
あると共に、周縁部先端部分の封止樹脂表面と平行な面
と前記半導体ペレットが固着された面との間の距離が、
前記封止樹脂表面と前記半導体ペレットが固着された面
との間の距離以上であるようにしたことを特徴とする。
【０００９】又、本発明の集積回路装置は、上記の集積
回路装置に対して更に、前記回路基板の前記半導体ペレ
ットが固着された面とは異る面に、前記内部接続用導体
パターン及び外部接続用導体パターンの少なくとも一方
にスルーホールを介して接続する、回路パターンを備え
ることを特徴とする。
回路装置に対して更に、前記回路基板の前記半導体ペレ
ットが固着された面とは異る面に、前記内部接続用導体
パターン及び外部接続用導体パターンの少なくとも一方
にスルーホールを介して接続する、回路パターンを備え
ることを特徴とする。
【００１０】
【実施例】次に、本発明の好適な実施例について、図面
を参照して説明する。図１（ａ）及び（ｂ）はそれぞ
れ、本発明の第１の実施例によるＬＳＩの斜視図および
断面図である。又、図２（ａ），（ｂ）及び（ｃ）はそ
れぞれ、本実施例の製造途中におけるＩＣペレットの断
面図，平面図および本実施例で用いた回路基板の平面図
である。
を参照して説明する。図１（ａ）及び（ｂ）はそれぞ
れ、本発明の第１の実施例によるＬＳＩの斜視図および
断面図である。又、図２（ａ），（ｂ）及び（ｃ）はそ
れぞれ、本実施例の製造途中におけるＩＣペレットの断
面図，平面図および本実施例で用いた回路基板の平面図
である。
【００１１】図１及び図２を参照して、本実施例による
ＬＳＩは、下記の製造工程によって製造される。先ず、
ＩＣペレットを用意する。ここで、本実施例におけるＩ
Ｃペレット１では信号入出力のためのアルミニウムパッ
ド３が、図２（ｂ）中に小さい複数の正方形で示すよう
な、ペレット１表面の所望の位置にランダムに配置され
ている。個々のパッドの平面形状は、従来のＬＳＩにお
けると同等程度の１００×１００μｍである。勿論、従
来のＬＳＩにおけると同様に、ペレット１の周縁部に規
則的に集中配置しても構わない。一方、厚さ３０〜５０
μｍ程度のポリイミドテープ４を用意する。このポリイ
ミドテープ４には、ペレット１のパッド３に対応した部
分に１００×１００μｍ程度の導通窓が開いている。
ＬＳＩは、下記の製造工程によって製造される。先ず、
ＩＣペレットを用意する。ここで、本実施例におけるＩ
Ｃペレット１では信号入出力のためのアルミニウムパッ
ド３が、図２（ｂ）中に小さい複数の正方形で示すよう
な、ペレット１表面の所望の位置にランダムに配置され
ている。個々のパッドの平面形状は、従来のＬＳＩにお
けると同等程度の１００×１００μｍである。勿論、従
来のＬＳＩにおけると同様に、ペレット１の周縁部に規
則的に集中配置しても構わない。一方、厚さ３０〜５０
μｍ程度のポリイミドテープ４を用意する。このポリイ
ミドテープ４には、ペレット１のパッド３に対応した部
分に１００×１００μｍ程度の導通窓が開いている。
【００１２】上記のポリイミドテープ４を、ペレット１
に圧着する。その場合、図２（ａ）に示すように、ペレ
ット１表面のパッド３を除く部分に、厚さ数μｍのポリ
イミド層２を予め形成しておく。ポリイミドテープ４と
ペレット１とは、上記のポリイミド層２を挟んで２００
〜３００℃程度の温度に加熱され、圧着される。
に圧着する。その場合、図２（ａ）に示すように、ペレ
ット１表面のパッド３を除く部分に、厚さ数μｍのポリ
イミド層２を予め形成しておく。ポリイミドテープ４と
ペレット１とは、上記のポリイミド層２を挟んで２００
〜３００℃程度の温度に加熱され、圧着される。
【００１３】次に、図２（ａ），（ｂ）に示すように、
ペレット１のうちポリイミドテープ４の導通窓から露出
しているパッド３上に、銀ペースト５を厚さ５０μｍ程
度になるようにポッティングする。
ペレット１のうちポリイミドテープ４の導通窓から露出
しているパッド３上に、銀ペースト５を厚さ５０μｍ程
度になるようにポッティングする。
【００１４】次いで、図２（ｃ）に図示するような導体
パターンが形成されている回路基板８と、ポリイミドテ
ープ４付きのペレット１（図２（ａ））とをポリイミド
テープ４を介して固着する。この場合、ポリイミドテー
プ４の基板８との密着面に、予め接着剤層（図示せず）
を形成しておき、その接着剤層により両者を接着、固定
する。基板８は基材が絶縁性セラミックスからなり、予
め金型を用いて、図１（ｂ）に示すような断面クランク
状に成形されている。すなわち、この基板８において外
部の回路との接続部となる部分は、ペレット１が固着さ
れている面と平行である。そしてその面位置は、封止用
エポキシ樹脂９表面の面位置とほぼ同じである。尚、基
板８の基材としては、例えばガラスエポキシ樹脂基板な
どのような絶縁性樹脂系の基板も、用いることができ
る。基板８のうちペレット１が接着されている面には、
図２（ｃ）に示すように、ペレット１上の各パッド３に
対応する位置に、１００×１００μｍ程度の導体パター
ン６ａが設けられている。一方、基板８の周縁部には、
外部の回路と接続するための導体パターン６ｂが、櫛の
歯状に設けられている。導体パターン６ａと導体パター
ン６ｂとは、導体パターン６ｃにより接続されている。
それぞれの導体パターン６ａ，６ｂ，６ｃは、基板全面
に形成された銅の層をレジストマスクを用いてエッチン
グ、パターニングし、更に金めっきを施して得たもので
ある。ペレット１と基板８とは、ペレット１上のパッド
３と基板８上の導体パターン６ａとが重なるように位置
合せされた後、ポリイミドテープ４側の接着剤層により
接着、固定される。これにより、パッド３と導体パター
ン６ａとは、銀ペースト５を介して互いに固着され導通
する。
パターンが形成されている回路基板８と、ポリイミドテ
ープ４付きのペレット１（図２（ａ））とをポリイミド
テープ４を介して固着する。この場合、ポリイミドテー
プ４の基板８との密着面に、予め接着剤層（図示せず）
を形成しておき、その接着剤層により両者を接着、固定
する。基板８は基材が絶縁性セラミックスからなり、予
め金型を用いて、図１（ｂ）に示すような断面クランク
状に成形されている。すなわち、この基板８において外
部の回路との接続部となる部分は、ペレット１が固着さ
れている面と平行である。そしてその面位置は、封止用
エポキシ樹脂９表面の面位置とほぼ同じである。尚、基
板８の基材としては、例えばガラスエポキシ樹脂基板な
どのような絶縁性樹脂系の基板も、用いることができ
る。基板８のうちペレット１が接着されている面には、
図２（ｃ）に示すように、ペレット１上の各パッド３に
対応する位置に、１００×１００μｍ程度の導体パター
ン６ａが設けられている。一方、基板８の周縁部には、
外部の回路と接続するための導体パターン６ｂが、櫛の
歯状に設けられている。導体パターン６ａと導体パター
ン６ｂとは、導体パターン６ｃにより接続されている。
それぞれの導体パターン６ａ，６ｂ，６ｃは、基板全面
に形成された銅の層をレジストマスクを用いてエッチン
グ、パターニングし、更に金めっきを施して得たもので
ある。ペレット１と基板８とは、ペレット１上のパッド
３と基板８上の導体パターン６ａとが重なるように位置
合せされた後、ポリイミドテープ４側の接着剤層により
接着、固定される。これにより、パッド３と導体パター
ン６ａとは、銀ペースト５を介して互いに固着され導通
する。
【００１５】最後に、エポキシ系の封止樹脂９によりペ
レット１を中心に封止して、本実施例の樹脂封止型ＬＳ
Ｉを完成する。
レット１を中心に封止して、本実施例の樹脂封止型ＬＳ
Ｉを完成する。
【００１６】本実施例によれば、ＩＣペレット１のパッ
ド３をペレット１表面のランダムの位置に配置できると
共に、ペレット１と導体パターン６ａとの間で信号を直
接受け渡しできる。この場合、ＩＣペレット上の金属配
線はパターン幅が太くてもたかだか数μｍオーダーであ
るのに比べて、導体パターン６ａは幅が十分に太く配線
抵抗が小さい。従って、本実施例において、導体パター
ン６ａでの信号の遅れは従来のＬＳＩに比べて、実質上
無視できるほど小さい。換言すれば、ペレット１と外部
の電気回路との間の信号授受をペレット１側の最適な位
置でしかも最短距離で行い、信号伝送のスピードを高速
化することができる。又、パッド３をペレット１の周辺
に配置する必要がないので、ＬＳＩの高機能化により多
ピン化した場合でも、ペレット形状を大型化する必要が
ない。本実施例に用いた回路基板８は、外部の回路との
接続部分の面位置が、封止樹脂９の面位置とほぼ同じく
なるように成形されており、しかも絶縁基材の剛性が従
来用いられているフレキシブル回路基板よりも高い。従
って、本実施例の実装に際して、従来の実装装置をその
まま使用できる。
ド３をペレット１表面のランダムの位置に配置できると
共に、ペレット１と導体パターン６ａとの間で信号を直
接受け渡しできる。この場合、ＩＣペレット上の金属配
線はパターン幅が太くてもたかだか数μｍオーダーであ
るのに比べて、導体パターン６ａは幅が十分に太く配線
抵抗が小さい。従って、本実施例において、導体パター
ン６ａでの信号の遅れは従来のＬＳＩに比べて、実質上
無視できるほど小さい。換言すれば、ペレット１と外部
の電気回路との間の信号授受をペレット１側の最適な位
置でしかも最短距離で行い、信号伝送のスピードを高速
化することができる。又、パッド３をペレット１の周辺
に配置する必要がないので、ＬＳＩの高機能化により多
ピン化した場合でも、ペレット形状を大型化する必要が
ない。本実施例に用いた回路基板８は、外部の回路との
接続部分の面位置が、封止樹脂９の面位置とほぼ同じく
なるように成形されており、しかも絶縁基材の剛性が従
来用いられているフレキシブル回路基板よりも高い。従
って、本実施例の実装に際して、従来の実装装置をその
まま使用できる。
【００１７】これまで述べた第１の実施例は、回路基板
８のペレット１との接続用導体パターン６ａと、基板周
縁部の外部接続用導体パターン６ｂとを導体パターン６
ｃで一対一に導通させた例であるが、図３に示すよう
に、導体パターン６ｃ中に抵抗体などの回路素子を設け
たり或いは、ある導体パターン６ｂと他の導体パターン
６ｂとを短絡し又は回路素子を介して接続するなどし
て、基板８に回路を形成することもできる。更には、基
板８の、ペレット１が固着されている面とは反対側の面
にも回路を形成し、ペレット１固着面側の回路とスルー
ホール１０を介して接続するようにすることもできる。
本実施例によれば、本来ＩＣペレット１側に形成される
回路の一部を基板８側に移すことができるので、ペレッ
ト１をより小型化し信号の伝送スピードを更に高めるこ
とができる。
８のペレット１との接続用導体パターン６ａと、基板周
縁部の外部接続用導体パターン６ｂとを導体パターン６
ｃで一対一に導通させた例であるが、図３に示すよう
に、導体パターン６ｃ中に抵抗体などの回路素子を設け
たり或いは、ある導体パターン６ｂと他の導体パターン
６ｂとを短絡し又は回路素子を介して接続するなどし
て、基板８に回路を形成することもできる。更には、基
板８の、ペレット１が固着されている面とは反対側の面
にも回路を形成し、ペレット１固着面側の回路とスルー
ホール１０を介して接続するようにすることもできる。
本実施例によれば、本来ＩＣペレット１側に形成される
回路の一部を基板８側に移すことができるので、ペレッ
ト１をより小型化し信号の伝送スピードを更に高めるこ
とができる。
【００１８】
【発明の効果】以上説明したように、本発明では、外部
の回路との接続部分の面位置が封止樹脂の面位置とほぼ
同じくなるような、断面クランク形状の回路基板にＩＣ
ペレットを固定している。しかも、その回路基板は、絶
縁基材の剛性が従来用いられているフレキシブル回路基
板よりも高い。従って本発明によれば、ワイヤーレス構
造の樹脂封止型ＬＳＩであって、実装に際して従来の実
装装置がそのまま使用できる、従来の実装技術に対する
適合性の高いＬＳＩを提供できる。
の回路との接続部分の面位置が封止樹脂の面位置とほぼ
同じくなるような、断面クランク形状の回路基板にＩＣ
ペレットを固定している。しかも、その回路基板は、絶
縁基材の剛性が従来用いられているフレキシブル回路基
板よりも高い。従って本発明によれば、ワイヤーレス構
造の樹脂封止型ＬＳＩであって、実装に際して従来の実
装装置がそのまま使用できる、従来の実装技術に対する
適合性の高いＬＳＩを提供できる。
【００１９】本発明によれば、ＩＣペレット表面の任意
の場所へ信号を入力し又は任意の場所から信号を取り出
すことができる。これにより本発明によれば、ＩＣペレ
ットの最適な位置でしかも外部の回路から最短の距離で
信号の入出力を行い、信号伝送のスピードを高速化させ
ることができる。又、パッドをペレットの周辺に配置す
る必要がなくなるので、ＬＳＩの高機能化により多ピン
化した場合でもペレット形状を大型化する必要がなく、
本発明はその点でも高速化に適している。
の場所へ信号を入力し又は任意の場所から信号を取り出
すことができる。これにより本発明によれば、ＩＣペレ
ットの最適な位置でしかも外部の回路から最短の距離で
信号の入出力を行い、信号伝送のスピードを高速化させ
ることができる。又、パッドをペレットの周辺に配置す
る必要がなくなるので、ＬＳＩの高機能化により多ピン
化した場合でもペレット形状を大型化する必要がなく、
本発明はその点でも高速化に適している。
【００２０】本発明によれば、ＩＣペレット側に形成す
べき回路の一部をペレット支持のための回路基板側に移
すことができる。これにより、ＩＣペレットをより小型
化して、信号の伝送スピードを更に高めることができ
る。
べき回路の一部をペレット支持のための回路基板側に移
すことができる。これにより、ＩＣペレットをより小型
化して、信号の伝送スピードを更に高めることができ
る。
【図１】本発明の第１の実施例の斜視図及び断面図であ
る。
る。
【図２】第１の実施例の製造途中におけるＩＣペレット
の断面図，平面図および第１の実施例で用いた回路基板
の平面図である。
の断面図，平面図および第１の実施例で用いた回路基板
の平面図である。
【図３】本発明の第２の実施例で用いた回路基板の平面
図である。
図である。
【図４】従来の樹脂封止型ＬＳＩの一例の断面図であ
る。
る。
【図５】従来の樹脂封止型ＬＳＩの他の例の断面図であ
る。
る。
１ 半導体ペレット ２ ポリイミド層 ３ アルミパッド ４ ポリイミドテープ ５ 銀ペースト ６ 銅箔 ６ａ，６ｂ，６ｃ 導体パターン ７ 金めっき ８ 回路基板 ９ エポキシ樹脂 １０ スルーホール １１ ダイパッド １２ 金線 １３ａ 内部リード １３ｂ 外部リード １４ ポリイミドシート １５ 金属バンプ １６ ペレット
Claims (2)
- 【請求項１】 電気的接続のためのパッドが一主面上の
任意の位置に配置された半導体ペレットと、 前記半導体ペレットの一主面上に設けられた、前記パッ
ドに対応する部分に開孔部を有する絶縁性フィルムと、 前記半導体ペレットを支持すると共に外部と電気的に接
続させるための基板であって、絶縁性基材の一方の面上
には、前記半導体ペレットのパッドに対応する部分に位
置して前記パッドに電気的に接続する内部接続用導体パ
ターンと、周縁部に位置して外部の回路と電気的に接続
される外部接続用導体パターンと、前記内部接続用導体
パターンと前記外部接続用導体パターンとを接続する回
路パターンとを少くとも備え、前記内部接続用導体パタ
ーンが前記半導体ペレットのパッドに向き合うようにし
て、前記絶縁性フィルムを挟んで前記半導体ペレットに
対置された回路基板と、 前記半導体ペレットのパッドと前記回路基板の内部接続
用導体パターンとを、前記絶縁性フィルムの開孔部を通
じて導電的に固着接続する導電性接着剤と、 前記半導体ペレットと前記絶縁性フィルムと前記回路基
板とを、前記外部接続用導体パターンを残して覆う封止
樹脂とを含み、 側面から見たときの前記回路基板の断面形状が、両端に
位置する二つの前記周縁部がそれぞれ前記一方の面側及
び他方の面側に順次曲折したクランク形状であると共
に、周縁部先端部分の封止樹脂表面と平行な面と前記半
導体ペレットが固着された面との間の距離が、前記封止
樹脂表面と前記半導体ペレットが固着された面との間の
距離以上であるようにしたことを特徴とする集積回路装
置。 - 【請求項２】 請求項１記載の集積回路装置において、 前記回路基板の前記半導体ペレットが固着された面とは
異る面に、前記内部接続用導体パターン及び外部接続用
導体パターンの少なくとも一方にスルーホールを介して
接続する、回路パターンを備えることを特徴とする集積
回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6265592A JP2568057B2 (ja) | 1994-10-28 | 1994-10-28 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6265592A JP2568057B2 (ja) | 1994-10-28 | 1994-10-28 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08125053A JPH08125053A (ja) | 1996-05-17 |
| JP2568057B2 true JP2568057B2 (ja) | 1996-12-25 |
Family
ID=17419269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6265592A Expired - Fee Related JP2568057B2 (ja) | 1994-10-28 | 1994-10-28 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2568057B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8618669B2 (en) | 2008-01-09 | 2013-12-31 | Ibiden Co., Ltd. | Combination substrate |
-
1994
- 1994-10-28 JP JP6265592A patent/JP2568057B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08125053A (ja) | 1996-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| US6228683B1 (en) | High density leaded ball-grid array package | |
| US5953589A (en) | Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same | |
| KR100374241B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2001313363A (ja) | 樹脂封止型半導体装置 | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
| KR20060042872A (ko) | 반도체장치의 실장 방법 | |
| JP2000236040A (ja) | 半導体装置 | |
| JP4159348B2 (ja) | 回路装置の製造方法 | |
| US7173341B2 (en) | High performance thermally enhanced package and method of fabricating the same | |
| JP3029736B2 (ja) | 混成集積回路装置の製造方法 | |
| JP2568057B2 (ja) | 集積回路装置 | |
| JP3686047B2 (ja) | 半導体装置の製造方法 | |
| JP2000243875A (ja) | 半導体装置 | |
| KR100470144B1 (ko) | 테이프회로기판및이를사용한칩크기의반도체칩패키지 | |
| JP3529507B2 (ja) | 半導体装置 | |
| JP3234614B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JP2745628B2 (ja) | 樹脂封止型半導体装置 | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| JP4175339B2 (ja) | 半導体装置の製造方法 | |
| JPH0517709B2 (ja) | ||
| JPH03105961A (ja) | 樹脂封止型半導体装置 | |
| JPH1022329A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960827 |
|
| LAPS | Cancellation because of no payment of annual fees |