JPH1022329A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1022329A JPH1022329A JP19152496A JP19152496A JPH1022329A JP H1022329 A JPH1022329 A JP H1022329A JP 19152496 A JP19152496 A JP 19152496A JP 19152496 A JP19152496 A JP 19152496A JP H1022329 A JPH1022329 A JP H1022329A
- Authority
- JP
- Japan
- Prior art keywords
- circuit element
- conductor
- insulating member
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ＴＡＢ基板又はガラスクロス・エポキシ基板
をインタポーザ（変換物）として用いた従来技術のＣＳ
Ｐ型の半導体装置と同等の機能を有し、小型化に対応す
ることのできる信頼性の高いＣＳＰ型の半導体装置を低
コストで提供することにある。 【解決手段】 プレス加工又は／及びエッチング加工で
形成された複数の導体リードから成るリードフレームが
用いられており、この複数の導体リードの一端部側をポ
リイミドテープ、セラミック及びガラスエポキシ等の絶
縁性部材の表面に、その他端部側を前記絶縁性部材の外
周側面を包含するように折り曲げその裏面にそれぞれ配
設した２層構造の導体回路を有する半導体回路素子搭載
基板を形成し、これをインタポーザとして用いることと
している。
をインタポーザ（変換物）として用いた従来技術のＣＳ
Ｐ型の半導体装置と同等の機能を有し、小型化に対応す
ることのできる信頼性の高いＣＳＰ型の半導体装置を低
コストで提供することにある。 【解決手段】 プレス加工又は／及びエッチング加工で
形成された複数の導体リードから成るリードフレームが
用いられており、この複数の導体リードの一端部側をポ
リイミドテープ、セラミック及びガラスエポキシ等の絶
縁性部材の表面に、その他端部側を前記絶縁性部材の外
周側面を包含するように折り曲げその裏面にそれぞれ配
設した２層構造の導体回路を有する半導体回路素子搭載
基板を形成し、これをインタポーザとして用いることと
している。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＳＰ（チップ・
サイズ・パッケージ）型の半導体装置に係る、詳細に
は、導体回路パターンに、プレス加工又はエッチング加
工で形成されたリードフレームを構成部材とする半導体
回路素子搭載基板をインタポーザ（電極パッドと配線回
路基板間の電気的接続を形成する介在物）として用いた
ＣＳＰ型の半導体装置の構造に関する。
サイズ・パッケージ）型の半導体装置に係る、詳細に
は、導体回路パターンに、プレス加工又はエッチング加
工で形成されたリードフレームを構成部材とする半導体
回路素子搭載基板をインタポーザ（電極パッドと配線回
路基板間の電気的接続を形成する介在物）として用いた
ＣＳＰ型の半導体装置の構造に関する。
【０００２】
【従来の技術】近年、ＩＣ、ＬＳＩなどの半導体装置
は、パッケージのダウンサィジングおよび低コスト化に
対応してＣＳＰ（チップ・サイズ・パッケージ）と称さ
れ、半導体装置の複数の外部接続端子に接続された溶融
性ソルダボール又はソルダバンプ等をエリアアレイ状に
配列した導体回路を具備するＴＡＢ基板を、半導体回路
素子の主面に絶縁性部材を介して接合し、導体回路の導
体リードと半導体回路素子の電極パッドとをインナーリ
ードボンディング又はワイヤボンディングを行って形成
されたものがある。
は、パッケージのダウンサィジングおよび低コスト化に
対応してＣＳＰ（チップ・サイズ・パッケージ）と称さ
れ、半導体装置の複数の外部接続端子に接続された溶融
性ソルダボール又はソルダバンプ等をエリアアレイ状に
配列した導体回路を具備するＴＡＢ基板を、半導体回路
素子の主面に絶縁性部材を介して接合し、導体回路の導
体リードと半導体回路素子の電極パッドとをインナーリ
ードボンディング又はワイヤボンディングを行って形成
されたものがある。
【０００３】この種の半導体装置は、絶縁性部材の一例
であるポリイミドテープの片面又は両面に複数の導体リ
ードからなる導体回路パターンを設けたＴＡＢ基板をイ
ンタポーザとして用い、半導体回路素子の主面に絶縁性
接着剤を介して接合され、半導体回路素子と電極バッド
間に電気的導通回路を形成した構成とされている。
であるポリイミドテープの片面又は両面に複数の導体リ
ードからなる導体回路パターンを設けたＴＡＢ基板をイ
ンタポーザとして用い、半導体回路素子の主面に絶縁性
接着剤を介して接合され、半導体回路素子と電極バッド
間に電気的導通回路を形成した構成とされている。
【０００４】これに用いたＴＡＢ基板は、銅／ポリイミ
ドの２層テープを通常のＴＡＢテープと同様に、金リー
ドとバンプはアディティブ法で、ビアとボンデング部の
穴はエキシマレーザにより形成するプロセスにより、片
面に導体回路パターン層を設けたものである。そして前
記導体リードの端部はガルウィング状に成形されたもの
である（例えば、米国特許ＮＯ．５．４１４．２９８号
公報参照）。
ドの２層テープを通常のＴＡＢテープと同様に、金リー
ドとバンプはアディティブ法で、ビアとボンデング部の
穴はエキシマレーザにより形成するプロセスにより、片
面に導体回路パターン層を設けたものである。そして前
記導体リードの端部はガルウィング状に成形されたもの
である（例えば、米国特許ＮＯ．５．４１４．２９８号
公報参照）。
【０００５】しかしながら、上記の従来例に係るＣＳＰ
型の半導体装置にあっては、導体回路基板として、少な
くとも片面に銅箔層を備えたＴＡＢ（Ｔａｐｅ・Ａｕｔ
ｏｍａｔｅｄ・Ｂｏｎｄｉｎｇ）基板をインタポーザと
して用いた構成とされているので、ＴＡＢ基板の形成及
びこれを接続する作業工数が増加し、生産効率を阻害す
ると共に、新たな製造設備を必要とする等の半導体装置
の製造コストを増加させるという経済性の問題が生じて
いた。
型の半導体装置にあっては、導体回路基板として、少な
くとも片面に銅箔層を備えたＴＡＢ（Ｔａｐｅ・Ａｕｔ
ｏｍａｔｅｄ・Ｂｏｎｄｉｎｇ）基板をインタポーザと
して用いた構成とされているので、ＴＡＢ基板の形成及
びこれを接続する作業工数が増加し、生産効率を阻害す
ると共に、新たな製造設備を必要とする等の半導体装置
の製造コストを増加させるという経済性の問題が生じて
いた。
【０００６】
【発明が解決しようとする課題】本発明は、ＴＡＢ基板
又はガラスクロス・エポキシ基板をインタポーザとして
用いた従来技術のＣＳＰ型の半導体装置と同等の機能を
有し、新たな製造設備を用いることなく、半導体装置の
小型化に対応することのできる信頼性の高いＣＳＰ型の
半導体装置を低コストで提供することにある。
又はガラスクロス・エポキシ基板をインタポーザとして
用いた従来技術のＣＳＰ型の半導体装置と同等の機能を
有し、新たな製造設備を用いることなく、半導体装置の
小型化に対応することのできる信頼性の高いＣＳＰ型の
半導体装置を低コストで提供することにある。
【０００７】
【課題を解決しようとする手段】本発明は、上記の実情
に鑑みてなされたものであって、プレス加工又は／及び
エッチング加工で形成された複数の導体リードから成る
リードフレームが用いられており、この複数の導体リー
ドの一端部側をポリイミドテープ、セラミック及びガラ
スエポキシ等の絶縁性部材の表面に、その他端部側を前
記絶縁性部材の外周側面を包含するように折り曲げその
裏面にそれぞれ配設した２層構造の導体回路を有する半
導体回路素子搭載基板を形成し、これをインタポーザと
して用いることとしている。
に鑑みてなされたものであって、プレス加工又は／及び
エッチング加工で形成された複数の導体リードから成る
リードフレームが用いられており、この複数の導体リー
ドの一端部側をポリイミドテープ、セラミック及びガラ
スエポキシ等の絶縁性部材の表面に、その他端部側を前
記絶縁性部材の外周側面を包含するように折り曲げその
裏面にそれぞれ配設した２層構造の導体回路を有する半
導体回路素子搭載基板を形成し、これをインタポーザと
して用いることとしている。
【０００８】
【発明の実施の形態】本発明は、中央部に開口部を有す
る絶縁性部材と、その表面に、複数のリードから成る導
体回路の一端部側を、その終端が前記絶縁性部材の開口
部に沿って配列された状態で固着し、他端部側を絶縁性
部材の裏面に、前記絶縁性部材の外周辺に沿って、その
側面を包含する形状に折り曲げ配設せしめた２層の導体
回路構成とし、その一方の導体回路面側を半導体回路素
子の搭載面側として内部接続端子を、他方の導体回路面
側を他の配線回路基板への搭載面側として外部接続端子
を導体回路のそれぞれの導体リードに設けた半導体回路
素子搭載基板と、前記半導体回路素子搭載基板の半導体
回路素子の搭載面側に搭載され、電気的に接続された半
導体回路素子と、少なくとも半導体回路素子の主面、導
体回路及び開口部をポッティング樹脂封止した樹脂封止
体とで構成とで構成することとしている。この様に構成
されることによって、生産効率の良好なプレス加工法又
は／及びエッチング加工法により形成されるリードフレ
ームを用いた従来技術の樹脂封止型半導体装置の製造設
備を用いることが可能となり製造コストを低減させるこ
とができる。
る絶縁性部材と、その表面に、複数のリードから成る導
体回路の一端部側を、その終端が前記絶縁性部材の開口
部に沿って配列された状態で固着し、他端部側を絶縁性
部材の裏面に、前記絶縁性部材の外周辺に沿って、その
側面を包含する形状に折り曲げ配設せしめた２層の導体
回路構成とし、その一方の導体回路面側を半導体回路素
子の搭載面側として内部接続端子を、他方の導体回路面
側を他の配線回路基板への搭載面側として外部接続端子
を導体回路のそれぞれの導体リードに設けた半導体回路
素子搭載基板と、前記半導体回路素子搭載基板の半導体
回路素子の搭載面側に搭載され、電気的に接続された半
導体回路素子と、少なくとも半導体回路素子の主面、導
体回路及び開口部をポッティング樹脂封止した樹脂封止
体とで構成とで構成することとしている。この様に構成
されることによって、生産効率の良好なプレス加工法又
は／及びエッチング加工法により形成されるリードフレ
ームを用いた従来技術の樹脂封止型半導体装置の製造設
備を用いることが可能となり製造コストを低減させるこ
とができる。
【０００９】また、本発明は、前記絶縁性部材にセラミ
ック及びガラスエポキシ等の部材を用い、その外周寸法
を半導体回路素子と略同一形状に打ち抜き形成した構成
とすることとしている。ここで、前記絶縁性部材の外周
側面を半円形状に成形しておくことが好ましい。このよ
うに構成することによって、前記導体リードの折り曲げ
位置を規制することができ、且つ、導体リードの平坦度
を維持し、その支持強度を向上させと共に、導体リード
の折り曲げが容易になりクラックの発生を防止すること
ができる。
ック及びガラスエポキシ等の部材を用い、その外周寸法
を半導体回路素子と略同一形状に打ち抜き形成した構成
とすることとしている。ここで、前記絶縁性部材の外周
側面を半円形状に成形しておくことが好ましい。このよ
うに構成することによって、前記導体リードの折り曲げ
位置を規制することができ、且つ、導体リードの平坦度
を維持し、その支持強度を向上させと共に、導体リード
の折り曲げが容易になりクラックの発生を防止すること
ができる。
【００１０】また、本発明は、前記絶縁性部材の表面に
貼着され、開口部の内縁部に終端を有する導体リート
は、その中間部に半導体回路素子の電極パッドに整合
し、電気的に接続する内部接続端子を配設した構成とさ
れることとしている。このように構成することによっ
て、絶縁性部材に接合する導体リードの占有面積が増加
し、支持強度がさらに向上すると共に、半導体回路素子
が発生する熱の拡散性を向上させることができる。
貼着され、開口部の内縁部に終端を有する導体リート
は、その中間部に半導体回路素子の電極パッドに整合
し、電気的に接続する内部接続端子を配設した構成とさ
れることとしている。このように構成することによっ
て、絶縁性部材に接合する導体リードの占有面積が増加
し、支持強度がさらに向上すると共に、半導体回路素子
が発生する熱の拡散性を向上させることができる。
【００１１】さらに、本発明は、絶縁性部材の裏面に配
設された前記導体回路の前記導体リードをＪ字形状に成
形せしめられた構成とするこことしている。このように
構成することによって、導体リードの裏面の接着工程が
なくなり、従来のＪ字曲げ技術の適用が可能となり、他
の配線回路基板との接合が容易になる。
設された前記導体回路の前記導体リードをＪ字形状に成
形せしめられた構成とするこことしている。このように
構成することによって、導体リードの裏面の接着工程が
なくなり、従来のＪ字曲げ技術の適用が可能となり、他
の配線回路基板との接合が容易になる。
【００１２】さらに、本発明は、絶縁性部材の裏面に配
設された前記導体リードの前記外部接続端子は、エリア
・アレイ状に配置せしめられた構成とすることとしてい
る。このように構成することによって多ピン化に対応す
ることができる。
設された前記導体リードの前記外部接続端子は、エリア
・アレイ状に配置せしめられた構成とすることとしてい
る。このように構成することによって多ピン化に対応す
ることができる。
【００１３】
【発明の実施例】続いて、本発明に係る実施例を添付し
た図面に基づき詳細に説明する。図１は本発明の実施例
に係る半導体装置を示す断面図、図２は本発明の実施例
に係る半導体装置の裏面を示す平面図、図３は本発明の
実施例に係るリードフレームを示す平面図、図４は本発
明の実施例に係る半導体回路素子搭載基板を示す平面
図、図５は本発明の実施例に係る半導体回路素子の搭載
状態を示す断面図である。
た図面に基づき詳細に説明する。図１は本発明の実施例
に係る半導体装置を示す断面図、図２は本発明の実施例
に係る半導体装置の裏面を示す平面図、図３は本発明の
実施例に係るリードフレームを示す平面図、図４は本発
明の実施例に係る半導体回路素子搭載基板を示す平面
図、図５は本発明の実施例に係る半導体回路素子の搭載
状態を示す断面図である。
【００１４】本発明の半導体装置１０は、図１によれ
ば、主面に複数の電極パッド１１を配置した半導体回路
素子１２と、これをフェースダウン状態で搭載接続する
半導体回路素子搭載基板１３と、半導体回路素子１２の
主面とリードフレームの導体回路１４とをポッティング
樹脂で接着、被覆する樹脂封止体１５とで構成されてい
る。以下、半導体装置の各構成に説明する。
ば、主面に複数の電極パッド１１を配置した半導体回路
素子１２と、これをフェースダウン状態で搭載接続する
半導体回路素子搭載基板１３と、半導体回路素子１２の
主面とリードフレームの導体回路１４とをポッティング
樹脂で接着、被覆する樹脂封止体１５とで構成されてい
る。以下、半導体装置の各構成に説明する。
【００１５】図１に示すように、半導体装置１０のイン
タポーザとして用いられる半導体回路素子搭載基板１３
は、半導体回路素子１２と同一形状寸法に形成された絶
縁性部材１６の一例であるセラミック部材が用いられて
おり、該セラミック部材１６の表面には、プレス加工で
形成された複数の導体リードＬで構成されるリードフレ
ーム２３の導体回路１４の一端部側の導体回路１４ａが
絶縁性接着剤Ｓの一例であるプリフレグ２４を介して貼
着配設されており、その裏面には、プレス加工で形成さ
れた複数の導体リードＬで構成されるリードフレーム２
３の導体回路１４の他端部側の導体回路１４ｂがその外
周四辺に沿って折り曲げられ前記フリプレグ２４を介し
て貼着配設され、セラミック部材１６をコ字に挟持した
状態の２層構造の導体回路１４ａ、１４ｂを具備する構
成とされている。
タポーザとして用いられる半導体回路素子搭載基板１３
は、半導体回路素子１２と同一形状寸法に形成された絶
縁性部材１６の一例であるセラミック部材が用いられて
おり、該セラミック部材１６の表面には、プレス加工で
形成された複数の導体リードＬで構成されるリードフレ
ーム２３の導体回路１４の一端部側の導体回路１４ａが
絶縁性接着剤Ｓの一例であるプリフレグ２４を介して貼
着配設されており、その裏面には、プレス加工で形成さ
れた複数の導体リードＬで構成されるリードフレーム２
３の導体回路１４の他端部側の導体回路１４ｂがその外
周四辺に沿って折り曲げられ前記フリプレグ２４を介し
て貼着配設され、セラミック部材１６をコ字に挟持した
状態の２層構造の導体回路１４ａ、１４ｂを具備する構
成とされている。
【００１６】図１に示すように、セラミック部材１６の
表面に設けた導体回路１４ａは、複数の導体リードＬａ
で構成され、その導体リードＬａには半導体回路素子１
２の電極パッド１１に整合する位置に半導体回路素子接
続端子１７を備え、一端はセラミック部材１６の内側方
向に延在して開口部Ｐの内縁で終端し、他端は、セラミ
ック部材１６の外側方向に延在して外周辺で折り曲げら
れている。さらに、半導体回路素子接続端子１７上には
金バンプ１８が設けられ、この金バンプ１８を介して半
導体回路素子１２が搭載接続されている。
表面に設けた導体回路１４ａは、複数の導体リードＬａ
で構成され、その導体リードＬａには半導体回路素子１
２の電極パッド１１に整合する位置に半導体回路素子接
続端子１７を備え、一端はセラミック部材１６の内側方
向に延在して開口部Ｐの内縁で終端し、他端は、セラミ
ック部材１６の外側方向に延在して外周辺で折り曲げら
れている。さらに、半導体回路素子接続端子１７上には
金バンプ１８が設けられ、この金バンプ１８を介して半
導体回路素子１２が搭載接続されている。
【００１７】図２に示すように、セラミック部材１６の
裏面に設けた導体回路１４ｂは、複数の導体リードＬｂ
で構成され、これらの導体リードＬｂには外部接続端子
となる接続パッド１９を備え、これに半田バンプ２０が
形成されている。この半田バンプ２０は、半導体装置１
０を図示していない他の回路基板に搭載接続する際に使
用される。ここで、前記半田バンプ２０はエリア・アレ
イ状に配置することも可能である。これによって半導体
装置１０の多ピン化に対応することができる。
裏面に設けた導体回路１４ｂは、複数の導体リードＬｂ
で構成され、これらの導体リードＬｂには外部接続端子
となる接続パッド１９を備え、これに半田バンプ２０が
形成されている。この半田バンプ２０は、半導体装置１
０を図示していない他の回路基板に搭載接続する際に使
用される。ここで、前記半田バンプ２０はエリア・アレ
イ状に配置することも可能である。これによって半導体
装置１０の多ピン化に対応することができる。
【００１８】ここで、半導体回路素子搭載基板をインタ
ーポーザとして使用した半導体装置について説明する。
ーポーザとして使用した半導体装置について説明する。
【００１９】まず、図３のように、銅系又は鉄系の帯状
金属条材からプレス加工により、不要部分を除去し、半
導体回路素子１２の電極パッド１１及び外部配線基板と
電気的導通回路を形成するための複数の導体リードＬ
（Ｌａ、Ｌｂ）と、四隅に絶縁性部材を支持する支持リ
ードＬｃと、これらの先端を連結する連結片２１とから
成る導体回路１４と、この導体回路１４を保持するフレ
ーム２２で構成される所要の形状のリードフレーム２３
が準備される。
金属条材からプレス加工により、不要部分を除去し、半
導体回路素子１２の電極パッド１１及び外部配線基板と
電気的導通回路を形成するための複数の導体リードＬ
（Ｌａ、Ｌｂ）と、四隅に絶縁性部材を支持する支持リ
ードＬｃと、これらの先端を連結する連結片２１とから
成る導体回路１４と、この導体回路１４を保持するフレ
ーム２２で構成される所要の形状のリードフレーム２３
が準備される。
【００２０】次に、図４に示すように、リードフレーム
２３の導体リードＬａと支持リードＬａの裏面に、半導
体回路素子１２と同一寸法に形成した絶縁性部材１６の
一例であるセラミック部材を絶縁性接着剤Ｓの一例であ
るフリプレグ２４を介して接合を行った後、前記連結片
２１を除去する加工行い前記絶縁性部材１６に開口部Ｐ
の形成を行う。
２３の導体リードＬａと支持リードＬａの裏面に、半導
体回路素子１２と同一寸法に形成した絶縁性部材１６の
一例であるセラミック部材を絶縁性接着剤Ｓの一例であ
るフリプレグ２４を介して接合を行った後、前記連結片
２１を除去する加工行い前記絶縁性部材１６に開口部Ｐ
の形成を行う。
【００２１】そして、図５に示すように、前記絶縁性部
材１６から突出した導体リードＬｂを前記絶縁性部材１
６の外周辺のＲ形状に沿って折り曲げを行い前記絶縁性
部材１６の裏面にフリプレグ２４を介して接合し、前記
支持リードＬｃで支持された半導体回路素子搭載基板１
３が形成される。
材１６から突出した導体リードＬｂを前記絶縁性部材１
６の外周辺のＲ形状に沿って折り曲げを行い前記絶縁性
部材１６の裏面にフリプレグ２４を介して接合し、前記
支持リードＬｃで支持された半導体回路素子搭載基板１
３が形成される。
【００２２】次に、前記支持リードＬｃで支持された状
態の半導体回路素子搭載基板１３に半導体回路素子１２
を搭載し、前記導体リードＬａの半導体回路素子接続端
子１７の金バンプ１８を介して接続を行って後、前記開
口部Ｐからポッテング樹脂部材を注入して半導体回路素
子１２の主面とリードフレームの導体回路１４ａとの接
着、被覆を行い樹脂封止体１５を形成する。そして、前
記樹脂封止体１５のキュアーを行い前記支持リードＬｃ
から樹脂封止体１５を個々に分離する加工を行って図１
に示す半導体装置１０が完成される。
態の半導体回路素子搭載基板１３に半導体回路素子１２
を搭載し、前記導体リードＬａの半導体回路素子接続端
子１７の金バンプ１８を介して接続を行って後、前記開
口部Ｐからポッテング樹脂部材を注入して半導体回路素
子１２の主面とリードフレームの導体回路１４ａとの接
着、被覆を行い樹脂封止体１５を形成する。そして、前
記樹脂封止体１５のキュアーを行い前記支持リードＬｃ
から樹脂封止体１５を個々に分離する加工を行って図１
に示す半導体装置１０が完成される。
【００２３】上記実施例では、クワット・フラット（Ｑ
Ｆ）タイプのリードフレームを用いて説明したが、デュ
アル・イン・ラインタイプのリードフレームを用いるこ
ともできる。また、絶縁性部材に、セラミック部材を用
いて説明したが、ポリイミドテープ、ガラス・クロス・
エポキシ部材を用いることもできる。更にまた、絶縁性
部材から突出した導体リードＬｂをコ字形状に形成した
が、Ｊ字形状に成形することもできる。
Ｆ）タイプのリードフレームを用いて説明したが、デュ
アル・イン・ラインタイプのリードフレームを用いるこ
ともできる。また、絶縁性部材に、セラミック部材を用
いて説明したが、ポリイミドテープ、ガラス・クロス・
エポキシ部材を用いることもできる。更にまた、絶縁性
部材から突出した導体リードＬｂをコ字形状に形成した
が、Ｊ字形状に成形することもできる。
【００２４】
【発明の効果】上記のように構成された半導体装置にあ
っては、金属条材からプレス加工又はエッチング加工に
よって形成された複数の導体リードから成る導体回路で
構成される半導体回路素子搭載基板をインタポーザとし
て用いるので、ＴＡＢ基板又はガラスクロス・エポキシ
基板をインタポーザ（変換物）として用いた従来技術の
ＣＳＰ型の半導体装置と同等の機能を有し、小型化に対
応することのできる信頼性の高いＣＳＰ型の半導体装置
を低コストで提供することができる。
っては、金属条材からプレス加工又はエッチング加工に
よって形成された複数の導体リードから成る導体回路で
構成される半導体回路素子搭載基板をインタポーザとし
て用いるので、ＴＡＢ基板又はガラスクロス・エポキシ
基板をインタポーザ（変換物）として用いた従来技術の
ＣＳＰ型の半導体装置と同等の機能を有し、小型化に対
応することのできる信頼性の高いＣＳＰ型の半導体装置
を低コストで提供することができる。
【図１】本発明の実施例に係る半導体装置を示す断面図
である。
である。
【図２】本発明の実施例に係る半導体装置の裏面を示す
平面図である。
平面図である。
【図３】本発明の実施例に係るリードフレームを示す平
面図である。
面図である。
【図４】本発明の実施例に係る半導体回路素子搭載基板
を示す平面図である。
を示す平面図である。
【図５】本発明の実施例に係る半導体回路素子の搭載状
態を示す断面図である。
態を示す断面図である。
１０ 半導体装置 １１ 電極パッド １２ 半導体回路素子 １３ 半導体回路素子搭載基板 １４ 導体回路 １４ａ 導体回路 １４ｂ 導体回路 １５ 樹脂封止体 １６ 絶縁性部材 １７ 半導体回路素子接続端子 １８ 金バンプ １９ 接続パッド ２０ 半田バンプ ２１ 連結片 ２２ フレーム ２３ リードフレーム ２４ フリプレグ Ｓ 絶縁性接着剤 Ｌ 導体リード Ｌａ 導体リード Ｌｂ 導体リード Ｌｃ 支持リード Ｐ 開口部
Claims (5)
- 【請求項１】 中央部に開口部を有する絶縁性部材と、
その表面に、複数のリードから成る導体回路の一端部側
を、その終端が前記絶縁性部材の開口部に沿って配列さ
れた状態で固着し、他端部側を絶縁性部材の裏面に、前
記絶縁性部材の外周辺に沿って、その側面を包含する形
状に折り曲げ配設せしめた２層の導体回路構成とし、そ
の一方の導体回路面側を半導体回路素子の搭載面側とし
て内部接続端子を、他方の導体回路面側を他の配線回路
基板への搭載面側として外部接続端子を導体回路のそれ
ぞれの導体リードに設けた半導体回路素子搭載基板と、
前記半導体回路素子搭載基板の半導体回路素子の搭載面
側に搭載され、電気的に接続された半導体回路素子と、
少なくとも半導体回路素子の主面、導体回路及び開口部
をポッティング樹脂封止した樹脂封止体とで構成されて
成る半導体装置。 - 【請求項２】 前記絶縁性部材はポリイミドテープ、セ
ラミック、ガラスエポキシ等の部材が用いられており、
搭載される半導体回路素子の外周寸法と略同一形状に打
ち抜き形成されていることを特徴する請求項１記載の半
導体装置。 - 【請求項３】 前記絶縁性部材の表面に貼着され、開口
部の内周辺に終端を有する導体リートは、その中間点に
半導体回路素子の電極パッドに整合し、電気的に接続す
る内部接続端子が配設された構成としたことを特徴とす
る請求項１記載の半導体装置。 - 【請求項４】 絶縁性部材の裏面に配設された前記導体
回路の前記導体リードは、Ｊ字形状に屈曲成形せしめら
れた構成としたことを特徴とする請求項１記載の半導体
装置。 - 【請求項５】 絶縁性部材の裏面に配設された前記導体
回路の前記外部接続端子は、エリア・アレイ状に配置せ
しめられた構成としたことを特徴とする請求項１記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19152496A JPH1022329A (ja) | 1996-07-01 | 1996-07-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19152496A JPH1022329A (ja) | 1996-07-01 | 1996-07-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1022329A true JPH1022329A (ja) | 1998-01-23 |
Family
ID=16276103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19152496A Pending JPH1022329A (ja) | 1996-07-01 | 1996-07-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1022329A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6331738B1 (en) | 1998-12-08 | 2001-12-18 | Nec Corporation | Semiconductor device having a BGA structure |
| JP2005175436A (ja) * | 2003-10-06 | 2005-06-30 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
-
1996
- 1996-07-01 JP JP19152496A patent/JPH1022329A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6331738B1 (en) | 1998-12-08 | 2001-12-18 | Nec Corporation | Semiconductor device having a BGA structure |
| KR100353105B1 (ko) * | 1998-12-08 | 2002-09-16 | 닛폰 덴키(주) | Bga 구조를 갖는 반도체 장치 및 그 제조 방법 |
| JP2005175436A (ja) * | 2003-10-06 | 2005-06-30 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP4679106B2 (ja) * | 2003-10-06 | 2011-04-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8481370B2 (en) | 2003-10-06 | 2013-07-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| JP3055619B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002110898A (ja) | 半導体装置 | |
| KR19990083550A (ko) | 수지밀봉형반도체장치및그제조방법,리드프레임 | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| JPH1140694A (ja) | 半導体パッケージおよび半導体装置とその製造方法 | |
| JPH06302653A (ja) | 半導体装置 | |
| US5863812A (en) | Process for manufacturing a multi layer bumped semiconductor device | |
| KR20020013281A (ko) | 듀얼 칩 패키지의 제조 방법 | |
| JPH1022329A (ja) | 半導体装置 | |
| JPH0817870A (ja) | 半導体装置 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 | |
| JP2000252320A (ja) | 半導体装置およびその製造方法 | |
| JP3973309B2 (ja) | 半導体装置 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| JP2568057B2 (ja) | 集積回路装置 | |
| JP2009141229A (ja) | 半導体装置およびその製造方法 | |
| JPH07273275A (ja) | 半導体装置 | |
| JP3670466B2 (ja) | 半導体装置のパッケージ製造方法 | |
| JPH05218295A (ja) | 半導体装置 | |
| JPH09219463A (ja) | 半導体装置 |