JP4679106B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4679106B2
JP4679106B2 JP2004292650A JP2004292650A JP4679106B2 JP 4679106 B2 JP4679106 B2 JP 4679106B2 JP 2004292650 A JP2004292650 A JP 2004292650A JP 2004292650 A JP2004292650 A JP 2004292650A JP 4679106 B2 JP4679106 B2 JP 4679106B2
Authority
JP
Japan
Prior art keywords
substrate
film
electrode
optical sensor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004292650A
Other languages
English (en)
Other versions
JP2005175436A (ja
JP2005175436A5 (ja
Inventor
和夫 西
広樹 安達
直人 楠本
裕輔 菅原
秀和 高橋
大幹 山田
吉和 樋浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004292650A priority Critical patent/JP4679106B2/ja
Publication of JP2005175436A publication Critical patent/JP2005175436A/ja
Publication of JP2005175436A5 publication Critical patent/JP2005175436A5/ja
Application granted granted Critical
Publication of JP4679106B2 publication Critical patent/JP4679106B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

本発明は、薄型で軽量である半導体装置及びその作製方法に関する。具体的には、膜厚の薄い基板、又はフィルム状の基板を用いた半導体装置及びその作製方法に関する。
近年、通信技術の進歩に伴って、携帯電話が普及している。今後は更に動画の伝送やより多くの情報伝達が予想される。一方、パーソナルコンピュータもその軽量化によって、モバイル対応の製品が生産されている。電子手帳に始まったＰＤＡと呼ばれる情報端末も多数生産され普及しつつある。また、表示装置の発展により、それらの携帯情報機器のほとんどにはフラットパネルディスプレイが装備されている。
このような表示装置では表示装置の周囲の明るさを検出し、その表示輝度を調整することが行なわれている。このように周囲の明るさを検出し、適度な表示輝度を得ることによって、無駄な電力を減らすことが可能である。例えば、携帯電話やパーソナルコンピュータにそのような輝度調整用の光センサー装置が用いられている（例えば特許文献１）。
光センサの材料としては、おもに半導体を用いており、半導体の材料の代表例としてシリコンが挙げられる。シリコンを用いた光センサには、単結晶シリコン又はポリシリコンを用いるものとアモルファスシリコンを用いるものとがある。単結晶シリコンまたはポリシリコンを用いる光センサは、８００ｎｍ付近の赤外領域において感度が最も高く、１１００ｎｍ近傍まで感度を有してしまう。このため、赤外領域のスペクトラムをほとんど含まない白色蛍光灯と、紫外領域から赤外領域まで幅広いスペクトラムを有する太陽光とをセンシングした場合、実際の照度は同じでも各々の光の検知結果が異なる、という問題がある。
一方、アモルファスシリコンを用いる光センサは、赤外領域の光に対してほとんど感度がなく、可視光領域の波長の中央である５００〜６００ｎｍ近傍において感度が最も高く、人間の視感度に近似したセンシング特性を有する。このため、光センサとしては、アモルファスシリコンを用いたものが好ましい。
プラスチック基板は、薄型であり、軽量であるため、プラスチック基板に形成された光センサを搭載した配線基板及びそれを用いた電子機器の薄型化及び小型化が可能である。
また、フィルム状の基板を用いて光センサを作製する場合、Ｒｏｌｌ−Ｔｏ−Ｒｏｌｌ方式を用いることが可能である。このため、生産性が高い。
特開２００３−６０７４４号公報
しかしながら、プラスチック基板は膜厚が薄いため、プラスチック基板の側面に、配線基板の電極端子と接続するための接続端子を形成することができず、一方の面、即ち配線基板に面する面に接続端子が形成されている。配線基板と光センサとは、導電性材料を介して一つの面でのみ固定されており、その面積が小さいことから、側面電極構造に比較して実装強度が弱いという問題点がある。
また、配線基板と光センサが接続されている領域は、光センサの基板の下方であるため、光センサの電極端子と配線基板上の電極端子の接合部を目視することが困難であり、これらが確実に接続しているかどうかの判断が困難である。
さらには、フィルム状の光センサは、可とう性を有するため、配線基板に実装しにくいという問題がある。
以上のような問題を踏まえ、本発明では、厚さの薄い基板、フィルム状の基板、又はシート状の基板上に形成される半導体装置において、配線基板への実装が可能な構造の半導体装置を提案する。また、配線基板への実装の信頼性を高めることが可能な半導体装置の作製方法を提案する。
本発明は、絶縁性を有する基板に形成された半導体素子と、導電膜が形成された部材とを異方導電性を有する媒体で接着することを特徴とする半導体装置の作製方法である。
導電膜が形成された部材としては、異なる端部が導電膜で覆われてる部材が好ましい。即ち、導電膜のそれぞれが、部材の少なくとも一つの面に形成されている部材が好ましい。
異方導電性を有する媒体としては、導電性粒子が分散されたものであり、ペースト状のものや、フィルム状のものが挙げられる。
絶縁性を有する基板としては、膜厚が０．１ｍｍ〜１ｍｍの膜厚の薄い基板、フィルム状の基板、シート状の基板が挙げられる。代表例としては、ガラス基板、プラスチック基板、有機樹脂で形成される基板等が挙げられる。
絶縁性を有する基板と、導電膜が形成された部材とを異方導電性を有する媒体で接着する方法としては、局部的に荷重を加える圧着法があげられる。この場合、熱又は超音波を加えながら荷重を加えることが好ましい。超音波を印加しながら圧着を行うと、振動エネルギーが各端子から導電性粒子に伝わる。この結果、各端子と導電性粒子との間で摩擦が生じ、この摩擦熱によるエネルギーによって、各端子及び導電性粒子の接合が促進される。このため低温においての接合が可能である。
また、本発明は、半導体素子が形成された基板と、端部に導電膜が形成された基板（インターポーザ）とを有し、前記半導体素子が形成された基板の一面と前記導電膜が形成された基板とが、異方性導電部材で固着されていることを特徴とする半導体装置である。
絶縁性を有する基板とインターポーザとは、半導体素子及び異方性導電部材を介して固着されている。
半導体素子が形成された基板とインターポーザの面積は、ほぼ同じであることが好ましい。また、半導体素子が形成された基板の面積が大きくても良い。この場合、半導体素子を形成する領域が増加するため、より高集積化された半導体装置を作製することができる。また、半導体素子が形成された基板の面積より、インターポーザの面積が大きくても良い。この場合、配線基板への接着面積が増加し、実装部分に安定性が増す。
この結果、半導体装置を配線基板に信頼性高く実装することが可能である。
インターポーザに形成された導電膜は、接続端子であり、側面電極として機能する。インターポーザに形成された導電膜は、半導体装置を搭載するための基板、例えば配線基板に形成される電極端子と、光センサの電極端子とを電気的に接続するためのものである。前記導電膜と、配線基板上の電極端子とは、導電性ペーストで電気的に接続され、かつ、固定される。なお、導電性ペーストの代わりに、異方性導電接着剤、又は異方性導電膜を用いることもできる。
半導体素子は、半導体膜を有し、該半導体膜は、無機材料又は有機材料で形成される。
無機材料で形成される半導体膜の代表例としては、シリコン膜、ガリウム膜、ガリウムが添加されたシリコン膜、炭化シリコン膜等を用いることができる。また、有機材料で形成される半導体膜の代表例としては、共役ポリマーで代表されるポリマーないしはオリゴマー、例えば、ポリフェニレンビニレン誘導体、ポリフルオレン誘導体、ポリチオフェン誘導体、ポリフェニレン誘導体およびこれらの共重合体、オリゴフェニレン、オリゴチオフェン、が挙げられる。また、低分子物質では、例えば、ペンタセン、テトラセン、銅フタロシアニン、フッ素置換フタロシアニン、ペリレン誘導体等が挙げられる。
本発明において、半導体装置が、光センサ、光電変換装置、太陽電池の場合、半導体膜は、シリコンを有する膜で形成されている。シリコンを有する半導体膜の代表例としては、シリコン膜、シリコンゲルマニウム膜、炭化シリコン膜、又はこれらのＰＮ接合膜、ＰＩＮ接合膜が挙げられる。なお、ＰＮ接合膜、ＰＩＮ接合膜のＩ層は、アモルファスシリコン層で形成されていることが好ましい。
また、光センサ、光電変換装置、太陽電池の受光部には、受光部で受光した光の検出量を増幅するための増幅回路又は増幅素子が設けられていてもよい。増幅回路の代表例としては、ＴＦＴで形成されたカレントミラー回路が挙げられ、増幅素子の代表例としてはオペアンプがあげられる。
また、本発明の半導体装置は、光センサ、光電変換装置、太陽電池の他、ＴＦＴを用いて形成した集積回路等が挙げられる。
ＴＦＴを用いて形成された集積回路の代表例としては、メモリ、ＣＰＵ等が挙げられる。
本発明の半導体装置は、半導体素子とインタポーザの側面電極とを電気的に接続することが可能であるため、配線基板への接合面積が増加し、実装強度が高めることができると共に、接合の様子を目視・確認することができる。
また、半導体素子とインターポーザとは、向かい合う面全面で接着されている。このため、これら２つの部材の接続は強固である。また、樹脂によって接続されているため、コストダウンを図ることができる。さらに、樹脂は固着力が高いため、破壊強度の高い半導体装置を作製することができる。
更には、半導体素子が形成される基板が、シート状やフィルム状のように可とう性を有する基板であっても、本半導体装置を配線基板に実装することが可能である。また、半導体素子が形成される基板の耐熱性が低い場合、特に配線基板に実装する処理に耐えにくい耐熱性を有するものであっても、インターポーザに耐熱性を有する部材を用いることにより、半導体装置を配線基板に実装することが可能である。このため、Ｒｏｌｌ−Ｔｏ−Ｒｏｌｌ方式により可とう性を有する基板上に形成された半導体素子を配線基板に実装することが可能である。
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。以下、半導体装置の代表例として光センサを用いて説明するが、これに限られるものではなく、光電変換素子、太陽電池、ＴＦＴを用いて形成した集積回路等に適応してもよい。
（第１実施形態）
本発明の光センサについて、図１を用いて説明する。
図１（Ａ）は、光センサ１００の斜視図である。半導体素子（図示しない）が形成されたプラスチック基板１０１と、両端部に導電膜で形成される接続端子１０６、１０７が形成されている耐熱性基板（以下、インターポーザと示す）１０５と、これらを接着する接着剤１０８で構成されている。
図１（Ｂ）は、図１（Ａ）の（イ）−（イ’）の断面図である。プラスチック基板１０１上に半導体素子１０２が形成され、半導体素子の取り出し電極である電極端子１０３、１０４が形成されている。本実施形態において、半導体素子は、受光部として機能する。また、インターポーザ１０５の両端に接続端子１０６、１０７が形成されている。プラスチック基板上の受光部及びインターポーザは、異方性導電接着剤１０８にて接着されている。また、電極端子１０３、１０４と、接続端子１０６、１０７とは、それぞれ異方性導電膜の導電性粒子１１０、１１１を介して電気的に接続されている。
プラスチック基板は、膜厚が０．１ｍｍ〜１ｍｍの膜厚の薄いもの、フィルム状のもの、シート状のものが挙げられる。
プラスチック基板としては、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルサルファイド）、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、またはポリフタールアミドからなるプラスチック基板、直径数ｎｍの無機粒子が分散された有機材料で形成される基板等が挙げられる。また、プラスチック基板の表面は平面である必要はなく、凹凸又は曲面を有するものでもよい。
また、プラスチック基板の代わりに、膜厚が０．１ｍｍ〜１ｍｍ、このましくは０．２〜０．５ｍｍの膜厚のもの、フィルム状、又はシート状のガラス基板を用いることもできる。
インターポーザとしては、代表的にはガラスエポキシ樹脂基板、ポリイミド基板、セラミック基板、ガラス基板、アルミナ基板、窒化アルミニウム基板、メタル基板等が挙げられる。
異方性導電接着剤の代表例としては、分散した導電性粒子（粒径３〜７μｍ程度）を分散、含有する接着性樹脂であり、エポキシ樹脂、フェノール樹脂等が挙げられる。また、導電性粒子（粒径３〜７μｍ程度）は、金、銀、銅、パラジウム、又は白金から選ばれた一元素、若しくは複数の元素で形成される。また、これらの元素の多層構造を有する粒子でも良い。
更には、樹脂で形成された粒子の表面に、金、銀、銅、パラジウム、又は白金から選ばれた一元素、若しくは複数の元素で形成される薄膜が形成された導電性粒子を用いてもよい。
また、異方性導電接着剤の代わりに、ベースフィルム上にフィルム状に形成された異方性導電フィルムを転写して用いても良い。異方性導電フィルムも、異方性導電接着剤と同様の導電性粒子が分散されている。
受光部と電気的に接続された電極端子１０３、１０４は、ニッケル（Ｎｉ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、パラジウム（Ｐｄ）、銀（Ａｇ）、スズ（Ｓｎ）、白金（Ｐｔ）、又は金（Ａｕ）、さらに好ましくは、ニッケル（Ｎｉ）、銅（Ｃｕ）、銀（Ａｇ）、白金（Ｐｔ）、又は金（Ａｕ）から選ばれた一元素、又は該元素を５０％以上含む合金材料が挙げられる。ニッケル（Ｎｉ）、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、又は金（Ａｕ）は、シリコン半導体層とオーム接触が可能かつ半田との合金形成が可能であり、単層で用いることもできる。これらの金属は必ずしも単一組成である必要はなく、それを主成分とする合金組成であっても良い。ただし、この合金とは少なくとも主金属成分を５０％以上含むものを示す。
インターポーザの端部に形成された接続端子（側面電極）１０６、１０７は、ニッケル（Ｎｉ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、パラジウム（Ｐｄ）、銀（Ａｇ）、スズ（Ｓｎ）、白金（Ｐｔ）、又は金（Ａｕ）、さらに好ましくは、ニッケル（Ｎｉ）、銅（Ｃｕ）、銀（Ａｇ）、白金（Ｐｔ）、又は金（Ａｕ）から選ばれた一元素、又は該元素を５０％以上含む合金材料が挙げられる。
半導体素子は、半導体膜を有し、該半導体膜は、無機材料又は有機材料で形成される。
無機材料で形成される半導体膜の代表例としては、シリコン膜、ガリウム膜、ガリウムが添加されたシリコン膜、炭化シリコン膜等を用いることができる。また、有機材料で形成される半導体膜の代表例としては、共役ポリマーで代表されるポリマーないしはオリゴマー、例えば、ポリフェニレンビニレン誘導体、ポリフルオレン誘導体、ポリチオフェン誘導体、ポリフェニレン誘導体およびこれらの共重合体、オリゴフェニレン、オリゴチオフェン、が挙げられる。また、低分子物質では、例えば、ペンタセン、テトラセン、銅フタロシアニン、フッ素置換フタロシアニン、ペリレン誘導体等が挙げられる。
本実施形態における半導体装置は、光センサであるため、半導体膜は、シリコンを有する膜で形成されている。シリコンを有する半導体膜の代表例としては、シリコン膜、シリコンゲルマニウム膜、炭化シリコン膜、又はこれらのＰＮ接合膜、ＰＩＮ接合膜が挙げられる。なお、ＰＮ接合膜、ＰＩＮ接合膜のＩ層は、アモルファスシリコン層で形成されていることが好ましい。
本実施形態の半導体装置は、半導体素子とインタポーザの接続端子（側面電極）とを電気的に接続することが可能であるため、配線基板への接合面積が増加し、実装強度が高めることができると共に、接合の様子を目視・確認することができる。このため、プロセス上の信頼性を高めることが可能である。さらには、基板上に半導体素子を形成しており、基板の面積と半導体素子として機能する実効領域とがほぼ等しいため、半導体素子を配線基板等に高集積化することが可能である。
また、半導体素子とインターポーザとは、向かい合う面全面で接着されている。このため、これら２つの部材の接続は強固である。
また、半田のような金属ペーストと比較して、樹脂によって半導体素子とインターポーザとが接続されているため、コストダウンを図ることができる。さらに、樹脂は固着力が高いため、破壊強度の高い半導体装置を作製することができる。
（第２実施形態）
本実施形態では、第１実施形態で示した光センサを配線基板へ搭載する方法について図２を用いて説明する。
図２は、光センサ１００を配線基板２０１に搭載したときの断面図である。異方性導電接着剤１０８によって、接続端子１０６、１０７の形成されたインターポーザ１０５と、プラスチック基板１０１上に形成された半導体素子１０２（本実施形態においては受光部）とが接着されている。また、受光部の電極端子１０３、１０４と、インタポーザの端部に形成された接続端子１０６、１０７とが、異方性導電接着剤１０８中に含まれる導電性粒子１０９によって電気的に接続されている。
また、インターポーザに形成された接続端子１０６、１０７と配線基板上の電極パット２０２、２０３とが、それぞれ半田ペースト２０４、２０５によって接続されている。
本実施形態では、リフロー工程により、配線基板に光センサを実装する。具体的には、電極パット上に導電性ペーストをスクリーン印刷やディスペンスにより所定の場所に塗布し、その上に光センサをマウンタにより装着する。その後、２５０〜３５０度に加熱して、導電性ペーストを加熱溶融し、光センサの電極端子と、配線基板上の電極パットとを、電気的、機械的に接続する。
加熱方法としては、赤外線加熱、ベーパフェーズソルダリング、熱風加熱、ホットプレート上での加熱、レーザ光照射による加熱などが挙げられる。
また、導電性ペーストを用いたリフロー工程による実装方法の代わりに、異方性導電接着剤、又は異方性導電膜を用い、局所的な圧着により配線基板に光センサを搭載しても良い。
本発明の半導体装置は、半導体素子とインタポーザの側面電極とを電気的に接続することが可能であるため、配線基板への接合面積が増加し、実装強度が高めることができると共に、接合の様子を目視・確認することができる。このため、プロセス上の信頼性を高めることが可能である。さらには、基板上に半導体素子を形成しており、基板の面積と半導体素子として機能する実効領域とがほぼ等しいため、配線基板等に高集積化することが可能である。
また、半導体素子とインターポーザとは、向かい合う面全面で樹脂により接着されている。このため、これら２つの部材の接続は強固である。
また、樹脂によって接続されているため、金属ペーストを用いて接着するよりコストダ ウンを図ることができる。さらに、樹脂は固着力が高いため、破壊強度の高い半導体装 置を作製することができる。
（第３実施形態）
本実施形態では、第１実施形態および第２実施形態で示される半導体素子である光セ ンサの受光部について、図３及び図４を用いて説明する。
図３は、本発明の光センサ３００の断面図を示す。プラスチック基板３０１上には、 第１の電極３１１、受光部３０２、第２の電極３１２が形成されている。また、第１の 電極には、第１の電極端子３１３が接続され、第２の電極には、第２の電極端子３１４ が接続されている。また、第１の電極端子３１３と第２の電極端子３１４は、層間絶縁 膜３１５を介しており電気的に絶縁されている。第１の電極端子及び第２の電極端子は 、配線基板上の配線と接続するための端子である。
プラスチック基板３０１側から光が入射する場合は、第１の電極を、シリコンで形成 される半導体層とオーム接触が可能であり、且つ透光性を有する導電膜を用いる。代表 的には、ＩＴＯ（酸化インジウムスズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ 3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）、酸化珪素を含む酸化インジウムスズ合金等）を用 いることができる。また、第２の電極としては、シリコンで形成される半導体層とオー ム接触が可能な金属膜で形成する。この代表例としては、アルミニウム（Ａｌ）、チタ ン（Ｔｉ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、パラジウム（ Ｐｄ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、金（Ａｕ）から選ば れた一元素、又は該元素を５０％以上含む合金材料があげられる。一方、層間絶縁膜側 から光が入射する場合、第１の電極に、シリコンで形成される半導体層とオーム接触が 可能な金属膜を用い、第２の電極にシリコン半導体層とオーム接触が可能であり、且つ 透光性を有する電極（導電膜）を用いる。
第１の電極端子３１３及び第２の電極端子３１４は取り出し電極であり、第１の電極 及び第２の電極を外部配線と電気的に接続するための端子である。このため、第１の電 極、第２の電極、及び接続端子と接続することが可能な材料で形成する。代表的には、 ニッケル（Ｎｉ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、パラジウム（Ｐｄ）、銀（Ａｇ）、ス ズ（Ｓｎ）、白金（Ｐｔ）、又は金（Ａｕ）、さらに好ましくは、ニッケル（Ｎｉ）、 銅（Ｃｕ）、銀（Ａｇ）、白金（Ｐｔ）、又は金（Ａｕ）から選ばれた一元素、又は該 元素を５０％以上含む合金材料が挙げられる。
層間絶縁膜３１５は、各電極３１１、３１２、受光部３０２、を封止して劣化を抑制 すると共に、取り出し電極である電極端子を電気的に絶縁するために形成されている。 層間絶縁膜は、アクリル、ポリイミド、ポリアミド、ポリイミドアミド、ベンゾシクロ ブテン等の有機樹脂、又は酸化ケイ素膜、窒化酸化ケイ素膜、酸化窒化珪素膜等の無機 材料で形成することができる。
また、光センサの構造は図３に示される断面図だけではなく、他の構造をとることも 可能である。図４に異なる構造の光センサの断面図を示す。
図４（Ａ）は、光センサの受光部の断面図の一例である。受光部３０２、受光部と接 する第１の電極端子３１３、第２の電極３１２、第２の電極に接続する電極端子３１４ で形成されるセンサである。図３の光センサの受光部と異なり、第１の電極を有しない 。このため、第１の電極端子３１３が受光部３０２と接する面積を増加するため、接続 部（コンタクト部）の数が多いほうが好ましい。この構造では、第１の電極がないため 、プロセス数を削減することが可能であると共に、プラスチック基板３０１から透過す る光の透過率が高めることが可能であるという効果がある。
図４（Ｂ）は、光センサの受光部の断面の一例である。受光部３３２、受光部と接す る第１の電極端子３１３、第２の電極３１２、第２の電極に接続する電極端子３１４で 形成されるセンサである。図４（Ａ）の光センサの受光部と異なり、受光層がパターニ ングされず、プラスチック基板３０１上全面に形成されている。このため、マスクを用 いずとも受光層を形成することが可能であり、マスクの位置制御を行う必要がない。こ のため、歩留まりを向上させることができる。
本発明の半導体装置は、半導体素子とインタポーザの側面電極とを電気的に接続する ことが可能であるため、配線基板への接合面積が増加し、実装強度が高めることができ ると共に、接合の様子を目視・確認することができる。このため、プロセス上の信頼性 を高めることが可能である。
また、半導体素子とインターポーザとは、向かい合う面全面が樹脂により接着されて いる。このため、これら２つの部材の接続は強固である。また、樹脂によって接続され ているため、コストダウンを図ることができる。さらに、樹脂は固着力が高いため、破 壊強度の高い半導体装置を作製することができる。さらに、受光層をアモルファスシリ コンを用いて形成することにより、人間の視感度に近似したセンシング特性を有する光 センサを形成することが可能である。
本発明の実施例を図５乃至図７を用いて説明する。図５乃至図７の（Ａ）及び（Ｃ） は基板の上面図であり、図５乃至図７の（Ｂ）及び（Ｄ）はそれらにおける（ニ）−（ ニ’）領域の断面図である。
図５（Ａ）及び図５（Ｂ）に示すように、プラスチック基板６０１上にプラズマＣＶ Ｄ装置にて半導体膜を形成する。ここでは、半導体膜としては、Ｐ、Ｉ、Ｎ各導電型を 有するシリコン半導体膜６０２の成膜を行う。ここで、受光部であるＩ層は非晶質相と し、Ｐ、Ｎの相状態は問わない。Ｉ層の膜厚は目的とする素子の照度範囲に合わせ、１ ００〜１０００ｎｍとする。本実施例では、プラスチック基板として、ＰＥＮフィルム を用い、この上に８００ｎｍのシリコン半導体膜を成膜する。
次に、図５（Ｃ）及び図５（Ｄ）に示すように、成膜した半導体膜の下層部であるｐ 型シリコン膜と次工程で成膜される第１の電極６０４及び第２の電極６０５の接合を行 う為に、レーザスクライブ工程にてコンタクトホール６０３を所定の位置に点状に形成 する。この工程は、ｐ層をコンタクトホールの底に残す形状でスクライブすることが好 ましいが、レーザでは深さ方向の制御は困難であり、プロセスマージン確保のためプラ スチック基板まで貫通させてもよい。このため、実際のコンタクト部分はコンタクトホ ールの壁面に露出するｐ層膜厚分の僅かな領域であり、独立したホールを多数形成する ことでコンタクト面積を増やすことができる。また、集光光学系を用いることにより、 レーザビームの焦点制御を、故意にデフォーカスすることによりビーム中央と端のエネ ルギー密度を緩やかな傾斜をもって連続的に変化させることができる。この状態でレー ザスクライブを行うとスクライブ部分の壁面にテーパーが生じ、より多くのコンタクト 面積を広くすることことができる。本実施例では、レーザには波長１．０６μｍ、ビー ム径φ６０μｍのＹＡＧレーザを用い、発振周波数１ｋＨｚでビームが重ならない速度 で、レーザビームを走査する。
次に、図６（Ａ）及び図６（Ｂ）に示すように、第１の電極６０４、及び第２の電極 ６０５を形成する。第１の電極及び第２の電極としては、単層もしくは積層の金属導電 膜を成膜する。成膜手段はスパッタリング法、蒸着法、又はメッキ法、若しくは、これ らの手段を併用する。スパッタリングや蒸着法の気相法を用いる場合は、メタルマスク を用いることで容易に所望の電極形状を得ることができる。メタルマスクには、一つの 素子に対し二つの開口部が形成されており、両極の電極を同時に形成する。スパッタリ ング装置には、メタルマスク、プラスチック基板、板状マグネットの順で重ね合わせた 状態で設置し、メタルマスクとプラスチック基板を完全に密着させて成膜の周り込みに よる電極面積の不均一化を防止する。メッキ法を用いる場合は、予め第１の電極６０４ 及び第２の電極６０５が不要な領域にスクリーン印刷にて樹脂をマスキングしておけば 第１の電極６０４及び第２の電極６０５形成後にリフトオフ法で所望の電極形状を得る ことができる。以上の条件下で膜厚０．５〜１００μｍの第１の電極及び第２の電極６ ０４、６０５の形成を行う。
本実施例では、Ｎｉ金属をスパッタリング法にてメタルマスクを用いて成膜する。メ タルマスクは厚さ０．１ｍｍのＮｉ製で、スパッタリング装置には、メタルマスクとプ ラスチック基板とを板状マグネットを用いて密着させる状態で設置した。スパッタリン グには純度９９．９９％の６インチφＮｉターゲットを用い、１．０ＰａのＡｒ雰囲気 下でＲＦ出力１．０ｋＷの放電にて１．５μｍのニッケルで形成される膜の成膜を行う 。
次に、図６（Ｃ）、及び図６（Ｄ）に示すように、第１の電極６０４、及び第２の電 極６０５それぞれの一部を露出して開口した絶縁膜６０６を形成する。形成方法は、ス クリーン印刷で形成する。また、この方法に代えて、ＣＶＤ法または塗布法で基板全面 に絶縁膜を形成した後、一部をエッチングして各電極を露出したコンタクトホールを形 成しても良い。このコンタクトホールを対称的に開口することにより、配線基板に光セ ンサを搭載するとき、光センサが傾くのを防止することができる。
次に、第１の電極６０４及び第２の電極６０５の一部を露出したコンタクトホールに 、取り出し電極である電極端子６０７、６０８を形成する。電極端子は、銀、金、銅、 白金、ニッケル等の金属元素を有する導電膜で形成することができる。本実施例では、 １．３５×１．８ｍｍ2の取り出し電極を、形成する。本実施例では、銅含む樹脂ペー ストを用いてスクリーン印刷法により電極端子を形成する。
次に、図７（Ａ）及び図７（Ｂ）に示すように、基板全面に異方性導電接着剤６０９ を塗布する。本実施例では、銀粒子が分散されているエポキシ樹脂を塗布する。なお、 本実施例では、異方性導電接着材を塗布法により基板上に塗布したが、この工程に代わ って、印刷法、具体的にはスクリーン印刷法を用いても良い。スクリーン印刷法による と、のちに光センサを切り出すために、ダイシングラインをはずして、異方性導電接着 剤を配置できるので、基板をダイシングするときに接着剤が邪魔にならない。
次に、図７（Ｃ）及び図７（Ｄ）に示すように、接続端子（側面電極）６１１、６１ ２が形成されたインターポーザ６１３を異方性導電接着剤上に配置する。このとき、光 センサの電極端子６０７、６０８と、インターポーザに形成された接続端子６１１、６ １２とが対向するように位置合わせをして、インターポーザを設置する。インターポー ザを矢印６１４方向に熱圧着して基板上に接着する。
次に、レーザスクライブ工程により、光センサを切り出しする。本実施例では、光センサの短軸に平行で、且つ光センサ素子が形成されていない領域（軸Ａ６２１ａ〜６２１ｄ）、及びそれに直角（即ち、光センサの長軸に平行）で、かつ光センサ素子が形成されていない領域（軸Ｂ６２２ａ〜６２２ｅ）にレーザ光を照射して光センサを切り出しする。本実施例では、レーザには、発振周波数１ｋＨｚ、波長１．０６μｍ、ビーム径φ６０μｍのＹＡＧレーザを用いて照射する。
以上の工程により、光センサを形成することができる。
本発明の半導体装置は、半導体素子とインタポーザの側面電極とを電気的に接続することが可能であるため、配線基板への接合面積が増加し、実装強度が高めることができると共に、接合の様子を目視・確認することができる。このため、プロセス上の信頼性を高めることが可能である。さらには、基板上に半導体素子を形成しており、基板の面積と半導体素子として機能する実効領域とがほぼ等しいため、配線基板等に高集積化することが可能である。
また、半導体素子とインターポーザとは、向かい合う面全面で接着されている。このため、これら２つの部材の接続は強固である。また、樹脂によって接続されているため、コストダウンを図ることができる。さらに、樹脂は固着力が高いため、破壊強度の高い半導体装置を作製することができる。
本発明を実施して得た半導体装置を組み込むことによって、様々な電子機器を作製することができる。電子機器としては、携帯電話、ノートパソコン、ゲーム機、カーナビゲーション、携帯オーディオ機器、ハンディＡＶ機器、デジタルカメラ、フィルムカメラ、インスタントカメラ、室内用エアコン、カーエアコン、換気・空調設備、電気ポット、ＣＲＴ式プロジェクションＴＶ、照明機器、照明設備などが挙げられる。それらの電子機器の具体例を以下に示す。
本発明の光センサを、ディスプレイ輝度、バックライト照度の最適調整及びバッテリーセーブ用のセンサとして、携帯電話、ノートパソコン、デジタルカメラ、ゲーム機、カーナビゲーション、携帯オーディオ機器などに用いることができる。また、太陽電池をバッテリーとしてこれらの電子機器に設けることができる。これらの半導体装置は、小型であり、高集積することが可能であるため、電子機器の小型化を図ることが可能である。
また、本発明の光センサを、バックライト用ＬＥＤや冷陰極管のＯＮ／ＯＦＦ制御、バッテリーセーブ用のセンサとして、携帯電話キースイッチ、ハンディＡＶ機器に搭載することができる。センサを搭載することにより、明るい環境ではスイッチをＯＦＦにして、長時間ボタン操作によるバッテリー消耗を軽減することが可能である。本発明の半導体装置は、小型であり、高集積することが可能であるため、電子機器の小型化、及び省消費電力化を図ることが可能である。
また、本発明の光センサを、フラッシュ調光、絞り制御用センサとしてデジタルカメラ、フィルムカメラ、インスタントカメラに搭載することが可能である。また、太陽電池をバッテリーとしてこれらの電子機器に設けることができる。これらの半導体装置は、小型であり、高集積することが可能であるため、電子機器の小型化を図ることが可能である。
また、本発明の光センサを、風量、温度制御用のセンサとして、室内用エアコン、カーエアコン、換気・空調設備に搭載することが可能である。本発明の半導体装置は、小型であり、高集積することが可能であるため、電子機器の小型化を図ることが可能である。省電力化を図ることが可能である。
また、本発明の光センサを、保温温度制御用のセンサとして電気ポットに搭載することが可能である。本発明の光センサにより、室内消灯後は、保温温度を低く設定することが可能である。また、小型かつ薄型であるため、任意の場所に搭載することが可能であり、この結果省電力化をはかることが可能である。
また、本発明の光センサを、走査線位置調整用（ＲＧＢ走査線の位置あわせ（Ｄｉｇｉｔａｌ Ａｕｔｏ Ｃｏｎｖｅｒｇｅｎｃｅ））センサとして、ＣＲＴ式プロジェクションＴＶのディスプレイに搭載することが可能である。本発明の半導体装置は、小型であり、高集積することが可能であるため、電子機器の小型化を図ることが可能であり、かつ任意の領域にセンサを搭載することが可能である。また、ＣＲＴ式プロジェクションＴＶの高速自動制御が可能となる。
また、本発明の光センサを、各種照明機器、照明設備のＯＮ／ＯＦＦ制御用センサとして、家庭用各種照明器具、屋外灯、街路灯、無人公共設備、競技場、自動車、電卓等に用いることができる。本発明のセンサにより、省電力化が可能である。また、本発明を適応した太陽電池をバッテリーとしてこれらの電子機器に設けることで、バッテリーの大きさを薄型化することが可能となり、電子機器の小型化を図ることが可能である。
本発明の半導体装置の斜視及び断面を説明する図。 本発明の半導体装置が配線基板上に搭載された断面を説明する図。 本発明の半導体装置の断面を説明する図。 本発明の半導体装置の断面を説明する図。 本発明の半導体装置を作製する工程を説明する図。 本発明の半導体装置を作製する工程を説明する図。 本発明の半導体装置を作製する工程を説明する図。

Claims (7)

  1. 光センサと、前記光センサに電気的に接続される第１の接続端子とが形成された光透過性及び可とう性を有する第１の基板と、
    側面から表面及び裏面に延在するように第２の接続端子が形成された第２の基板と、
    第３の接続端子が形成された第３の基板とを有し、
    前記光センサと前記第２の基板は第１の接着部材で、向かい合う全面で接着され、かつ前記第１の接着部材によって前記第１の接続端子と前記第２の接続端子が電気的に接続され、
    前記第２の基板と前記第３の基板は第２の接着部材で、前記側面及び前記裏面で接着され、かつ前記第２の接着部材によって前記第２の接続端子と前記第３の接続端子が電気的に接続されていることを特徴とする半導体装置。
  2. 請求項１において、
    前記第２の接着部材は、異方性導電接着剤または異方性導電膜であることを特徴とする半導体装置。
  3. 光センサと、前記光センサに電気的に接続される第１の接続端子とが形成された光透過性及び可とう性を有する第１の基板と、
    側面から表面及び裏面に延在するように第２の接続端子が形成された第２の基板と、
    第３の接続端子が形成された第３の基板とを有し、
    前記光センサと前記第２の基板は第１の接着部材で、向かい合う全面で接着され、かつ前記第１の接着部材によって前記第１の接続端子と前記第２の接続端子が電気的に接続され、
    前記第２の基板と前記第３の基板は第２の接着部材で、前記側面及び前記裏面で接着され、かつ前記第２の接着部材によって前記第２の接続端子と前記第３の接続端子が電気的に接続され、
    前記第２の接着部材は導電性ペーストであることを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一において、
    前記第１の接着部材は、異方性導電接着剤または異方性導電膜であることを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一において、
    前記第１の基板は、フィルム状の基板、又はシート状の基板であることを特徴とする半導体装置。
  6. 請求項１乃至請求項５のいずれか一において、
    前記光センサは、コンタクト部を有する受光部と、前記受光部と接する第１の電極端子及び第１の電極と、前記第１の電極に電気的に接続する第２の電極端子と、からなり、
    前記受光部と前記第１の電極端子は、前記コンタクト部において接していることを特徴とする半導体装置。
  7. 請求項６において、
    前記コンタクト部を複数有することを特徴とする半導体装置。
JP2004292650A 2003-10-06 2004-10-05 半導体装置 Expired - Fee Related JP4679106B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004292650A JP4679106B2 (ja) 2003-10-06 2004-10-05 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003347678 2003-10-06
JP2004292650A JP4679106B2 (ja) 2003-10-06 2004-10-05 半導体装置

Publications (3)

Publication Number Publication Date
JP2005175436A JP2005175436A (ja) 2005-06-30
JP2005175436A5 JP2005175436A5 (ja) 2007-10-11
JP4679106B2 true JP4679106B2 (ja) 2011-04-27

Family

ID=34509704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004292650A Expired - Fee Related JP4679106B2 (ja) 2003-10-06 2004-10-05 半導体装置

Country Status (5)

Country Link
US (2) US7180197B2 (ja)
EP (1) EP1542272B1 (ja)
JP (1) JP4679106B2 (ja)
KR (2) KR20050033434A (ja)
CN (1) CN100499175C (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340647A (ja) * 2004-05-28 2005-12-08 Nec Compound Semiconductor Devices Ltd インターポーザ基板、半導体パッケージ及び半導体装置並びにそれらの製造方法
JP2006202938A (ja) * 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
JP4399005B2 (ja) * 2005-02-03 2010-01-13 パナソニック株式会社 フリップチップ実装方法及びバンプ形成方法
US7994021B2 (en) 2006-07-28 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7943287B2 (en) * 2006-07-28 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
WO2008023630A1 (en) 2006-08-24 2008-02-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7795154B2 (en) 2006-08-25 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device that uses laser ablation, to selectively remove one or more material layers
US8563431B2 (en) * 2006-08-25 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7651896B2 (en) 2006-08-30 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5110830B2 (ja) * 2006-08-31 2012-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7960261B2 (en) * 2007-03-23 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor
KR101423055B1 (ko) * 2007-04-18 2014-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 갖는 광전 변환 소자 및 이것을 사용한반도체 장치
KR101441346B1 (ko) * 2007-04-27 2014-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP4989549B2 (ja) * 2007-08-24 2012-08-01 三洋電機株式会社 太陽電池及び太陽電池モジュール
KR100898503B1 (ko) 2007-09-04 2009-05-20 주식회사 아이에스시테크놀러지 고주파 인터포저
JP5252472B2 (ja) 2007-09-28 2013-07-31 シャープ株式会社 太陽電池、太陽電池の製造方法、太陽電池モジュールの製造方法および太陽電池モジュール
US20100263718A1 (en) 2007-11-09 2010-10-21 Yoshiya Abiko Solar cell module and method for manufacturing solar cell module
DE102007055017B4 (de) * 2007-11-14 2010-11-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Verbinden zweier Fügeflächen und Bauteil mit zwei verbundenen Fügeflächen
KR20100093590A (ko) * 2007-12-17 2010-08-25 퀄컴 엠이엠스 테크놀로지스, 인크. 후방 측 간섭계 마스크를 구비한 광전변환장치
US20090278213A1 (en) * 2008-05-08 2009-11-12 International Business Machines Corporation Electrode arrays and methods of fabricating the same using printing plates to arrange particles in an array
US8207487B2 (en) * 2008-06-25 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device including charge/discharge circuit
EP2448008A1 (en) * 2009-06-22 2012-05-02 Sharp Kabushiki Kaisha Solar cell, solar cell with wiring sheet attached, and solar cell module
CN102804393B (zh) 2009-06-29 2015-04-01 夏普株式会社 布线板、带有布线板的太阳能电池单元、太阳能电池模块以及布线板卷筒
EP2790230A3 (en) * 2009-08-27 2015-01-14 National Institute of Advanced Industrial Science and Technology Integrated multi-junction photovoltaic device, and processes for producing same
JP5660122B2 (ja) * 2010-03-02 2015-01-28 コニカミノルタ株式会社 放射線検出パネル、放射線画像検出器、放射線検出パネルの製造方法および放射線画像検出器の製造方法
DE102010027953A1 (de) * 2010-04-20 2011-12-01 Robert Bosch Gmbh Verfahren zur Herstellung eines Photovoltaikmoduls mit rückseitenkontaktierten Halbleiterzellen und Photovoltaik-Modul
JP2012080085A (ja) 2010-09-10 2012-04-19 Nichia Chem Ind Ltd 支持体及びそれを用いた発光装置
CN102810574A (zh) * 2011-05-31 2012-12-05 联景光电股份有限公司 太阳能电池的电极
CN102569247A (zh) * 2012-01-17 2012-07-11 华为终端有限公司 集成模块、集成系统板和电子设备
KR102091687B1 (ko) 2012-07-05 2020-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치의 제작 방법
KR102173801B1 (ko) 2012-07-12 2020-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치의 제작 방법
US11074025B2 (en) 2012-09-03 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US11581446B2 (en) * 2015-10-08 2023-02-14 The Boeing Company Semiconductor device including an electrically conductive adhesive layer and a bypass diode in a carrier
US10879211B2 (en) 2016-06-30 2020-12-29 R.S.M. Electron Power, Inc. Method of joining a surface-mount component to a substrate with solder that has been temporarily secured
JP2018098487A (ja) * 2016-12-14 2018-06-21 株式会社村田製作所 半導体モジュール
KR102423292B1 (ko) * 2021-09-07 2022-07-20 한국기계연구원 식각 장치 및 이를 포함하는 인터포저 제조 시스템

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63122133A (ja) * 1986-11-11 1988-05-26 Matsushita Electric Ind Co Ltd 半導体チツプの電気的接続方法
JPH0287558A (ja) * 1988-09-24 1990-03-28 Murata Mfg Co Ltd Ｉｃチップ
JPH0766313A (ja) * 1993-08-27 1995-03-10 Murata Mfg Co Ltd 複合電子部品
JPH08201540A (ja) * 1995-01-31 1996-08-09 Citizen Watch Co Ltd 太陽電池付き時計の構造
JPH1022329A (ja) * 1996-07-01 1998-01-23 Mitsui High Tec Inc 半導体装置
JPH10303464A (ja) * 1997-04-23 1998-11-13 Citizen Electron Co Ltd Ｓｍｄ型ｌｅｄ
JP2000216199A (ja) * 1999-01-21 2000-08-04 Ricoh Co Ltd 異方性導電ペ―ストを用いた電子部品の接続方法およびそのためのコレット
JP2000323472A (ja) * 1999-05-06 2000-11-24 Canon Inc 半導体装置、光電変換装置、及びこれらの製造方法
JP2001358437A (ja) * 2000-06-15 2001-12-26 Seiko Epson Corp 半導体装置の実装方法
JP2002313979A (ja) * 2001-04-09 2002-10-25 Sony Corp インタポーザおよび電子回路装置
JP2003116066A (ja) * 2001-10-04 2003-04-18 Sony Corp 固体撮像装置および固体撮像装置の製造方法
JP2004266271A (ja) * 2003-02-12 2004-09-24 Matsushita Electric Ind Co Ltd 電子部品の実装体及びその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4423435A (en) * 1980-10-27 1983-12-27 Texas Instruments Incorporated Assembly of an electronic device on an insulative substrate
DE68926448T2 (de) * 1988-10-14 1996-12-12 Matsushita Electric Ind Co Ltd Bildsensor und verfahren zu dessen herstellung
US5272376A (en) * 1990-06-01 1993-12-21 Clarion Co., Ltd. Electrode structure for a semiconductor device
JPH04107955A (ja) * 1990-08-28 1992-04-09 Matsushita Electric Ind Co Ltd 電子回路素子の封止方法
US5501989A (en) 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
JP3329512B2 (ja) 1993-03-22 2002-09-30 株式会社半導体エネルギー研究所 半導体回路およびその作製方法
JP3150840B2 (ja) * 1994-03-11 2001-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6700133B1 (en) * 1994-03-11 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US5672545A (en) * 1994-08-08 1997-09-30 Santa Barbara Research Center Thermally matched flip-chip detector assembly and method
JP2900229B2 (ja) * 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
JP3825475B2 (ja) * 1995-06-30 2006-09-27 株式会社 東芝 電子部品の製造方法
JPH0945805A (ja) * 1995-07-31 1997-02-14 Fujitsu Ltd 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
JP3183390B2 (ja) * 1995-09-05 2001-07-09 キヤノン株式会社 光電変換装置及びそれを用いた撮像装置
US6461890B1 (en) * 1996-12-27 2002-10-08 Rohm Co., Ltd. Structure of semiconductor chip suitable for chip-on-board system and methods of fabricating and mounting the same
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
US5965064A (en) * 1997-10-28 1999-10-12 Sony Chemicals Corporation Anisotropically electroconductive adhesive and adhesive film
SG71734A1 (en) * 1997-11-21 2000-04-18 Inst Materials Research & Eng Area array stud bump flip chip and assembly process
JP4085459B2 (ja) * 1998-03-02 2008-05-14 セイコーエプソン株式会社 ３次元デバイスの製造方法
US6879014B2 (en) * 2000-03-20 2005-04-12 Aegis Semiconductor, Inc. Semitransparent optical detector including a polycrystalline layer and method of making
JP3597754B2 (ja) * 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
US6624921B1 (en) * 2001-03-12 2003-09-23 Amkor Technology, Inc. Micromirror device package fabrication method
JP2003045236A (ja) 2001-08-03 2003-02-14 Nec Kagoshima Ltd 異方性導電フイルムおよびこれを用いた集積回路デバイスの接続方法
JP2003060744A (ja) 2001-08-21 2003-02-28 Sanyo Electric Co Ltd 携帯機器
US6555917B1 (en) * 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
JP5030360B2 (ja) * 2002-12-25 2012-09-19 オリンパス株式会社 固体撮像装置の製造方法
JP3972825B2 (ja) 2003-01-28 2007-09-05 セイコーエプソン株式会社 アクティブマトリクス型表示装置の製造方法
US20040156177A1 (en) * 2003-02-12 2004-08-12 Matsushita Electric Industrial Co., Ltd. Package of electronic components and method for producing the same
JP3693060B2 (ja) * 2003-09-24 2005-09-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63122133A (ja) * 1986-11-11 1988-05-26 Matsushita Electric Ind Co Ltd 半導体チツプの電気的接続方法
JPH0287558A (ja) * 1988-09-24 1990-03-28 Murata Mfg Co Ltd Ｉｃチップ
JPH0766313A (ja) * 1993-08-27 1995-03-10 Murata Mfg Co Ltd 複合電子部品
JPH08201540A (ja) * 1995-01-31 1996-08-09 Citizen Watch Co Ltd 太陽電池付き時計の構造
JPH1022329A (ja) * 1996-07-01 1998-01-23 Mitsui High Tec Inc 半導体装置
JPH10303464A (ja) * 1997-04-23 1998-11-13 Citizen Electron Co Ltd Ｓｍｄ型ｌｅｄ
JP2000216199A (ja) * 1999-01-21 2000-08-04 Ricoh Co Ltd 異方性導電ペ―ストを用いた電子部品の接続方法およびそのためのコレット
JP2000323472A (ja) * 1999-05-06 2000-11-24 Canon Inc 半導体装置、光電変換装置、及びこれらの製造方法
JP2001358437A (ja) * 2000-06-15 2001-12-26 Seiko Epson Corp 半導体装置の実装方法
JP2002313979A (ja) * 2001-04-09 2002-10-25 Sony Corp インタポーザおよび電子回路装置
JP2003116066A (ja) * 2001-10-04 2003-04-18 Sony Corp 固体撮像装置および固体撮像装置の製造方法
JP2004266271A (ja) * 2003-02-12 2004-09-24 Matsushita Electric Ind Co Ltd 電子部品の実装体及びその製造方法

Also Published As

Publication number Publication date
EP1542272A2 (en) 2005-06-15
CN100499175C (zh) 2009-06-10
EP1542272B1 (en) 2016-07-20
KR20050033434A (ko) 2005-04-12
US20050082655A1 (en) 2005-04-21
EP1542272A3 (en) 2012-03-07
JP2005175436A (ja) 2005-06-30
US8481370B2 (en) 2013-07-09
US7180197B2 (en) 2007-02-20
US20060270114A1 (en) 2006-11-30
KR20090114343A (ko) 2009-11-03
CN1606169A (zh) 2005-04-13

Similar Documents

Publication Publication Date Title
JP4679106B2 (ja) 半導体装置
US7851278B2 (en) Semiconductor device and method for manufacturing the same
US20210227061A1 (en) Light-emitting device
JP4481135B2 (ja) 半導体装置及びその作製方法
US7923800B2 (en) Semiconductor device and electronic device
CN101233624B (zh) 交流发光器件
CN104115266A (zh) 转移并键合微型器件阵列的方法
TW201605038A (zh) 顯示模組、顯示裝置及製造顯示模組的方法
US10141537B2 (en) Display panel and manufacturing method therefor, and display apparatus
TW200824152A (en) Electronic component, manufacturing method of the electronic component, electronic component assembly body, and electronic device
TW201212303A (en) LED packaging structure and packaging method thereof
TW200406894A (en) Semiconductor device and optoelectronic device
KR101441346B1 (ko) 반도체 장치 및 그 제작 방법
KR20210108526A (ko) 표시 장치
TW202350022A (zh) 電子裝置
CN117012799A (zh) 驱动背板及显示面板
JP2007304299A (ja) 薄膜回路装置およびその製造方法、並びに電子機器
KR20220142938A (ko) 반도체장치, 표시장치, 촬상장치, 및 전자기기
CN113990884A (zh) 驱动基板及其制备方法和显示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070829

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110201

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees