JPH04107955A - 電子回路素子の封止方法 - Google Patents
電子回路素子の封止方法Info
- Publication number
- JPH04107955A JPH04107955A JP2227025A JP22702590A JPH04107955A JP H04107955 A JPH04107955 A JP H04107955A JP 2227025 A JP2227025 A JP 2227025A JP 22702590 A JP22702590 A JP 22702590A JP H04107955 A JPH04107955 A JP H04107955A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electronic circuit
- circuit element
- sealing
- heat seal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007789 sealing Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 4
- 239000011888 foil Substances 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 3
- -1 polypropylene Polymers 0.000 abstract description 3
- 239000004743 Polypropylene Substances 0.000 abstract description 2
- 239000000853 adhesive Substances 0.000 abstract description 2
- 230000001070 adhesive effect Effects 0.000 abstract description 2
- 229920001155 polypropylene Polymers 0.000 abstract description 2
- 238000000465 moulding Methods 0.000 abstract 1
- 239000000919 ceramic Substances 0.000 description 5
- 238000005476 soldering Methods 0.000 description 4
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明ζよ 半導体及び電子部品等の電子回路素子の封
止方法に関するものであム 従来の技術 最近の電子回路素子、特に半導体デバイス（友高密嵐
高速化の方向に急速な発展をとげていもこれに伴（＼
これらのデバイスの封止材料も年々改良され 現在では
特殊用途を除く大半が樹脂封止半導体となっていも 半
導体デバイスの封止法（よ 一般にエポキシ樹脂あるい
はシリコン樹脂を用いたトランスファー成型が主であム
また 特殊用途や高信頼性の必要な半導体デバイスの
場合に（上 金属やセラミックパッケージを用いた方式
が用いられていも また 近年ペアチップを配線基板上
に直接実装し その上にエポキシ樹脂などを滴下し 硬
化させる方法も用いられ始め九発明が解決しようとする
課題 しかしなが収 エポキシ樹脂などを用いた樹脂封止の場
合 基板と樹脂との膨張系数の違いにより、ヒートショ
ック試験等でワイヤーが断線するなどの問題が生じも
そこで、樹脂にフィシを加え海島構造とし応力緩和をは
かったりする力（基板がセラミックやガラスの場合、膨
張係数の差が大きすぎるた敢 あまり効果は見られな（
℃また セラミックパッケージ方式による封止方法で（
友 製造コストが著しく高くつく問題点を有していも
特に素子開発が急速に進んでいる現在で（よ 素子価格
に比べて、セラミックパッケージの価格の方が高くなり
つつある。
止方法に関するものであム 従来の技術 最近の電子回路素子、特に半導体デバイス（友高密嵐
高速化の方向に急速な発展をとげていもこれに伴（＼
これらのデバイスの封止材料も年々改良され 現在では
特殊用途を除く大半が樹脂封止半導体となっていも 半
導体デバイスの封止法（よ 一般にエポキシ樹脂あるい
はシリコン樹脂を用いたトランスファー成型が主であム
また 特殊用途や高信頼性の必要な半導体デバイスの
場合に（上 金属やセラミックパッケージを用いた方式
が用いられていも また 近年ペアチップを配線基板上
に直接実装し その上にエポキシ樹脂などを滴下し 硬
化させる方法も用いられ始め九発明が解決しようとする
課題 しかしなが収 エポキシ樹脂などを用いた樹脂封止の場
合 基板と樹脂との膨張系数の違いにより、ヒートショ
ック試験等でワイヤーが断線するなどの問題が生じも
そこで、樹脂にフィシを加え海島構造とし応力緩和をは
かったりする力（基板がセラミックやガラスの場合、膨
張係数の差が大きすぎるた敢 あまり効果は見られな（
℃また セラミックパッケージ方式による封止方法で（
友 製造コストが著しく高くつく問題点を有していも
特に素子開発が急速に進んでいる現在で（よ 素子価格
に比べて、セラミックパッケージの価格の方が高くなり
つつある。
本発明１よ このような問題に鑑み、加工が容易で低コ
ストの封止方法を提供することを目的とするものであ４ 課題を解決するための手段 本発明は、電子回路素子をヒートシールにより封止を行
うことを特徴とする方法を提供する。
ストの封止方法を提供することを目的とするものであ４ 課題を解決するための手段 本発明は、電子回路素子をヒートシールにより封止を行
うことを特徴とする方法を提供する。
そして、本発明ｉｔ ＡｌｆｆＬ Ｃｕ箔等の金属
箔にＰ、Ｐ、（ポリプロピレン）、 Ｐ、Ｅ、（ポリエ
チレン）等でラミネート成型したフィルムを金型でパッ
ケージ加工し ヒートシール部分を熱融着することによ
り封止を行う封止方法を提供するものであム作用 本発明の上記した方法によれば ヒートシール部分を加
熱プレスで数十秒加圧するだけですむ。
箔にＰ、Ｐ、（ポリプロピレン）、 Ｐ、Ｅ、（ポリエ
チレン）等でラミネート成型したフィルムを金型でパッ
ケージ加工し ヒートシール部分を熱融着することによ
り封止を行う封止方法を提供するものであム作用 本発明の上記した方法によれば ヒートシール部分を加
熱プレスで数十秒加圧するだけですむ。
このため一般電子部品を熱的に破壊することなく封止す
ることが可能であ４ また融着するのに数十秒で良いた
八 生産ライン上でラインの流れを止めることなく封止
でき生産性が上がり、低コストにすることができる。か
つセラミックパッケージと同様に素子内は空洞であるた
め電子回路素子に応力がかからず信頼性の高い封止を行
うことができも 実施例 以下、本発明の一実施例の封止方法について図面に基づ
いて詳細に説明すも ヒートシールフィル１（ヨ 第１図に示すように２５
μｍＡｌ箔１上にＰ、Ｐ、２を５０μｍラミネート成型
したフィルムを用い總 このフィルムを金型でパッケー
ジ形に加工してキャップ３を形成し 第２図の様に半導
体素子４を覆った後、ヒートシール部分１０を１８０℃
に加熱したプレス９で３０秒加圧融着し、封止を行なっ
た。加圧プレスで溶融する部分は接着部分のみであり、
素子内側はＰ、 Ｐ、で覆われているた敦 ワイヤーリ
ード５にＡＩがふれショートする可能性はなｔ、％
８は基板、 ７は電極、６はダイボンド部を示す。
ることが可能であ４ また融着するのに数十秒で良いた
八 生産ライン上でラインの流れを止めることなく封止
でき生産性が上がり、低コストにすることができる。か
つセラミックパッケージと同様に素子内は空洞であるた
め電子回路素子に応力がかからず信頼性の高い封止を行
うことができも 実施例 以下、本発明の一実施例の封止方法について図面に基づ
いて詳細に説明すも ヒートシールフィル１（ヨ 第１図に示すように２５
μｍＡｌ箔１上にＰ、Ｐ、２を５０μｍラミネート成型
したフィルムを用い總 このフィルムを金型でパッケー
ジ形に加工してキャップ３を形成し 第２図の様に半導
体素子４を覆った後、ヒートシール部分１０を１８０℃
に加熱したプレス９で３０秒加圧融着し、封止を行なっ
た。加圧プレスで溶融する部分は接着部分のみであり、
素子内側はＰ、 Ｐ、で覆われているた敦 ワイヤーリ
ード５にＡＩがふれショートする可能性はなｔ、％
８は基板、 ７は電極、６はダイボンド部を示す。
上記工法で封止を行った素子を６０℃／９０％の高温高
湿放置１０００時肌 −４０℃７８０℃の冷熱衝撃１０
０サイクルを行っても素子の吸湿等による劣化は起こら
なかった また これらの電子部品素子は電極の一部１
１にて、プリント基板等にハンダ付けが行われるた敢り
４０℃、３秒のハンダデイラス２５０℃のりフローハン
ダ付けを行った方丈 ヒートシールが再溶融し部品から
フィルムキャップ３が欠落することなく、素子の劣化も
起こらなかった発明の効果 本発明の電子回路素子の封止方法ζよ （１）耐湿性に優れていも （２）部品や素子に応力がかからず、リード線の断線も
起こらな（ｔ （３）封止工法が容易であり、封止時間も短く、低コス
トであム などの特徴を有しており、電子回路素子等の封止が極め
て容易であム
湿放置１０００時肌 −４０℃７８０℃の冷熱衝撃１０
０サイクルを行っても素子の吸湿等による劣化は起こら
なかった また これらの電子部品素子は電極の一部１
１にて、プリント基板等にハンダ付けが行われるた敢り
４０℃、３秒のハンダデイラス２５０℃のりフローハン
ダ付けを行った方丈 ヒートシールが再溶融し部品から
フィルムキャップ３が欠落することなく、素子の劣化も
起こらなかった発明の効果 本発明の電子回路素子の封止方法ζよ （１）耐湿性に優れていも （２）部品や素子に応力がかからず、リード線の断線も
起こらな（ｔ （３）封止工法が容易であり、封止時間も短く、低コス
トであム などの特徴を有しており、電子回路素子等の封止が極め
て容易であム
第１図は本発明に用いるフィルムの一例の断面図 第２
図はヒートシールフィルムで本発明を用いて封止を行っ
た後の電子回路素子パッケージの断面図であ４ １ −ＡＩ庖 ２・・・Ｐ、 Ｐ、、３・・・ヒー
トシールフィルムキャッズ ４・・・素子、 ５・・ワ
イヤーリード、 ６・・・ダイボンド、 ７・・電ｆｆ
１８・・・基板、 ９・・・プレス １ｏ・・ヒートシ
ール部分、１１・・・ハンダ付は部分。
図はヒートシールフィルムで本発明を用いて封止を行っ
た後の電子回路素子パッケージの断面図であ４ １ −ＡＩ庖 ２・・・Ｐ、 Ｐ、、３・・・ヒー
トシールフィルムキャッズ ４・・・素子、 ５・・ワ
イヤーリード、 ６・・・ダイボンド、 ７・・電ｆｆ
１８・・・基板、 ９・・・プレス １ｏ・・ヒートシ
ール部分、１１・・・ハンダ付は部分。
Claims (2)
- （１）半導体及び電子部品等の電子回路素子をヒートシ
ールにより封止を行うことを特徴とする電子回路素子の
封止方法。 - （２）ラミネート成型したフィルムをパッケージ加工し
、電子回路素子を設置した基板のヒートシール部分に前
記フィルムを熱融着し、前記電子回路素子を熱融着する
ことを特徴とする電子回路素子の封止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2227025A JPH04107955A (ja) | 1990-08-28 | 1990-08-28 | 電子回路素子の封止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2227025A JPH04107955A (ja) | 1990-08-28 | 1990-08-28 | 電子回路素子の封止方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04107955A true JPH04107955A (ja) | 1992-04-09 |
Family
ID=16854337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2227025A Pending JPH04107955A (ja) | 1990-08-28 | 1990-08-28 | 電子回路素子の封止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04107955A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995020244A1 (en) * | 1994-01-21 | 1995-07-27 | Nippon Carbide Kogyo Kabushiki Kaisha | Package for electronic element |
| US7180197B2 (en) * | 2003-10-06 | 2007-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device containing stacked semiconductor chips and manufacturing method thereof |
| JP2008060354A (ja) * | 2006-08-31 | 2008-03-13 | Fukuoka Pref Gov Sangyo Kagaku Gijutsu Shinko Zaidan | 電子部品及び電子部品の製造方法 |
| CN104779184A (zh) * | 2014-01-14 | 2015-07-15 | 交叉大阪股份有限公司 | 封装设备以及封装方法 |
-
1990
- 1990-08-28 JP JP2227025A patent/JPH04107955A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995020244A1 (en) * | 1994-01-21 | 1995-07-27 | Nippon Carbide Kogyo Kabushiki Kaisha | Package for electronic element |
| US5635672A (en) * | 1994-01-21 | 1997-06-03 | Nippon Carbide Kogyo Kabushiki Kaisha | Package for electronic element |
| US7180197B2 (en) * | 2003-10-06 | 2007-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device containing stacked semiconductor chips and manufacturing method thereof |
| US8481370B2 (en) | 2003-10-06 | 2013-07-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2008060354A (ja) * | 2006-08-31 | 2008-03-13 | Fukuoka Pref Gov Sangyo Kagaku Gijutsu Shinko Zaidan | 電子部品及び電子部品の製造方法 |
| CN104779184A (zh) * | 2014-01-14 | 2015-07-15 | 交叉大阪股份有限公司 | 封装设备以及封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4461924A (en) | Semiconductor casing | |
| JPWO2005024933A1 (ja) | 半導体装置の製造方法 | |
| JPH04107955A (ja) | 電子回路素子の封止方法 | |
| JPH11186304A (ja) | 混成集積回路装置の製造方法 | |
| JPH0438859A (ja) | 電子部品組立構造及びその組立方法 | |
| JPS6389313A (ja) | 電子部品の金型樹脂成形法 | |
| JPS59129445A (ja) | 半導体装置の製造方法 | |
| JPH01225140A (ja) | 半導体装置の製造方法 | |
| JPH0455332B2 (ja) | ||
| JPH0415942A (ja) | 半導体装置 | |
| JPH0366152A (ja) | 半導体集積回路モジュール | |
| JPH01228152A (ja) | 半導体装置の製造方法 | |
| JPH07123147B2 (ja) | パッケージを形成する方法 | |
| JPS6222456B2 (ja) | ||
| JPH0794674A (ja) | 半導体装置およびその製造方法 | |
| JPH02174135A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS5889847A (ja) | 封止形集積回路パツケ−ジ | |
| JP2001257305A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPS6132445A (ja) | 半導体装置 | |
| JPH06232208A (ja) | 半導体装置の封止方法と封止構造 | |
| JPS60177656A (ja) | 半導体装置 | |
| JP2002289717A (ja) | リードフレーム、電子部品装置及びその製造方法 | |
| JPS61150246A (ja) | 半導体装置 | |
| JPH03283548A (ja) | 封止型半導体装置の製造方法 | |
| JPS62120053A (ja) | 樹脂封止半導体装置の製造方法 |