JPH0455332B2 - - Google Patents
Info
- Publication number
- JPH0455332B2 JPH0455332B2 JP58239740A JP23974083A JPH0455332B2 JP H0455332 B2 JPH0455332 B2 JP H0455332B2 JP 58239740 A JP58239740 A JP 58239740A JP 23974083 A JP23974083 A JP 23974083A JP H0455332 B2 JPH0455332 B2 JP H0455332B2
- Authority
- JP
- Japan
- Prior art keywords
- sealing
- package
- semiconductor device
- cap
- pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000007789 sealing Methods 0.000 claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 31
- 239000003566 sealing material Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 9
- 239000011521 glass Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 5
- 239000000155 melt Substances 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000003825 pressing Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置の製法に関し、特に半導体
装置の封止技術の改良に関する。
装置の封止技術の改良に関する。
半導体パツケージにおいて、ガラス材料やレジ
ン等の封止材料を用いてパツケージのセラミツク
キヤツプとセラミツクベース（基板）とを封着し
気密封止することが行われている。この製法とし
ては例えば、ガラス材料を予じめパツケージの封
止部分に塗布しておき、封着用のベルト炉を通し
てガラス材料を溶融もしくは軟化させ、次いで冷
却し、封着を完了させることが考えられる。この
場合、封止密着性を高めるために、ベルト炉を通
す際にキヤツプとベースとをクリツプで挾着した
り、キヤツプ上に重錘をのせ、この状態でベルト
炉中を通すことが考えられる。
ン等の封止材料を用いてパツケージのセラミツク
キヤツプとセラミツクベース（基板）とを封着し
気密封止することが行われている。この製法とし
ては例えば、ガラス材料を予じめパツケージの封
止部分に塗布しておき、封着用のベルト炉を通し
てガラス材料を溶融もしくは軟化させ、次いで冷
却し、封着を完了させることが考えられる。この
場合、封止密着性を高めるために、ベルト炉を通
す際にキヤツプとベースとをクリツプで挾着した
り、キヤツプ上に重錘をのせ、この状態でベルト
炉中を通すことが考えられる。
しかし乍ら、本発明者の検討によれば、このよ
うにキヤツプとベースとをクリツプや重錘等によ
り機械的に押え込むと、封止材料であるガラスや
レジンが封止部より外にはみ出し、所定の位置に
封止部を形成される等封止部の形状制御のコント
ロールが難しい。また、その押え込み状態により
封止不良（リーク）が出やすい。
うにキヤツプとベースとをクリツプや重錘等によ
り機械的に押え込むと、封止材料であるガラスや
レジンが封止部より外にはみ出し、所定の位置に
封止部を形成される等封止部の形状制御のコント
ロールが難しい。また、その押え込み状態により
封止不良（リーク）が出やすい。
一方、上記気密封止はほぼ常圧にて加熱し封止
を行うことが考えられる。しかしこのようにする
と封止後冷却するとパツケージのキヤビテイ内圧
力は減圧となる為、封止不良があると、外気がパ
ツケージ内部に侵入し易くなり、半導体パツケー
ジの信頼性に影響を与えることになることがわか
つた。
を行うことが考えられる。しかしこのようにする
と封止後冷却するとパツケージのキヤビテイ内圧
力は減圧となる為、封止不良があると、外気がパ
ツケージ内部に侵入し易くなり、半導体パツケー
ジの信頼性に影響を与えることになることがわか
つた。
なお、このような封止不良の防止技術として
は、たとえば、特開昭56−7453号、同56−64456
号、同56−69846号、同56−165342号などの各公
報に記載されているが、これらの各技術は、パツ
ケージの加熱封止時に、所定の加圧治具によつて
キヤツプとベースとを保持して圧着する技術とさ
れている。
は、たとえば、特開昭56−7453号、同56−64456
号、同56−69846号、同56−165342号などの各公
報に記載されているが、これらの各技術は、パツ
ケージの加熱封止時に、所定の加圧治具によつて
キヤツプとベースとを保持して圧着する技術とさ
れている。
本発明はこのようなクリツプ等による機械的な
押え込みをする必要がなく、封止を完了させ、ま
た、良好な封止形状を保持し、かつ封止密着性の
高い半導体装置を提供することを目的としたもの
である。
押え込みをする必要がなく、封止を完了させ、ま
た、良好な封止形状を保持し、かつ封止密着性の
高い半導体装置を提供することを目的としたもの
である。
本発明の前記ならびにそのほかの目的と新規な
特徴は、本明細書の記述および添付図面からあき
らかになるであろう。
特徴は、本明細書の記述および添付図面からあき
らかになるであろう。
本願において開示される発明のうち代表的なも
のの概要を簡単に説明すれば、下記のとおりであ
る。
のの概要を簡単に説明すれば、下記のとおりであ
る。
すなわち、封止過程において、例えば、チヤン
バー（加熱炉）内に封止を必要とする半導体装置
を送り、このチヤンバー内に例えば高圧のエアー
を吹込むことによりチヤンバー内圧力を高め、も
つて、この加圧気体を利用して封止を行うように
したもので、これによりクリツプ等による機械的
な押え込みを不要とし、封止材料も加圧気体によ
り封止部内部に押し込められるので封止部の外に
はみ出すことなく、封止部の形状制御も容易とな
り、かつ良好な封止密着性を確保でき、また最終
的に得られた半導体装置はキヤビテイ内圧力が外
部圧力より高くなつているので、外気がパツケー
ジ内へ侵入することを防止できる。
バー（加熱炉）内に封止を必要とする半導体装置
を送り、このチヤンバー内に例えば高圧のエアー
を吹込むことによりチヤンバー内圧力を高め、も
つて、この加圧気体を利用して封止を行うように
したもので、これによりクリツプ等による機械的
な押え込みを不要とし、封止材料も加圧気体によ
り封止部内部に押し込められるので封止部の外に
はみ出すことなく、封止部の形状制御も容易とな
り、かつ良好な封止密着性を確保でき、また最終
的に得られた半導体装置はキヤビテイ内圧力が外
部圧力より高くなつているので、外気がパツケー
ジ内へ侵入することを防止できる。
次に、本発明の実施例を図面により説明する。
第１図Ａ，ＢおよびＣは本発明の実施例を示
し、Ａに示すように、封止材料５を塗布したもの
のキヤツプ１上には重錘を乗せたり、クリツプで
キヤツプ１とベース２とを挾持したり機械的な押
え込みをしない。次いで、このものをチヤンバー
４中を通すが、当該チヤンバー中に高圧エアーを
導入管７より吹込みする。外チヤンバー４内は加
圧状態例えば２〜３気圧となり、同図Ｂに示すよ
うに、キヤツプ１、ベース２及び封止材料５すな
わち半導体装置全体に圧力が加わり、キヤツプ１
はベース２に加圧気体により圧着される。
し、Ａに示すように、封止材料５を塗布したもの
のキヤツプ１上には重錘を乗せたり、クリツプで
キヤツプ１とベース２とを挾持したり機械的な押
え込みをしない。次いで、このものをチヤンバー
４中を通すが、当該チヤンバー中に高圧エアーを
導入管７より吹込みする。外チヤンバー４内は加
圧状態例えば２〜３気圧となり、同図Ｂに示すよ
うに、キヤツプ１、ベース２及び封止材料５すな
わち半導体装置全体に圧力が加わり、キヤツプ１
はベース２に加圧気体により圧着される。
この加圧は、封止材料５が溶融又は軟化しかつ
半導体装置の封着すべき部分の構成部材すなわち
第１図ではキヤツプ１とベース２が融着（溶着）
した状態で行う。この融着はキヤツプ１の自重に
より確保できる。
半導体装置の封着すべき部分の構成部材すなわち
第１図ではキヤツプ１とベース２が融着（溶着）
した状態で行う。この融着はキヤツプ１の自重に
より確保できる。
このように、加圧すなわち半導体装置外部圧力
をキヤビテイ６内圧力よりも高くすると、封止材
料５はその気体加圧により加熱温度例えば300〜
450℃下で流動し、Ｂに示すように封着部内に押
し込められる。
をキヤビテイ６内圧力よりも高くすると、封止材
料５はその気体加圧により加熱温度例えば300〜
450℃下で流動し、Ｂに示すように封着部内に押
し込められる。
次いで当該半導体装置を冷却し常圧下におく
と、得られた当該装置のキヤビテイ６内圧力は封
止後でも減圧とならず、キヤビテイ６内圧力は当
該装置の外部圧力よりも高圧となつている。
と、得られた当該装置のキヤビテイ６内圧力は封
止後でも減圧とならず、キヤビテイ６内圧力は当
該装置の外部圧力よりも高圧となつている。
第２図Ａは上記流れ説明図を示す。
本発明に係る封止材料の例には、ガラス材料例
えば低融点ガラスやレジンが挙げられる。前述し
た加圧工程はレジンにあつてはキユア（硬化）前
に行われる。
えば低融点ガラスやレジンが挙げられる。前述し
た加圧工程はレジンにあつてはキユア（硬化）前
に行われる。
キヤツプは、例えばセラミツク、金属により構
成される。ベース（基板）は例えばセラミツクに
より構成される。
成される。ベース（基板）は例えばセラミツクに
より構成される。
第３図は本発明の製法により得られる半導体装
置の一例を示す。尚第１図では第３図に示すよう
な半導体チツプやリード等を省略してある。
置の一例を示す。尚第１図では第３図に示すよう
な半導体チツプやリード等を省略してある。
第３図にて、１はキヤツプ、２はベース、５は
封着部（封止材料）、６はキヤビテイ、８は半導
体チツプ、９はコネクタワイヤ、１０はリード、
１１はメタライズ層、１２は半導体チツプとベー
スとの接合材料を示す。上記半導体チツプ８は周
知技術により論理回路やメモリ回路などが形成さ
れた半導体素子で、当該素子の具体例としては
MOSICが挙げられる。コネクタワイヤ９は例え
ばAl線により構成される。リード１０は例えば
鉄系の合金により構成される。メタライズ層１１
は例えばモリブテンMoにより構成される。接合
材料１２は例えば銀ペースト等により構成され
る。
封着部（封止材料）、６はキヤビテイ、８は半導
体チツプ、９はコネクタワイヤ、１０はリード、
１１はメタライズ層、１２は半導体チツプとベー
スとの接合材料を示す。上記半導体チツプ８は周
知技術により論理回路やメモリ回路などが形成さ
れた半導体素子で、当該素子の具体例としては
MOSICが挙げられる。コネクタワイヤ９は例え
ばAl線により構成される。リード１０は例えば
鉄系の合金により構成される。メタライズ層１１
は例えばモリブテンMoにより構成される。接合
材料１２は例えば銀ペースト等により構成され
る。
(1) 気体加圧を利用するので、クリツプ等による
機械的な押え込みを不要とする。
機械的な押え込みを不要とする。
従つて、封止作業の容易化、封止時の省スペ
ース化を図ることができる。
ース化を図ることができる。
クリツプ等でキヤツプとベースとを挾着する
ときには、溶融した封止材料が封着部よりはみ
出しすることがあるが、本発明では半導体装置
全体をあらゆる角度から均一に押圧し、特に、
封着部における加熱により溶融、軟化した封止
材料は内部に押し込められるので、はみ出しを
することがない。
ときには、溶融した封止材料が封着部よりはみ
出しすることがあるが、本発明では半導体装置
全体をあらゆる角度から均一に押圧し、特に、
封着部における加熱により溶融、軟化した封止
材料は内部に押し込められるので、はみ出しを
することがない。
(2) 上記の如く均一に押圧されるので、封着部の
形状の制御が容易になる。したがつて、半導体
装置は外観上も好ましいものである。
形状の制御が容易になる。したがつて、半導体
装置は外観上も好ましいものである。
(3) 全角度から均一に押圧されるので、封着の密
着性が高く、封止密着性の高い半導体装置が得
られる。
着性が高く、封止密着性の高い半導体装置が得
られる。
封止不良がなく、これに加えて、封止材料が内
部に押し込められキヤビテイ内面積が小となり、
かつ加圧を施しているので、キヤビテイ内を陽圧
に保持することが可能となり、したがつて、外部
から外気（湿水）の侵入かなく、長年月に渡つて
半導体チツプが外気による影響を受けず、したが
つて、高信頼度の半導体装置を提供できた。
部に押し込められキヤビテイ内面積が小となり、
かつ加圧を施しているので、キヤビテイ内を陽圧
に保持することが可能となり、したがつて、外部
から外気（湿水）の侵入かなく、長年月に渡つて
半導体チツプが外気による影響を受けず、したが
つて、高信頼度の半導体装置を提供できた。
以上本発明者によつてなされた発明を実施例に
もとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでも
ない。たとえば、前記実施例では高圧のエアーを
チヤンバー内に吹込み、半導体装置を加圧下にお
く例を示したが、高圧エアーに限らず、加圧とな
し得る他の雰囲気ガスを吹込んでもよい。
もとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでも
ない。たとえば、前記実施例では高圧のエアーを
チヤンバー内に吹込み、半導体装置を加圧下にお
く例を示したが、高圧エアーに限らず、加圧とな
し得る他の雰囲気ガスを吹込んでもよい。
本発明は封着部を有し、かつキヤビテイを有す
る半導体装置全般にわたつて広く適用できる。前
記第２図に示す実施例ではサーデイツプタイプの
半導体パツケージに適用した例を示したが、他の
ガラス封止型半導体装置にも適用できることはい
うまでもない。
る半導体装置全般にわたつて広く適用できる。前
記第２図に示す実施例ではサーデイツプタイプの
半導体パツケージに適用した例を示したが、他の
ガラス封止型半導体装置にも適用できることはい
うまでもない。
第１図Ａ，ＢおよびＣは本発明の実施例の工程
断面図、第２図Ａは流れ説明図、第３図は本発明
の製法により得られる半導体装置の一例断面図で
ある。 １……キヤツプ、２……ベース、３……重錘、
４……加熱炉、５……封止材料、６……キヤビテ
イ、７……導入管、８……半導体チツプ、９……
コネクタワイヤ、１０……リード、１１……メタ
ライズ層、１２……接合材料。
断面図、第２図Ａは流れ説明図、第３図は本発明
の製法により得られる半導体装置の一例断面図で
ある。 １……キヤツプ、２……ベース、３……重錘、
４……加熱炉、５……封止材料、６……キヤビテ
イ、７……導入管、８……半導体チツプ、９……
コネクタワイヤ、１０……リード、１１……メタ
ライズ層、１２……接合材料。
Claims (1)
- 【特許請求の範囲】 １ 加熱により溶融ないし軟化する封止材料から
なる封着部とキヤツプとベースとを有するパツケ
ージの加熱封止時に、パツケージのキヤビテイ内
の圧力よりパツケージ外の圧力を高くして、この
圧力差によつてキヤツプとベースとを保持して圧
着することを特徴とする半導体装置の製造方法。 ２ 封着部の封止材料が加熱により溶融もしくは
軟化しかつキヤツプとベースとが融着した状態
で、パツケージのキヤビテイ内の圧力よりパツケ
ージ外の圧力を高くして、次いでパツケージを冷
却し、常圧下におくことを特徴とする特許請求の
範囲第１項記載の半導体装置の製造方法。 ３ 封止材料が、低融点ガラスである特許請求の
範囲第１項、または第２項記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58239740A JPS60132347A (ja) | 1983-12-21 | 1983-12-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58239740A JPS60132347A (ja) | 1983-12-21 | 1983-12-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60132347A JPS60132347A (ja) | 1985-07-15 |
| JPH0455332B2 true JPH0455332B2 (ja) | 1992-09-03 |
Family
ID=17049224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58239740A Granted JPS60132347A (ja) | 1983-12-21 | 1983-12-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60132347A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11053152B2 (en) | 2015-12-18 | 2021-07-06 | Heraeus Quarzglas Gmbh & Co. Kg | Spray granulation of silicon dioxide in the preparation of quartz glass |
| US11707176B2 (en) | 2019-03-05 | 2023-07-25 | Makita Corporation | Upright vacuum cleaner |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6643919B1 (en) * | 2000-05-19 | 2003-11-11 | Siliconware Precision Industries Co., Ltd. | Method of fabricating a semiconductor device package having a core-hollowed portion without causing resin flash on lead frame |
-
1983
- 1983-12-21 JP JP58239740A patent/JPS60132347A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11053152B2 (en) | 2015-12-18 | 2021-07-06 | Heraeus Quarzglas Gmbh & Co. Kg | Spray granulation of silicon dioxide in the preparation of quartz glass |
| US11707176B2 (en) | 2019-03-05 | 2023-07-25 | Makita Corporation | Upright vacuum cleaner |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60132347A (ja) | 1985-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2647194B2 (ja) | 半導体用パッケージの封止方法 | |
| JPH0455332B2 (ja) | ||
| US4504427A (en) | Solder preform stabilization for lead frames | |
| JPS62174956A (ja) | プラスチツク・モ−ルド型半導体装置 | |
| JPH04107955A (ja) | 電子回路素子の封止方法 | |
| JPH0126538B2 (ja) | ||
| JPH03105950A (ja) | 半導体集積回路のパッケージ | |
| JPH0342699B2 (ja) | ||
| JP2005166955A (ja) | ハーメチックシールキャップ及びその製造方法 | |
| JPS6222456B2 (ja) | ||
| JPH02144942A (ja) | 半導体装置の製造方法 | |
| JPS62205635A (ja) | ハイブリツド集積回路の製造方法 | |
| JPS62148828A (ja) | 半導体圧力センサ | |
| JPS58100436A (ja) | 半導体装置の製造方法 | |
| JPS61281540A (ja) | 半導体装置用封止治具 | |
| JPS63186455A (ja) | 半導体用パツケ−ジ | |
| JPS61125051A (ja) | 半導体装置の製造方法 | |
| JPS5852857A (ja) | 半導体装置 | |
| JP2828283B2 (ja) | 半導体容器及びその製造方法 | |
| JPS6132445A (ja) | 半導体装置 | |
| JPH06232207A (ja) | 半導体装置の封止方法と封止構造 | |
| JPS62285449A (ja) | 回路チツプのパツケ−ジ方法 | |
| JPH06232208A (ja) | 半導体装置の封止方法と封止構造 | |
| JPS5852855A (ja) | キヤツプ接着方法 | |
| JPS63197345A (ja) | 半導体素子のダイスボンデイング方法 |