JPH06232208A - 半導体装置の封止方法と封止構造 - Google Patents

半導体装置の封止方法と封止構造

Info

Publication number
JPH06232208A
JPH06232208A JP5013937A JP1393793A JPH06232208A JP H06232208 A JPH06232208 A JP H06232208A JP 5013937 A JP5013937 A JP 5013937A JP 1393793 A JP1393793 A JP 1393793A JP H06232208 A JPH06232208 A JP H06232208A
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit board
sealing
gap
thermoplastic resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5013937A
Other languages
English (en)
Inventor
Yoshihiro Bessho
芳宏 別所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5013937A priority Critical patent/JPH06232208A/ja
Publication of JPH06232208A publication Critical patent/JPH06232208A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 フェースダウンで実装した半導体装置を封止
する際や、封止樹脂の膨潤などによる半導体装置と回路
基板との接合部への熱応力の影響を小さくし、半導体装
置と回路基板との接続を信頼性高く封止する。 【構成】 半導体装置１をフェースダウンで回路基板２
に実装する半導体装置１の封止構造において、フェース
ダウンで実装した半導体装置１と回路基板２との間隙に
シリコーンオイル６を密封し、半導体装置１の周囲を熱
可塑性樹脂で半導体装置１を回路基板２に保持する構成
とした。これは半導体装置１と回路基板２との間隙のシ
リコーンオイル６により、半導体装置１と回路基板２と
の接合部への応力がほとんどなくなり、安定で信頼性の
高い半導体装置１の封止構造が実現できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置を回路基板
に実装する際の封止に関するものであり、特にフェース
ダウンで実装してなる半導体装置の封止方法と封止構造
に関するものである。
【０００２】
【従来の技術】従来、半導体装置の回路基板上への実装
には半田付けがよく利用されていたが、近年、半導体装
置のパッケージの小型化と接続端子数の増加により、接
続端子間隔が狭くなり、従来の半田付け技術で対処する
ことが次第に困難になってきた。
【０００３】そこで、最近では裸の半導体装置を回路基
板上に直付けして実装面積の小型化と効率的使用を図ろ
うとする方法が考えだされてきた。一例として、半導体
装置を回路基板に接続するに際し、予め半導体装置のア
ルミ電極パッド上に密着金属や拡散防止金属の蒸着膜
と、この蒸着膜上にメッキにより形成した半田層とから
なる電極構造を有する半導体装置をフェースダウンに
し、高温に加熱して半田を回路基板の端子電極に融着す
る。この実装構造は、接続後の機械的強度が強く、接続
が一括にできることなどから有効な方法であるとされて
いる(例えば、工業調査会、1980年１月15日発行、日本
マイクロエレクトロニクス協会編、「ＩＣ化実装技
術」)。
【０００４】以下、図面を参照しながら上述した従来の
半導体装置の封止方法と、封止構造の一例について説明
する。
【０００５】図３は従来のフェースダウンで実装された
半導体装置の封止構造の要部断面図である。
【０００６】この図３において、１は半導体装置、２は
回路基板、３は回路基板２の表面に形成された端子電
極、４は半導体装置１の電極パッド部に設けられた半田
バンプ電極、９は半導体装置１を封止した液状の封止樹
脂である。
【０００７】以上のように構成された従来のフェースダ
ウンで実装された半導体装置の封止方法について、以下
その概略を説明する。
【０００８】まず、半田バンプ電極４を有する半導体装
置１を、回路基板２の端子電極３の所定の位置に位置合
わせを行なってフェースダウンで積載したあと、200〜3
00℃の高温に加熱して半田を溶融し、半導体装置１の実
装を行なう。
【０００９】その後、半導体装置１の周囲とこの半導体
装置１と回路基板２との間隙に液状の封止樹脂９を充填
し、熱硬化することで半導体装置１の封止構造を得るも
のである。
【００１０】
【発明が解決しようとする課題】しかしながら、上記の
ような半導体装置の封止構造においては、次のような問
題がある。
【００１１】１．半導体装置１と回路基板２との間隙に
充填した液状の封止樹脂９を熱硬化する際に、封止樹脂
９の硬化収縮などによる熱応力が半導体装置１と回路基
板２との接合部に加わる。
【００１２】２．半導体装置１と回路基板２との間隙に
充填した封止樹脂９の吸湿による膨潤のために前記接合
部に応力が加わる。
【００１３】３．半導体装置１と回路基板２との間隙に
充填した封止樹脂９の弾性率が大きいため、高温時や低
温時に前記接合部に応力が加わる。
【００１４】その結果、半導体装置１と回路基板２との
接続の信頼性が乏しいといった課題を有していた。
【００１５】本発明は上記の課題に鑑みてなされたもの
であり、その目的とするところは、半導体装置と回路基
板との接続を信頼性の高い半導体装置の封止方法と封止
構造とを提供することにある。
【００１６】
【課題を解決するための手段】本発明の半導体装置の封
止方法は、半導体装置をフェースダウンで回路基板に実
装した前記半導体装置の周囲に熱可塑性樹脂からなる枠
を設置する工程と、前記半導体装置と回路基板との間隙
に液体を充填する工程と、前記熱可塑性樹脂からなる枠
を加熱して可塑化させる工程と、可塑化した熱可塑性樹
脂により半導体装置の周囲を回路基板に保持すると同時
に半導体装置と回路基板との間隙に充填した液体を密封
する工程とからなることを特徴とする。
【００１７】また、本発明の半導体装置の封止構造は、
フェースダウンで実装した半導体装置と回路基板との間
隙に充填された液体を有し、前記半導体装置の周囲が熱
可塑性樹脂で封止されて、前記液体を密封するととも
に、半導体装置を回路基板に保持したことを特徴とす
る。
【００１８】
【作用】本発明によれば、フェースダウンで実装した半
導体装置と回路基板との間隙に充填された液体を有し、
半導体装置の周囲を熱可塑性樹脂で封止する封止構造を
有することにより、フェースダウンで実装した半導体装
置を封止する製造時や封止樹脂の膨潤などによる半導体
装置と回路基板との接合部への熱応力の影響を小さくす
ることができ、信頼性の高い半導体装置の封止方法およ
び封止構造が実現できる。
【００１９】
【実施例】以下、本発明の一実施例の半導体装置の封止
方法と封止構造について、図面を参照しながら説明す
る。
【００２０】図１は本発明の一実施例における半導体装
置の封止方法を説明する工程図、図２は前記図１の封止
方法により作製された半導体装置の封止構造の要部断面
図である。
【００２１】図１および図２において、１は半導体装
置、２は半導体装置１を取り付ける回路基板、３は回路
基板２の表面に形成された端子電極、４は半導体装置１
の電極パッドに設けられた半田バンプ電極である。これ
らは従来と同様である。本実施例における５は熱可塑性
樹脂からなる枠、６は半導体装置１と回路基板２の間隙
に充填する液体、例えばシリコーンオイル、７はシリコ
ーンオイル６を滴下するディスペンサ、８は可塑化した
熱可塑性樹脂である。
【００２２】以上のように構成された半導体装置の封止
方法について、以下、図面を用いて説明する。
【００２３】まず、半田バンプ電極４を有する半導体装
置１を、回路基板２の端子電極３の所定の位置に位置合
わせを行なってフェースダウンで積載した後、200〜300
℃の高温に加熱して半田を溶融して、図１(1)に示す半
導体装置１の実装体を得る。
【００２４】その後、図１(2)に示すように、半導体装
置１の周囲を取り囲むように熱可塑性樹脂からなる枠５
を設置する。
【００２５】さらに、図１(3)に示すように半導体装置
１と熱可塑性樹脂からなる枠５との間にディスペンサ７
によってシリコーンオイル６を適量滴下する。半導体装
置１と回路基板２との間隙は数十μmであるために、シ
リコーンオイル６は毛細管現象によって、図１(4)に示
すように半導体装置１と回路基板２との間隙に充填され
る。
【００２６】さらに、熱可塑性樹脂からなる枠５を熱可
塑性樹脂の熱可塑点以上に加熱することにより、図１
(5)に示すように半導体装置１の周囲に設置した熱可塑
性樹脂からなる枠５を熱可塑化させて、半導体装置１の
周囲を可塑化した熱可塑性樹脂８により回路基板２に保
持すると同時に、半導体装置１と回路基板２との間隙の
シリコーンオイル６を密封した構造の半導体装置１の封
止構造を得るものである。
【００２７】最後に、可塑化した熱可塑性樹脂８を冷却
して再硬化することによって、図２に示すような半導体
装置１と回路基板２との間隙にシリコーンオイル６を密
封し、かつ可塑化した熱可塑性樹脂８により半導体装置
１の周囲を回路基板２に保持した構造の半導体装置１の
封止構造を得るものである。
【００２８】本発明の半導体装置の封止方法は、上記し
た方法により、従来のフェースダウンで実装した半導体
装置の封止方法で問題であった封止樹脂の熱硬化時の硬
化収縮などによる半導体装置１と回路基板２との接合部
への熱応力がシリコーンオイル６によりほとんどなくな
り、極めて安定で信頼性高く半導体装置を封止すること
ができる。
【００２９】さらに、上記した方法により作製した本発
明の半導体装置の封止構造は、従来のフェースダウンで
実装した半導体装置の封止構造で問題であった封止樹脂
の吸湿による膨潤のための半導体装置１と回路基板２と
の接合部への応力や、高温時や低温時の前記接合部への
熱応力がシリコーンオイル６によりほとんどなくなり、
極めて安定で信頼性の高い半導体装置の封止構造を得る
ことができる。
【００３０】なお、本実施例では、半導体装置１を半田
バンプ電極４にて回路基板２にフェースダウンで実装す
るとしたが、導電性接着剤を用いた実装方法など他の方
法で半導体装置１をフェースダウンで実装してもよい。
【００３１】また、半導体装置１と回路基板２との間隙
をシリコーンオイル６で充填するとしたが、その材質は
シリコーンオイル６に限られるものではなく、液体であ
ればよい。
【００３２】
【発明の効果】以上説明したように本発明の半導体装置
の封止方法によれば、従来のフェースダウンで実装した
半導体装置の封止方法で問題であった封止樹脂の熱硬化
時の硬化収縮などによる半導体装置と回路基板との接合
部への熱応力が液体によりほとんどなくなり、極めて安
定で信頼性高く半導体装置を封止することができる。
【００３３】さらに、上記した方法により作製した本発
明の半導体装置の封止構造は、従来のフェースダウンで
実装した半導体装置の封止構造で問題であった封止樹脂
の吸湿による膨潤のための半導体装置と回路基板との接
合部への応力や、高温時や低温時の前記接合部への熱応
力が液体によりほとんどなくなり、極めて安定で信頼性
の高い半導体装置の封止構造を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例における半導体装置の封止方
法を説明する工程図である。
【図２】本発明の一実施例における半導体装置の封止構
造の要部断面図である。
【図３】従来のフェースダウンで実装された半導体装置
の封止構造の要部断面図である。
【符号の説明】
１…半導体装置、 ２…回路基板、 ３…端子電極、
４…半田バンプ電極、５…熱可塑性樹脂からなる枠、
６…シリコーンオイル、 ７…ディスペンサ、８…可塑
化した熱可塑性樹脂、 ９…液状の封止樹脂。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置をフェースダウンで回路基板
    に実装した前記半導体装置の周囲に熱可塑性樹脂からな
    る枠を設置する工程と、前記半導体装置と回路基板との
    間隙に液体を充填する工程と、前記熱可塑性樹脂からな
    る枠を加熱して可塑化させる工程と、可塑化した熱可塑
    性樹脂により半導体装置の周囲を回路基板に保持すると
    同時に半導体装置と回路基板との間隙に充填した液体を
    密封する工程とからなることを特徴とする半導体装置の
    封止方法。
  2. 【請求項２】 半導体装置を半田バンプにて回路基板に
    フェースダウンで実装したことを特徴とする請求項１記
    載の半導体装置の封止方法。
  3. 【請求項３】 半導体装置を導電性接着剤にて回路基板
    にフェースダウンで実装したことを特徴とする請求項１
    記載の半導体装置の封止方法。
  4. 【請求項４】 半導体装置と回路基板との間隙に充填す
    る液体をシリコーンオイルとしたことを特徴とする請求
    項１，２または３記載の半導体装置の封止方法。
  5. 【請求項５】 フェースダウンで実装した半導体装置と
    回路基板との間隙に充填された液体を有し、前記半導体
    装置の周囲が熱可塑性樹脂で封止されて、前記液体を密
    封するとともに、半導体装置を回路基板に保持したこと
    を特徴とする半導体装置の封止構造。
  6. 【請求項６】 半導体装置を半田バンプにて回路基板に
    フェースダウンで実装したことを特徴とする請求項５記
    載の半導体装置の封止構造。
  7. 【請求項７】 半導体装置を導電性接着剤にて回路基板
    にフェースダウンで実装したことを特徴とする請求項５
    記載の半導体装置の封止構造。
  8. 【請求項８】 半導体装置と回路基板との間隙をシリコ
    ーンオイルで充填したことを特徴とする請求項５，６ま
    たは７記載の半導体装置の封止構造。
JP5013937A 1993-01-29 1993-01-29 半導体装置の封止方法と封止構造 Pending JPH06232208A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5013937A JPH06232208A (ja) 1993-01-29 1993-01-29 半導体装置の封止方法と封止構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5013937A JPH06232208A (ja) 1993-01-29 1993-01-29 半導体装置の封止方法と封止構造

Publications (1)

Publication Number Publication Date
JPH06232208A true JPH06232208A (ja) 1994-08-19

Family

ID=11847119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5013937A Pending JPH06232208A (ja) 1993-01-29 1993-01-29 半導体装置の封止方法と封止構造

Country Status (1)

Country Link
JP (1) JPH06232208A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864174A (en) * 1995-10-24 1999-01-26 Oki Electric Industry Co., Ltd. Semiconductor device having a die pad structure for preventing cracks in a molding resin
JP2000164610A (ja) * 1998-11-30 2000-06-16 Ngk Spark Plug Co Ltd 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864174A (en) * 1995-10-24 1999-01-26 Oki Electric Industry Co., Ltd. Semiconductor device having a die pad structure for preventing cracks in a molding resin
US6177725B1 (en) 1995-10-24 2001-01-23 Oki Electric Industry Co., Ltd. Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
US6459145B1 (en) 1995-10-24 2002-10-01 Oki Electric Industry Co., Ltd. Semiconductor device having an improved structure for preventing cracks, and improved small-sized semiconductor
US6569755B2 (en) 1995-10-24 2003-05-27 Oki Electric Industry Co., Ltd. Semiconductor device having an improved structure for preventing cracks, improved small sized semiconductor and method of manufacturing the same
JP2000164610A (ja) * 1998-11-30 2000-06-16 Ngk Spark Plug Co Ltd 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP3376203B2 (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
US5994168A (en) Method of manufacturing semiconductor device
JPH09246321A (ja) 半導体ユニット及びその形成方法
JP2930186B2 (ja) 半導体装置の実装方法および半導体装置の実装体
JP3520208B2 (ja) 回路基板への半導体素子の装着方法、及び半導体装置
KR100674501B1 (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
JPH0997815A (ja) フリップチップ接合方法およびそれにより得られる半導体パッケージ
JP2000311923A (ja) 半導体装置の製造方法および半導体装置
JPH06232208A (ja) 半導体装置の封止方法と封止構造
JP3708478B2 (ja) 電子部品の実装方法
JPH05315397A (ja) 半導体装置の封止方法と封止構造
JPS62169433A (ja) 半導体装置の製造方法
JPH06232207A (ja) 半導体装置の封止方法と封止構造
JP2637684B2 (ja) 半導体装置の封止方法
JP2721790B2 (ja) 半導体装置の封止方法
JP2965496B2 (ja) 半導体ユニット及び半導体素子の実装方法
JPH0475355A (ja) リードフレームへの半導体素子の接合方法
JP2914569B1 (ja) 半導体素子の実装方法とその実装体
JPH11340352A (ja) 実装構造体
JP3273556B2 (ja) 機能素子の実装構造体とその製造方法
JP2548891B2 (ja) 半導体装置の実装方法とその実装体
JPH05315396A (ja) 半導体装置の封止方法と封止構造
JP3565023B2 (ja) 電子部品の実装体および電子部品
JP2721789B2 (ja) 半導体装置の封止方法
JPH1154672A (ja) 電子部品および電子部品の製造方法ならびに電子部品の実装構造