JPS5852857A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5852857A JPS5852857A JP56150980A JP15098081A JPS5852857A JP S5852857 A JPS5852857 A JP S5852857A JP 56150980 A JP56150980 A JP 56150980A JP 15098081 A JP15098081 A JP 15098081A JP S5852857 A JPS5852857 A JP S5852857A
- Authority
- JP
- Japan
- Prior art keywords
- caps
- lead
- glass
- cap
- resin case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に関する。
トランスファーモールド成形法によってプラスチックパ
ッケージされた半導体装置は、半導体チップの集積度が
あがるにつれて、薄型化、小型化が進む傾向にあるが、
それに伴って放射線、水蒸気等の有害物質からチップ表
面を保護する機能も弱くなりてくる。
ッケージされた半導体装置は、半導体チップの集積度が
あがるにつれて、薄型化、小型化が進む傾向にあるが、
それに伴って放射線、水蒸気等の有害物質からチップ表
面を保護する機能も弱くなりてくる。
本発明の目的は、これら有害物質に対して半導体チップ
を保躾する機能を強化したキャップを有する半導体装置
を提供することＫある。
を保躾する機能を強化したキャップを有する半導体装置
を提供することＫある。
本発明は、半導体チップを封入した樹脂ケースが少なく
とも二つのキャップで覆われ、該キャップの互いの間隙
は溶解ガラスで封止されていることを特徴とする半導体
装置にＴｏり、特に前記溶解ガラスは、キャップにコー
ティングされたガラスが溶解したものであることを特徴
とするものＶＣ，ある。
とも二つのキャップで覆われ、該キャップの互いの間隙
は溶解ガラスで封止されていることを特徴とする半導体
装置にＴｏり、特に前記溶解ガラスは、キャップにコー
ティングされたガラスが溶解したものであることを特徴
とするものＶＣ，ある。
次に図面を参照して本発明を説明する。
＠１図（５）乃至＠１図（ｑは本発明の実施例の製造工
ｍｔ−順次説明した断面図である。＠Ｘ図（Ａ）におい
て１生部体チップｌがワイヤーボ／ディ／グ法でリード
３と接続され、少なくとも２つの半導体チップｌｔ覆う
樹脂ケース２がトランスファーモールド成形法で覗シ付
けられ、この両主面がわをはさむような形で、一対のキ
ャップ４（この少なくとも裏面即ち樹脂ケースに面した
面にはあらかじめガラス５がコーティングされている）
が用意される。次に第１図（ロ）に示すように、キャッ
プ４が樹脂ケース２にはさみ込まれる。第１図（ｑの本
発明の実施例に示すように、加熱によりコーティングさ
れたガラス５が溶解して、一対のキャップ４の互いの間
隙及びキャップ４とリード３との間の間隙を埋め尽して
いる。キャップ４はリード３と直接接触しないように、
あらかじめ間隙が設けられている。
ｍｔ−順次説明した断面図である。＠Ｘ図（Ａ）におい
て１生部体チップｌがワイヤーボ／ディ／グ法でリード
３と接続され、少なくとも２つの半導体チップｌｔ覆う
樹脂ケース２がトランスファーモールド成形法で覗シ付
けられ、この両主面がわをはさむような形で、一対のキ
ャップ４（この少なくとも裏面即ち樹脂ケースに面した
面にはあらかじめガラス５がコーティングされている）
が用意される。次に第１図（ロ）に示すように、キャッ
プ４が樹脂ケース２にはさみ込まれる。第１図（ｑの本
発明の実施例に示すように、加熱によりコーティングさ
れたガラス５が溶解して、一対のキャップ４の互いの間
隙及びキャップ４とリード３との間の間隙を埋め尽して
いる。キャップ４はリード３と直接接触しないように、
あらかじめ間隙が設けられている。
また、第２図（５）、＠２図（Ｂ）にも示すように、リ
ード３がある側面だけでなく、リード３の設けられてい
なφ側面も同様に溶解ガラス５′ で封止される。キ
ャップ４は第３図（５）、第３図の）に示すように、樹
脂ケース２に面した面（裏面）と上下の二つのキャップ
４同志が互いに対向する面（＠回）とにガラス５をコー
ティングすることが好ましい。
ード３がある側面だけでなく、リード３の設けられてい
なφ側面も同様に溶解ガラス５′ で封止される。キ
ャップ４は第３図（５）、第３図の）に示すように、樹
脂ケース２に面した面（裏面）と上下の二つのキャップ
４同志が互いに対向する面（＠回）とにガラス５をコー
ティングすることが好ましい。
即ち本発明は、トランスファーモールド成形方式により
パッケージングされたプラスチックパッケージ半導体装
置の上下の面に裏面をガラスコーティングした薄い金属
またはそれに類するシールキャップを圧着し、かつ上下
のキャップの接合部分は溶解したガラスで覆いかぶせる
ことによシ。
パッケージングされたプラスチックパッケージ半導体装
置の上下の面に裏面をガラスコーティングした薄い金属
またはそれに類するシールキャップを圧着し、かつ上下
のキャップの接合部分は溶解したガラスで覆いかぶせる
ことによシ。
プラスチック下地の露出部を完全になくしたものである
。
。
このように１本発明は製法的には既存のトラ／スファー
モールド成形法による一連の工程にキヤ、プを付着させ
る工程を追加しただけで可能となる。従来の技術では、
前述した有害物質に対して高−信頼度を要求される場合
はキャップとしてセラミックパッケージあるいは缶ケー
ス（丸型）等を用いているが前者はケース自体のコスト
高、後者はコスト高のほかに構造面からくる制約もおっ
て大量生産によるコストダウ／には限界がありた。
モールド成形法による一連の工程にキヤ、プを付着させ
る工程を追加しただけで可能となる。従来の技術では、
前述した有害物質に対して高−信頼度を要求される場合
はキャップとしてセラミックパッケージあるいは缶ケー
ス（丸型）等を用いているが前者はケース自体のコスト
高、後者はコスト高のほかに構造面からくる制約もおっ
て大量生産によるコストダウ／には限界がありた。
本発明による方法を用いると以下に示す効果が得られる
。
。
（イ）従来品のプラスチックパッケージ（樹脂ケース）
の半導体装置に適用できる。
の半導体装置に適用できる。
（ロ）衝撃に対して轢下地Ｏ１１脂ケースが支えとなる
ため、キャップを薄くで龜る。
ため、キャップを薄くで龜る。
（ハ）プラスチックパッケージのカケ、クラック等従来
品では不良となったモードを救済できる。
品では不良となったモードを救済できる。
以上の３つはいずれも大量生産によるコストダウ／ｌ−
はかるうえでの大きな利点となる。また（ハ）項につい
ては、プラスチックパッケージの熱膨張特性とクラック
に重要な相関がち９、％に車搭載用など温度変化の激し
い条件下におかれる製品に用−る樹脂で扛クラックがは
いる欠点は不可避であるとも言えるが１表面をおおって
いるキャップがこれを隠蔽し、問題を解消できる。
はかるうえでの大きな利点となる。また（ハ）項につい
ては、プラスチックパッケージの熱膨張特性とクラック
に重要な相関がち９、％に車搭載用など温度変化の激し
い条件下におかれる製品に用−る樹脂で扛クラックがは
いる欠点は不可避であるとも言えるが１表面をおおって
いるキャップがこれを隠蔽し、問題を解消できる。
さらに、本発明は以下に示す効果も得られる。
に）水蒸気、放射線等チップ表面に有害となる物質から
の保腰が強化されているため、用途が拡大される。
の保腰が強化されているため、用途が拡大される。
＠１図四方至第１図（ｑは本発明の実施例の半導体装置
を製造する過程を順次示した断面図、第２区内は＠ｌ＆
￥１（５）の斜視図、第２図（ＢｌＶｉ第１図（ｑの斜
視図、第３回内はキャップの斜視図、第３図（Ｂ）は＠
３図四方キャップの切断状態を示す斜視図である。 同図にお−て、１・・・・・・半導体チップ、２・・・
・・・樹脂ケース、３・・・・・・リード、４・・・・
・・キャップ、５・・・・・・ガラス、５１・・・・・
・溶解ガラス。 ギ２図（Ａ） １ 茅３ 因（Ａ） 蔓２図（１３） 茅３月（Ｂ）
を製造する過程を順次示した断面図、第２区内は＠ｌ＆
￥１（５）の斜視図、第２図（ＢｌＶｉ第１図（ｑの斜
視図、第３回内はキャップの斜視図、第３図（Ｂ）は＠
３図四方キャップの切断状態を示す斜視図である。 同図にお−て、１・・・・・・半導体チップ、２・・・
・・・樹脂ケース、３・・・・・・リード、４・・・・
・・キャップ、５・・・・・・ガラス、５１・・・・・
・溶解ガラス。 ギ２図（Ａ） １ 茅３ 因（Ａ） 蔓２図（１３） 茅３月（Ｂ）
Claims (2)
- （１）半導体チップを封入した樹脂ケースが少なくとで も二つのキャップヶ覆われ、該キャップの互いの間隙は
溶解ガラスで封止されていることを特徴とする半導体装
置。 - （２）溶解ガラスは、キャップにコーティングされたガ
ラスが溶解したものでおることを特徴とする特許請求の
範囲第（１）項記載の半導体ｆｃ［ｉｉ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56150980A JPS5852857A (ja) | 1981-09-24 | 1981-09-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56150980A JPS5852857A (ja) | 1981-09-24 | 1981-09-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5852857A true JPS5852857A (ja) | 1983-03-29 |
Family
ID=15508650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56150980A Pending JPS5852857A (ja) | 1981-09-24 | 1981-09-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5852857A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110019A (ja) * | 2000-09-28 | 2002-04-12 | Tempearl Ind Co Ltd | 回路遮断器 |
-
1981
- 1981-09-24 JP JP56150980A patent/JPS5852857A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110019A (ja) * | 2000-09-28 | 2002-04-12 | Tempearl Ind Co Ltd | 回路遮断器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2647194B2 (ja) | 半導体用パッケージの封止方法 | |
| US4558510A (en) | Method of producing a semiconductor device | |
| US4633573A (en) | Microcircuit package and sealing method | |
| US4477828A (en) | Microcircuit package and sealing method | |
| US5034800A (en) | Hollow plastic package for semiconductor devices | |
| JPS60239043A (ja) | 半導体装置用パツケ−ジの製造方法 | |
| JPS5852857A (ja) | 半導体装置 | |
| US3986201A (en) | High output wafer-shaped semiconductor component with plastic coating | |
| JPS62174956A (ja) | プラスチツク・モ−ルド型半導体装置 | |
| JPH04107955A (ja) | 電子回路素子の封止方法 | |
| JPS6222456B2 (ja) | ||
| JPH07254657A (ja) | 集積回路パッケージおよびその光透過窓形成方法 | |
| JPH02103967A (ja) | 光センサ用パッケージ | |
| JPS6242440A (ja) | 二重樹脂封止型パツケ−ジ及びその製造方法 | |
| JPH0494153A (ja) | 樹脂封止型半導体パッケージ | |
| JPS5917270A (ja) | 半導体装置 | |
| JPS6083337A (ja) | 半導体装置の製造方法 | |
| JPH05183072A (ja) | 半導体装置 | |
| JPS60132347A (ja) | 半導体装置の製造方法 | |
| JPH025553A (ja) | 半導体装置 | |
| JPH06224245A (ja) | 半導体装置 | |
| JPS59141251A (ja) | 半導体装置パツケ−ジ | |
| JPS6159758A (ja) | 樹脂封止型半導体装置 | |
| JPS63151054A (ja) | 半導体装置 | |
| JPH0318046A (ja) | 半導体装置 |