JPS63151054A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63151054A
JPS63151054A JP29953486A JP29953486A JPS63151054A JP S63151054 A JPS63151054 A JP S63151054A JP 29953486 A JP29953486 A JP 29953486A JP 29953486 A JP29953486 A JP 29953486A JP S63151054 A JPS63151054 A JP S63151054A
Authority
JP
Japan
Prior art keywords
semiconductor element
resin
lead frame
wires
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29953486A
Other languages
English (en)
Inventor
Satoshi Suizu
水頭 智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP29953486A priority Critical patent/JPS63151054A/ja
Publication of JPS63151054A publication Critical patent/JPS63151054A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、樹脂封止した半導体装置に関するものである
従来の技術 従来、樹脂封止した半導体装置は、その耐湿性を向上さ
せるため、樹脂とリードフレームあるいは半導体素子と
の密着性を上げることが行なわれている。
また、樹脂材料と半導体素子の熱膨張係数の違いから、
外部の熱ストレスによって発生する半導体素子上の保護
膜割れや、蒸着アルミ配線の移動現象を防止するため、
半導体素子上に、数十〜数百μ慣の厚さのシリコーン樹
脂を塗布した後、樹脂封止する方法が用いられている。
発明が解決しようとする問題点 しかしながら、耐湿性を上げるために、樹脂と半導体素
子の密着性を上げることは、外部熱ストレスによる保護
膜割れや、蒸着アルミ配線の移動を起こしやすいという
問題があった。
また、シリコーン樹脂を塗布する方法は、上記問題を解
決するが、リードフレームと半導体素子を接続するワイ
ヤーの途中に、シリコーン樹脂と封止樹脂の界面が存在
し、このシリコーン樹脂と封止樹脂の熱膨張係数の違い
から、ワイヤーを断線させるという問題があった。
本発明は、上記問題点を解決した、樹脂封止半導体装置
を提供することを目的としている。
問題点を解決するための手段 本発明は、上記問題点を解決するため、ワイヤーボンデ
ィング完了後、樹脂封止前の半導体素子の表面に、天然
ワックス、合成ワックスあるいはステアリン酸等の、後
工程である樹脂封止工程での熱で簡単に溶ける絶縁材料
を塗布し、上記半導体素子、ワイヤーおよびリードフレ
ームの一部を高耐湿性樹脂で封止した半導体装置である
作用 このようにすれば、樹脂封止工程で天然ワックス等の材
料が溶け、樹脂封止後、半導体素子表面と樹脂との密着
性を落とすことができるから、ワイヤーの断線を起こさ
せることなく、保護膜割れやアルミニウム配線移動を押
えることができる。
しかも、高耐湿性の樹脂で封止するから耐湿性を良好に
保つ半導体装置を製造できる。
実施例 第1図に、本発明による半導体装置の実施例の断面構造
図を示す。第1図において、1はリードフレーム、2は
このリードフレーム1上に取付けられた半導体素子、3
はリードフレーム1と半導体素子2を接続するワイヤー
である。このように、リードフレーム1と半導体素子2
をワイヤー3で接続した後、半導体素子2の表面(特に
、ワイヤー3により囲まれた半導体素子2の上面の中央
付近)に、合成ワックス、天然ワックスあるいはステア
リン酸4を塗布する。これらの材料は、通常、封止樹脂
中に含まれる金型との離型を良(する離型剤と同じもの
である。このため、樹脂封止前に適量を半導体素子2上
に滴下するだけで、その後の樹脂封止工程での熱で簡単
に溶け、半導体素子2全体を覆うことができ、樹脂封止
後、半導体素子2の表面と樹脂5との密着性を落とすこ
とができる。このような材料4の塗布、溶融には、従来
のシリコーン樹脂を塗布する場合のような硬化工程が不
要であり、工程を複雑にしない。
第2図に、半導体素子2と樹脂5の密着性が良い場合と
悪い場合の、熱衝撃試験によるアルミニウム配線の移動
量を示す。半導体素子2と樹脂5の密着性を落とすこと
によって、アルミニウム配線の移動量を10分の1に押
えることができる。
また、両者におけるワイヤー断線故障にも差がな(良好
であった。
次に、通常の封止樹脂(たとえば熱硬化性エポキシ)を
用いた半導体装置の耐湿性試験結果を第3図に示す。第
3図からもわかるように、同一の樹脂材料を用いて封止
した場合、半導体素子と樹脂の密着性が悪いと耐湿性が
劣る。
第4図は、通常の封止樹脂(たとえば上記熱硬化性エポ
キシ)と、その樹脂にイオン交換体の粉末を微量添加し
たときの耐湿性試験結果を示す。
イオン交換体は、樹脂中から抽出される塩素イオン等の
不純物イオンを捕獲あるいは、水酸基と交換するもので
、これを添加することによって耐湿性が大きく向上して
いる。これは、樹脂中の不純物イオンが、耐湿性に効い
ているためである。そこで本実施例では、樹脂5として
、たとえば、このイオン交換体添加樹脂のような高耐湿
性樹脂を用いている。このようにすれば、半導体素子2
と樹脂5の密着性が悪くても耐湿性を良好に保つことが
できる。
発明の効果 以上の説明で明らかなように、本発明によれば、耐湿性
をおとすことなく、簡単に、半導体素子の保護膜割れや
アルミニウム配線移動を起こさない半導体装置を製造す
ることができ、実用上きわめて有効である。
【図面の簡単な説明】
第1図は本発明の半導体装置の製造方法の一実施例を示
す断面図、第2図は半導体素子と樹脂の密着性の違いに
よる熱衝撃試験でのアルミニウム配線移動量測定結果を
示す特性図、第3図は半導体素子と樹脂の密着性の違い
による耐湿性試験結果を示す特性図、第4図は樹脂にイ
オン交換体を添加したときの耐湿性試験結果を示す特性
図である。 1・・・・・・リードフレーム、2・・・・・・半導体
素子、3・・・・・・ワイヤー、4・・・・・・合成ワ
ックス、天然ワックスあるいはステアリン酸、5・・・
・・・樹脂。 代理人の氏名 弁理士 中尾敏男 ほか1名!−リード
ンム 第1図 第2図 ジ 第3図 wtl枕1り良M聞(書間)

Claims (1)

    【特許請求の範囲】
  1. リードフレームと、このリードフレーム上に取り付けら
    れた半導体素子とをワイヤーで接続し、上記半導体素子
    の表面に、天然ワックス,合成ワックス、あるいはステ
    アリン酸等の絶縁材料を塗布し、上記半導体素子、上記
    ワイヤーおよび上記リードフレームの一部を高耐湿性樹
    脂で封止したことを特徴とする半導体装置。
JP29953486A 1986-12-16 1986-12-16 半導体装置 Pending JPS63151054A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29953486A JPS63151054A (ja) 1986-12-16 1986-12-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29953486A JPS63151054A (ja) 1986-12-16 1986-12-16 半導体装置

Publications (1)

Publication Number Publication Date
JPS63151054A true JPS63151054A (ja) 1988-06-23

Family

ID=17873847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29953486A Pending JPS63151054A (ja) 1986-12-16 1986-12-16 半導体装置

Country Status (1)

Country Link
JP (1) JPS63151054A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0417787A2 (en) * 1989-09-13 1991-03-20 Kabushiki Kaisha Toshiba Multimold semiconductor device and the manufacturing method therefor
WO2003044858A2 (en) 2001-11-23 2003-05-30 Koninklijke Philips Electronics N.V. Semiconductor device and method of enveloping an integrated circuit
WO2010147187A1 (ja) * 2009-06-18 2010-12-23 ローム株式会社 半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0417787A2 (en) * 1989-09-13 1991-03-20 Kabushiki Kaisha Toshiba Multimold semiconductor device and the manufacturing method therefor
WO2003044858A2 (en) 2001-11-23 2003-05-30 Koninklijke Philips Electronics N.V. Semiconductor device and method of enveloping an integrated circuit
WO2003044858A3 (en) * 2001-11-23 2004-02-05 Koninkl Philips Electronics Nv Semiconductor device and method of enveloping an integrated circuit
JP2005510084A (ja) * 2001-11-23 2005-04-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイス、及び集積回路を包む方法
JP2010147500A (ja) * 2001-11-23 2010-07-01 Taiwan Semiconductor Manufacturing Co Ltd 半導体デバイス
WO2010147187A1 (ja) * 2009-06-18 2010-12-23 ローム株式会社 半導体装置
CN102484080A (zh) * 2009-06-18 2012-05-30 罗姆股份有限公司 半导体装置
JPWO2010147187A1 (ja) * 2009-06-18 2012-12-06 ローム株式会社 半導体装置
TWI556392B (zh) * 2009-06-18 2016-11-01 羅姆股份有限公司 半導體裝置
US9780069B2 (en) 2009-06-18 2017-10-03 Rohm Co., Ltd. Semiconductor device
US10163850B2 (en) 2009-06-18 2018-12-25 Rohm Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
US4897508A (en) Metal electronic package
US5585600A (en) Encapsulated semiconductor chip module and method of forming the same
US4558510A (en) Method of producing a semiconductor device
US6091157A (en) Method to improve internal package delamination and wire bond reliability using non-homogeneous molding compound pellets
US5049976A (en) Stress reduction package and process
JPS63151054A (ja) 半導体装置
JPS6077446A (ja) 封止半導体装置
JPS61230344A (ja) 樹脂封止型半導体装置
JPS60195955A (ja) 半導体装置
JPS6072251A (ja) 封入された半導体デバイス
JPS6223097Y2 (ja)
JP2819426B2 (ja) 樹脂封止半導体装置
JPS60178651A (ja) 半導体装置
JPS6175549A (ja) 半導体素子を含む電子回路及びその製造方法
JPH04107955A (ja) 電子回路素子の封止方法
JPS60119757A (ja) 半導体装置の製造方法
JPS61102758A (ja) 樹脂封止型半導体装置
JPH0520903B2 (ja)
JPH03116960A (ja) 半導体装置
JPS5988854A (ja) 半導体装置
JPS63310141A (ja) 半導体装置
JPS6214100B2 (ja)
JP2531445B2 (ja) ガラス封止型icパッケ―ジ
JPS6159758A (ja) 樹脂封止型半導体装置
JPH08148612A (ja) 半導体装置およびその製造方法